KR20040058070A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040058070A
KR20040058070A KR1020030096677A KR20030096677A KR20040058070A KR 20040058070 A KR20040058070 A KR 20040058070A KR 1020030096677 A KR1020030096677 A KR 1020030096677A KR 20030096677 A KR20030096677 A KR 20030096677A KR 20040058070 A KR20040058070 A KR 20040058070A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
rinse liquid
liquid
cleaning
nozzle
Prior art date
Application number
KR1020030096677A
Other languages
English (en)
Inventor
사또가즈오
후지끼나오또
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
가부시키가이샤 르네사스 히가시 니혼 세미콘덕터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지, 가부시키가이샤 르네사스 히가시 니혼 세미콘덕터 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040058070A publication Critical patent/KR20040058070A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 웨이퍼의 이면 세정 공정에서의 정전 파괴나 건조 불량을 방지하여, 반도체 장치의 신뢰성을 향상시킨다. 반도체 웨이퍼(1)의 이면(1b)을 상측을 향한 상태에서 반도체 웨이퍼(1)를 회전시킨다. 반도체 웨이퍼(1)의 이면(1b)에 노즐(35)로부터 린스액(36)을 공급하여, 브러시(37)에 의해 세정한다. 그 동안, 반도체 웨이퍼(1)의 표면(1a)에 그 하방에 배치된 노즐(38)로부터 린스액(39)을 공급한다. 그 때, 노즐(38)로부터의 린스액(39)의 토출 방향을 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직 방향이 되도록 하여, 노즐(38)로부터 토출된 린스액(39)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 중심으로부터 떨어진 위치에 노출되도록 한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 반도체 웨이퍼의 이면의 세정 공정을 포함하는 반도체 장치의 제조 기술에 적용함에 있어서 유효한 기술에 관한 것이다.
일본 특개평10-154679호 공보에는, 기판의 이면을 상측을 향하여 초음파 세정하고, 기판의 표면에 대해서는 하방의 노즐로부터 확산 플레이트를 통하여 기판 표면의 주연부에 경사 방향으로 세정액을 공급하여, 기판 표면의 세정액의 막을 중공 형상으로 형성하는 기술이 기재되어 있다(특허 문헌 1 참조).
일본 특개평9-246224호 공보에는, 웨이퍼의 표면을 상측을 향하여 샤워 노즐에 의해 세정하고, 웨이퍼의 이면에 대해서는 그 하방에 배치된 노즐로부터 세정액을 경사 방향으로 공급하여 세정하는 기술이 기재되어 있다(특허 문헌 2 참조).
일본 특개2002-57138호 공보에는, 기판의 표면을 상측을 향하여 세정하고, 기판의 이면에 대해서는 그 하방에 배치된 순수(純水) 노즐로부터 순수를 경사 방향으로 공급하는 기술이 기재되어 있다(특허 문헌 3 참조).
일본 특개평10-308374호 공보에는, 반도체 웨이퍼의 상면에 세정액을 공급하는 노즐을 이동시키는 기술이 기재되어 있다(특허 문헌 4 참조).
[특허 문헌 1]
일본 특개평10-154679호 공보
[특허 문헌 2]
일본 특개평9-246224호 공보
[특허 문헌 3]
일본 특개2002-57138호 공보
[특허 문헌 4]
일본 특개평10-308374호 공보
반도체 장치의 제조 공정에 있어서, 각종 공정 중이나 공정 간의 반송 시에 반도체 웨이퍼에 미립자 등의 오염물이 부착되는 경우가 있다. 오염물이 부착된 상태에서 여러가지 공정을 행하면, 반도체 웨이퍼가 오염되어, 제조되는 반도체 장치의 신뢰성 등이 저하될 우려가 있다. 이 때문에, 반도체 웨이퍼에 부착된 오염물을 세정에 의해 제거할 필요가 있다.
본 발명자의 검토에 따르면, 반도체 웨이퍼의 이면을 상측을 향하고, 거기에 부착된 미립자 등을 제거하는 세정 공정에서, 반도체 웨이퍼의 표면의 하방에 배치된 노즐로부터 토출된 세정액을 반도체 웨이퍼의 표면의 동일한 위치에 장시간 노출시키면, 그 부분이 정전기에 의해 대전하여, 정전 파괴가 발생될 우려가 있는 것을 알 수 있었다. 또한, 반도체 웨이퍼의 표면의 하방에 배치된 노즐로부터 반도체 웨이퍼 표면에의 세정액의 공급을 정지했을 때에, 노즐에 적하(drip)가 생기면, 반도체 웨이퍼의 건조 시에 그 적하가 반도체 웨이퍼를 회전시키기 위한 회전판에 되튀어 반도체 웨이퍼 표면에 재부착되어, 건조 불량을 일으켜 워터마크를 발생시킬 우려가 있는 것을 알 수 있었다. 반도체 웨이퍼 표면의 워터마크는 그 후의 공정의 가공 불량 등을 야기한다. 이들은 제조되는 반도체 장치의 신뢰성을 저하시키고, 또한 반도체 장치의 제조 수율을 저감시킨다.
웨이퍼(기판)의 이면을 상측을 향하여 세정하고, 웨이퍼 표면에 대하여 그 하방의 노즐로부터 확산 플레이트를 통하여 웨이퍼 표면의 주연부에 경사진 방향으로 세정액을 공급하는 방법에서는, 웨이퍼 표면에 대한 세정액의 공급을 정지한 단계에서, 노즐이나 확산 플레이트에 적하가 발생하여, 적하가 수분이 건조 단계에서 웨이퍼 표면에 재부착되어 웨이퍼에 워터마크를 발생시킬 우려가 있다. 이것은 가공 불량을 초래하여, 제조되는 반도체 장치의 신뢰성이나 제조 수율을 저하시킨다.
웨이퍼(기판)의 표면을 상측을 향하여 세정하고, 웨이퍼의 이면에 대해서는 그 하방에 배치한 노즐로부터 세정액(순수)을 경사 방향으로 공급하는 방법에서는, 웨이퍼 이면에 대한 세정액의 공급을 정지한 단계에서, 세정액 공급용 노즐에 적하가 발생하여, 적하된 수분이 건조 단계에서 웨이퍼에 재부착되어 워터마크를 생기게 할 우려가 있다. 이는 가공 불량을 초래하여, 제조되는 반도체 장치의 신뢰성이나 제조 수율을 저하시킨다. 또한, 웨이퍼의 표면을 세정하는 방법에서는 반대측의 웨이퍼 이면에 정전기가 발생해도, 소자(반도체 소자) 형성면이 아니기 때문에 문제는 안되지만, 웨이퍼의 이면을 세정하는 경우에, 반대측의 소자 형성면인 표면에 정전기가 발생하면, 이 정전기에 의해 소자가 파괴된다고 하는 새로운 문제가 발생한다.
반도체 웨이퍼의 상면에 세정액을 공급하는 방법에서는, 노즐로부터 적하된수분이 건조 단계에서 웨이퍼에 재부착되어 워터마크를 생기게 할 우려가 있다. 이는 가공 불량을 초래하여, 제조되는 반도체 장치의 신뢰성이나 제조 수율을 저하시킨다.
본 발명의 목적은, 반도체 장치의 신뢰성을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 반도체 장치의 제조 수율을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규 특징은 본 명세서의 기술 및 첨부 도면으로부터 분명히 될 것이다.
도 1은 본 발명의 일 실시예인 반도체 장치의 제조 공정 중의 주요부 단면도.
도 2는 도 1에 계속되는 반도체 장치의 제조 공정 중의 주요부 단면도.
도 3은 도 2에 계속되는 반도체 장치의 제조 공정 중의 주요부 단면도.
도 4는 이온 주입으로부터 열 처리까지의 공정을 설명하기 위한 흐름도.
도 5는 이온 주입으로부터 열 처리까지의 공정을 설명하기 위한 흐름도.
도 6은 도 3에 계속되는 반도체 장치의 제조 공정 중의 주요부 단면도.
도 7은 도 6에 계속되는 반도체 장치의 제조 공정 중의 주요부 단면도.
도 8은 도 7에 계속되는 반도체 장치의 제조 공정 중의 주요부 단면도.
도 9는 반도체 웨이퍼의 이면의 세정 공정에 이용되는 세정 장치의 개략적인 구성을 나타내는 설명도.
도 10은 반도체 웨이퍼의 이면의 세정 공정의 처리 시퀀스를 나타내는 설명도.
도 11은 반도체 웨이퍼의 이면을 세정하기 위한 세정 장치의 세정 처리 유닛의 개념적인 구조를 도시하는 설명도.
도 12는 반도체 웨이퍼의 시퀀스를 나타내는 그래프.
도 13은 반도체 웨이퍼의 이면 세정 공정에서의 백린스 처리에 기인하여 발생하는 정전 파괴 불량의 설명도.
도 14는 도 11의 세정 처리 유닛의 백린스 처리용 노즐 근방 영역의 부분 확대도.
도 15는 백린스 처리용 노즐의 상면도.
도 16은 노즐로부터 토출된 린스액의 액류가 노출되는 반도체 웨이퍼의 표면 상의 위치를 설명하기 위한 평면도.
도 17은 노즐로부터 토출된 린스액의 액류가 노출되는 반도체 웨이퍼의 표면 상의 위치를 설명하기 위한 평면도.
도 18은 본 발명의 다른 실시예의 백린스 처리용 노즐의 설명도.
도 19는 이온 주입으로부터 열 처리까지의 공정을 설명하기 위한 흐름도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 반도체 웨이퍼
1a : 표면
1b : 이면
2 : 소자 분리 영역
2a : 소자 분리용 홈
3, 12, 13 : 절연막
4 : p형 웰
5 : 포토레지스트 마스크 패턴
6 : 게이트 절연막
7 : 게이트 전극
7a, 10a : 실리사이드막
8 : n-형 반도체 영역
9 : 측벽
10 : n+형 반도체 영역
11 : n 채널형 MISFET
14 : 컨택트홀
15 : 플러그
15a : 질화 티탄막
21 : 로드·언로드부
22 : 카세트 케이스
23 : 반송 기구
24 : 반송 레인
25 : 웨이퍼 반전실
26 : 세정 유닛
31 : 세정 처리 유닛
32 : 스핀 척
33 : 스핀 베이스
34 : 웨이퍼 척
35 : 노즐
35a, 41 : 밸브
36 : 린스액
37 : 브러시
37a : 브러시 아암
38, 70 : 노즐(백린스 노즐)
38a, 70a : 홀(린스홀)
39, 50 : 린스액(백린스액)
40 : 배관
42 : 세정용 컵
43 : 이동 동작
51 : 전하
52 : 단부
60 : 토출 방향
61 : 중심 위치
62 : 위치
63 : 외주 위치
64 : 노치
65 : 영역
본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
본 발명의 반도체 장치의 제조 방법은, 반도체 웨이퍼의 이면을 세정할 때에, 반도체 웨이퍼의 표면의 중심으로부터 떨어진 위치에 린스액을 공급하는 것이다.
또한, 본 발명의 반도체 장치의 제조 방법은, 반도체 웨이퍼의 이면을 세정할 때에, 반도체 웨이퍼의 표면에 린스액을 공급하는 린스액 공급 수단으로부터의 린스액의 토출 방향을 반도체 웨이퍼의 표면에 대하여 수직인 방향으로 하는 것이다.
〈실시예〉
본원 발명을 상세히 설명하기 전에, 본원에 있어서의 용어의 의미를 설명하면 다음과 같다.
1. 실리콘 등 물질명을 말하는 경우, 특별히 그 취지를 기재한 경우를 제외하고, 표시된 물질만을 나타내는 것이 아니라, 나타낸 물질(원소, 원자군, 분자, 고분자, 공중합체, 화합물 등)을 주요한 성분, 조성 성분으로 하는 것을 포함하는 것으로 한다.
즉, 실리콘 영역 등이라고 해도, 특별히 그렇지 않다는 것을 명시했을 때를 제외하고, 순수 실리콘 영역, 불순물을 도핑한 실리콘을 주요한 성분으로 하는 영역, GeSi와 같이 실리콘을 주요한 구성 요소로 하는 혼정 영역 등을 포함하는 것으로 한다. 또한, MIS라고 할 때의 「M」은 특별히 그렇지 않다는 것을 명시했을 때를 제외하고, 순수한 금속에 한정되는 것이 아니라, 폴리실리콘(비정질을 포함함) 전극, 실리사이드층, 그 밖의 금속과 유사한 성질을 나타내는 부재를 포함하는 것으로 한다. 또한, MIS라고 할 때의 「I」는 특별히 그렇지 않다는 것을 명시했을 때를 제외하고, 산화 실리콘막 등의 산화막에 한정되지 않고, 질화막, 산질화막, 알루미나막 그 밖의 통상의 유전체, 고유전체, 강유전체막 등을 포함하는 것으로 한다.
2. 웨이퍼는, 반도체 집적 회로의 제조에 이용하는 실리콘, 그 밖의 반도체 단결정 기판(일반적으로, 거의 원판 모양, 반도체 웨이퍼, 기타 이들을 단위 집적 회로 영역으로 분할한 반도체 칩 또는 펠릿 및 그 기체 영역), 사파이어 기판, 그 밖의 절연, 반절연 또는 반도체 기판 등 및 그들의 복합적 기판을 말한다.
3. 임의의 방향이 어떤 면에 대하여 수직이라고 말하는 경우, 양자가 이루는 각도가 완전하게 90°에 일치하는 경우뿐만 아니라, 90°로부터 약간 경사진 상태도 포함하는 것으로 한다.
이하의 실시예에서는, 편의상 그 필요가 있을 때에는 복수의 섹션 또는 실시예로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 이들은 서로 관계없는 것이 아니라, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.
또한, 이하의 실시예에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)을 언급하는 경우, 특별히 명시한 경우 및 원리적으로 분명히 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니라, 특정한 수 이상이라도 이하라도 된다.
또한, 이하의 실시예에서, 그 구성 요소(단계 등도 포함함)는 특별히 명시한 경우 및 원리적 구분이 분명히 필수적이라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아닌 것은 물론이다.
마찬가지로, 이하의 실시예에서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때는 특별히 명시한 경우 및 원리적으로 명확하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은 상기 수치 및 범위에 대해서도 마찬가지이다.
또한, 본 실시예를 설명하기 위한 전체 도면에 있어서 동일 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
또한, 본 실시예에서 이용하는 도면에서는, 평면도이더라도 도면을 보기 쉽게 하기 위해서 해칭을 붙이는 경우도 있다. 또한, 단면도라도 해칭을 생략하는 경우도 있다.
이하, 본 발명의 실시예를 도면에 기초하여 상세히 설명한다.
도 1∼도 3은 본 발명의 일 실시예인 반도체 장치, 예를 들면 MISFET(Metal Insulator Semiconductor Field Effect Transistor)의 제조 공정 중의 주요부 단면도이다.
도 1에 도시된 바와 같이, 예를 들면 1∼10Ω㎝ 정도의 비저항을 갖는 p형의 단결정 실리콘 등으로 이루어지는 반도체 웨이퍼(웨이퍼, 반도체 기판)(1)가 준비된다. 반도체 웨이퍼(1)는 2개의 주면, 즉 반도체 소자 형성측의 주면인 표면(1a)과, 표면(1a)과는 반대측의 주면인 이면(1b)을 갖고 있다.
그리고 나서, 도 2에 도시된 바와 같이 반도체 웨이퍼(1)의 표면(반도체 소자 형성측의 주면)(1a)에 소자 분리 영역(2)이 형성된다. 소자 분리 영역(2)은 산화 실리콘 등으로 이루어져, 예를 들면 STI(Shallow Trench Isolation, 또는 SGI: Shallow Groove Isolation)법 또는 LOCOS(Local Oxidization of Silicon)법 등에 의해 형성할 수 있다. 도 2에서는, 반도체 웨이퍼(1)의 표면(1a)에 형성된 소자 분리용 홈(2a)을 매립하는 산화 실리콘 등에 의해 소자 분리 영역(2)이 형성되어 있다. 소자 분리 영역(2)은 반도체 웨이퍼(1)에 형성되는 각 소자(반도체 소자, 예를 들면 MISFET) 사이를 분리하도록 기능한다. 이에 의해, 형성된 소자 사이의 전기적인 간섭을 없애, 각각의 소자를 독립적으로 제어할 수 있게 된다. 또한, 반도체 웨이퍼(1)의 표면(1a)의 소자 분리 영역(2) 사이의 영역(반도체 소자 형성 영역)에는 얇은 절연막(3)이 형성된다. 이 절연막(3)은, 예를 들면 산화 실리콘막으로 이루어져, STI법이나 LOCOS법에 의해 소자 분리 영역(2)을 형성할 때에, 형성할 수 있다. 또는 소자 분리 영역(2)의 형성 후에 절연막(3)을 형성할 수도 있다. 절연막(3)은 후술하는 이온 주입(웰 영역 형성을 위한 이온 주입) 시에, 반도체 웨이퍼(1)의 표면(1a)을 보호하도록 기능할 수 있다.
다음으로, 도 3에 도시된 바와 같이 반도체 웨이퍼(1)의 n 채널형 MISFET를 형성하는 영역에, 예를 들면 붕소(B) 등의 p형의 불순물을 이온 주입(이온 주입)하여 p형 웰(4)을 형성한다. 이온 주입을 행할 때에는, 반도체 웨이퍼(1)의 표면 상에 불순물을 도입하지 않은 영역을 피복하는 포토레지스트 마스크 패턴(포토레지스트 패턴, 포토레지스트 마스크)(5)을 포토리소그래피법을 이용하여 형성하고, 포토레지스트 마스크 패턴(5)을 마스크로 이용한 이온 주입을 행하여, p형 웰(4)을 형성해야 할 영역에만 p형의 불순물을 도입한다. 그리고 나서, 애싱 처리 등에 의해 포토레지스트 마스크 패턴(5)을 제거한 후, p형 웰(4)에 도입(주입)된 불순물을 확산 또는 활성화시키기 위해 열처리를 행한다. 이에 의해, p형 웰(4)이 완성된다.
이 열 처리를 행할 때에, 반도체 웨이퍼(1)에 미립자(파티클) 등의 오염물이 부착되어 있으면, 반도체 웨이퍼(1) 내에 오염물이 확산되어, 그 후 형성되는 반도체 장치의 성능이나 신뢰성을 저하시킬 우려가 있다. 이 때문에, 열 처리 전에 반도체 웨이퍼(1)의 세정을 행하여, 미립자 등의 오염물을 제거한다.
도 4 및 도 5는 p형 웰(4) 형성을 위한 이온 주입부터 열 처리까지의 공정을설명하기 위한 흐름도이다. 도 4에 도시된 바와 같이, 포토레지스트 마스크 패턴(포토레지스트 마스크)(5)을 형성하고(단계 S1), 포토레지스트 마스크 패턴(5)을 마스크로 이용하여 이온 주입을 행한다(단계 S2). 그리고 나서, 포토레지스트 마스크 패턴(5)을 애싱 처리에 의해 제거한다(단계 S3). 그리고, 반도체 웨이퍼(1)의 이면(1b)에 대하여 후에 상세히 설명하는 브러시 세정을 행한다(단계 S4). 그 후, 배치식 웨트 세정 장치에 의해 반도체 웨이퍼(1)를 웨트 세정한다(단계 S5). 그리고 나서, 열처리를 행하여, 반도체 웨이퍼(1) 내에 도입(이온 주입)된 불순물을 확산 또는 활성화시킨다(단계 S6). 다른 예로서, 도 5에 도시된 바와 같이 반도체 웨이퍼(1)의 이면(1b)을 브러시 세정한(단계 S4) 후에, 매엽식 웨트 세정 장치에 의해 반도체 웨이퍼(1)를 웨트 세정하고(단계 S5a), 그리고 나서 열처리를 행하여 반도체 웨이퍼(1) 내에 도입된 불순물을 확산 또는 활성화시킬 수도 있다(단계 S6).
도 6∼도 8은 도 3에 계속되는 반도체 장치의 제조 공정 중의 주요부 단면도이다. 상기한 바와 같이 하여 p형 웰(4)이 형성된 후(단계 S6의 열 처리 후), 절연막(3)이 제거되고, 그 후 청정화된 p형 웰(4)의 표면에, 도 6에 도시된 바와 같이 청정한 게이트 절연막(6)이 형성된다. 게이트 절연막(6)은, 예를 들면 얇은 산화 실리콘막 등으로 이루어져, 예를 들면 열 산화법 등에 의해 형성할 수 있다.
다음으로, p형 웰(4)의 게이트 절연막(6) 상에 게이트 전극(7)이 형성된다. 예를 들면, 반도체 웨이퍼(1)의 표면(1a) 상에 다결정 실리콘막을 형성하고, 그 다결정 실리콘막에 인(P) 등을 이온 주입하여 저저항의 n형 반도체막으로 하여, 그다결정 실리콘막을 드라이 에칭에 의해 패터닝함으로써, 다결정 실리콘막으로 이루어지는 게이트 전극(7)을 형성할 수 있다.
다음으로, 도 7에 도시된 바와 같이 p형 웰(4)의 게이트 전극(7)의 양측의 영역에 인 등의 n형의 불순물을 이온 주입함으로써, n-형 반도체 영역(8)이 형성된다.
다음으로, 게이트 전극(7)의 측벽 상에, 예를 들면 산화 실리콘 등으로 이루어지는 측벽 스페이서 또는 측벽(9)이 형성된다. 측벽(9)은, 예를 들면 반도체 기판(1) 상에 산화 실리콘막을 퇴적하고, 이 산화 실리콘막을 이방성 에칭함으로써 형성할 수 있다.
측벽(9)의 형성 후, n+형 반도체 영역(10)(소스, 드레인)이, 예를 들면 p형 웰(4)의 게이트 전극(7) 및 측벽(9)의 양측의 영역에 인(P) 등의 n형의 불순물을 이온 주입함으로써 형성된다. n+형 반도체 영역(10)은 n-형 반도체 영역(8)보다 불순물 농도가 높다.
다음으로, 게이트 전극(7) 및 n+형 반도체 영역(10)의 표면을 노출시켜, 예를 들면 코발트(Co)막을 퇴적하여 열 처리함으로써, 게이트 전극(7)과 n+형 반도체 영역(10)과의 표면에, 각각 실리사이드막(7a) 및 실리사이드막(10a)을 형성한다. 이에 의해, n+형 반도체 영역(10)의 확산 저항과, 컨택트 저항을 저저항화할 수 있다. 그 후, 미반응의 코발트막은 제거한다.
이와 같이 하여, p형 웰(4)에 n 채널형의 MISFET(Metal Insulator Semiconductor Field Effect Transistor)(11)가 형성된다.
다음으로, 도 8에 도시된 바와 같이, 반도체 웨이퍼(1) 상에 질화 실리콘 등으로 이루어지는 절연막(12)과, 산화 실리콘 등으로 이루어지는 절연막(13)을 순차적으로 퇴적한다. 그리고 나서, 절연막(13) 및 절연막(12)을 순차적으로 드라이 에칭함으로써, n+형 반도체 영역(소스, 드레인)(10)의 상부 등에 컨택트홀(14)을 형성한다. 컨택트홀(14)의 바닥부에서는 반도체 웨이퍼(1)의 주면의 일부, 예를 들면 n+형 반도체 영역(10)(실리사이드막(10a))의 일부나 게이트 전극(7)(실리사이드막(7a))의 일부 등이 노출된다.
다음으로, 컨택트홀(14) 내에, 텅스텐(W) 등으로 이루어지는 플러그(15)가 형성된다. 플러그(15)는, 예를 들면 컨택트홀(14)의 내부를 포함하는 절연막(13) 상에 배리어막으로서, 예를 들면 질화 티탄막(15a)을 형성한 후, 텅스텐막을 CVD(화학적 기상 성장: Chemical Vapor Deposition)법 등에 의해 질화 티탄막(15a) 상에 컨택트홀(14)을 매립하도록 형성하고, 절연막(13) 상의 불필요한 텅스텐막 및 질화 티탄막(15a)을 CMP(Chemical Mechanical Polishing)법 또는 에치백법 등에 의해 제거함으로써 형성할 수 있다.
그 후, 플러그(15)와 전기적으로 접속하는 배선층 등이 형성되지만, 여기서는 도시 및 그 설명은 생략한다.
다음으로, 본 실시예에서 행해지는 반도체 웨이퍼(1)의 이면(1b)의 세정(브러시 세정) 공정(단계 S4)에 대하여 설명한다.
상기한 바와 같이, 포토레지스트 마스크 패턴(5)을 마스크로 이용하여 이온 주입을 행하고, 반도체 웨이퍼(1) 내에 불순물을 도입한 후, 애싱에 의해 포토레지스트 마스크 패턴을 제거하고, 그 후 열처리를 행하여 반도체 웨이퍼(1) 내에 도입된 불순물을 확산 또는 활성화시킨다. 이 때, 상기한 바와 같이 애싱 처리에 따라 포토레지스트 마스크 패턴(5)을 제거한 후, 불순물의 확산을 위한 열 처리를 행하기 전에, 반도체 웨이퍼(1)의 세정을 행한다. 이에 의해, 반도체 웨이퍼(1)에 부착된 미립자(파티클)나 메탈(금속) 불순물 등의 오염물을 제거한다.
반도체 웨이퍼(1)에 부착된 오염물은, 예를 들면 APM(Ammonia-Hydrogen Peroxide Mixture)액, DHF(Diluted Hydrofluoric acid)액 또는 HPM(Hydrochloric acid-Hydrogen Peroxide Mixture)액 등을 이용한 웨트 세정(단계 S5 또는 단계 S5a)에 의해 제거되지만, 공정 사이의 반송 시나 각 공정에서의 흡착 등에 의해 반도체 웨이퍼(1)의 이면(1b)에 부착된 미립자는 접착력이 강고하고, 웨트 세정만으로는 충분히 제거하는 것이 곤란하다. 반도체 웨이퍼(1)의 이면(1b)에 미립자, 예를 들면 메탈(금속)을 포함한 미립자 등이 잔존해 있으면, 세정 처리 후의 열 처리(단계 S6)에 의해 반도체 웨이퍼(1) 내에 확산되어, 캐리어 수명의 열화나 결정 결함 등을 야기할 우려가 있다. 이것은 제조되는 반도체 장치의 성능이나 신뢰성을 저하시킬 가능성이 있다.
본 실시예에서는 웨트 세정 처리(단계 5 또는 단계 5a) 전에, 반도체웨이퍼(1)의 이면을 브러시 등에 의해 기계적으로 세정(단계 S4)하여, 반도체 웨이퍼(1)의 이면(1b)에 부착되는 미립자 등을 제거한다.
도 9는 본 실시예에서 행해지는 반도체 웨이퍼(1)의 이면(1b)의 세정 공정(단계 S4)에 이용되는 세정 장치의 개략적인 구성을 나타내는 설명도(평면도)이다. 도 10은 반도체 웨이퍼(1)의 이면(1b)의 세정 공정의 처리 시퀀스(흐름)를 도시하는 설명도이다.
도 9 및 도 10에 도시된 바와 같이, 반도체 웨이퍼(1)는 로드·언로드부(스테이지)(21)에 놓인 카세트 케이스(22)에 장착 또는 수납되어 있으며(단계 S11), 거기에서 추출되어 반송 기구(반송 장치)(23)를 이용하여 반송 레인(24)을 경유하여 웨이퍼 반전실(25)에 반송된다. 웨이퍼 반전실(25)에 반송된 반도체 웨이퍼(1)는, 도시하지 않은 반전 기구를 이용하여 반전된다(단계 S12). 이에 의해, 반도체 웨이퍼(1)의 이면(1b)이 상측을 향하게 된다. 반전된 반도체 웨이퍼(1)는, 반송 기구(23)에 의해 세정 유닛(웨이퍼 이면 세정 유닛, 처리 유닛)(26)에 반송되어, 반도체 웨이퍼(1)의 이면(1b)이 브러시 세정된다(단계 S13). 브러시 세정 후, 반도체 웨이퍼(1)는 반송 기구(23)에 의해 웨이퍼 반전실(25)에 반송되어, 도시하지 않은 반전 기구를 이용하여 반전된다(단계 S14). 이에 의해, 반도체 웨이퍼(1)의 표면(1a)이 상측을 향하게 된다. 그 후, 반도체 웨이퍼(1)는 로드·언로드부(21)에 배치된 카세트 케이스(22)에 반송되어, 카세트 케이스(22)에 재차 수납된다(단계 S15).
도 11은 반도체 웨이퍼(1)의 이면(1b)을 세정(브러시 세정)하기 위한 세정장치의 세정 처리 유닛의 개념적인 구조를 도시하는 설명도(종단면도)이다. 도 11의 세정 장치의 세정 처리 유닛(31)은 도 9의 세정 유닛(26)에 대응한다. 또한, 도 12는 반도체 웨이퍼(1)의 이면(1b)의 세정 공정에서의 반도체 웨이퍼(1)의 회전 속도를 나타내는 그래프이다. 도 12의 그래프의 횡축은 경과 시간(arbitrary unit: 임의 단위)에 대응하고, 그래프의 종축은 반도체 웨이퍼(1)의 단위 시간당 회전 수 또는 회전 속도(arbitrary unit: 임의 단위)에 대응한다.
도 11에 도시한 바와 같이, 세정 처리 유닛(31)에 반송된 반도체 웨이퍼(1)는 스핀 척(32)에 의해 유지된다. 스핀 척(32)은 스핀 베이스(33)와, 스핀 베이스(33)의 외주부에 고정, 연결된 웨이퍼 척(34)을 갖고 있다. 스핀 베이스(33)는 도시하지 않은 회전 기구(예를 들면, 모터 등)에 의해 고속으로 회전 가능하게 구성된 회전판으로, 예를 들면 반도체 웨이퍼(1)보다 큰 직경을 갖고 있다. 웨이퍼 척(34)은 반도체 웨이퍼(1)를 유지 가능하게 구성되어 있으며, 반도체 웨이퍼(1)의 세정해야 할 면인 이면(1b)이 상측을 향하고, 표면(반도체 소자 형성측의 주면)(1a)이 하방을 향하도록 반도체 웨이퍼(1)가 유지된다. 따라서, 스핀 척(32)은 반도체 웨이퍼(1)를 회전할 수 있도록 구성되어 있다. 즉, 도시하지 않는 회전 기구에 의해 스핀 베이스(33)를 회전시킴으로써, 웨이퍼 척(34) 및 웨이퍼 척(34)에 유지된 반도체 웨이퍼(1)도 회전시킬 수 있다.
반도체 웨이퍼(1)의 이면(1b)의 외주부 상측(경사 상측)에는 노즐(린스 노즐, 린스액 공급 수단)(35)이 배치되어, 노즐(35)로부터 린스액(세정액, 헹굼액)(36)이 반도체 웨이퍼(1)의 이면(1b)을 향하여 토출(분출)되어, 반도체 웨이퍼(1)의 이면(1b)에 린스액(36)을 공급할 수 있도록 구성되어 있다. 린스액(36)은, 예를 들면 순수를 이용할 수 있다. 또한, 밸브(35a)에 의해, 린스액(36)의 공급(토출)량을 조정할 수 있도록(또는 린스액(36)의 공급 개시 및 정지의 전환이 가능하도록) 구성되어 있다.
또한, 반도체 웨이퍼(1)의 이면(1b)의 다른 외주부 상측(경사 상측)에는, 반도체 웨이퍼(1)의 이면(1b)을 세정하기 위한 브러시(37)가 배치되어 있다. 브러시(37)는 브러시 아암(37a)에 의해 유지되어 있으며, 후술하는 동작(수평 이동 및 승강 동작)이 행해지도록 구성되어 있다.
반도체 웨이퍼(1)의 표면(1a)의 하방에는 노즐(백린스 노즐, 린스액 공급 수단)(38)이 배치되어, 노즐(38)로부터 백린스액으로서의 린스액(백린스액, 세정액, 헹굼액)(39)을 반도체 웨이퍼(1)의 표면(1a)을 향하여 토출(분출, 공급)하여, 반도체 웨이퍼(1)의 표면(1a)에 린스액(백린스액)(39)을 공급할 수 있도록 구성되어 있다. 린스액(39)은, 예를 들면 순수를 이용할 수 있다. 노즐(38)에는 린스액(39)을 토출시키기 위한 홀(린스홀, 린스액 토출홀)(38a)이 형성되어 있으며, 이 노즐(38)의 홀(38a)로부터 린스액(39)을 반도체 웨이퍼(1)의 표면(1a)을 향하여 토출시킬 수 있다. 린스액(39)은 배관(백린스용 배관)(40)을 통하여 노즐(38)에 공급되어, 노즐(38)의 홀(38a)로부터 토출된다. 또한, 밸브(41)에 의해, 린스액(39)의 공급(토출)량을 조정할 수 있도록(또는 린스액(39)의 공급 개시 및 정지의 전환이 가능하도록) 구성되어 있다. 노즐(38) 및 배관(40)은 스핀 베이스(33)에는 고정되어 있지 않고, 스핀 베이스(33)가 회전해도 노즐(38) 및 배관(40)은 회전하지않도록 구성되어 있다.
스핀 척(32)의 주위에는 세정용 컵(42)이 배치되어 있어, 린스액(36)이나 린스액(39)이 비산하는 것을 방지할 수 있도록 구성되어 있다. 노즐(35) 및 노즐(38)로부터 반도체 웨이퍼(1)의 이면(1b) 및 표면(1a)에 공급된 린스액(36) 및 린스액(39)은 세정용 컵(42)의 하부에 저장되고, 최종적으로는 도시하지 않은 배액 기구에 의해 배출할 수 있다.
반도체 웨이퍼(1)의 이면(1b)의 세정을 행하기 위해서는, 우선 도 11에 도시한 바와 같이 웨이퍼 척(34)(스핀 척(32))에 유지된 반도체 웨이퍼(1)를, 도 12의 그래프에 도시한 바와 같이, 소정의 회전 속도로 회전시킨다. 이 때의 반도체 웨이퍼(1)의 회전 속도는, 예를 들면 1000rpm∼2000rpm 정도이다. 스핀 베이스(33)(스핀 척(32))를 회전시킴으로써, 반도체 웨이퍼(1)를 회전시킬 수 있다. 이 반도체 웨이퍼(1)의 회전 처리와 거의 동시에, 반도체 웨이퍼(1)의 이면(1b)의 경사 상측에 배치된 노즐(35)로부터 린스액(36)이 반도체 웨이퍼(1)의 이면(1b)을 향하여 토출(분출)되어, 반도체 웨이퍼(1)의 이면(1b)에의 린스액(36)의 공급이 개시된다.
반도체 웨이퍼(1)의 회전이나 린스액(36)의 공급 개시와 거의 동시에, 브러시(37)는 브러시 아암(37a)에 의해 반도체 웨이퍼(1)의 이면(1b)의 경사 상측의 위치로부터 반도체 웨이퍼(1)의 이면(1b) 중앙부의 상측을 향하여 수평 방향으로 이동한다. 반도체 웨이퍼(1)의 이면(1b)의 거의 중앙의 상측에 도달한 브러시(37)는 반도체 웨이퍼(1)를 향하여 하강한다. 그리고, 브러시(37)는 반도체 웨이퍼(1)의 이면(1b)에 접한 위치에서 하강을 정지한다. 그리고 나서, 브러시(37)는 반도체웨이퍼(1)의 이면(1b)의 중심으로부터 외주 방향으로(수평 방향으로) 이동한다. 반도체 웨이퍼(1)는 회전하고 있기 때문에, 반도체 웨이퍼(1)의 이면(1b) 전면이 브러시(37)에 접하게 된다. 이에 의해, 반도체 웨이퍼(1)의 이면(1b) 전면이 세정(브러시 세정, 브러시 스크럽 세정)되어, 반도체 웨이퍼(1)의 이면(1b)에 부착되어 있던 미립자 (파티클) 등이 기계적으로 제거된다.
반도체 웨이퍼(1)뿐만 아니라 브러시(37)도 회전시키면서 반도체 웨이퍼(1)의 이면(1b)의 세정을 행할 수도 있지만, 반도체 웨이퍼(1)가 회전하기 때문에, 브러시(37)를 회전시키지 않아도 반도체 웨이퍼(1)의 이면(1b)을 세정할 수 있다. 브러시(37)를 회전시킨 경우에는 높은 세정력을 얻을 수 있다. 브러시(37)를 회전시키지 않는 경우에는 브러시(37)의 회전 기구를 설치할 필요가 없기 때문에, 세정 장치(세정 처리 유닛)를 소형화할 수 있다.
브러시(37)가 반도체 웨이퍼(1)의 외주 방향으로 이동하여, 반도체 웨이퍼(1)의 이면(1b)의 중심부터 외주까지 세정이 행해진 후, 브러시(37)는 상승하여, 반도체 웨이퍼(1)의 이면(1b)으로부터 떨어진다. 그리고 나서, 브러시(37)는 재차 반도체 웨이퍼(1)의 이면(1b)의 중앙을 향하여 수평 방향으로 이동하여, 반도체 웨이퍼(1)의 이면(1b)의 거의 중앙의 상측에 도달한 단계에서, 반도체 웨이퍼(1)를 향하여 하강하고, 반도체 웨이퍼(1)의 이면(1b)에 접한 상태에서 반도체 웨이퍼(1)의 외주 방향으로 이동하여 상기 반도체 웨이퍼(1)의 이면(1b)의 세정 동작을 반복한다. 도 11에는 브러시 아암(37a)에 의한 브러시(37)의 이동 동작(43)이 모식적으로 도시되어 있다. 이러한 동작(이동 동작(43))을 필요한 횟수(예를들면, 수회)만큼 행하여, 반도체 웨이퍼(1)의 이면(1b)을 세정(브러시 세정)한다. 이와 같이 하여, 반도체 웨이퍼(1)의 이면(1b)에 부착되어 있던 미립자(파티클) 등을 기계적으로 제거할 수 있다.
이 브러시(37)에 의한 반도체 웨이퍼(1)의 이면(1b)의 세정(브러시 세정) 처리 동안, 하방을 향하고 있는 반도체 웨이퍼(1)의 표면(반도체 소자 형성면)(1a)에서는 백린스 처리를 행하고 있다. 즉, 반도체 웨이퍼(1)의 이면(1b)으로부터의 미립자 등의 유입을 방지하기 위해서, 반도체 웨이퍼(1)의 표면(1a)에 대하여 그 하방에 배치된 노즐(백린스 노즐)(38)로부터 린스액(백린스액)(39)을 공급하고 있다. 노즐(38)로부터 반도체 웨이퍼(1)의 표면(1a)에의 린스액(39)의 공급은, 반도체 웨이퍼(1)의 이면(1b)의 브러시(37)에 의한 세정(브러시 세정)을 행하고 있는 동안, 계속된다. 노즐(38)(노즐(38)의 홀(38a))로부터 토출(분출)된 린스액(39)은 반도체 웨이퍼(1)의 표면(1a)에 공급되고, 반도체 웨이퍼(1)의 표면(1a)에서 액막을 형성하여, 노즐(35)로부터 반도체 웨이퍼(1)의 이면(1b)에 공급된 린스액(36)이 반도체 웨이퍼(1)의 표면(1a)에 유입되지 않도록(접촉하지 않도록) 기능한다. 이에 의해, 반도체 웨이퍼(1)의 이면(1b)으로부터 제거된 미립자 등이 반도체 웨이퍼(1)의 표면(1a)에 재부착되는 것을 방지할 수 있다. 이러한 반도체 웨이퍼(1)의 표면(1a)의 백린스 처리에 의해, 반도체 웨이퍼(1)의 이면(1b)의 세정(브러시 세정) 공정에 있어서의 반도체 웨이퍼(1)의 표면(1a)의 오염을 방지할 수 있다.
반도체 웨이퍼(1)의 이면(1b)의 브러시(37)에 의한 세정(브러시 세정)이 종료되면, 반도체 웨이퍼(1)의 이면(1b)으로부터 브러시(37)가 떨어진 상태에서 반도체 웨이퍼(1)의 이면(1b)에 소정 시간 린스액(36)이 공급되어 린스 처리(헹굼 처리)가 행해진다. 이 린스 처리 후, 노즐(35)로부터의 린스액(36)의 토출이 정지되어, 반도체 웨이퍼(1)의 이면(1b)에의 린스액(36)의 공급이 종료된다. 이 때, 노즐(38)로부터의 린스액(39)의 토출도 정지되어, 반도체 웨이퍼(1)의 표면(1a)에의 린스액(39)의 공급도 종료된다. 그리고, 반도체 웨이퍼(1)의 회전 속도를, 도 12의 그래프에 도시된 바와 같이 상승시킨다(예를 들면, 3000rpm∼5000rpm 정도로 상승시킨다). 이것은 스핀 베이스(33)(스핀 척(32))의 회전 속도를 상승시킴으로써, 행할 수 있다. 이에 의해, 반도체 웨이퍼(1)는 고속 회전하여, 고속 회전에 따른 원심력을 이용하여 반도체 웨이퍼(1)의 표면(1a) 및 이면(1b) 상에 잔류하는 액체 또는 수분(린스액(36), 린스액(39))을 날려, 반도체 웨이퍼(1)를 건조시킨다. 소정 시간, 린스액(36) 및 린스액(39)을 공급하지 않고 고속 회전시켜 반도체 웨이퍼(1)를 건조시킨 후, 반도체 웨이퍼(1)의 회전을 정지시킨다(스핀 베이스(33)의 회전을 정지시킨다). 이와 같이 하여, 이면(1b)으로부터 브러시 세정에 의해 미립자 등을 제거하고, 그 후 건조된 반도체 웨이퍼(1)는 세정 처리 유닛(31)에서의 처리(세정 처리, 린스 처리 및 건조 처리)가 종료하여, 상기한 바와 같이 웨이퍼 반전실(25)로 반전된 후, 세정 장치의 로드·언로드부(21)의 카세트 케이스(22)에 재차 수납된다.
다음으로, 반도체 웨이퍼의 이면 세정 공정에서의 백린스 처리에 기인하여 생길 수 있는 문제에 대하여 설명한다. 본 발명자의 검토에 따르면, 반도체 웨이퍼의 이면 세정 공정에서의 백린스 처리에 있어서, 다음과 같은 문제가 발생할 가능성이 있는 것을 알 수 있었다. 제1 문제는 반도체 웨이퍼의 중심부에서 정전기에 의해 반도체 소자의 파괴(정전 파괴)가 발생하는 것이다. 제2 문제는 건조 처리를 행한 반도체 웨이퍼에 수분이 잔류하여, 워터마크(water mark)가 발생하는 것이다.
우선, 제1 문제에 대하여 설명한다. 도 13은 반도체 웨이퍼의 이면 세정 공정에서의 백린스 처리에 기인하여 발생하는 정전 파괴 불량의 설명도이다. 도 13은 도 3의 구조가 얻어진 후, 포토레지스트 마스크 패턴(5)을 제거하여, 반도체 웨이퍼(1)의 이면(1b)의 세정을 행하고 있을 때에, 반도체 웨이퍼(1)의 표면(1a)에 린스액(백린스액)(50)을 공급하고 있는 상태를 모식적으로 도시한 것이다. 이해를 간단하게 하기 위해서, 도 13에서는 린스액(50)의 액류의 직경을 실제보다 작게 도시하고 있다.
발명자의 검토에 따르면, 소자 분리 영역(2)의 형성 후에 게이트 절연막(6)의 형성 전에 행하는 반도체 웨이퍼의 이면 세정 공정에서의 백린스 처리에 있어서, 노즐(백린스 노즐)로부터 토출된 린스액(50)의 액류를 반도체 웨이퍼(1)의 표면(반도체 소자 형성면)(1a)의 중심부에 노출시키면, 소자 분리 영역(2)(소자 분리용 홈(2a))의 단부에서 정전 파괴가 발생하기 쉬운 것을 알 수 있었다. 이 메카니즘에 대하여 설명한다.
백린스 처리용 노즐(백린스 노즐)로부터 토출된 린스액(백린스액)(50)의 액류를 반도체 웨이퍼(1)의 표면(반도체 소자 형성면)(1a)의 중심부에 공급한(노출시킨) 경우, 반도체 웨이퍼(1)는 그 중심부를 회전 중심으로 하여 회전하고 있기 때문에, 반도체 웨이퍼(1)의 표면(1a)의 동일한 위치(중심부)에 장시간 린스액(50)의 액류가 고정된(노출된) 상태가 된다. 이 때문에, 장시간 백린스 처리(스핀 회전 처리)를 행하면, 반도체 웨이퍼(1)의 표면(1a)의 중심부에서, 린스액(50)과 반도체 웨이퍼(1)의 표면(1a)과의 사이에서 정전기가 발생하여, 반도체 웨이퍼(1)의 표면(1a) 상의 절연막(산화막), 예를 들면 절연막(3)이 대전할 우려가 있다. 그 결과, 도 13에 도시된 바와 같이 절연막(산화막)(3)의 표면에 발생한 전하(51)(예를 들면, 전자 또는 홀)가 소자 분리용 홈(2a)(소자 분리 영역2)의 단부(52) 근방에 집중하여, 거기서 정전 파괴가 발생한다.
다음으로, 제2 문제인 반도체 웨이퍼에 있어서의 워터마크의 발생에 대하여 설명한다.
반도체 웨이퍼의 이면의 세정 공정에서의 백린스 처리는, 하방을 향한 반도체 웨이퍼의 표면(반도체 소자 형성면)에 대하여 그 하방에 배치된 노즐(백린스 노즐)로부터 린스액(백린스액)을 공급함으로써 행해지지만, 노즐(백린스 노즐)로 린스액(백린스액)의 적하를 발생시키면, 적하된 린스액이 노즐을 타고 회전하는 스핀 베이스에 도달하여, 고속 회전하는 스핀 베이스에 의해 되튀어, 반도체 웨이퍼의 표면에 부착되는 경우가 있다. 이러한 되튀는 현상에 의해 반도체 웨이퍼의 표면에 부착된 수분은 워터마크(세정 건조된 반도체 웨이퍼 상에 잔류 또는 부착된 물방울에 의해 발생되는 얼룩)로 성장하여, 이후의 공정에서 가공 불량 등을 발생시킬 우려가 있다. 특히, 되튀는 현상에 의한 반도체 웨이퍼의 표면에의 수분의 부착이 건조 처리의 단계에서 발생하면, 건조 불량을 일으켜 워터마크를 발생하기 쉽다.
다음으로, 본 실시예에서의 반도체 웨이퍼의 이면 세정 공정에서의 백린스 처리에 대하여 보다 상세히 설명한다. 도 14는 도 11의 세정 처리 유닛(31)에 있어서, 백린스 처리를 행하고 있을 때의 백린스 처리용 노즐(38) 근방 영역의 부분 확대도(단면도)이고, 도 15는 백린스 처리용 노즐(38)의 상면도이다.
본 실시예에서는 반도체 웨이퍼(1)의 이면(1b)의 세정(브러시 세정) 공정에서, 노즐(38)(노즐(38)의 홀(38a))로부터 토출된 린스액(39)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 중심부에 노출되지 않도록(공급되지 않도록) 한다. 즉, 린스액(39)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 중심부로부터 떨어진 위치에 노출되도록(공급하도록) 한다. 반도체 웨이퍼(1)는, 비교적 고속으로 회전하고 있기 때문에, 반도체 웨이퍼(1)의 표면(1a)에 도달한 린스액(39)은 원심력에 의해 반도체 웨이퍼(1)의 표면(1a)의 외주 방향으로 흘러, 린스액(39)으로 이루어지는 액막을 반도체 웨이퍼(1)의 표면(1a)에 형성한다. 본 실시예와 같이, 노즐(38)로부터 토출된 린스액(39)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 중심부로부터 떨어진 위치에 공급되었을 때에는 이 액막은 반도체 웨이퍼(1)의 표면(1a)의 주위 전체에 걸쳐 형성되지만, 반도체 웨이퍼(1)의 표면(1a)의 중심부 근방에는 형성되지 않는다. 이러한 경우라도, 반도체 웨이퍼(1)의 이면(1b)으로부터의 미립자(또는 린스액(36)) 등의 유입을 방지하는 기능에는 문제없다.
본 실시예에서는, 노즐(38)로부터 토출된 린스액(39)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 중심부에 직접 노출되지 않기 때문에, 린스액(39)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 동일한 장소에 장시간 고정되지 않아, 상기한 바와 같은 반도체 웨이퍼(1)의 표면(1a) 상의 절연막(절연막(3))의 대전 현상을 방지할 수 있다. 또한, 반도체 웨이퍼(1)는 회전하고 있기 때문에, 본 실시예와 같이 노즐(38)로부터 토출된 린스액(39)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 중심부로부터 떨어진 위치에 공급된 경우, 반도체 웨이퍼(1)의 표면(1a)에서, 린스액(39)이 직접 노출되는 위치가 분산되어, 반도체 웨이퍼(1)의 표면(1a) 상의 절연막의 대전 현상을 방지할 수 있다. 이에 의해, 상기 제1 문제점으로 설명한 바와 같은 반도체 웨이퍼(1)의 표면(1a)의 중심부에서의(반도체 소자의) 정전 파괴를 방지할 수 있다. 이 때문에, 제조되는 반도체 장치의 신뢰성을 향상하고, 반도체 장치의 제조 수율을 향상시킬 수 있다.
또한, 반도체 웨이퍼(1)의 건조 처리에서는, 고속 회전에 의한 원심력을 이용하여 반도체 웨이퍼(1)의 표면(1a) 및 이면(1b) 상에 잔류하는 수분(린스액(36), 린스액(39))을 날려, 반도체 웨이퍼(1)를 건조시킨다. 이 때, 반도체 웨이퍼(1)의 중심부의 수분은 제거하기 어렵다. 본 실시예에서는 노즐(38)로부터 토출된 린스액(39)의 액류는 반도체 웨이퍼(1)의 표면(1a)의 중심으로부터 떨어진 위치에 공급되어, 반도체 웨이퍼(1)의 이면(1a)으로부터의 미립자 등의 유입을 방지하기 위한 액막은, 반도체 웨이퍼(1)의 표면(1a)의 중심부 근방에는 형성되기 어렵다. 이 때문에, 반도체 웨이퍼(1)의 표면(1a)의 중심부 근방에서는 건조 처리 개시 단계에서 수분이 거의 잔류(존재)하지 않는다. 이에 의해, 건조 종료 단계에서 반도체 웨이퍼(1)의 표면(1a)의 중심부 근방에 수분이 잔류하지 않아, 건조 부족에 의한 반도체 웨이퍼(1)의 표면(1a)의 중심부 근방의 워터마크의 발생을 방지할 수 있다. 또한, 반도체 소자는 반도체 웨이퍼(1)의 표면(1a)에 형성되기 때문에, 반도체 웨이퍼(1)의 표면(1a)의 워터마크는 그 후의 공정에서의 가공 불량 등을 생기게 할 우려가 있지만, 본 실시예에서는 반도체 웨이퍼(1)의 표면(1a)의 워터마크의 발생을 방지할 수 있기 때문에, 반도체 장치의 신뢰성이나 제조 수율을 향상시킬 수 있게 된다.
노즐(38)로부터 토출된 린스액(39)의 액류가 노출되는(공급되는) 반도체 웨이퍼(1)의 표면(1a)의 위치(린스액(39)의 액류의 중심이 부딪히는 위치)는, 반도체 웨이퍼(1)의 표면(1a)의 중심으로부터, 린스액(39)의 액류(액기둥)의 직경보다 2배 이상 떨어져(벗어나) 있는 것이 바람직하고, 린스액(39)의 액류(액기둥)의 직경보다 5배 이상 떨어져 있으면 보다 바람직하고, 린스액(39)의 액류(액기둥)의 직경보다 7배 이상 떨어져 있으면 더욱 바람직하다. 즉, 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)로부터 반도체 웨이퍼(1)의 표면(1a)에서 린스액(39)의 액류의 중심이 부딪히는 위치(62)까지의 거리 d1은, 린스액(39)의 액류(액기둥)의 직경의 2배 이상인 것이 바람직하고, 5배 이상이면 보다 바람직하고, 7배 이상이면 더욱 바람직하다. 이에 의해, 노즐(38)로부터 토출된 린스액(39)의 액류가 노출되는 위치를 반도체 웨이퍼(1)의 표면(1a)에서 분산시킬 수 있기 때문에, 반도체 웨이퍼(1)의 표면(1a) 상의 절연막(산화막)의 대전 현상을 방지하여, 반도체 소자의 정전 파괴를 방지할 수 있다. 노즐(38)로부터 토출된 린스액(39)의 액류의 직경은,노즐(38)의 홀(38a)의 직경에 거의 대응한다. 또한, 린스액(39)의 액류의 직경은, 예를 들면 2㎜ 정도이다. 이 경우, 노즐(38)로부터 토출된 린스액(39)의 액류가 노출되는 반도체 웨이퍼(1)의 표면(1a)의 위치는, 반도체 웨이퍼(1)의 표면(1a)의 중심으로부터 4㎜ 이상 떨어져 있는 것이 바람직하고, 10㎜ 이상 떨어져 있으면 보다 바람직하고, 14㎜ 이상 떨어져 있으면 더욱 바람직하다. 즉, 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)로부터 린스액(39)의 액류의 중심이 부딪히는 위치(62)까지의 거리 d1이, 4㎜ 이상인 것이 바람직하고, 10㎜ 이상이면 보다 바람직하고, 14㎜ 이상이면 더욱 바람직하다.
또한, 노즐(38)로부터 토출된 린스액(39)의 액류가 노출되는 반도체 웨이퍼(1)의 표면(1a)의 위치(린스액(39)의 액류의 중심이 부딪히는 위치)는, 반도체 웨이퍼(1)의 표면(1a)의 외주부(주변부, 단부)로부터 린스액(39)의 액류(액기둥)의 직경보다 3배 이상 떨어져 있는 것이 바람직하고, 린스액(39)의 액류(액기둥)의 직경보다 5배 이상 떨어져 있으면 보다 바람직하다. 즉, 반도체 웨이퍼(1)의 표면(1a)의 외주(단부) 위치(63)로부터 반도체 웨이퍼(1)의 표면(1a)에서 린스액(39)의 액류의 중심이 부딪히는 위치(62)까지의 거리 d2는, 린스액(39)의 액류(액기둥)의 직경의 3배 이상인 것이 바람직하고, 5배 이상이면 보다 바람직하다. 이에 의해, 반도체 웨이퍼(1)의 표면(1a)에 린스액(39)으로 이루어지는 액막을 적확하게 형성할 수 있어, 반도체 웨이퍼(1)의 이면(1b)으로부터 표면(1a)에의 미립자(또는 린스액(36)) 등의 유입을 확실하게 방지할 수 있다. 린스액(39)의 액류의 직경이, 예를 들면 2㎜ 정도인 경우에는 노즐(38)로부터 토출된 린스액(39)의 액류가 노출되는 반도체 웨이퍼(1)의 표면(1a)의 위치는, 반도체 웨이퍼(1)의 표면(1a)의 외주부로부터 6㎜ 이상 떨어져 있는 것이 바람직하고, 10㎜ 이상 떨어져 있으면 보다 바람직하다. 즉, 반도체 웨이퍼(1)의 표면(1a)의 외주(단부) 위치(63)로부터 린스액(39)의 액류의 중심이 접하는 위치(62)까지의 거리 d2가, 6㎜ 이상인 것이 바람직하고, 10㎜ 이상이면 보다 바람직하다.
도 16 및 도 17은 노즐(38)로부터 토출된 린스액(39)의 액류가 노출되는 반도체 웨이퍼(1)의 표면(1a) 상의 위치를 설명하기 위한 평면도이다. 도 16은 반도체 웨이퍼(1)의 평면 형상이 실질적으로 완전한 원형인 경우에 대응하고, 도 17은 반도체 웨이퍼(1)에 노치(64)가 형성되어 있는 경우에 대응한다. 도 16 및 도 17에서는, 반도체 웨이퍼(1)의 표면(1a)에서 노즐(38)로부터 토출된 린스액(39)의 액류가 직접 노출되는 영역(65)이 도시되어 있으며, 영역(65)의 중심이, 린스액(39)의 액류의 중심이 부딪히는 위치(62)에 대응한다. 도 16 및 도 17에 도시되는 반도체 웨이퍼(1)는 실제로는(중심 위치(61)를 중심으로 하여) 고속으로 회전하고 있다.
상기한 바와 같이, 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)로부터 린스액(39)의 액류의 중심이 접하는 위치(62)까지의 거리 d1은, 린스액(39)의 액류(액기둥)의 직경의 2배 이상인 것이 바람직하고, 5배 이상이면 보다 바람직하고, 7배 이상이면 더욱 바람직하다. 또한, 반도체 웨이퍼(1)의 표면(1a)의 외주(단부) 위치(63)로부터 린스액(39)의 액류의 중심이 부딪히는 위치(62)까지의 거리 d2(중심 위치(61)와 위치(62)를 연결하는 선상에서의 거리)는, 린스액(39)의 액류(액기둥)의 직경의 3배 이상인 것이 바람직하고, 5배 이상이면 보다 바람직하다.
반도체 웨이퍼(1)는 고속으로 회전하고 있기 때문에, 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)에 가장 가까운 단부 위치가, 회전하는 반도체 웨이퍼(1)의 표면(1a)의 외주(단부) 위치(63)를 형성한다. 도 16에 도시된 바와 같이, 반도체 웨이퍼(1)의 평면 형상이 실질적으로 완전한 원형인 경우(노치 등이 형성되어 있지 않은 경우)에는, 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)까지의 거리는 반도체 웨이퍼(1)의 어느 단부(외주 단부)로부터도 동일하다. 그러나, 도 17에 도시된 바와 같이, 반도체 웨이퍼(1)에 노치(64)가 형성되어 있는 경우에는, 노치(64)의 중앙 근방의 최내측의 위치가 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)에 가장 가까운 단부 위치가 되어, 회전하는 반도체 웨이퍼(1)의 표면(1a)의 외주(단부) 위치(63)를 형성한다. 따라서, 동일한 직경의 반도체 웨이퍼라도, 도 16 및 도 17에 도시된 바와 같이, 반도체 웨이퍼(1)의 표면(1a)의 외주(단부) 위치(63)로부터의 거리 d2는, 반도체 웨이퍼(1)에 노치(64)가 형성되어 있는 경우와 형성되어 있지 않은 경우에서 노치(64)분만큼 다르게 된다. 반도체 웨이퍼(1)에 노치(64)를 형성한 경우, 도 17에 도시된 바와 같이 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)에 가장 가까운 단부 위치(노치(64)의 최내측의 위치)로부터 린스액(39)의 액류의 중심이 부딪히는 위치(62)까지의 거리 d2를 린스액(39)의 액류(액기둥)의 직경의 바람직하게는 3배 이상, 보다 바람직하게는 5배 이상으로 함으로써, 노치(64)에 의한 영향을 받지 않고, 반도체 웨이퍼(1)의 표면(1a)에 린스액(39)으로 이루어지는 액막을 적확하게 형성할 수 있어, 반도체 웨이퍼(1)의 이면(1b)으로부터 표면(1a)에의 미립자(또는 린스액(36)) 등의 유입을 확실하게 방지할 수 있게 된다. 노치(64)가 아닌 오리엔테이션 플랫이 반도체 웨이퍼(1)에 형성되어 있는 경우도 마찬가지로, 반도체 웨이퍼(1)의 표면(1a)의 중심 위치(61)에 가장 가까운 단부 위치(예를 들면, 오리엔테이션 플랫의 중앙부)가, 회전하는 반도체 웨이퍼(1)의 표면(1a)의 외주(단부) 위치(63)에 대응하게 된다.
또한, 본 실시예에서는 반도체 웨이퍼(1)의 이면(1b)의 세정(브러시 세정) 공정에서, 노즐(38)(노즐(38)의 홀(38a))로부터 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직 방향으로 린스액(39)을 토출시킨다. 즉, 노즐(38)로부터의 린스액(39)의 토출 방향(60)이, 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직이 되도록 한다. 노즐(38)로부터의 린스액(39)의 토출 방향(60)이 반도체 웨이퍼(1)의 표면(1a)에 대하여 경사 방향인 경우, 상기 제2 문제가 발생할 우려가 있다. 즉, 건조 처리에 들어가기 위해서 린스액(39)의 토출을 정지했을 때, 린스액(39)이 홀(38a)의 외부에 낙하하여, 노즐(38)의 상면에 적하를 생기게 한다. 이 적하된 린스액(39)은 건조 처리 단계에서, 노즐(38)의 상면을 타고 스핀 베이스(33)에 도달하여, 고속 회전하는 스핀 베이스(33)에 의해 되튀어, 반도체 웨이퍼(1)의 표면(1a)에 부착될 우려가 있다. 이것이, 예를 들면 반도체 웨이퍼(1)의 건조 처리의 종반에 발생하면, 스핀 베이스(33)로부터의 되튀는 현상에 의해 반도체 웨이퍼(1)의 표면(1a)에 부착된 수분(린스액(39))이 완전하게 제거되지 않은 상태로, 반도체 웨이퍼(1)의 건조 처리를 종료할 가능성이 있다. 또한, 스핀 베이스(33)로부터의 되튀는 현상에 의해 반도체 웨이퍼(1)의 표면(1a)의 중심부 근방에 수분(린스액(39))이 부착되면, 그 수분의 제거는 용이하지 않다.
본 실시예에서는 노즐(38)(노즐(38)의 홀(38a))로부터의 린스액(39)의 토출 방향(60)을 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직이 되도록 하고 있기 때문에, 백린스 처리를 종료하여 건조 처리로 이행할 때에, 노즐(38)(노즐(38)의 홀(38a))로부터의 린스액(39)의 토출을 정지해도, 린스액(39)은 홀(38a)로 되돌아간다. 이 때문에, 노즐(38)의 상면의 홀(38a) 외부로 린스액(39)이 낙하하지 않고, 노즐(38)에 적하를 생기게 하지 않는다. 또한, 린스액(39)의 토출을 정지하였을 때에, 예를 들면 흡입 방식 등을 이용하여, 홀(38a)로부터 린스액(39)을 흡인하는 동작을 행하면 보다 바람직하다. 이에 의해, 노즐(38)의 홀(38a)로 되돌아간 린스액(39)을 홀(38a) 내에 회수함과 함께, 노즐(38)의 상면의 홀(38a) 근방에 낙하한 린스액(39)도 홀(38a) 내에 회수할 수 있다. 이 때문에, 노즐(38)로부터의 린스액(39)의 토출을 정지한 후, 노즐(38)의 상면에는 린스액(39)이 존재하지 않아, 노즐(38)에서의 적하가 발생하지 않는다. 따라서, 반도체 웨이퍼(1)의 건조 단계에서, 노즐(38)의 상면을 이동한 린스액(39)이 스핀 베이스(33)에 의해 되튀어 반도체 웨이퍼(1)의 표면(1a)에 부착되지도 않는다. 이에 의해, 반도체 웨이퍼(1)의 표면(1a)에서의 건조 불량을 방지하여, 워터마크의 발생을 방지할 수 있다. 또, 워터 마크에 따른 가공 불량도 발생하지 않아, 반도체 장치의 신뢰성을 향상하여, 반도체 장치의 제조 수율을 향상시킬 수도 있다.
상기와 같이 노즐(38)로부터의 린스액(39)의 토출 방향(60)은 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직이지만, 특히 노즐(38)로부터의 린스액(39)의 토출 방향(60)이 반도체 웨이퍼(1)의 표면(1a)에 대하여 80°∼90°의 범위 내(90°에 대한 경사가 10° 이내)인 것이 바람직하고, 노즐(38)로부터의 린스액(39)의 토출 방향(60)이 반도체 웨이퍼(1)의 표면(1a)에 대하여 85°∼90°의 범위 내(90°에 대한 경사가 5° 이내)이면 보다 바람직하다. 린스액(39)의 토출 방향(60)이 반도체 웨이퍼(1)의 표면(1a)에 대하여 80°∼90°이면, 린스액(39)의 토출을 정지했을 때에, 상당한 부분의 린스액(39)을 홀(38a) 내에 회수할 수 있고, 린스액(39)의 토출 방향(60)이 반도체 웨이퍼(1)의 표면(1a)에 대하여 85°∼90°이면, 린스액(39)을 거의 홀(38a) 내에 회수할 수 있다. 이에 의해, 건조 단계에서의 반도체 웨이퍼(1)의 표면(1a)에의 린스액(39)의 부착을 보다 적확하게 방지할 수 있다. 따라서, 반도체 웨이퍼(1)에 있어서의 건조 불량이나 워터마크의 발생을 보다 적확하게 방지할 수 있다.
또한, 본 실시예에서는 도 14 및 도 15에 도시된 바와 같이 노즐(38)에 있어서, 반도체 웨이퍼(1)의 표면(1a)의 중심부 바로 아래에 대응하는 위치(예를 들면, 노즐(38)의 상면의 중심 위치)에는 홀(38a)을 형성하지 않고, 거기에서부터 떨어진 위치에 홀(38a)을 형성하여, 홀(38a)로부터 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직 방향으로 린스액(39)을 토출시킨다. 이와 같이, 반도체 웨이퍼(1)의 표면(1a)의 중심으로부터 떨어진 위치에 린스액(39)의 액류를 공급함으로써, 반도체 웨이퍼(1)에 있어서의 반도체 소자의 정전 파괴를 방지하고, 또한 홀(38a)로부터 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직 방향으로 린스액(39)을 토출시킴으로써, 노즐(38)에서의 적하를 방지하여 반도체 웨이퍼(1)에 있어서의 건조 불량이나 워터마크의 발생을 방지할 수 있다.
또한, 도 14 및 도 15에 도시된 바와 같이, 노즐(38)에 복수의 홀(38a)을 형성할 수도 있다. 이에 의해, 노즐(38)에 복수의 홀(38a)로부터(다방향으로부터) 반도체 웨이퍼(1)의 표면(1a)에 대하여 린스액(39)을 공급할 수 있어, 반도체 웨이퍼(1)의 표면(1a)의 린스액(39)의 액류가 노출되는 위치를 보다 분산시킬 수 있다. 이 때문에, 반도체 웨이퍼(1)의 표면(1a) 상의 절연막의 대전에 의한 전하의 집중을 보다 완화시킬 수 있어, 정전 파괴를 보다 적확하게 방지할 수 있다.
도 18은 다른 형태의 백린스 처리용 노즐(백린스 노즐)(70)의 설명도이고, 도 14에서 노즐(38) 대신에 노즐(70)을 이용한 경우가 도시되어 있다.
도 18에 도시된 바와 같이, 린스액(39)을 공급하기 위한 홀(린스홀, 린스액 토출홀)(70a)을 직접 반도체 웨이퍼(1)의 표면(1a)을 향한 구조의 노즐(백린스 노즐)(70)을 이용할 수도 있다. 이 경우도, 노즐(70)의 홀(70a)로부터 토출된 린스액(39)의 액류를 반도체 웨이퍼(1)의 표면(1a)의 중심으로부터 떨어진 위치에 공급함으로써, 반도체 웨이퍼(1)에 있어서의 반도체 소자의 정전 파괴를 방지할 수 있다. 또한, 노즐(70)의 홀(70a)로부터의 린스액(39)의 토출 방향을 반도체 웨이퍼(1)의 표면(1a)에 대하여 수직 방향으로 함으로써, 노즐(70)에 있어서의 적하를 방지하여 반도체 웨이퍼(1)의 표면(1a)에서의 건조 불량이나 워터마크의 발생을 방지할 수 있다.
또한, 본 실시예에서는 노즐(38)의 위치는 고정되고, 동일한 위치에 있는 홀(38a)로부터 회전하는 반도체 웨이퍼(1)의 표면(1a)에 린스액(39)이 공급되고 있다. 다른 형태로서, 노즐(38)을 이동시키면서, 린스액(39)을 토출시킬 수도 있다. 예를 들면, 노즐(38)의 위치를 수평 방향, 상하 방향, 경사 방향 또는 회전 또는 이들의 조합으로 이동 또는 회전시킴으로써, 홀(38a)의 위치를 시간에 따라 변화시켜, 여러 위치로부터 린스액(39)을 토출시킨다. 이에 의해, 노즐(38)로부터 토출된 린스액(39)의 액류가 노출되는 위치가 반도체 웨이퍼(1)의 표면(1a)의 동일한 위치에 고정되지 않고, 보다 분산되어 있기 때문에, 반도체 웨이퍼(1)에 있어서의 정전 파괴를 보다 적확하게 방지할 수 있다. 또한, 노즐(38)을 고정한 경우에는 노즐(38)의 이동이나 회전을 위한 기구가 불필요하기 때문에, 세정 장치의 구성을 보다 간략화할 수 있다.
또한, 반도체 웨이퍼(1)에 소자 분리 영역(2)을 형성한 후에, 게이트 절연막(6)을 형성하기 전에 행하는 세정 공정에서, 상술한 본 실시예와 같은 반도체 웨이퍼의 이면 세정 공정(단계 S4)을 행하는 것이 보다 바람직하다. 본 발명자의 검토에 따르면, 반도체 웨이퍼(1)에 소자 분리 영역(2)을 형성한 후에, 게이트 절연막을 형성하기 전의 단계에서는 백린스 처리용 노즐로부터 토출된 린스액(백린스액)의 액류가 반도체 웨이퍼(1)의 표면(1a)의 동일한 위치에 장시간 노출됨에 따른 절연막(예를 들면, 절연막(3))의 대전이나 정전 파괴가 발생하기 쉽다. 본 실시예에서는, 이와 같이 정전 파괴가 발생하기 쉬운 반도체 웨이퍼(1)에 소자 분리영역(2)을 형성한 후에, 게이트 절연막(6)을 형성하기 전에 행하는 세정(반도체 웨이퍼 이면 세정) 공정에 있어서, 노즐(38)로부터 토출된 린스액(39)의 액류를 반도체 웨이퍼(1)의 표면(1a)의 중심으로부터 떨어진 위치에 노출시킴으로써(공급함으로써), 반도체 웨이퍼(1)의 표면(1a)(표면(1a)의 중심부 근방)에서의 절연막의 대전을 방지하여, 반도체 소자의 정전 파괴를 적확하게 방지할 수 있다.
또한, 반도체 웨이퍼(1)에 소자 분리 영역(2)을 형성한 후에, 게이트 절연막(6)을 형성하기 전의 단계에서, 열 처리(예를 들면 단계 S6)를 행하기 전에 상술한 본 실시예와 같은 세정(반도체 웨이퍼 이면 세정) 공정을 행하면 보다 바람직하다. 예를 들면, 반도체 웨이퍼(1) 내에 불순물을 이온 주입한 후에, 도입된 불순물을 확산(또는 활성화)시키기 위한 열 처리를 행하기 전에, 본 실시예와 같은 세정 공정을 행한다. 반도체 웨이퍼에 미립자(파티클) 등이 부착되어 있으면, 열 처리에 의해, 미립자 내의 금속 등이 반도체 웨이퍼 내에 확산하여, 제조되는 반도체 장치의 성능을 저하시킬 우려가 있다. 열 처리 전에 본 실시예와 같은 반도체 웨이퍼 이면 세정 공정을 행함으로써, 반도체 웨이퍼(1)에 부착된 미립자 등을 제거할 수 있어, 제조되는 반도체 장치의 성능을 향상시킬 수 있다.
또한, 본 실시예에서는 반도체 웨이퍼(1)의 이면 세정 공정은 웨트 세정 처리 전, 특히 배치식 웨트 세정 처리 전에 행하면 보다 바람직하다. 이에 의해, 미리 반도체 웨이퍼(1)의 이면(1b) 상의 미립자를 제거한 후에, 웨트 세정 처리를 행할 수 있기 때문에, 웨트 세정 장치의 약액조의 오염을 저감시킬 수 있다. 또한, 반도체 웨이퍼(1)의 이면(1b)의 오염물(미립자)이 확산되어 반도체 웨이퍼의 표면이 오염되는 것을 방지할 수 있다. 또한, 배치식 웨트 세정 처리(장치)에 있어서의 반도체 웨이퍼 간의 상호 오염도 보다 적확하게 방지할 수 있다. 또한, 웨트 세정 처리로 제거할 수 없는 미립자도 본 실시예의 반도체 웨이퍼의 이면 세정 공정에서 기계적으로 제거할 수 있기 때문에, 반도체 웨이퍼의 청정도를 보다 향상시킬 수 있다.
또한, 반도체 웨이퍼(1)에 소자 분리 영역(2)을 형성한 후에, 게이트 절연막(6)을 형성하기 전의 단계에서, 포토리소그래피 공정(포토레지스트 패턴을 형성하는 공정) 전에 상술한 본 실시예와 같은 반도체 웨이퍼의 이면 세정 공정을 행하면 보다 바람직하다. 도 19는 다른 실시예에서의 p형 웰(4) 형성을 위한 이온 주입으로부터 열 처리까지의 공정을 설명하기 위한 흐름도이다. 도 19는, 예를 들면 p형 웰(4)의 불순물 농도 프로파일(분포)을 변경 또는 조정하기 위해서, 이온 주입의 가속 에너지를 바꿔 2회 이온 주입을 행한 경우 등에 대응한다.
도 19에 도시한 바와 같이, 반도체 웨이퍼(1)의 표면(1a) 상에 포토레지스트 마스크 패턴(포토레지스트 마스크, 포토레지스트 패턴)을 형성하고(단계 S21), 이 포토레지스트 마스터 패턴을 마스크로 하여 1회째 이온 주입을 행한다(단계 S22). 그리고 나서, 포토레지스트 마스크 패턴을 애싱 처리에 의해 제거한다(단계 S23). 그리고, 상기 단계 S4와 마찬가지로, 반도체 웨이퍼(1)의 이면(1b)에 대하여 상기한 바와 같은 브러시 세정을 행한다(단계 S24). 그 후, 반도체 웨이퍼(1)의 표면(1a) 상에 다른 포토레지스트 마스크 패턴(포토레지스트 마스크, 포토레지스트 패턴)을 형성하고(단계 S25), 이 포토레지스트 마스크 패턴을 마스크로 하여 2회째이온 주입을 행한다(단계 S26). 그리고 나서, 포토레지스트 마스크 패턴을 애싱 처리에 의해 제거하고(단계 S27), 상기 단계 S4와 마찬가지로 반도체 웨이퍼(1)의 이면(1b)에 대하여 상기한 바와 같은 브러시 세정을 행한다(단계 S28). 그 후, 웨트 세정 장치에 의해 웨트 세정을 행한다(단계 S29). 그리고 나서, 열처리를 행하여, 반도체 웨이퍼(1) 내에 도입(이온 주입)된 불순물을 확산 또는 활성화시킨다(단계 S30). 이에 의해, 원하는 불순물 농도 프로파일을 갖는 p형 웰(4)을 형성할 수 있다.
애싱에 의해 포토레지스트 마스크 패턴을 제거(단계 S23)한 후, 반도체 웨이퍼의 이면 세정 공정(단계 S24)을 행하지 않고 다음의 포토리소그래피 공정(단계 S25)을 행한 경우, 반도체 웨이퍼의 이면에 다량의 미립자가 부착되어 있으면 포토리소그래피 공정에서의 디포커스가 발생하여, 형성되는 포토레지스트 마스크 패턴의 정밀도가 저하될 우려가 있다. 포토리소그래피 공정(단계 S25) 전에 본 실시예와 같은 반도체 웨이퍼의 이면 세정 공정을 행함으로써, 반도체 웨이퍼의 이면에 부착된 미립자 등을 제거한 상태에서 포토리소그래피 공정을 행할 수 있어, 형성되는 포토레지스트 마스크 패턴의 정밀도를 향상시킬 수 있게 된다.
또한, 본 실시예에서는 린스액(39)으로서 순수 등을 이용할 수 있다. 순수를 사용함으로써, 반도체 장치의 제조 비용을 저감시킬 수 있다. 또한, 반도체 웨이퍼(1) 상에 금속 재료막을 형성한 상태에서 세정을 행해도, 금속 재료막이 부식되는 것을 방지할 수 있다. 다른 형태로서, 정전기 대책으로서 탄산가스(CO2)를 순수에 용해시킨 것을 린스액(39)으로서 이용할 수도 있다. 이에 의해, 반도체 웨이퍼(1)에 있어서의 정전기의 발생을 보다 적확하게 억제할 수 있어, 정전 파괴의 발생을 보다 확실하게 방지할 수 있다. 또한, 탄산가스(CO2)를 순수에 용해시킨 것은 수질을 산성으로 시프트시키기 때문에, 금속 재료막이 노출되지 않는 단계(금속 재료막의 형성 전)에 있어서의 반도체 웨이퍼 이면 세정 공정의 백린스 처리의 린스액으로서 사용하는 것이 바람직하다. 이에 의해, 금속 재료막의 부식을 방지할 수 있다.
또한, 본 실시예에서는 반도체 웨이퍼(1)의 이면(1b)의 세정 방식으로서 브러시(37)에 의해(기계적인) 세정을 행하는 브러시 세정(브러시 스크럽 세정) 방식을 이용하였다. 이에 의해, 반도체 웨이퍼(1)의 이면(1b)에 부착된 미립자 등의 제거 능력을 매우 크게 할 수 있다. 다른 실시예로서, 반도체 웨이퍼(1)의 이면(1b)의 세정을 다른 세정 방식, 예를 들면 제트 세정(반도체 웨이퍼(1)의 이면(1b)에 린스액(세정액)을 강한 분출로 공급함) 방식 또는 초음파 세정(반도체 웨이퍼(1) 이면(1b)에 공급하는 린스액(세정액)에 초음파를 인가하여 공급함) 방식에 의해 행할 수도 있다. 제트 세정 방식 또는 초음파 세정 방식을 이용하면, 반도체 웨이퍼(1)의 이면(1b)에 대하여 비접촉으로 미립자 등을 제거할 수 있다. 이 때문에, 반도체 웨이퍼(1)에 악영향을 주지 않고 미립자 등의 오염물만을 제거할 수 있게 된다. 제트 세정 또는 초음파 세정을 이용하여 반도체 웨이퍼(1)의 이면(1b)을 세정하는 경우라도, 반도체 웨이퍼(1)의 표면(1a)의 백린스 처리를 상술한 본 실시예와 마찬가지로 하여 행함으로써 마찬가지의 효과를 얻을 수 있어, 예를 들면 반도체 웨이퍼(1)의 표면(1a)에서의 정전 파괴나 워터마크의 발생을 방지할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 그 실시예에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.
상기 실시예에서는 MISFET를 갖는 반도체 장치의 제조 공정에 대하여 설명했지만, 본 발명은 이에 한정되는 것이 아니고, 여러가지 반도체 장치에 적용할 수 있다.
본원에 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 이하와 같다.
반도체 웨이퍼의 이면을 세정할 때에, 반도체 웨이퍼의 표면의 중심으로부터 떨어진 위치에 린스액을 공급함으로써, 반도체 웨이퍼에 발생하는 정전 파괴를 방지할 수 있다.
반도체 웨이퍼의 이면을 세정할 때에, 반도체 웨이퍼의 표면에 린스액을 공급하는 린스액 공급 수단으로부터의 린스액의 토출 방향을 반도체 웨이퍼의 표면에 대하여 수직 방향으로 함으로써, 반도체 웨이퍼의 건조 불량을 방지할 수 있다.

Claims (15)

  1. 반도체 웨이퍼의 이면을 상측을 향한 상태에서 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 이면을 세정하는 공정을 포함하고,
    상기 반도체 웨이퍼의 이면을 세정하는 공정에서는, 상기 반도체 웨이퍼의 표면의 하방에 배치된 린스액 공급 수단으로부터 상기 반도체 웨이퍼의 표면에 대하여 수직 방향으로 린스액을 토출하고, 상기 린스액 공급 수단으로부터 토출된 상기 린스액의 액류는 상기 반도체 웨이퍼의 표면의 중심으로부터 떨어진 위치에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 웨이퍼의 이면은 브러시 세정되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 웨이퍼의 이면은 제트 세정 또는 초음파 세정되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 린스액 공급 수단으로부터 린스액을 토출하는 방향은 상기 반도체 웨이퍼의 표면에 대하여 80°∼90°의 범위 이내인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 린스액 공급 수단으로부터 린스액을 토출하는 방향은 상기 반도체 웨이퍼의 표면에 대하여 85°∼90°의 범위 이내인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 린스액 공급 수단으로부터 토출된 상기 린스액의 액류는, 상기 반도체 웨이퍼의 표면의 중심 위치로부터 상기 린스액의 액류의 직경의 2배 이상 떨어진 위치에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 린스액 공급 수단으로부터 토출된 상기 린스액의 액류는, 상기 반도체 웨이퍼의 표면의 중심 위치로부터 상기 린스액의 액류의 직경의 5배 이상 떨어진 위치에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 린스액 공급 수단으로부터 토출된 상기 린스액의 액류는, 상기 반도체웨이퍼의 주변 위치로부터 상기 린스액의 액류의 직경의 3배 이상 내측의 위치에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. (a) 반도체 웨이퍼를 준비하는 공정과,
    (b) 상기 반도체 웨이퍼의 표면에 소자 분리 영역을 형성하는 공정과,
    (c) 상기 (b) 공정 후에, 상기 반도체 웨이퍼의 이면을 상측을 향한 상태에서 상기 반도체 웨이퍼를 회전시키면서 상기 반도체 웨이퍼의 이면을 세정하는 공정과,
    (d) 상기 (c) 공정 후에, 상기 반도체 웨이퍼의 표면에 게이트 절연막을 형성하는 공정을 포함하고,
    상기 (c) 공정에서는,
    상기 반도체 웨이퍼의 표면의 하방에 배치된 린스액 공급 수단으로부터 상기 반도체 웨이퍼의 표면에 대하여 린스액을 토출하고, 상기 린스액 공급 수단으로부터 토출된 상기 린스액의 액류가 상기 반도체 웨이퍼의 표면의 중심으로부터 떨어진 위치에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 린스액 공급 수단은 노즐로 이루어지고, 상기 (c) 공정에서는 상기 노즐로부터 토출된 상기 린스액의 액류가 상기 반도체 웨이퍼의 표면에 직접 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항에 있어서,
    상기 린스액 공급 수단은 상기 린스액을 토출하는 홀을 복수 갖고, 상기 (c) 공정에서는 상기 복수의 홀로부터 토출된 린스액의 액류가, 각각 상기 반도체 웨이퍼의 표면의 중심으로부터 떨어진 위치에 공급되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제9항에 있어서,
    상기 (c) 공정에서는 상기 린스액 공급 수단이 이동하면서 상기 린스액을 토출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제9항에 있어서,
    상기 (c) 공정 후에, 상기 (d) 공정 전에, 상기 반도체 웨이퍼를 웨트 세정하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제9항에 있어서,
    상기 (c) 공정 후에, 상기 (d) 공정 전에, 상기 반도체 웨이퍼를 열 처리하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제9항에 있어서,
    상기 (c) 공정 후에, 상기 (d) 공정 전에, 상기 반도체 웨이퍼의 표면 상에 포토레지스트 패턴을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020030096677A 2002-12-25 2003-12-24 반도체 장치의 제조 방법 KR20040058070A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002374121A JP2004207454A (ja) 2002-12-25 2002-12-25 半導体装置の製造方法
JPJP-P-2002-00374121 2002-12-25

Publications (1)

Publication Number Publication Date
KR20040058070A true KR20040058070A (ko) 2004-07-03

Family

ID=32708233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096677A KR20040058070A (ko) 2002-12-25 2003-12-24 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20040140499A1 (ko)
JP (1) JP2004207454A (ko)
KR (1) KR20040058070A (ko)
CN (1) CN100345258C (ko)
TW (1) TW200416863A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050945B2 (ja) * 2008-03-13 2012-10-17 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法
JP5535687B2 (ja) * 2010-03-01 2014-07-02 株式会社荏原製作所 基板洗浄方法及び基板洗浄装置
CN102376532A (zh) * 2010-08-24 2012-03-14 武汉新芯集成电路制造有限公司 晶片清洗装置
CN102140669B (zh) * 2011-03-17 2016-06-01 上海集成电路研发中心有限公司 硅片电镀铜后的清洗方法
CN103465094A (zh) * 2012-06-06 2013-12-25 维嘉数控科技（苏州）有限公司 用于pcb钻孔机主轴夹头的清洗装置及其控制方法
JP6140439B2 (ja) * 2012-12-27 2017-05-31 株式会社荏原製作所 研磨装置、及び研磨方法
CN106076980B (zh) * 2016-06-01 2019-07-16 京东方科技集团股份有限公司 一种清洁设备及清洁方法
KR102505075B1 (ko) * 2016-06-02 2023-03-07 세메스 주식회사 기판 처리 장치 및 방법
CN106981546B (zh) * 2017-04-28 2018-05-15 郑州人造金刚石及制品工程技术研究中心有限公司 一种含有纳米钻石烯保护膜的太阳能电池板的制备方法
CN109201544A (zh) * 2018-09-14 2019-01-15 江阴市长泾车船附件有限公司 一种用于五金加工的清洗装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5609995A (en) * 1995-08-30 1997-03-11 Micron Technology, Inc. Method for forming a thin uniform layer of resist for lithography
JPH09246224A (ja) * 1996-03-07 1997-09-19 Sony Corp ウエハの洗浄方法
JPH10154679A (ja) * 1996-11-25 1998-06-09 Hitachi Ltd 基板洗浄装置
JPH10308374A (ja) * 1997-03-06 1998-11-17 Ebara Corp 洗浄方法及び洗浄装置
JPH10309509A (ja) * 1997-05-09 1998-11-24 Dainippon Screen Mfg Co Ltd 回転式基板処理装置および基板処理方法
JP3333733B2 (ja) * 1998-02-20 2002-10-15 東京エレクトロン株式会社 洗浄装置
JP3479602B2 (ja) * 1998-10-08 2003-12-15 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
KR100434485B1 (ko) * 1999-10-08 2004-06-05 삼성전자주식회사 포토레지스트 스트립퍼 조성물 및 이를 이용한 포토레지스트 스트립 방법
US7451774B2 (en) * 2000-06-26 2008-11-18 Applied Materials, Inc. Method and apparatus for wafer cleaning
JP3559228B2 (ja) * 2000-08-07 2004-08-25 住友精密工業株式会社 回転式基板処理装置
JP2002184866A (ja) * 2000-12-15 2002-06-28 Mitsubishi Electric Corp 半導体装置の製造方法
US7247209B2 (en) * 2003-06-12 2007-07-24 National Semiconductor Corporation Dual outlet nozzle for the combined edge bead removal and backside wash of spin coated wafers

Also Published As

Publication number Publication date
CN100345258C (zh) 2007-10-24
JP2004207454A (ja) 2004-07-22
CN1510721A (zh) 2004-07-07
US20040140499A1 (en) 2004-07-22
TW200416863A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
US6187684B1 (en) Methods for cleaning substrate surfaces after etch operations
CN1279586C (zh) 制造半导体器件的方法和用于清洗衬底的设备
US20080308131A1 (en) Method and apparatus for cleaning and driving wafers
KR20030090537A (ko) 반도체 장치 및 그 제조 방법
KR20040058070A (ko) 반도체 장치의 제조 방법
US7655095B2 (en) Method of cleaning semiconductor surfaces
JP2013123001A (ja) 基板処理方法および基板処理装置
US20080142052A1 (en) Method for cleaning backside etch during manufacture of integrated circuits
JP5666183B2 (ja) 半導体装置の製造方法
JP5470746B2 (ja) 半導体装置の製造方法
US20060266383A1 (en) Systems and methods for removing wafer edge residue and debris using a wafer clean solution
WO2008021265A2 (en) Semiconductor substrate cleaning apparatus
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
US20080045029A1 (en) Semiconductor substrate processing apparatus
WO2006105125A2 (en) Systems and methods for single integrated substrate cleaning and rinsing
KR20040065312A (ko) 코랄 필름에 대한 후식각 및 띠 잔여물 제거방법
JP2004273894A (ja) 半導体集積回路装置の製造方法
KR20070075964A (ko) 스테이지 세정 방법 및 장치
KR100474856B1 (ko) 반도체 소자의 세정 방법
JP7397736B2 (ja) エッチング方法および基板処理方法
US8748279B2 (en) Method of manufacturing a semiconductor device
JP2003197598A (ja) 半導体集積回路装置の製造方法
JP2004022550A (ja) 半導体集積回路装置の製造方法
JP2008177425A (ja) 半導体装置の製造方法
KR20030050782A (ko) 반도체 소자의 평탄화 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid