JP2008177425A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008177425A
JP2008177425A JP2007010565A JP2007010565A JP2008177425A JP 2008177425 A JP2008177425 A JP 2008177425A JP 2007010565 A JP2007010565 A JP 2007010565A JP 2007010565 A JP2007010565 A JP 2007010565A JP 2008177425 A JP2008177425 A JP 2008177425A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
conductor film
main surface
rotation speed
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007010565A
Other languages
English (en)
Inventor
Koichiro Sakanishi
光一郎 坂西
Nobuyuki Oguro
信行 小黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007010565A priority Critical patent/JP2008177425A/ja
Publication of JP2008177425A publication Critical patent/JP2008177425A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】パワートランジスタを有する半導体装置の信頼性を向上させる技術を提供する。
【解決手段】素子を形成した半導体ウェハ1の主面に、素子と電気的に接続するように堆積した第1導体膜14および第2導体膜15に所望のパターンを形成する工程であり、まず、半導体ウェハ1を第1の回転速度で回転させた状態で、半導体ウェハ1の主面に対して薬液17を供給することにより、第2導体膜15に対してウェットエッチング処理を施す(工程100)。エッチング終了後、薬液17が半導体ウェハ1の主面に残るように、回転速度を第1の回転速度よりも遅い第2の回転速度に変更し、その状態で半導体ウェハに純水19を撒水することにより、純水19が半導体ウェハ1の主面に残されるようにした状態で薬液17を洗浄する(工程101)。続いて、第1導体膜14に対してドライエッチングを施す(工程102)。
【選択図】図5

Description

本発明は、半導体装置の製造技術に関し、特に、パワートランジスタを備える半導体装置の製造に適用して有効な技術に関するものである。
高耐圧であり、大電流を扱うことのできるパワーMISFET(Metal Insulator Semiconductor Field Effect Transistor:以下、パワートランジスタ)を代表とするパワーデバイスは、電力系統の制御から、車両の電動機制御、産業機器や家電製品の電源の制御等に幅広く用いられている。
半導体ウェハ上へのパワートランジスタの形成工程は、例えば特開2003−318395号公報(特許文献1)などに公示されている。本発明者らが検討した上記パワートランジスタの形成工程において、特に配線形成技術は以下の様である。
即ち、半導体ウェハ上に形成したパワートランジスタを、配線を施すための層間絶縁膜で覆い、パワートランジスタの各端子に導通を取れるように、層間絶縁膜に配線開口部を形成する。その後、配線開口部内を含む半導体ウェハ全体を、例えばチタンタングステン(TiW)膜で覆う。その厚さは、配線開口部内壁を覆うことのできる程度の厚さである。続いて、TiW膜上に、例えばアルミニウム(Al)膜を堆積する。その厚さは、配線開口部内を埋め込む程度に十分厚く堆積する。そして、所望の配線パターンとなるように、通常のフォトリソグラフィによりAl膜およびTiW膜を加工する。
上記のように、パワートランジスタをはじめとする半導体装置の配線においては、配線金属材料(例えばAl)の下地として薄いTiW膜等を形成する技術が用いられる。これは、Al等の配線金属が、配線領域以外に拡散するのを防ぐためのバリア膜として形成している。
特開2003−318395号公報
上記のような、本発明者らが検討したパワートランジスタを有する半導体装置の配線技術において、以下の課題があることを本発明者らは見出した。
上記のバリア膜(TiW)上に形成した配線金属材料(Al)をパターニングする際、配線パターンを転写したレジスト膜をエッチングマスクとして、Alをエッチングする薬液を供給し、ウェットエッチングを施す。このとき、半導体ウェハを面内で回転させながら薬液を供給する通常のスピンエッチ法によれば、Alは等方的にエッチングされる。従って、本来エッチングされないレジスト膜の下のAlまでエッチングされ(サイドエッチ)、レジスト膜が庇状となる。
この状態で、薬液を除去するための水洗を半導体ウェハに施しても、上記庇状のレジスト膜の下は洗浄され難く、薬液が残ってしまう。そして、続くTiWのドライエッチングの際に、上記の残留した薬液がエッチングマスクとなり、TiWのエッチング残りが生じてしまう。
また、半導体ウェハに薬液を供給するウェットエッチングを施した後、水洗による完全な薬液の除去が完了する前に、半導体ウェハが乾燥した状態がわずかでも含まれると、その領域の薬液が除去され難く、残留し易いことを、本発明者らは見出している。この現象も、上記と同様にTiWのエッチング残りを生じる原因となっている。
上記のようにして残留したTiWは微量であり、デバイス完成後のプローブ検査では検出され難く、使用段階になって品質不良を引き起こす原因となっている。
本発明の目的は、半導体装置の信頼性を向上させる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
即ち、素子を形成した半導体ウェハの主面に、素子と電気的に接続するように堆積した第1導体膜および第2導体膜に所望のパターンを形成する工程であり、まず、半導体ウェハを第1の回転速度で回転させた状態で、半導体ウェハの主面に対して薬液を供給することにより、第2導体膜に対してウェットエッチング処理を施す。エッチング終了後、薬液が半導体ウェハの主面に残るように、回転速度を第1の回転速度よりも遅い第2の回転速度に変更し、その状態で半導体ウェハに純水を撒水することにより、純水が半導体ウェハの主面に残されるようにした状態で薬液を洗浄する。続いて、第1導体膜に対してドライエッチングを施す。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
即ち、半導体装置の製造技術において、導体膜の加工に用いた薬液を良好に除去でき、配線パターンの加工精度を向上させることができるので、半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本発明の実施の形態1では、半導体ウェハ上に、例えばトレンチゲート構造のnチャネル型パワーMISFET(以下、パワートランジスタ)を形成し、それぞれに導通する配線パターンを形成する工程を例示する。これには図1〜図5を用いて説明する。
本発明の実施の形態1における半導体装置の製造方法は、半導体ウェハの主面にパワートランジスタ(素子)を形成する工程から始まる。
図1は、本実施の形態1における半導体装置の製造工程中の要部断面図を示している。単結晶シリコンを母材とした半導体ウェハ1は、例えばn型半導体層1a上に、n型半導体層1aと極性が同じで不純物濃度の低いn型半導体層1bを、エピタキシャル成長法により堆積した構造を有する。上記構造の半導体ウェハ1の主面にレジスト膜によるマスクを施し(図示しない)、通常のイオン注入法等によって、例えばホウ素イオンを注入することで、n型半導体層1bの一部にp型半導体領域2を形成する。その後、半導体ウェハ1の主面に、後にパワートランジスタを形成する活性領域Aを分離するため、周辺領域Lに例えば酸化シリコンからなる分離部3を、LOCOS(Local Oxidation of Silicon)法等によって形成する。分離部3は、トレンチアイソレーション法によって形成する溝型のものでも良い。次に、分離部3によって分離された活性領域Aに、通常のイオン注入法等によって、例えばホウ素イオンを注入することで、p型半導体領域4をウェル状に形成する。p型半導体領域4は、n型半導体層1bにおける厚さ方向の途中位置まで分布させる。これまでの工程により、半導体ウェハ1の主面には、n型半導体層1bにおいて、p型半導体領域4の外周端にp型半導体領域2が形成されたことになる。また、ウェル状のp型半導体領域4は、後に、複数のパワートランジスタのチャネルが形成される領域である。その後、周辺領域Lから活性領域Aの外周部にかけて、レジスト膜によるマスクを施し(図示しない)、通常のイオン注入法等によって、例えばヒ素イオンを注入することで、n型半導体領域5を形成する。このn型半導体領域5は、後にパワートランジスタのソース電極となる。
次に、レジストパターン(図示しない)をマスクとした通常のフォトリソグラフィ技術およびドライエッチング技術により、活性領域Aに複数の溝6を形成する。各溝6は、半導体ウェハ1の断面で見た場合(図1)、n型半導体層1bの主面から深さ方向に、n型半導体層1bの途中まで延び、平面で見た場合(図示しない)、所定の方向に延在するように形成する。その後、溝6の内壁面を含む活性領域Aの表面上に、例えば酸化シリコン膜からなる絶縁膜7を形成する。この絶縁膜7は、後にパワートランジスタのゲート絶縁膜7となる。次に、半導体ウェハ1の主面に、絶縁膜7を介して、例えば多結晶シリコン膜からなる導体膜8を形成し、その上から例えば酸化シリコン膜からなるキャップ絶縁膜9を形成する。この導体膜8およびキャップ絶縁膜9は、活性領域Aだけでなく、周辺領域Lの分離部3上にも形成される。その後、導体膜8およびキャップ絶縁膜9を同様にパターニングすることで、各溝6の領域にはゲート電極8Gを形成し、周辺領域Lから活性領域Aの外周部の一部に至る領域にはゲート電極8Gの引き出し部8L(以下、ゲート引き出し部)を形成する。ここで、ゲート引き出し部8Lは、各ゲート電極8Gと電気的に接続するように一体的に形成される。
ここまでの工程により、半導体ウェハ1の主面に、複数のnチャネル型パワートランジスタQnを、ゲート引き出し部8Lも含めて形成したことになる。以後、各パワートランジスタQnに導通する配線を形成するための工程となる。
まず、半導体ウェハ1の主面に形成した複数のパワートランジスタQnを、ゲート引き出し部8Lも含めて完全に覆うように、絶縁膜10を堆積する。本実施の形態1では、絶縁膜10として、例えば酸化シリコン膜を用い、これは通常のCVD(Chemical Vapor Deposition)法などによって堆積する。
その後、複数のパワートランジスタQnに導通するように、第1絶縁膜10を以下に示すように加工する。即ち、ゲート引き出し部8Lが存在する領域を覆うようにレジストパターン(図示しない)を形成した状態で、絶縁膜10に対して異方性のドライエッチング法によってエッチバック処理を施す。これにより、ゲート電極8Gおよびキャップ絶縁膜9の側面ではサイドウォール状の絶縁膜10a(以下、単にサイドウォール)が形成され、ゲート引き出し部8Lおよびその上のキャップ絶縁膜9の領域ではそれらを完全に被覆する絶縁膜10bが形成される。
その後、図2に示すように、キャップ絶縁膜9、サイドウォール10aおよび絶縁膜10bをエッチングマスクとして、露出する部分のp型半導体領域4およびn型半導体領域5をドライエッチング法によってエッチングすることにより、溝11を形成する。各溝11は、p型半導体領域4の途中位置にまで延びている。その後、通常のイオン注入法等によって、例えば二フッ化ホウ素イオンを注入することで、溝11の底部にp型半導体領域12を形成する。ここで形成したp型半導体領域12は、その周辺のp型半導体領域4よりも高い不純物濃度である。
続いて、レジストパターン(図示しない)をマスクとした通常のフォトリソグラフィ技術およびドライエッチング技術により、絶縁膜10bおよびキャップ絶縁膜9に、ゲート引き出し部8Lの一部が露出するようなコンタクトホール13を形成する。
次に、図3に示すように、図2の状態にある半導体ウェハ1の主面に、通常のスパッタリング法等により第1導体膜14および第2導体膜15を下層から順に堆積する。その際、第1導体膜14は、半導体ウェハ1の主面を含め、先に形成した各溝11およびコンタクトホール13の表面を一層覆う程度の厚さとする。また、第2導体膜15は、各溝11およびコンタクトホール13を完全に埋め込み、かつ半導体ウェハ1の主面を完全に覆う程度の厚さとする。
ここで、第2導体膜15とは、金属を主成分とする導体膜であって、主配線を形成する膜である。本実施の形態1では、第2導体膜15として、例えばアルミニウム(Al)を主体とする導体膜を用いる。また、第1導体膜14とは、主配線である第2導体膜15の金属が配線以外の領域に拡散するのを防ぐようなバリア性を有する導体膜である。本実施の形態1では、第1導体膜14として、例えばチタンタングステン(TiW)を用いる。
続いて、第2導体膜15上にフォトレジスト膜(保護膜)16を形成する。その後、通常のフォトリソグラフィ法によってフォトレジスト膜16を以下の形状にパターニングする。即ち、配線パターンとして残したい箇所の第2導体膜15上にフォトレジスト膜16を残し、後のエッチングにより除去したい箇所の第2導体膜15を露出させるように、その上のフォトレジスト膜16を開口する。
その後、図4に示すように、フォトレジスト膜16をエッチングマスクとして、第2導体膜15にウェットエッチングを施し、続いて第1導体膜14にドライエッチングを施し、最後にフォトレジスト膜16を除去することで、配線パターンを形成することができる。
このとき、本発明者らが検討した手法によれば、第2導体膜15を加工するためのウェットエッチングは枚葉処理で行い、半導体ウェハ1を面内で回転させながら薬液を供給する通常のスピンエッチ法により行う。その際、前述のように、第2導体膜15はサイドエッチによりフォトレジスト膜16の下までエッチングされ、フォトレジスト膜16が庇状となり、その後の洗浄において、ウェットエッチングに用いた薬液が除去され難い。これは、主配線の第2導体膜15としてAlを主体とした導体膜を用い、その拡散を防ぐバリア性を有する第1導体膜14としてTiWを用いるといった、本発明者らが検討した手法において特に顕著に現れる現象であることを本発明者らが見出している。前述のように、完全に除去されずに残った薬液は、後の第1導体膜14(TiW)のドライエッチングに対するエッチングマスクとなり、TiWのエッチング残りを生じさせる原因となる。
そこで図5には、本実施の形態1で適用する、第2導体膜15のウェットエッチング工程から第1導体膜14のドライエッチング工程に至るまでのフローを示す。特に、本実施の形態1では、第2導体膜15のウェットエッチング工程は、後に詳細を記述する薬液17の洗浄工程までを同一の薬液カップ(第1処理室)18で行うこととし、その工程の模式図を図6に示す。
まず、半導体ウェハ1を第1の回転速度で回転させた状態で、主面に薬液17を供給する。そして、パターニングされたフォトレジスト膜16をエッチングマスクとして第2導体膜15に対してウェットエッチング処理を施すことで、第2導体膜15による配線パターンを形成する(図5の工程100)。ここで、この半導体ウェハ1に施す回転とは、半導体ウェハ1をその主面に水平な面内に沿って回転させた状態である。以下、半導体ウェハ1に施す回転においては全て同様であるとする。また、本実施の形態1では、第1の回転速度を例えば毎分約600回転程度とする。また、Alを主成分とする第2導体膜15を選択的にエッチングする薬液17として、本実施の形態1では、例えば燐酸、酢酸および硝酸を混合した混酸溶液などを用いる。
続いて、半導体ウェハ1の回転速度を第1の回転速度よりも遅い第2の回転速度に変更する。
本発明者らは、半導体ウェハ1に薬液17を供給した後、乾燥した状態がわずかでも含まれると、その後の薬液17の完全な除去が困難となることを見出している。これに対し本実施の形態1においては、薬液17によるウェットエッチングを終えた後、上記のように半導体ウェハ1の面内回転数を落とすことで、薬液17を半導体ウェハ1の主面に液盛りした状態で維持することができ(図6の中図)、半導体ウェハ1が乾燥するのを防ぐことができる。その結果、後の工程において薬液17が洗浄され易くなる。
本実施の形態1では、第2の回転速度を例えば毎分10回転以下とする。このとき、本発明者らは、ウェハに回転を施さない場合、即ち第2の回転速度が毎分0回転である場合でも同様の効果があることを確かめている。
続いて、半導体ウェハ1を第2の回転速度で回転させた状態で、主面に純水19を撒水することで、薬液17を洗浄する(図5の工程101)。
本発明者らは、パターニングされたフォトレジスト膜16をエッチングマスクとしてウェットエッチングを施した第2導体膜15にはサイドエッチが生じ、フォトレジスト膜16が庇状になることで、その後の洗浄工程において上記庇状のフォトレジスト膜16下の薬液17が除去され難くなるという現象を見出している。これに対し本実施の形態1においては、第1の洗浄工程101の間、半導体ウェハ1の面内回転数を落とすことで、撒水された純水19のうち、遠心力によって振り切られる水平成分を減らすことができる。その結果、半導体ウェハ1の主面に撒水された純水19は、半導体ウェハ1の主面に留まることができるようになり、庇状のフォトレジスト膜16下への純水19の供給量が増加し、洗浄効果が向上する。
更に、本実施の形態1では、ウェットエッチング工程100の後、純水19による洗浄工程101において、その洗浄方式をスプレー洗浄方式とする(図6の右端図)。即ち、純水19をノズル20から噴射して、半導体ウェハ1の主面に吹き付ける方式である。これにより、半導体ウェハ1主面の全面に、効果的に純水19が供給されるようになる。それとともに、供給される純水19の圧力が高くなり、上記と同様に、庇状のフォトレジスト膜16下への純水19の供給量が増加し、洗浄効果が向上する。
その後、TiWからなる第1導体膜14に対してドライエッチング処理を施すことで、フォトレジスト膜16に覆われていない、露出した部分の第1導体膜14を除去する(図5の工程102)。
本実施の形態1では、上記のように、第2導体膜15のウェットエッチングに用いた薬液17を、半導体ウェハ1上から良好に除去することができる。そして、露出した部分の第1導体膜14をドライエッチングする工程102において、第1導体膜14のエッチング残りが生じず、配線パターンの加工精度を向上させることができる。従って、エッチングされずに残った第1導体膜14が後に品質不良を引き起こすという不具合を、低減または防止できるので、パワートランジスタを有する半導体装置の信頼性を向上できる。
(実施の形態2)
本実施の形態2では、上記実施の形態1において図5を用いて説明した、半導体ウェハ1に純水19を撒水して薬液17を洗浄する工程を2段階に分ける工程を説明する。これは、後に明らかにするように、上記実施の形態1に加えて新たな効果をもたらす。
本実施の形態2では、上記実施の形態1と同様、半導体ウェハの主面にnチャネル型パワートランジスタQnを形成する。その工程は、上記実施の形態1において図1〜図4を用いて説明した方法と同様であるので、ここでの説明は省略する。
本実施の形態2では、図3から図4に至る工程、即ち、第2導体膜15および第1導体膜14のパターニング工程に特徴があり、ここではその詳細を説明する。図7には、第2導体膜15のウェットエッチング工程から、第1導体膜14のドライエッチング工程に至るまでのフローを示す。また、図8には、本実施の形態2のエッチング装置の説明図を示す。本実施の形態2では上記のように薬液17の洗浄工程を2段階に分け、第2導体膜15のウェットエッチング工程から、1回目の薬液17の洗浄工程までを同一の薬液カップ(第1処理室)18で行い、後に行う2回目の薬液17の洗浄工程をこれとは別の水洗カップ(第2処理室)21で行う。
まず、図8に示すように、複数枚の半導体ウェハ1を収容したウェハカセットをエッチング装置のローダーに収容する。続いて、ローダー内に収容されたウェハカセット中の半導体ウェハ1をメカニカルハンド22aにより1枚取り出し、薬液カップ18に載置する。その後、薬液カップ18内にて、上記実施の形態1において図5を用いて説明した方法と同様にして、第2導体膜15に薬液17によるウェットエッチングを施し(図7の工程200)、続いて、純水19による洗浄を施すことで薬液17を除去する(図7の工程201)。ここで、本実施の形態2における、半導体ウェハ1に施す回転の仕様、エッチングに用いる薬液17、純水19での洗浄の仕様、および、本工程による効果は、上記実施の形態1で示したものと同様である。
本実施の形態2では、その後、図8に示すように、半導体ウェハ1をメカニカルハンド22bにより水洗カップ21に移し、再度純水19による洗浄を施す(図7の工程202)。この際も枚葉処理で行い、半導体ウェハ1を第1の回転速度よりも遅い第3の回転速度で回転させた状態で、主面に純水19を撒水することにより薬液17を洗浄する。先の1回目の洗浄工程201と同様、半導体ウェハ1の回転速度を落とすことで、洗浄効果を向上できる。ここで、第3の回転速度とは、前述のように第1の回転速度よりも遅ければ、第2の回転速度と同じであっても良い。本実施の形態2では、第3の回転速度を例えば毎分10回転以下とする。
また、図8に示すように、薬液カップ18での洗浄から水洗カップ21での本洗浄への移行には、メカニカルハンド22bを用いて半導体ウェハ1を移動させるための時間を要する。このため、半導体ウェハ1の主面の純粋19を完全に除去してしまうような方法であると、移動中に半導体ウェハ1の主面が乾燥して、上記のような薬液17の除去が困難になる。これに対して、本実施の形態2では、薬液カップ18での洗浄工程において、半導体ウェハ1に撒水された純水19を除去せずに残した状態で、一度回転を停止させ、水洗カップ21での本洗浄に至るようにする。従って、半導体ウェハ1の主面に薬液17を供給した後、完全に洗浄されるまでの間の半導体ウェハ1の乾燥を防ぐことができるので、上記実施の形態1で説明したように、純水19による洗浄に対して薬液17が除去され難くなるのを防ぐことができる。
本発明者らは、上記実施の形態1で示したように、純水19による洗浄工程の際の半導体ウェハ1の面内回転を低速化することで、薬液17の洗浄効果の向上はもたらされるものの、洗浄自体には時間がかかり、生産性は低下するという新たな課題を見出している。
そこで、本実施の形態2では、上記のように、第2導体膜15にウェットエッチングを施す工程200から1回目の洗浄工程201までを同じ薬液カップ18にて行い、その後の2回目の洗浄工程202を、これとは別の水洗カップ21にて行う。これは、薬液カップ18での処理は、第2導体膜15のウェットエッチング工程200を主目的とし、1回目の洗浄201は補助的なものとして短時間にとどめ、薬液17の本格的な洗浄は次の水洗カップ21における2回目の洗浄202で行うという特徴を持つ。
この手法により、半導体ウェハ1の回転数を落とすことで時間がかかるようになった薬液17の洗浄工程を、ウェットエッチングとは別の工程に分け、両者を並列して行うことができるようになり、全体のスループットを向上させることができる。
その後、メカニカルハンド22cにより半導体ウェハ1をホットプレートに移し、乾燥する。続いて、メカニカルハンド22dによりアンローダーのウェハカセットに半導体ウェハ1を収容する。
その後、露出した部分の第1導体膜14をドライエッチングする際にも、残留した薬液17がエッチングマスクとなることによる第1導体膜14のエッチング残りが生じることなく、所望の配線パターンを形成できる。
以上のように、本実施の形態2によれば、第2導体膜15のウェットエッチングに用いた薬液17を、効率的に半導体ウェハ1上から除去することができるので、上記実施の形態1よりも生産効率を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態1,2において、素子をnチャネル型パワートランジスタQnとしたが、記述中の半導体領域の極性を全て逆にすることで、pチャネル型パワートランジスタを形成したとしても、上記の効果が消失するものではない。
また、上記実施の形態1,2において、半導体ウェハ1上にはパワートランジスタを形成する例を示したが、Alを主成分とする導体膜を配線の主材料とし、TiWをバリア膜として用いた配線層を備える半導体装置であれば、適用して同様の効果が得られる。
本発明は、半導体装置の製造方法に適用して有効であり、特に、AlとTiWバリアで配線されたパワートランジスタを有する半導体装置の製造に効果的である。
本発明の一実施の形態である半導体装置の製造工程中における要部断面図である。 図1に続く半導体装置の製造工程中における要部断面図である。 図2に続く半導体装置の製造工程中における要部断面図である。 図3に続く半導体装置の製造工程中における要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示すフローである。 本発明の一実施の形態である半導体装置の製造工程を示す模式図である。 本発明の他の実施の形態である半導体装置の製造工程を示すフローである。 本発明の他の実施の形態である半導体装置の製造工程を示す模式図である。
符号の説明
1 半導体ウェハ
1a n型半導体層
1b n型半導体層
2 p型半導体領域
3 分離部
4 p型半導体領域
5 n型半導体領域
6 溝
7 絶縁膜
8 導体膜
8G ゲート電極
8L 引き出し部
9 キャップ絶縁膜
10 絶縁膜
11 溝
12 p型半導体領域
13 コンタクトホール
14 第1導体膜(チタンタングステン)
15 第2導体膜(アルミニウムを主成分とする導体膜)
16 フォトレジスト膜(保護膜)
17 薬液
18 薬液カップ(第1処理室)
19 純水
20 ノズル
21 水洗カップ(第2処理室)
22a〜22d メカニカルハンド
A 活性領域
L 周辺領域
Qn nチャネル型パワートランジスタ(パワートランジスタ)

Claims (5)

  1. (a)半導体ウェハの主面に素子を形成する工程と、
    (b)前記半導体ウェハの主面に、前記素子と電気的に接続される第1導体膜および第2導体膜を順に堆積する工程と、
    (c)前記第2導体膜上に保護膜を形成する工程と、
    (d)前記(c)工程後、前記半導体ウェハを第1の回転速度で回転させた状態で、前記半導体ウェハの主面に薬液を供給することにより、前記保護膜をエッチングマスクとして前記第2導体膜に対してウェットエッチング処理を施し、前記第2導体膜による所望のパターンを形成する工程と、
    (e)前記(d)工程後、前記薬液が前記半導体ウェハの主面に残されるように、前記半導体ウェハの回転速度を前記第1の回転速度よりも遅い第2の回転速度に変更する工程と、
    (f)前記(e)工程後、前記半導体ウェハを前記第2の回転速度で回転させた状態で、前記半導体ウェハの主面に純水を撒水することにより、前記純水が前記半導体ウェハの主面に残されるようにした状態で、前記薬液を洗浄する工程と、
    (g)前記(f)工程後、前記第1導体膜に対してドライエッチング処理を施す工程とを有し、
    前記(d)工程から(f)工程までを同一の第1処理室で行うことを特徴とする半導体装置の製造方法。
  2. (a)半導体ウェハの主面に素子を形成する工程と、
    (b)前記半導体ウェハの主面に、前記素子と電気的に接続される第1導体膜および第2導体膜を順に堆積する工程と、
    (c)前記第2導体膜上に保護膜を形成する工程と、
    (d)前記(c)工程後、前記半導体ウェハを第1の回転速度で回転させた状態で、前記半導体ウェハの主面に薬液を供給することにより、前記保護膜をエッチングマスクとして前記第2導体膜に対してウェットエッチング処理を施し、前記第2導体膜による所望のパターンを形成する工程と、
    (e)前記(d)工程後、前記薬液が前記半導体ウェハの主面に残されるように、前記半導体ウェハの回転速度を前記第1の回転速度よりも遅い第2の回転速度に変更する工程と、
    (f)前記(e)工程後、前記半導体ウェハを前記第2の回転速度で回転させた状態で、前記半導体ウェハの主面に純水を撒水することにより、前記純水が前記半導体ウェハの主面に残されるようにした状態で、前記薬液を洗浄する工程と、
    (g)前記(f)工程後、前記半導体ウェハを、前記第1の回転速度よりも遅い第3の回転速度で回転させた状態で、前記半導体ウェハの主面に純水を撒水することにより、前記純水が前記半導体ウェハの主面に残されるようにした状態で、前記薬液を洗浄する工程と、
    (h)前記(g)工程後、前記第1導体膜に対してドライエッチング処理を施す工程とを有し、
    前記(d)工程から前記(f)工程までを同一の第1処理室で行い、前記(g)工程をこれとは別の第2処理室で行うことを特徴とする半導体装置の製造方法。
  3. 請求項1または2記載の半導体装置の製造方法において、前記第2の回転速度は、毎分10回転以下であることを特徴とする半導体装置の製造方法。
  4. 請求項1,2または3記載の半導体装置の製造方法において、前記純水による洗浄方式がスプレー洗浄方式であることを特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれか1項に記載の半導体装置の製造方法において、
    前記素子は、パワートランジスタであり、
    前記第1導体膜は、チタンタングステンであり、
    前記第2導体膜は、アルミニウムを主成分とする導体膜であることを特徴とする半導体装置の製造方法。
JP2007010565A 2007-01-19 2007-01-19 半導体装置の製造方法 Pending JP2008177425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007010565A JP2008177425A (ja) 2007-01-19 2007-01-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010565A JP2008177425A (ja) 2007-01-19 2007-01-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008177425A true JP2008177425A (ja) 2008-07-31

Family

ID=39704215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010565A Pending JP2008177425A (ja) 2007-01-19 2007-01-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008177425A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022104785A (ja) * 2020-12-29 2022-07-11 セメス株式会社 基板処理装置および基板処理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225478A (ja) * 1984-04-23 1985-11-09 Nec Corp 化合物半導体装置の製造方法
JPH11288915A (ja) * 1998-04-03 1999-10-19 Dainippon Screen Mfg Co Ltd 基板乾燥方法および基板乾燥装置
JPH11330041A (ja) * 1998-05-07 1999-11-30 Dainippon Screen Mfg Co Ltd エッチング液による基板処理装置
JP2002200586A (ja) * 2000-10-31 2002-07-16 Ebara Corp 基板の把持装置、処理装置、及び把持方法
JP2002261064A (ja) * 2001-02-28 2002-09-13 Sony Corp 基板洗浄方法および基板洗浄装置
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
JP2005044900A (ja) * 2003-07-24 2005-02-17 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2005327936A (ja) * 2004-05-14 2005-11-24 Canon Inc 基板の洗浄方法及びその製造方法
JP2006190737A (ja) * 2005-01-05 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置の製造装置及び半導体装置の製造方法
JP2008047695A (ja) * 2006-08-16 2008-02-28 Disco Abrasive Syst Ltd ウエーハのエッチング方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225478A (ja) * 1984-04-23 1985-11-09 Nec Corp 化合物半導体装置の製造方法
JPH11288915A (ja) * 1998-04-03 1999-10-19 Dainippon Screen Mfg Co Ltd 基板乾燥方法および基板乾燥装置
JPH11330041A (ja) * 1998-05-07 1999-11-30 Dainippon Screen Mfg Co Ltd エッチング液による基板処理装置
JP2002200586A (ja) * 2000-10-31 2002-07-16 Ebara Corp 基板の把持装置、処理装置、及び把持方法
JP2002261064A (ja) * 2001-02-28 2002-09-13 Sony Corp 基板洗浄方法および基板洗浄装置
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
JP2005044900A (ja) * 2003-07-24 2005-02-17 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2005327936A (ja) * 2004-05-14 2005-11-24 Canon Inc 基板の洗浄方法及びその製造方法
JP2006190737A (ja) * 2005-01-05 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置の製造装置及び半導体装置の製造方法
JP2008047695A (ja) * 2006-08-16 2008-02-28 Disco Abrasive Syst Ltd ウエーハのエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022104785A (ja) * 2020-12-29 2022-07-11 セメス株式会社 基板処理装置および基板処理方法
JP7201756B2 (ja) 2020-12-29 2023-01-10 セメス株式会社 基板処理装置および基板処理方法

Similar Documents

Publication Publication Date Title
JP6118434B2 (ja) 半導体装置の製造方法
JP3802507B2 (ja) 半導体装置の製造方法
KR101655617B1 (ko) 게이트 스택을 갖는 반도체 디바이스의 구조물 및 형성 방법
TW201905987A (zh) 半導體裝置與其形成方法
JP2008527692A (ja) リセス型ソース/ドレイン領域をsoiウェハに含む半導体形成プロセス
JP5134774B2 (ja) 半導体装置の製造方法
US20130011996A1 (en) Method of manufacturing semiconductor device
JP2008072032A (ja) 半導体装置の製造方法
US6579801B1 (en) Method for enhancing shallow trench top corner rounding using endpoint control of nitride layer etch process with appropriate etch front
JP2007123548A (ja) 半導体装置の製造方法
JP2008177425A (ja) 半導体装置の製造方法
JP2005236083A (ja) 半導体装置の製造方法
KR20040058070A (ko) 반도체 장치의 제조 방법
TWI752561B (zh) 形成半導體結構的方法、形成絕緣層上半導體(soi)基底的方法以及半導體結構
JP2009295649A (ja) 半導体装置の製造方法
CN104241129B (zh) 金属栅极晶体管的形成方法
JP4565847B2 (ja) 半導体装置およびその製造方法
JP2004273894A (ja) 半導体集積回路装置の製造方法
JP2009105353A (ja) 半導体装置の製造方法
KR100934050B1 (ko) 반도체 소자의 제조방법 및 구조
JP2006032648A (ja) パターン形成方法を含む半導体装置の製造方法
CN105742183B (zh) 半导体结构的形成方法
JP2013118316A (ja) 半導体装置の製造方法
EP2079099A1 (en) Method and apparatus for preventing galvanic corrosion in semiconductor processing
CN105742229A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108