JP2009105353A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009105353A
JP2009105353A JP2007278269A JP2007278269A JP2009105353A JP 2009105353 A JP2009105353 A JP 2009105353A JP 2007278269 A JP2007278269 A JP 2007278269A JP 2007278269 A JP2007278269 A JP 2007278269A JP 2009105353 A JP2009105353 A JP 2009105353A
Authority
JP
Japan
Prior art keywords
wafer
conductor film
nozzle
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007278269A
Other languages
English (en)
Inventor
Tadayuki Morita
忠行 森田
Akio Hoshino
晃男 星野
Koichiro Sakanishi
光一郎 坂西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007278269A priority Critical patent/JP2009105353A/ja
Publication of JP2009105353A publication Critical patent/JP2009105353A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

【課題】アルミニウム膜のウェットエッチングは、等方性のエッチング特性が知られているが、ウエハを高速回転させているため、回転に伴う異方性が現れるため、ウエハ外周部の配線形状を管理することが困難であった。
【解決手段】アルミニウム膜のウエット・エッチングにおいて、フルコーンノズルを2本搭載し、1本のノズルをウエハ全面へ薬液が塗布可能な位置に設置し、もう1本のノズルを薬液濃度が薄くなるウエハ中心部(ウエハ直近の位置)に設置し同時に薬液を塗布することにより、回転数依存が少なくエッチングレート均一性を向上することが可能とするものである。
【選択図】図8

Description

本発明は、半導体装置(または半導体集積回路装置)の製造方法におけるウエット・エッチング技術、特にアルミニウムまたはアルミニウムを主要な成分とする金属膜のウエット・エッチング技術に適用して有効な技術に関する。
日本特開平4−159715号公報(特許文献1)には、スピン・エッチング装置のステージ上にセットされた被処理ウエハのデバイス面に向けて周辺に設けられた複数のスプレー・ノズルからエッチング液をスプレーする技術が開示されている。
特開平4−159715号公報
半導体製造前工程プロセス(パワーデバイス)のアルミニウム・エッチング工程では、混酸アルミニウム・エッチング液を使用しアルミニウム膜のエッチングを行っている。製造装置では、ウエハセンタ部・外周部の配線幅を均一にするため、エッチングレートをより均一に保つ必要がある。これまでの技術では、混酸アルミニウム・エッチング液を1本のフルコーンノズルやフラットノズルにより、スプレー状や半円状に拡散させ、ウエハを高速回転させながら塗布しエッチング処理を行うことにより、エッチングレート均一性を向上させていた。アルミニウム膜のウェットエッチングは、等方性のエッチング特性が知られているが、ウエハを高速回転させているため、回転に伴う異方性が現れるため、ウエハ外周部の配線形状を管理することが困難であった。今後、更にアルミニウム厚膜化が進むにつれ、より外周部の配線形状管理が困難となることが考えられるため、回転数依存が少ない処理技術が求められている。
混酸アルミ液は、70%以上がリン酸で構成されており比重が高いため、1本のフルコーンノズルやフラットノズルなどにより、薬液をスプレー状や半円状に拡散させ、ウエハを高速回転(1500rpm)させながらエッチング処理を行うことによりエッチングレート均一性を向上させている。しかし、ウエハの回転方向が単方向であり、且つ薬液が塗布される方向も単方向であるため、回転速度の遅いウエハ中心部と回転速度の速いウエハ外周部の配線幅・形状が同様とならないことが確認されている。図10に示すように、これまでの方式では、エッチングレート均一性は回転数に依存しているため、高速回転でのエッチング処理が必須となっている。今後、更にアルミ厚膜化が進むことが予想されるが、よりウエハ外周部の配線形状管理が困難な状況となることが考えらる。
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明はアルミニウム膜のウエット・エッチングにおいて、フルコーンノズルを2本搭載し、1本のノズルをウエハ全面へ薬液が塗布可能な位置に設置し、もう1本のノズルを薬液濃度が薄くなるウエハ中心部(ウエハ直近の位置)に設置し同時に薬液を塗布することにより、回転数依存が少なくエッチングレート均一性を向上することが可能とするものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、混酸アルミ液を2つのフルコーンノズルにより拡散し、ウエハ全面に薬液が塗布可能となるこ
となため回転数の依存性が少なくエッチングレート均一性向上が可能となる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
1.以下の工程を含む半導体装置の製造方法:
(a)ウエハの第1の主面上に高融点金属を主要な成分とする第1導体膜を形成する工程;
(b)前記第1導体膜上に前記第1導体膜よりも厚く、アルミニウムを主要な成分とする第2導体膜を形成する工程;
(c)前記第2導体膜上にレジスト膜パターンを形成する工程;
(d)前記第2導体膜上に前記レジスト膜パターンがある状態で、前記ウエハをその中心の周りに回転させながら、混酸アルミニウム・エッチング液を前記ウエハの前記第1の主面に供給することにより、ウエット・エッチングして、前記第2導体膜をパターニングする工程;
(e)前記第2導体膜上に前記レジスト膜パターンがある状態で、ドライエッチングにより、前記第1導体膜をパターニングする工程、
ここで、前記工程(d)は以下の下位工程を含む:
(d1)前記ウエハの前記第1の主面の中央部に近接した第1のノズルから、前記中央部およびその周辺に向けて、前記混酸アルミニウム・エッチング液をスプレーする工程;
(d2)前記第1のノズルと比較して、前記ウエハの前記第1の主面から離れた第2のノズルから、前記ウエハの前記第1の主面のほぼ全体に供給されるように、前記混酸アルミニウム・エッチング液をスプレーする工程。
2.前記1項の半導体装置の製造方法において、前記第1のノズルおよび前記第2のノズルはフルコーン・ノズルである。
3.前記1または2項の半導体装置の製造方法において、前記下位工程(d1)および(d2)は実質的に同時に実行される。
4.前記1から3項のいずれか一つの半導体装置の製造方法において、前記第1のノズルの前記ウエハの前記第1の主面からの垂直高さは、ウエハの直径を基準とするとき、5%から20%の範囲に含まれる。
5.前記1から4項のいずれか一つの半導体装置の製造方法において、前記第2のノズルの前記ウエハの前記第1の主面からの垂直高さは、ウエハの直径を基準とするとき、50%から150%の範囲に含まれる。
6.前記1から5項のいずれか一つの半導体装置の製造方法において、前記第2導体膜の厚さは3から8マイクロメータである。
7.前記1から6項のいずれか一つの半導体装置の製造方法において、前記、混酸アルミニウム・エッチング液の温度は、摂氏60度から70度である。
8.前記1から7項のいずれか一つの半導体装置の製造方法において、前記、混酸アルミニウム・エッチング液は、70重量%以上の燐酸を含む。
〔本願における記載形式・基本的用語・用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、「アルミニウム膜」、「チタン・タングステン膜」などといっても、純粋なものばかりでなく、それらを主要な成分とする部材によるものを含むことは言うまでもない。
同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG(Fluorosilicate Glass)、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ(Nano-Clustering Silica:NSC)等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜(ポーラス系絶縁膜)、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
5.「ウエハ」というときは、通常は半導体装置(半導体集積回路装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
6.「混酸アルミニウム・エッチング液」とは、燐酸を主成分とし、その外に、更に他の酸を含有するアルミニウムを主要な成分とする部材をエッチングする性質を有する水溶液を指す。
7.「ノズルが接近する」等というときは、流体が放出されるノズルの先端部が対象と接近等することを意味するものとする。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、薬液飛散防止機能を備えたウエット・エッチング・カップについては、星野らの日本特許出願第2007−120628号(2007年5月1日出願)に、パワーMOSFET等の電極加工に関しては、坂西らの日本特許出願第2007−010565号(2007年1月19日出願)に詳細に説明されているので、それらについては以下では原則として繰り返さない。
1.本実施の形態の半導体装置の製造方法により製造されるデバイス断面フロー等の説明(主に図1から4)
以下では、半導体ウェハ上に、例えばトレンチゲート構造のnチャネル型パワーMISFET(以下、パワートランジスタ)を形成し、それぞれに導通する配線パターンを形成する工程を例示する。これには図1〜図4を用いて説明する。
ここに説明する半導体装置の製造方法は、半導体ウェハの主面にパワートランジスタ(素子)を形成する工程から始まる。
図1は、本実施の形態における半導体装置の製造工程中の要部断面図を示している。単結晶シリコンを母材とした半導体ウェハ1は、例えばn型半導体層1a上に、n型半導体層1aと極性が同じで不純物濃度の低いn型半導体層1bを、エピタキシャル成長法により堆積した構造を有する。上記構造の半導体ウェハ1の主面にレジスト膜によるマスクを施し(図示しない)、通常のイオン注入法等によって、例えばホウ素イオンを注入することで、n型半導体層1bの一部にp型半導体領域2を形成する。その後、半導体ウェハ1の主面に、後にパワートランジスタを形成する活性領域Aを分離するため、周辺領域Lに例えば酸化シリコンからなる分離部3を、LOCOS(Local Oxidation of Silicon)法等によって形成する。分離部3は、トレンチアイソレーション法によって形成する溝型のものでも良い。次に、分離部3によって分離された活性領域Aに、通常のイオン注入法等によって、例えばホウ素イオンを注入することで、p型半導体領域4をウェル状に形成する。p型半導体領域4は、n型半導体層1bにおける厚さ方向の途中位置まで分布させる。これまでの工程により、半導体ウェハ1の主面には、n型半導体層1bにおいて、p型半導体領域4の外周端にp型半導体領域2が形成されたことになる。また、ウェル状のp型半導体領域4は、後に、複数のパワートランジスタのチャネルが形成される領域である。その後、周辺領域Lから活性領域Aの外周部にかけて、レジスト膜によるマスクを施し(図示しない)、通常のイオン注入法等によって、例えばヒ素イオンを注入することで、n型半導体領域5を形成する。このn型半導体領域5は、後にパワートランジスタのソース電極となる。
次に、レジストパターン(図示しない)をマスクとした通常のフォトリソグラフィ技術およびドライエッチング技術により、活性領域Aに複数の溝6を形成する。各溝6は、半導体ウェハ1の断面で見た場合(図1)、n型半導体層1bの主面から深さ方向に、n型半導体層1bの途中まで延び、平面で見た場合(図示しない)、所定の方向に延在するように形成する。その後、溝6の内壁面を含む活性領域Aの表面上に、例えば酸化シリコン膜からなる絶縁膜7を形成する。この絶縁膜7は、後にパワートランジスタのゲート絶縁膜7となる。次に、半導体ウェハ1の主面に、絶縁膜7を介して、例えば多結晶シリコン膜からなる導体膜8を形成し、その上から例えば酸化シリコン膜からなるキャップ絶縁膜9を形成する。この導体膜8およびキャップ絶縁膜9は、活性領域Aだけでなく、周辺領域Lの分離部3上にも形成される。その後、導体膜8およびキャップ絶縁膜9を同様にパターニングすることで、各溝6の領域にはゲート電極8Gを形成し、周辺領域Lから活性領域Aの外周部の一部に至る領域にはゲート電極8Gの引き出し部8L(以下、ゲート引き出し部)を形成する。ここで、ゲート引き出し部8Lは、各ゲート電極8Gと電気的に接続するように一体的に形成される。
ここまでの工程により、半導体ウェハ1の主面に、複数のnチャネル型パワートランジスタQnを、ゲート引き出し部8Lも含めて形成したことになる。以後、各パワートランジスタQnに導通する配線を形成するための工程となる。
まず、半導体ウェハ1の主面に形成した複数のパワートランジスタQnを、ゲート引き出し部8Lも含めて完全に覆うように、絶縁膜10を堆積する。本実施の形態1では、絶縁膜10として、例えば酸化シリコン膜を用い、これは通常のCVD(Chemical Vapor Deposition)法などによって堆積する。
その後、複数のパワートランジスタQnに導通するように、第1絶縁膜10を以下に示すように加工する。即ち、ゲート引き出し部8Lが存在する領域を覆うようにレジストパターン(図示しない)を形成した状態で、絶縁膜10に対して異方性のドライエッチング法によってエッチバック処理を施す。これにより、ゲート電極8Gおよびキャップ絶縁膜9の側面ではサイドウォール状の絶縁膜10a(以下、単にサイドウォール)が形成され、ゲート引き出し部8Lおよびその上のキャップ絶縁膜9の領域ではそれらを完全に被覆する絶縁膜10bが形成される。
その後、図2に示すように、キャップ絶縁膜9、サイドウォール10aおよび絶縁膜10bをエッチングマスクとして、露出する部分のp型半導体領域4およびn型半導体領域5をドライエッチング法によってエッチングすることにより、溝11を形成する。各溝11は、p型半導体領域4の途中位置にまで延びている。その後、通常のイオン注入法等によって、例えば二フッ化ホウ素イオンを注入することで、溝11の底部にp型半導体領域12を形成する。ここで形成したp型半導体領域12は、その周辺のp型半導体領域4よりも高い不純物濃度である。
続いて、レジストパターン(図示しない)をマスクとした通常のフォトリソグラフィ技術およびドライエッチング技術により、絶縁膜10bおよびキャップ絶縁膜9に、ゲート引き出し部8Lの一部が露出するようなコンタクトホール13を形成する。
次に、図3に示すように、図2の状態にある半導体ウェハ1の主面に、通常のスパッタリング法等により第1導体膜14および第2導体膜15を下層から順に堆積する。その際、第1導体膜14は、半導体ウェハ1の主面を含め、先に形成した各溝11およびコンタクトホール13の表面を一層覆う程度の厚さとする。また、第2導体膜15は、各溝11およびコンタクトホール13を完全に埋め込み、かつ半導体ウェハ1の主面を完全に覆う程度の厚さとする。
ここで、第2導体膜15とは、金属を主成分とする導体膜であって、主配線を形成する膜である。本実施の形態では、第2導体膜15として、例えばアルミニウム(Al)を主体とする導体膜(通常3から8マイクロメータ程度の厚さ)を用いる。また、第1導体膜14とは、主配線である第2導体膜15の金属が配線以外の領域に拡散するのを防ぐようなバリア性を有する導体膜である。本実施の形態1では、第1導体膜14として、例えば200nm程度の厚さのチタンタングステン(TiW)を用いる。
続いて、第2導体膜15上にフォトレジスト膜(保護膜)16を形成する。その後、通常のフォトリソグラフィ法によってフォトレジスト膜16を以下の形状にパターニングする。即ち、配線パターンとして残したい箇所の第2導体膜15上にフォトレジスト膜16を残し、後のエッチングにより除去したい箇所の第2導体膜15を露出させるように、その上のフォトレジスト膜16を開口する。
その後、図4に示すように、フォトレジスト膜16をエッチングマスクとして、第2導体膜15にウェットエッチングを施し、続いて第1導体膜14に、たとえばフロロ・カーボン系(水素含有フロロ・カーボン・ガスを含む)のエッチングガス等を用いてドライエッチングを施し、最後にフォトレジスト膜16を除去することで、配線パターンを形成することができる。なお、デバイス構造等により、第1導体膜のドライエッチングは不要なこともある。
2.本実施の形態における処理装置プロセスフローの概要の説明(主に図5から7)
ここでは、セクション1で説明したウエハ・プロセスの内、第2導体膜15の加工に関する装置プロセスを中心に説明する。
図5に、本実施の形態による半導体装置の製造方法において、特に、半導体ウェハ1に形成した導体膜にエッチングを施す工程のフローを示している。
はじめに、半導体ウェハ1において、所望の回路機能を発現するための複数の素子を形成した被処理面Sに、それら複数の素子を配線するための導体膜を形成する(導体膜形成工程101)。本実施の形態において、複数の素子としては、例えばパワートランジスタや抵抗素子などを形成するものとし、導体膜としては、例えば下層のチタン・タングステンを主要な成分とするバリア・メタル膜(第1導体膜)と上層のアルミニウム(Al)を主要な成分とする電極金属膜(第2導体膜)等を含む多層膜であるものとする。導体膜の形成は、通常のスパッタリング法または真空蒸着法などにより行うものとする。
その後、導体膜を例えばフォトレジスト膜で覆い、露光、現像といった一連のフォトリソグラフィ工程によって、フォトレジスト膜に所望の配線パターンを転写する(エッチングマスク形成工程102)。そして、配線パターンが転写されたフォトレジスト膜をエッチングマスクとして、上層導体膜(第2導体膜)にウエット・エッチングを施し(第2導体膜加工工程103)、続いて下層導体膜(第1導体膜)にドライ・エッチングを施す(第1導体膜加工工程104)ことで、導体配線を形成する。
本実施の形態による半導体装置の製造方法では、上記の導体膜加工工程103に特徴があり、以下にその詳細を説明する。
まず、本実施の形態で用いた処理装置Mを図6により説明する。処理装置Mは、1枚の半導体ウェハ1毎に、エッチング、純水洗浄および乾燥処理を順に一貫して行う枚葉式のエッチング処理装置である。
処理装置Mの中央には、ウェハ載置台22が設置されている。ウェハ載置台22には、半導体ウェハ1を載置することができる。ウェハ載置台22は半導体ウェハ1の被処理面Sに対して交差(直交)する方向に沿って移動可能なように設置されているとともに、半導体ウェハ1の被処理面に水平な面内に沿って回転可能な状態で設置されている。また、ウェハ載置台22は、半導体ウェハ1に対して回転処理を施している最中に、半導体ウェハ1がウェハ載置台22から外れてしまわないように、例えば、半導体ウェハ1の周囲をピン23押圧することで固定するものとする。このようなピン固定方式に代えて、半導体ウェハ1を真空吸着することで固定する真空チャック方式であっても良い。
上記ウェハ載置台22の外周には、それを取り囲むように処理カップ(処理容器)WCが設置されている。処理カップWCは、その中で行われる、所望の液体を用いたウェットプロセス処理中に、外部に飛散する液体の一部を受け止めるための機構部である。半導体ウェハ1の回転時に被処理面Sから飛散した液体のうち、処理カップWCに受け止められたものは、処理カップWCの壁面を通じて液体回収部24に流れ、外部に回収される。液体回収部24は、処理カップWCの最も低い位置に設けられた、外部に繋がる管状の機構部であるとする。液体回収部24により回収された液体は、適切な処理を施して再利用することができる。このような処理カップWCは、入れ子状に複数あり、それぞれが可動である。更に、個々に液体回収部24が備えられている。そして、処理カップWCの中で行う処理に用いられている液体の種類に応じて、適用する処理カップWCを切り換えることにより、液体の種類毎に分別して回収することができる機構となっている。
処理カップWCは、ウェハ載置台22の上方に開口部25を有している。この開口部25より、半導体ウェハ1を出し入れすることができる。
また、ウェハ載置台22の上方には、必要に応じて単一又は複数のノズルから構成された液体供給ノズル機構(液体供給部)26が設置されている。液体供給ノズル機構26は、半導体ウェハ1の被処理面Sに対して所望の液体を供給するための機構部である。処理に用いる液体は、処理カップWCの開口部25を通じて半導体ウェハ1の被処理面Sに供給されるため、液体供給ノズル機構26は、ウェハ載置台22の上方の開口部25に設置されている。特に、回転が施される半導体ウェハ1に供給される液体が、被処理面S上にできるだけ長く留まるように、液体供給ノズル機構26は遠心力の小さい回転軸上に設置される。また、前述のように、半導体ウェハ1は開口部25より出し入れされるので、これを妨げないように、液体供給ノズル機構26は可動となっている。即ち、液体供給ノズル機構26は、ウェット処理中は開口部25に、半導体ウェハ1の出し入れ工程中はそれを妨げない位置に移動して設置される。
半導体ウェハ1の被処理面Sには複数の処理が施されるため、用いる液体も単種ではないことが多い。従って、液体供給ノズル機構26も、用いる液体種によって変更される。
次に、上記のような処理装置Mを用いて上記エッチング処理を行う方法の一例を、図7により説明する。
導体膜のエッチング工程は、半導体ウェハ1をウェハ載置台22に載置することで、半導体ウェハ1を処理カップWC内に収容することから始まる(図5における工程301)。本実施の形態では、半導体ウェハ1において、導体膜を形成した被処理面Sが処理カップWCの開口部25側を向くように、半導体ウェハ1を載置する。
その後、半導体ウェハ1に回転を施す。この状態で、可動式である液体供給ノズル機構26が開口部25に配置され、液体供給ノズル機構26より、導体膜をエッチングするための薬液(所望の液体)27が、半導体ウェハ1の被処理面Sに供給される。本実施の形態では、導体膜であるAlをエッチングする薬液27として、例えば、酢酸、硝酸、水および、燐酸(たとえば70重量%超)を混合した混酸薬液を用いるものとする。これにより、フォトレジスト膜によるエッチングマスクが施されていない、露出した部分の導体膜がエッチングされる(図5における工程302)。本実施の形態1において、液体供給ノズル機構26を構成するノズルは液体吐出口に向かって次第に幅広となるコーン型ノズルとしているが、幅に変化の無いストレート型ノズル、または、スプレー式のノズルでも良い。
このとき、通常の構造では、薬液27は、回転している半導体ウェハ1に振り切られ、特に、開口部25から外部に飛散したものは回収できず、薬液27の回収効率は低下する。これは、プロセスの安定性を損なう原因となっていた。
そこで、本実施の形態では、図7に示すように、液体供給ノズル機構26より半導体ウェハ1に薬液27を供給している間、処理カップWCの開口部25を塞ぐようなカバー28を設置することで、開口部25から外部への薬液27の飛散を防止している。
カバー28は断面円弧状に形成されている。即ち、カバー28の内面が、外周に向かって次第にウェハに近付く方向に曲率を持って形成されている。そして、カバー28が終端する外周部は、処理カップWCに設けられた液体回収部24の上方に達するように形成されている。これにより、カバー28の内面に付着した薬液27は自重によって弧状内面に沿って移動し、カバー28が終端する外周部で処理カップWC内に落ち、液体回収部24に導かれるようになっている。
ここで、カバー28の形状としては、内面に付着した薬液27などが、カバー28の終端する外周部に、自重により移動しやすい形状であることが要件であり、例えば円錐状などであっても良く、上記に示した断面円弧状に限定されるものではない。その際、カバー28が終端する外周部は、処理カップWCに備えられた液体回収部24の上部に達している必要がある。
上記のように、薬液27の飛散防止カバー28を適用することで、処理に用いた薬液27は処理カップWCの外部に飛散し難くなり、液体回収部24によって高効率に回収される。これにより、枚葉処理として次に扱う半導体ウェハ1の同様の処理の際に、新たに薬液27を補充する必要性が低減される。結果として、処理毎に用いる薬液27の品質は均一化され、また、薬液27の使用量が低減されることから、このエッチングプロセスの安定性が向上する。
導体膜のエッチング工程は、その後、純水(所望の液体)29による薬液27の洗浄(所謂リンス)工程に移る(図5における工程303)。前の工程で薬液27を供給した液体供給ノズル機構26を、純水29を供給するための別の液体供給ノズル機構26に変える。その後、上記と同様にして、半導体ウェハ1を回転させた状態で、被処理面Sに純水29を供給することで、薬液27の洗浄を行う。このとき、処理カップWCは薬液27によるエッチング工程で用いたものとは違う処理カップWCに切り換える。また、上記と同様に、この工程でも、処理カップWCの開口部25を塞ぐようなカバー28を設置することで、純水29の外部への飛散を防止することができる。このようなカバー28を用いて効率よく純水29を回収することで、外部に飛散、付着して残った純水29が、後に自然落下して半導体ウェハ1に再付着する可能性を低減できる。
純水29による所望の洗浄時間が経過した後、半導体ウェハ1を乾燥させる工程に移る(図5における工程304)。ここでは、液体の供給を止め、半導体ウェハ1に引き続き回転を施した状態とすることで、前の工程で半導体ウェハ1に付着した純水29を振り切り、乾燥させる。この工程中においても、半導体ウェハ1が乾燥するまでは、処理カップWCの開口部25を塞ぐカバー28を設置することで、飛散する純水29を効率的に回収し、半導体ウェハ1への再付着を防ぐことができる。
半導体ウェハ1が乾燥するまでの所望の時間が経過した後、半導体ウェハ1に施した回転を止め、処理カップWCの開口部25から半導体ウェハ1を取り出す。当該半導体ウェハ1は次の所望の工程に移り、枚葉処理に伴う別の半導体ウェハ1に同様の処理を施す場合は、ウェハ載置台22に同様に載置して、以上の工程を繰り返す。
上記のように、処理カップWCの開口部25を塞ぐカバー28を導入したウェットエッチングプロセスによって、処理に用いた液体を高効率に回収することができる。結果として、ウェットエッチングを要する半導体装置の製造工程において、その安定性を向上させることができる。
3.本実施の形態における処理装置の液体供給ノズル機構の詳細構造の説明(主に図8から図9)
ここでは、セクション2に説明したエッチング装置を用いて、セクション1に説明した第2導体膜エッチング工程を実行する場合において、エッチング特性(配線幅・形状)のウエハ内分布が比較的良好な比較的低速回転領域でも均一なエッチングレート分布を得やすい液体供給ノズル機構26の詳細構成について説明する。
図8は本発明の一実施の形態である半導体装置の製造方法において使用する導体膜エッチング装置の液体供給ノズル機構の詳細を示す装置構造説明図である。図8において、液体供給ノズル機構26以外は図6および図7に説明したものと同一である。図8に基づいて、エッチング動作の説明を行う。図8に示すように、液体供給ノズル機構26は複数のノズルを有している。一方のハイ・ノズル26bはたとえばフルコーン・ノズルでウエハ1の主面Sから比較的はなれており、薬液が比較的ウエハの全般をカバーするようになっている。他方のロー・ノズル26aは、たとえばフルコーン・ノズルで(ノズルの先端部が)ウエハ1の主面Sの中心から比較的近いところに配置され、比較的に薬液の濃度が薄くなるウエハ1の中心部を局所的にカバーしている。このように、複数のノズルから同時に(全期間同時でなく相前後してもよい)同じ薬液(混酸アルミニウム・エッチング液)を供給するので、図9に示すように、ウエハ上の薬液濃度が均一となり、ウエハの回転数が比較的低くても、ウエハ全体で均一なエッチングレートを確保することができる。薬液温度は摂氏65度前後(摂氏60度から70度)が望ましい。ロー・ノズル26aの高さ(ウエハの第1主面からの)はウエハ径200mmを100%(基準値)とすると、5%から20%の範囲が望ましい。ハイ・ノズル26bの高さ(ウエハの第1主面からの)はウエハ径200mmを100%(基準値)とすると、50%から150%の範囲が望ましい。
4.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記の実施の形態においては、主にパワーMOSFETの製造に適用する点について説明したが、本願発明はその他の単体デバイス、集積回路装置等の製造にも同様に適用できることは言うまでもない。
また、ここではウエハ径については、主に200mmを例にとり説明するが、本発明はそれに限定されるものではなく、その他の径たとえば、300mmウエハまたはそれ以上の径のウエハへも適用できることは言うまでもない。
本発明の一実施の形態である半導体装置の製造方法中におけるデバイスの要部断面図である。 図1に続く半導体装置の製造方法中におけるデバイスの要部断面図である。 図2に続く半導体装置の製造方法中におけるデバイスの要部断面図である。 図3に続く半導体装置の製造方法中におけるデバイスの要部断面図である。 本発明の一実施の形態である半導体装置の製造方法による導体膜に関するプロセス・フロー図である。 本発明の一実施の形態である半導体装置の製造方法において使用する導体膜エッチング装置の概要を示す装置構造説明図である。 本発明の一実施の形態である半導体装置の製造方法におけるエッチング中の導体膜エッチング装置の様子を示す装置構造説明図である。 本発明の一実施の形態である半導体装置の製造方法において使用する導体膜エッチング装置の液体供給ノズル機構の詳細を示す装置構造説明図である。 本発明の一実施の形態である半導体装置の製造方法における液体供給ノズル機構を適用したときの導体膜エッチング特性を示すデータプロット図である。 単一のプルコーンノズルを用いたときの導体膜エッチング特性を示すデータプロット図である。
符号の説明
1 ウエハ
14 第1導体膜
15 第2導体膜
16 レジスト膜パターン
26a 第1のノズル
26b 第2のノズル
S ウエハの第1の主面

Claims (5)

  1. 以下の工程を含む半導体装置の製造方法:
    (a)ウエハの第1の主面上に高融点金属を主要な成分とする第1導体膜を形成する工程;
    (b)前記第1導体膜上に前記第1導体膜よりも厚く、アルミニウムを主要な成分とする第2導体膜を形成する工程;
    (c)前記第2導体膜上にレジスト膜パターンを形成する工程;
    (d)前記第2導体膜上に前記レジスト膜パターンがある状態で、前記ウエハをその中心の周りに回転させながら、混酸アルミニウム・エッチング液を前記ウエハの前記第1の主面に供給することにより、ウエット・エッチングして、前記第2導体膜をパターニングする工程;
    (e)前記第2導体膜上に前記レジスト膜パターンがある状態で、ドライエッチングにより、前記第1導体膜をパターニングする工程、
    ここで、前記工程(d)は以下の下位工程を含む:
    (d1)前記ウエハの前記第1の主面の中央部に近接した第1のノズルから、前記中央部およびその周辺に向けて、前記混酸アルミニウム・エッチング液をスプレーする工程;
    (d2)前記第1のノズルと比較して、前記ウエハの前記第1の主面から離れた第2のノズルから、前記ウエハの前記第1の主面のほぼ全体に供給されるように、前記混酸アルミニウム・エッチング液をスプレーする工程。
  2. 前記1項の半導体装置の製造方法において、前記第1のノズルおよび前記第2のノズルはフルコーン・ノズルである。
  3. 前記2項の半導体装置の製造方法において、前記下位工程(d1)および(d2)は実質的に同時に実行される。
  4. 前記1項の半導体装置の製造方法において、前記第1のノズルの前記ウエハの前記第1の主面からの垂直高さは、ウエハの直径を基準とするとき、5%から20%の範囲に含まれる。
  5. 前記1項の半導体装置の製造方法において、前記第2のノズルの前記ウエハの前記第1の主面からの垂直高さは、ウエハの直径を基準とするとき、50%から150%の範囲に含まれる。
JP2007278269A 2007-10-26 2007-10-26 半導体装置の製造方法 Pending JP2009105353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007278269A JP2009105353A (ja) 2007-10-26 2007-10-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007278269A JP2009105353A (ja) 2007-10-26 2007-10-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009105353A true JP2009105353A (ja) 2009-05-14

Family

ID=40706728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278269A Pending JP2009105353A (ja) 2007-10-26 2007-10-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009105353A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199385A (ja) * 2009-02-26 2010-09-09 Oki Semiconductor Co Ltd ウェトエッチング装置及び方法並びに半導体装置製造方法
CN106241321A (zh) * 2015-06-15 2016-12-21 Ykk株式会社 分选装置
CN116092986A (zh) * 2023-04-12 2023-05-09 福建安芯半导体科技有限公司 一种高精度晶圆化学液蚀刻装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5374392A (en) * 1976-12-15 1978-07-01 Hitachi Ltd Multi-layer coat formation method
JPS61111546A (ja) * 1984-11-05 1986-05-29 Yamagata Nippon Denki Kk 半導体用エツチング装置
JPH03278531A (ja) * 1990-03-28 1991-12-10 Nec Corp 半導体製造装置
JP2003092283A (ja) * 2001-09-19 2003-03-28 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2007266302A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 液処理装置および液処理方法ならびにコンピュータ読取可能な記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5374392A (en) * 1976-12-15 1978-07-01 Hitachi Ltd Multi-layer coat formation method
JPS61111546A (ja) * 1984-11-05 1986-05-29 Yamagata Nippon Denki Kk 半導体用エツチング装置
JPH03278531A (ja) * 1990-03-28 1991-12-10 Nec Corp 半導体製造装置
JP2003092283A (ja) * 2001-09-19 2003-03-28 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2007266302A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 液処理装置および液処理方法ならびにコンピュータ読取可能な記憶媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199385A (ja) * 2009-02-26 2010-09-09 Oki Semiconductor Co Ltd ウェトエッチング装置及び方法並びに半導体装置製造方法
CN106241321A (zh) * 2015-06-15 2016-12-21 Ykk株式会社 分选装置
CN106241321B (zh) * 2015-06-15 2018-12-14 Ykk株式会社 分选装置
CN116092986A (zh) * 2023-04-12 2023-05-09 福建安芯半导体科技有限公司 一种高精度晶圆化学液蚀刻装置
CN116092986B (zh) * 2023-04-12 2023-05-30 福建安芯半导体科技有限公司 一种高精度晶圆化学液蚀刻装置

Similar Documents

Publication Publication Date Title
US8735251B2 (en) Through silicon via and method of fabricating same
TWI452658B (zh) 包含多變側壁輪廓的穿基板導孔
JP2004506324A (ja) 集積回路のための背面コンタクトおよびこれを形成する方法
US20100013060A1 (en) Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
US7252778B2 (en) Etching method and etching device
US6946392B2 (en) Filling plugs through chemical mechanical polish
CN102446830A (zh) 形成低成本的tsv
JP2004047952A (ja) 半導体装置及びその製造方法
JP2010517267A (ja) 基板貫通相互接続を形成する方法
WO2009141740A2 (en) Semiconductor wafer and method for producing the same
US7807564B2 (en) Method and structure for low-k interlayer dielectric layer
JP2001308097A (ja) 半導体装置およびその製造方法
US7691206B2 (en) Wafer cleaning process
JP2003509862A (ja) 集積回路における誘電材料層を介した銅接続の形成方法
JP2009105353A (ja) 半導体装置の製造方法
JP4532776B2 (ja) 基板洗浄方法及び電子デバイスの製造方法
TWI677057B (zh) 形成用於接合晶圓之積體電路結構之方法及所產生的結構
KR20160124011A (ko) 도금 처리 방법, 기억 매체 및 도금 처리 시스템
JP2015126194A (ja) 基板処理方法および基板処理装置
CN104752320B (zh) 半导体器件及其形成方法
US9768064B1 (en) Formation method of semiconductor device structure
JP2007317736A (ja) 半導体装置およびその製造方法
US7709866B2 (en) Method for forming semiconductor contacts
CN220934078U (zh) 整合式晶片
US7307018B2 (en) Method of fabricating conductive lines

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Effective date: 20100903

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20111212

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120405