JP5470746B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5470746B2
JP5470746B2 JP2008134739A JP2008134739A JP5470746B2 JP 5470746 B2 JP5470746 B2 JP 5470746B2 JP 2008134739 A JP2008134739 A JP 2008134739A JP 2008134739 A JP2008134739 A JP 2008134739A JP 5470746 B2 JP5470746 B2 JP 5470746B2
Authority
JP
Japan
Prior art keywords
brush
cleaning
film
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008134739A
Other languages
English (en)
Other versions
JP2009283721A (ja
Inventor
英機 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008134739A priority Critical patent/JP5470746B2/ja
Publication of JP2009283721A publication Critical patent/JP2009283721A/ja
Application granted granted Critical
Publication of JP5470746B2 publication Critical patent/JP5470746B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関する。
LSI等の半導体装置の製造工程では、半導体基板の上に絶縁膜や導電膜を形成した後、レジストパターンをマスクにしながらこれらの膜をドライエッチングし、所定の形状のデバイスパターンを形成する。このとき、エッチングガスがレジストパターンや膜と化学反応を起こし、エッチングガス中にポリマー等の反応生成物が放出される。
ドライエッチング装置には、基板載置台の直径が半導体基板のそれよりも小さいものがあり、そのような装置では上記の反応生成物が半導体基板の裏面にまわりこむ。その結果、半導体基板の裏面と端面に、反応生成物よりなる再堆積膜が形成されることがある。
そのような再堆積膜が裏面や端面に形成された状態で半導体基板を次の処理装置に搬送すると、その処理装置の内部が再堆積膜から出た脱ガスで汚染されてしまう。また、その処理装置内で再堆積膜が剥離すると、その剥離片がパーティクルとなって処理装置の内部に付着する。
処理装置内にパーティクルや脱ガスが存在すると、これらによって後続の半導体基板が汚染され、半導体装置が不良になってしまう。これを防止するため、定期的に行われる処理装置内部のクリーニングの周期を速めることも考えられるが、これでは半導体装置の生産効率が低下してしまう。
そこで、処理装置内の汚染を防止する目的で、処理装置に半導体基板を搬送する前に、予め半導体基板の端面と裏面とをクリーニングして清浄化しておくことが求められている。
ここで、半導体基板の洗浄装置には、裏面に付着したパーティクルを除去する目的で、裏面が上を向いた状態で半導体基板を保持するものがある(特許文献1)。
特許文献1の構造では、裏面が上を向いた状態でスピンベース上に半導体基板を載せ、該半導体基板の裏面側から窒素ガスや水等を噴き付けることにより、半導体基板の素子形成面をスピンベースに押し付け、スピンベースの回転と共に半導体基板も回転させている。
しかしながら、これでは窒素ガスや水を噴き付けるための機構により装置構成が複雑になると共に、スピンベース上に半導体基板を載置するために手数を要し、洗浄工程におけるステップ数が増えてしまう。
更に、特許文献1では、裏面を洗浄するためのブラシの他に、半導体基板の端面を洗浄するための専用の端面洗浄ブラシを設けており、これによっても装置構成が複雑になる。
特開2007−67101号公報
半導体装置の製造方法において、簡便な手法で半導体基板の端面と裏面側の周縁部とをクリーニングすることを目的とする。
以下の開示の一観点によれば、半導体基板の縁部を保持する工程と、前記半導体基板の裏面に第1の洗浄液を供給し、かつ前記半導体基板の表面に第2の洗浄液を供給しながら、前記半導体基板の前記裏面の周縁部にブラシを摺接させることにより、前記半導体基板の前記裏面に付着している堆積物を前記ブラシで物理的に掻き落として除去する工程と、を有し、前記堆積物を除去する工程において、前記ブラシの一部を前記半導体基板の外周から5mm以下のはみ出し量ではみ出させるとともに、前記半導体基板を200rpm以上1000rpm以下の回転数で回転させ、前記ブラシを20rpm以上200rpm以下の回転数で回転させる半導体装置の製造方法が提供される。
本発明によれば、半導体基板の縁部を保持するので、特許文献1のようにスピンベースに基板を押さえつける機構が不要である。さらに、ブラシを半導体基板の裏面からはみ出させることで、ブラシによって半導体基板の端面と周縁部とを同時にクリーニングでき、端面専用のブラシが不要である。このように、本発明では、エッチング工程において半導体基板に付着した堆積物を簡便な手法で除去することが可能となり、堆積物に起因した半導体装置の歩留まり低下を抑制することが可能となる。
以下に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
(1)第1実施形態
図1は、本実施形態に係る基板クリーニング装置の構成図である。
この基板クリーニング装置1は、中空の回転支柱3に固定されたスピンベース2と、アーム10と、制御ユニット20とを有する。
このうち、スピンベース2には、シリコン(半導体)基板50をその素子形成面Bが鉛直下方を向いたフェイスダウンの状態で保持するための保持ピン5が設けられる。なお、素子形成面Bは、シリコン基板50の二つの主面のうち、トランジスタ等の素子が形成されている方の面である。
また、シリコン基板50の直径については特に限定されず、6インチ、8インチ、及び12インチのいずれの基板であってもよい。
保持ピン5は、その中心軸5aから偏心した突起5bを有している。突起5bは、シリコン基板50の裏面Aよりも高く突出しており、中心軸5aを中心にして保持ピン5を回転させることにより、突起5bがシリコン基板50を締め付け、突起5bによってシリコン基板50の縁部が横から保持される。
また、回転支柱3とスピンベース2は不図示のモータによって回転し、これによりシリコン基板50がフェイスダウンの状態で回転する。その回転数は、制御ユニット20から出力される基板回転制御信号S1により制御される。
一方、アーム10の先端には、モータ11によって回転可能なブラシ台座13が設けられており、そのブラシ台座13には樹脂毛材12aの束よりなるブラシ12が植毛される。樹脂毛材12aの材料は特に限定されないが、ナイロン、ポリプロピレン、ポリエチレン、ポリアミド、及びアクリル樹脂のいずれかを使用し得る。また、樹脂毛材12aの直径は例えば数十μm〜数百μmであり、長さは例えば10mm〜25mmである。
アーム10は、不図示のステッピングモータによって、その全体が水平方向X及び鉛直方向Yに移動可能である。アーム10の移動量とモータ11の回転数は、それぞれ制御ユニット20から出力されるアーム移動信号S2及びブラシ回転信号S3により制御される。
また、スピンベース2の上方には、シリコン基板50の裏面Aに向けて純水等の第1洗浄液L1を噴射するリンスノズル6が設けられる。
更に、回転支柱3にはバックリンスノズル4が挿通されており、このバックリンスノズル4から純水等の第2洗浄液L2がシリコン基板50の素子形成面Bに噴射される。
図2は、スピンベース2の上面図である。
これに示されるように、スピンベース2には6個の保持ピン5が設けられ、各保持ピン5によってシリコン基板50の縁部が横から保持される。
なお、同図ではノッチタイプのシリコン基板50について示しているが、オリフラタイプのシリコン基板50であってもこれと同様に保持することができる。
次に、このクリーニング装置を用いたシリコン基板50のクリーニング方法について説明する。
図3は、本実施形態に係るクリーニング方法について説明するための断面図である。
図3に示されるように、クリーニングに際しては、シリコン基板50に向けて第1、第2洗浄液L1、L2を噴射すると共に、スピンベース2とブラシ12の双方を回転させながら、シリコン基板50の裏面A側の周縁部Rにブラシ12を摺接させる。
なお、スピンベース2とブラシ12の回転方向は特に限定されず、双方を同じ方向に回転させてもよいし、互いに反対方向に回転させてもよい。
このようなスピンベース2とブラシ12の回転運動により、周縁部Rに付着している堆積物は、ブラシ12によって物理的に掻き落とされ、第1洗浄液L1によって洗い流される。
このとき、スピンベース2を十分な回転数で回転させることにより、堆積物によって汚染された第1洗浄液L1がシリコン基板50の遠心力によってスピンベース2の外側に飛ばされるので、第1洗浄液L1が素子形成面B側に周りこむおそれはない。また、素子形成面B側に第2洗浄液L2を噴き付けながらクリーニングを行うことで、素子形成面Bの汚染を効果的に防止できる。
更に、本実施形態では、ブラシ12の一部をシリコン基板50の裏面の外側にはみ出させることで、基板端面E付近の周縁部Rを確実にクリーニングすると共に、端面Eをもブラシ12でクリーニングする。
このようにブラシ12が周縁部Rと端面Eの両方をクリーニングする機能を兼ね備えるので、本実施形態では特許文献1のように端面Eを洗浄するための専用のブラシが不要となる。しかも、シリコン基板50は、保持ピン5の機械的な力によって横から保持されるので、特許文献1のように保持のためにシリコン基板50をスピンベース2側に押し付ける機構が不要であり、クリーニング装置1の機構が簡略化される。
上記のようにブラシ12をシリコン基板50の裏面からはみ出させると、クリーニング中にブラシ12と保持ピン5とが接触することになる。しかし、ブラシ12が柔らかな樹脂毛材12aの束よりなるため、ブラシ12の代わりにスポンジ等を使用する場合と比較して、保持ピン5に機械的に強い衝撃が加わることはない。
但し、ブラシ12のはみ出し量ΔFが大きすぎると、保持ピン5との接触を繰り返すうちにブラシ12の変形が大きくなるおそれがある。そのような変形を防止するには、はみ出し量ΔFの上限を5mmとするのが好ましい。
なお、はみ出し量ΔFとは、クリーニング中にシリコン基板50との接触によって樹脂毛材12aの先端が曲がった状態における、シリコン基板50の端面Eと樹脂毛材12aとの最大間隔である。
図4(a)、(b)は、はみ出し量ΔFがそれぞれ0mmと5mmの場合におけるブラシ12とその周囲の拡大平面図である。
図4(a)に示されるように、はみ出し量ΔFが0mmの場合は、ブラシ12の外周とシリコン基板50の外周とが丁度一致する。
そして、図4(b)に示されるように、はみ出し量ΔFが5mmの場合は、ブラシ12の外周がシリコン基板50の外周から5mmだけはみ出る。
このようなはみ出し量ΔFは、アーム移動信号S2(図1参照)によりアーム10の水平方向Xの移動量を制御することで設定することができる。
シリコン基板50へのブラシ12のランディング方法は特に限定されない。
図5は、ブラシ12のランディング方法の一例を示す断面図である。
この例では、シリコン基板50の中心部Cにブラシ12をランディングする。そして、シリコン基板50の裏面Aにブラシ12を摺接させながら、該ブラシ12を周縁部Rに移動させる。
これによれば、周縁部Rだけでなく、シリコン基板50の裏面Aの全面をブラシ12でクリーニングできる。
なお、このように全面をクリーニングする必要がない場合は、クリーニングの当初から周縁部Rにブラシ12をランディングしてもよい。このようにすると、全面をクリーニングしない分だけクリーニング時間が短縮され、クリーニング工程のスループットが向上する。
上記したクリーニング装置1の用途は特に限定されないが、エッチング工程においてシリコン基板50の裏面Aに形成された再堆積膜等の堆積物を除去するのにクリーニング装置1を使用するのが好適である。
図6(a)、(b)は、そのような再堆積膜が周縁部に形成されたシリコン基板50のクリーニング前後の写真を基にして描いた図である。
図6(a)に示すように、クリーニング前では、シリコン基板50の裏面に再堆積膜30が付着している。その再堆積膜30にはクラックが入っており、再堆積膜30が剥離してパーティクルになり易い状態となっている。
一方、クリーニング装置1を用いてクリーニングを行った後では、図6(b)に示すように、再堆積膜30が除去されている。
この結果から、クリーニング装置1によって再堆積膜30が容易に除去され、再堆積膜30に起因するパーティクルの発生を抑止できることが明らかとなった。
本願発明者は、再堆積膜30を除去するのに好適なクリーニング条件を求めるべく、以下に説明するような調査を行った。
・基板回転数
図7(a)〜(c)は、スピンベース2の回転数を変えてクリーニングを行った後におけるシリコン基板50の写真を基にして描いた図である。なお、この調査では、スピンベース2とブラシ12の双方を同じ方向に回転させている。また、いずれの回転数でもクリーニング時間は50秒である。
図7(a)に示すように、スピンベース2の回転数が20rpmでは、基板50上に再堆積膜30が残ってしまっている。
一方、図7(b)、(c)に示すように、回転数が40rpm、200rpmでは、再堆積膜30は除去されている。
この結果から、再堆積膜30を除去しきるには、シリコン基板50の回転数を200rpm以上とするのが好ましいことが分かる。
なお、シリコン基板50の回転数が遅いと、第1洗浄液L1(図1参照)がシリコン基板50の遠心力によって振り切れず、再堆積膜30を含んだ汚れた第1洗浄液L1がシリコン基板50の素子形成面B側に周りこむおそれがある。
図8(a)〜(d)は、スピンベース2の回転数を変えてクリーニングを行った後、シリコン基板50の素子形成面Bに付着した堆積物をパーティクルカウンターで測定して得られたウエハマップである。なお、図8(a)〜(d)のいずれの回転数でもクリーニング時間は50秒である。
図8(a)に示すように、スピンベース2の回転数が60rpmの場合は、第2洗浄液L2の流量が200sccmのときにかなりの数の堆積物が付着している。
これに対し、図8(b)〜(d)に示すように、回転数が240rpm、500rpmの場合は、60rpmの場合と比較して堆積物の数が大幅に減少している。
このように、シリコン基板50の素子形成面B側に周りこむ堆積物を低減するという観点からも、基板回転数を200rpm以上とするのが好ましい。
一方、基板回転数の上限については、ブラシ12(図1参照)と保持ピン5との接触によりこれらの部材が破損してしまうのを防止する観点から、1000rpmとするのが好ましい。
・ブラシ回転数
図9(a)、(b)は、ブラシ12の回転数を変えてクリーニングを行った後におけるシリコン基板50の写真を基にして描いた図である。なお、この調査では、スピンベース2とブラシ12の双方を同じ方向に回転させている。また、いずれの回転数でもクリーニング時間は50秒である。
図9(a)に示すように、ブラシ12を回転させない場合(0rpm)では、クリーニングの後にシリコン基板50上に再堆積膜30が残っている。
これに対し、図9(b)に示すように、ブラシ12の回転数を20rpmとした場合では再堆積膜30が残らない。
この結果から、再堆積膜30を除去しきるには、ブラシ12の回転数を20rpm以上とするのが好ましいことが分かる。
一方、ブラシ12の回転数の上限については特に限定されない。但し、ブラシ12とスピンベース2のそれぞれの回転方向が同一の場合は、ブラシ12の回転数が速すぎると、基板周縁部でのブラシ12と基板50との相対速度が低下し、再堆積膜30の除去能力が落ちるおそれがある。そのため、この場合は、ブラシ12の回転数の上限を200rpmとし、基板周縁部でのブラシ12と基板50との相対速度を高い値に維持するのが好ましい。
・ブラシ押し込み量
図10(a)〜(c)は、シリコン基板50へのブラシ12の押し込み量について説明するための断面図である。
図10(a)は、樹脂毛材12aの先端がシリコン基板50に接触していない状態を示す。
一方、図10(b)は、樹脂毛材12aの先端がシリコン基板50に丁度接触しており、樹脂毛材12aの先端が変形していない状態を示す。このときのブラシ台座13の高さ位置をH1とする。
そして、図10(c)は、ブラシ12がシリコン基板50に押し付けられ、樹脂毛材12aの先端が変形している状態を示す。このときのブラシ台座13の高さ位置をH2とすると、ブラシ12の押し込み量ΔHは、H1−H2で定義される。
図11(a)〜(c)は、ブラシ12の押し込み量ΔHを変えてクリーニングを行った後におけるシリコン基板50の写真を基にして描いた図である。なお、この調査では、スピンベース2とブラシ12の双方を同じ方向に回転させている。更に、いずれの押し込み量ΔHでもクリーニング時間は50秒である。
図11(a)に示されるように、押し込み量ΔHが0.3mmの場合は、クリーニングの後にシリコン基板50上に再堆積膜30が残っている。
また、図11(b)に示されるように、押し込み量ΔHが0.8mmの場合は、図11(a)の場合と比較して基板50上に残存する再堆積膜30が減少している。この程度の残存量であれば、再堆積膜30が剥離してパーティクルになる危険性は少なく、実用上は十分である。
そして、図11(c)に示されるように、押し込み量ΔHが1.3mmの場合は、再堆積膜30がほぼ完全に除去されている。
この結果から、パーティクルの発生が抑制される程度にまで再堆積膜30を除去するには、押し込み量ΔHを0.5mm以上にすればよいと推定される。
一方、押し込み量ΔHが大きすぎると、ブラシ12と保持ピン5との接触によってこれらの部材が破損するおそれがあるので、押し込み量ΔHの上限は3.5mm程度にするのが好ましい。
実際の半導体装置の製造工程では、基板回転数、ブラシ回転数、及びブラシ押し込み量のそれぞれについて、再堆積物の除去効果やクリーニング時間等を勘案し、上記した好適な範囲の中から選択すればよい。
(2)第2実施形態
本実施形態では、半導体装置としてMOSトランジスタを例にして、その製造工程に第1実施形態の基板クリーニング装置を使用する。
図12〜図13は、本実施形態に係る半導体装置の製造途中の断面図である。
最初に、図12(a)に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン基板50に素子分離溝を形成し、その素子分離溝の中にSTI(Shallow Trench Isolation)用の素子分離絶縁膜51を埋め込む。
そして、素子分離絶縁膜51で画定されたシリコン基板50の活性領域にp型不純物をイオン注入してpウェル55を形成した後、活性領域におけるシリコン基板50の表面を熱酸化して、ゲート絶縁膜52となる熱酸化膜を形成する。
次いで、そのゲート絶縁膜52の上にCVD法でポリシリコン膜を形成する。場合によっては、ポリシリコン膜の上にCVD法でタングステンシリサイド膜を形成してもよい。その後に、ポリシリコン膜とタングステン膜とをパターニングしてゲート電極54とする。
更に、シリコン基板50の上側全面に絶縁膜を形成し、それをエッチバックしてゲート電極54の横に絶縁性サイドウォール53として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
その後に、絶縁性サイドウォール53とゲート電極54とをマスクにするイオン注入により、pウェル55にn型不純物をイオン注入して、n型ソース/ドレイン領域56を形成する。
次に、図12(b)に示すように、シリコン基板50の上側全面にカバー絶縁膜60としてCVD法により酸窒化シリコン(SiON)膜を形成する。
更に、このカバー絶縁膜60の上にCVD法により酸化シリコン(SiO2)膜を形成し、それを層間絶縁膜61とする。そして、ゲート電極54等を反映して層間絶縁膜61の上面に形成された凹凸を平坦化するため、CMP法により層間絶縁膜61を研磨する。
その後に、層間絶縁膜61の上にフォトレジストを塗布し、それを露光、現像してレジストパターン62を形成する。そのレジストパターン62は、n型ソース/ドレイン領域56の上方に窓62aを備える。
続いて、図12(c)に示すように、窓62aを通じて層間絶縁膜61とカバー絶縁膜60とをドライエッチングし、n型ソース/ドレイン領域56の上にコンタクトホール61aを形成する。
このドライエッチングは、例えば平行平板型プラズマエッチング装置を用いて行われる。そして、酸化シリコンよりなる層間絶縁膜61に対するエッチングガスとしてはC4F8、Ar、O2、及びCOの混合ガスを使用し、酸窒化シリコンよりなるカバー絶縁膜60に対するエッチングガスとしてはCHF3、Ar、及びO2の混合ガスを使用する。
そのようなドライエッチングの際、エッチングガスがレジストパターン62や絶縁膜60、61と化学反応を起こし、エッチングガス中に反応生成物が放出される。その反応生成物の一部はシリコン基板50の裏面側にまわりこみ、該裏面の周縁部やシリコン基板50の端面に再堆積膜を形成することがある。その再堆積膜は、剥離してパーティクルになり、半導体装置の歩留まりを低下させるおそれがある。
そこで、次の工程では、図13(a)に示すように、第1実施形態で説明した基板クリーニング装置1(図1参照)を用いて、シリコン基板50の裏面と端面とをクリーニングし、上記のような再堆積膜を除去する。
このクリーニング条件は特に限定されない。第1実施形態で説明したように、ブラシ12のはみ出し量ΔFを5mm以内に抑えながら、シリコン基板50を200〜1000rpm、例えば280rpmの回転数で回転させる。一方、ブラシ回転数については20〜200rpm、例えば60rpmとする。また、押し込み量ΔHについては0.5mm〜3.5mm、例えば2mmとする。クリーニング時間は約50秒である。更に、クリーニング中は、第1、第2洗浄液L1、L2として純水をシリコン基板50の両面に噴きつける。
このクリーニング工程は、図12(c)のエッチング工程が終了した後に、成膜工程やエッチング工程等の他の工程を経ずに、連続して行うのが好ましい。これは、クリーニング前に他の工程を行ってしまうと、成膜やエッチングに使用されるチャンバ等が再堆積膜によって汚染され、歩留まり向上の効果をあげることができないおそれがあるからである。
この後に、エッチングのマスクとして使用したレジストパターン62を除去する。
次に、図13(b)に示す断面構造を得るまでの工程について説明する。
まず、層間絶縁膜61の上面とコンタクトホール61aの内面に、グルー膜65としてスパッタ法によりチタン膜と窒化チタン膜とをこの順に形成する。そして、このグルー膜65の上にCVD法によりタングステン膜66を形成し、そのタングステン膜66でコンタクトホール61aを完全に埋め込む。
その後に、層間絶縁膜61の上の余分なタングステン膜66とグルー膜65とをCMP法により研磨し、これらの膜をコンタクトホール61a内にのみ導電性プラグ67として残す。
続いて、図13(c)に示すように、導電性プラグ67と層間絶縁膜61のそれぞれの上にアルミニウム膜を含む金属積層膜をスパッタ法で形成した後、その金属積層膜をパターニングして金属配線70を形成する。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
本実施形態によれば、図13(a)の工程において、シリコン基板50の裏面側に形成された再堆積膜をクリーニング装置1(図1参照)で除去する。第1実施形態で説明したように、基板クリーニング装置1は、基板の縁部を横から保持するため、特許文献1と比較して簡便な機構で基板を保持できる。
また、クリーニングに際しては、基板からブラシ12をはみ出させるので、基板の端面専用のブラシを使用しなくても、ブラシ12により該端面をクリーニングできる。
これにより、簡便な手法でシリコン基板50の裏面に形成された再堆積膜をクリーニングできると共に、その再堆積膜に起因したパーティクルの発生が抑制され、半導体装置の歩留まりを向上させることが可能となる。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記各実施形態に限定されない。
例えば、上記ではエッチング工程後の再堆積膜を除去するためにクリーニング装置1を用いたが、CVD法等により基板に膜を形成した後にクリーニング装置1を用い、基板の裏面と端面とをクリーニングするようにしてもよい。また、クリーニング装置1を用いることにより、銅配線を形成するためのダマシンプロセスで堆積した再堆積膜を除去することも可能であって、これにより歩留まりが向上することも確認されている。
以下に、本発明の諸態様を付記にまとめる。
(付記1) 半導体基板の縁部を保持する工程と、前記半導体基板の裏面の周縁部にブラシを摺接させることにより、前記半導体基板の裏面に付着している堆積物を除去する工程と、を有し、前記堆積物を除去する工程において、前記ブラシの一部を前記半導体基板の裏面からはみ出させることを特徴とする半導体装置の製造方法。
(付記2) 前記堆積物を除去する工程において、前記半導体基板と前記ブラシの少なくとも一方を回転させることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記半導体基板を200rpm〜1000rpmの回転数で回転させ、前記ブラシを20rpm〜200rpmの回転数で回転させることを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記堆積物を除去する工程において、前記ブラシの前記半導体基板からのはみ出し量の上限を5mmとすることを特徴とする付記1〜3のいずれかに記載の半導体装置の製造方法。
(付記5) 前記堆積物を除去する工程において、前記ブラシの前記半導体基板への押し込み量を0.5mm〜3.5mmとすることを特徴とする付記1〜4のいずれかに記載の半導体装置の製造方法。
(付記6) 前記堆積物を除去する工程において、前記半導体基板の前記裏面側に洗浄液を噴射しながら前記堆積物の除去を行うことを特徴とする付記1〜5のいずれかに記載の半導体装置の製造方法。
(付記7) 前記堆積物を除去する工程において、前記半導体基板の表面側にも前記洗浄液を噴射することを特徴とする付記6に記載の半導体装置の製造方法。
(付記8) 前記ブラシとして樹脂毛材の束を使用することを特徴とする付記1〜7のいずれかに記載の半導体装置の製造方法。
(付記9) 前記半導体基板の上に形成された膜をエッチングする工程を更に有し、
前記堆積物を除去する工程において、前記膜をエッチングする工程で前記半導体基板の前記裏面側に周りこんだ前記堆積物を除去することを特徴とする付記1〜8のいずれかに記載の半導体装置の製造方法。
(付記10) 前記膜をエッチングする工程の後に連続して、前記堆積物を除去する工程を行うことを特徴とする付記9に記載の半導体装置の製造方法。
(付記11) 前記堆積物を除去する工程において、複数のピンにより前記半導体基板の前記縁部を横から保持することを特徴とする付記1〜10のいずれかに記載の半導体装置の製造方法。
(付記12) 前記ピンの先端が、前記半導体基板の前記裏面よりも高く突出していることを特徴とする付記11に記載の半導体装置の製造方法。
図1は、本発明の第1実施形態に係る基板クリーニング装置の構成図である。 図2は、本発明の第1実施形態に係る基板クリーニング装置が備えるスピンベースの上面図である。 図3は、本発明の第1実施形態に係る基板クリーニング装置を用いたクリーニング方法について説明するための断面図である。 図4(a)、(b)は、本発明の第1実施形態において、ブラシのはみ出し量がそれぞれ0mmと5mmの場合におけるブラシとその周囲の拡大平面図である 図5は、本発明の第1実施形態におけるブラシのランディング方法の一例を示す断面図である。 図6(a)、(b)は、再堆積膜が周縁部に形成された半導体基板のクリーニング前後の写真を基にして描いた図である。 図7(a)〜(c)は、スピンベースの回転数を変えてクリーニングを行った後における半導体基板の写真を基にして描いた図である。 図8(a)〜(d)は、スピンベースの回転数を変えてクリーニングを行った後、半導体基板の素子形成面に付着した堆積物をパーティクルカウンターで測定して得られたウエハマップである。 図9(a)、(b)は、ブラシの回転数を変えてクリーニングを行った後における半導体基板の写真を基にして描いた図である。 図10(a)〜(c)は、半導体基板へのブラシの押し込み量について説明するための断面図である。 図11(a)〜(c)は、ブラシ12の押し込み量を変えてクリーニングを行った後における半導体基板の写真を基にして描いた図である。 図12(a)〜(c)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その1)である。 図13(a)〜(c)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その2)である。
符号の説明
1…基板クリーニング装置、2…スピンベース、3…回転支柱、4…バックリンスノズル、5…保持ピン、5a…中心軸、5b…突起、6…リンスノズル、10…アーム、11…モータ、12…ブラシ、12a…樹脂毛材、13…ブラシ台座、50…シリコン基板、51…素子分離絶縁膜、52…ゲート絶縁膜、53…絶縁性サイドウォール、54…ゲート電極、55…pウェル、56…n型ソース/ドレイン領域、60…カバー絶縁膜、61…層間絶縁膜、61a…コンタクトホール、62…レジストパターン、62a…窓、65…グルー膜、66…タングステン膜、67…導電性プラグ、70…金属配線。

Claims (5)

  1. 半導体基板の縁部を保持する工程と、
    前記半導体基板の裏面に第1の洗浄液を供給し、かつ前記半導体基板の表面に第2の洗浄液を供給しながら、前記半導体基板の前記裏面の周縁部にブラシを摺接させることにより、前記半導体基板の前記裏面に付着している堆積物を前記ブラシで物理的に掻き落として除去する工程と、を有し、
    前記堆積物を除去する工程において、前記ブラシの一部を前記半導体基板の外周から5mm以下のはみ出し量ではみ出させるとともに、前記半導体基板を200rpm以上1000rpm以下の回転数で回転させ、前記ブラシを20rpm以上200rpm以下の回転数で回転させることを特徴とする半導体装置の製造方法。
  2. 前記堆積物を除去する工程において、前記ブラシの前記半導体基板への押し込み量を0.5mm〜3.5mmとすることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記ブラシとして樹脂毛材の束を使用することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
  4. 前記半導体基板の上に形成された膜をエッチングする工程を更に有し、
    前記堆積物を除去する工程において、前記膜をエッチングする工程で前記半導体基板の前記裏面側に周りこんだ前記堆積物を除去することを特徴とする請求項1〜のいずれか1項に記載の半導体装置の製造方法。
  5. 前記膜をエッチングする工程の後に連続して、前記堆積物を除去する工程を行うことを特徴とする請求項に記載の半導体装置の製造方法。
JP2008134739A 2008-05-22 2008-05-22 半導体装置の製造方法 Expired - Fee Related JP5470746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008134739A JP5470746B2 (ja) 2008-05-22 2008-05-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134739A JP5470746B2 (ja) 2008-05-22 2008-05-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009283721A JP2009283721A (ja) 2009-12-03
JP5470746B2 true JP5470746B2 (ja) 2014-04-16

Family

ID=41453859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134739A Expired - Fee Related JP5470746B2 (ja) 2008-05-22 2008-05-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5470746B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947555B2 (en) 2015-08-06 2018-04-17 Toshiba Memory Corporation Semiconductor manufacturing apparatus and method of manufacturing semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5661564B2 (ja) * 2011-06-10 2015-01-28 株式会社荏原製作所 洗浄性能予測方法及び基板洗浄方法
US10790167B2 (en) 2014-02-20 2020-09-29 Entegris, Inc. Nodule ratios for targeted enhanced cleaning performance
JP6901277B2 (ja) * 2017-02-20 2021-07-14 グローバルウェーハズ・ジャパン株式会社 スクラブ洗浄方法およびスクラブ洗浄装置
JP2024017903A (ja) * 2022-07-28 2024-02-08 株式会社Screenホールディングス 基板洗浄装置および基板洗浄方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213352A (ja) * 1995-02-07 1996-08-20 Disco Abrasive Syst Ltd ウェーハ洗浄装置
JP3630524B2 (ja) * 1997-05-08 2005-03-16 大日本スクリーン製造株式会社 基板洗浄装置
JP2002177911A (ja) * 2000-12-14 2002-06-25 Dainippon Screen Mfg Co Ltd 基板洗浄装置および基板洗浄方法
JP2007067101A (ja) * 2005-08-30 2007-03-15 Dainippon Screen Mfg Co Ltd 基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947555B2 (en) 2015-08-06 2018-04-17 Toshiba Memory Corporation Semiconductor manufacturing apparatus and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2009283721A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
JP4891475B2 (ja) エッチング処理した基板表面の洗浄方法
US8420549B2 (en) Etching and cleaning methods and etching and cleaning apparatuses used therefor
JP5168966B2 (ja) 研磨方法及び研磨装置
JP5470746B2 (ja) 半導体装置の製造方法
US6921494B2 (en) Backside etching in a scrubber
CN108028195B (zh) 基板处理方法、基板处理装置以及存储介质
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
US7998865B2 (en) Systems and methods for removing wafer edge residue and debris using a residue remover mechanism
US20060266383A1 (en) Systems and methods for removing wafer edge residue and debris using a wafer clean solution
US20070228010A1 (en) Systems and methods for removing/containing wafer edge defects post liner deposition
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
JP2004207454A (ja) 半導体装置の製造方法
US6949411B1 (en) Method for post-etch and strip residue removal on coral films
JP3989276B2 (ja) 半導体装置の製造方法
CN105742183A (zh) 半导体结构的形成方法
JP2001332537A (ja) Sog塗布装置
KR19980016826A (ko) 반도체 웨이퍼의 세정방법
KR20030057181A (ko) 막의 연마를 통한 파티클 제거방법
CN105742230A (zh) 半导体结构的形成方法
JP2002313768A (ja) 半導体装置の洗浄方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5470746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees