JP2003510836A - 洗浄工程中における光によるウエハの腐食を低減させる方法およびシステム - Google Patents

洗浄工程中における光によるウエハの腐食を低減させる方法およびシステム

Info

Publication number
JP2003510836A
JP2003510836A JP2001527325A JP2001527325A JP2003510836A JP 2003510836 A JP2003510836 A JP 2003510836A JP 2001527325 A JP2001527325 A JP 2001527325A JP 2001527325 A JP2001527325 A JP 2001527325A JP 2003510836 A JP2003510836 A JP 2003510836A
Authority
JP
Japan
Prior art keywords
cover
layer
variable transparency
cleaning system
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001527325A
Other languages
English (en)
Inventor
トレイケル・ヘルムス・ダブリュ.
スビアチェブスキ・ジュリア・エス.
ラヴキン・マイク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2003510836A publication Critical patent/JP2003510836A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 洗浄工程中において光によるウエハの腐食を低減させる。 【解決手段】 ウエハの洗浄工程中における光による銅の腐食を低減および排除するための方法およびシステムを提供する。一実施例において、ウエハ洗浄システムのカバー用の複合材料を作成するための方法を提供する。先ず、第1の透明な層を形成する。次いで、第1の透明な層の上に、透明度が可変な層を形成する。そして、透明度が可変な層の第1の部分と第2の部分との間に、電気接続を形成する。次いで、透明度が可変な層の上に、第2の透明な層を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、一般に、半導体ウエハの洗浄に関し、特に、半導体デバイスの製造
に使用されるウエハが光によって腐食するのを低減するための技術に関する。
【0002】
【従来の技術】
半導体チップの製造工程では、化学機械研磨(CMP)工程の後に、ウエハの
表面を洗浄する必要があることが知られている。銅(Cu)のCMP工程は、微
粒子や金属イオンなどの各種タイプの汚染物質をウエハの表面に残留させる。し
たがって、洗浄の際には、誘電体の電気的特性が劣化するのを回避する必要があ
る。
【0003】 図1は、ブラシボックス100を有したウエハ洗浄システムを、説明のみを目
的として簡略化して示した図である。銅のCMP工程の後は、ウエハ洗浄システ
ムにおけるHF含有の洗浄工程にウエハを通す場合がある。この場合は、ウエハ
をブラシボックス100に入れ、トップブラシ104aとボトムブラシ104b
との間に挿入する。ウエハは、ブラシ104および1組のローラ(図示せず)に
よって回転されるので、ブラシ104によって、ウエハの上面および底面を適切
に洗浄することが可能である。洗浄工程は、一般に透明なプラスチック材料であ
るブラシボックスカバー102を通して覗くことができる。
【0004】 図2Aは、最上層が銅のCMP工程を経た後における代表的な半導体チップ2
01を部分的に示した断面図である。不純物の注入、フォトリソグラフィ、およ
びエッチングの標準的な工程を使用して、P型シリコン基板200の中に、P型
トランジスタおよびN型トランジスタが作成される。図に示すように、各トラン
ジスタは、適切な井戸内に作成されたゲート、ソース、およびドレインを有する
。P型トランジスタとN型トランジスタとを交互に配したこのパターンは、CM
OS(complementary metal oxide semiconductor)デバイスを形成する。
【0005】 先ず、トランジスタおよび基板200の上に、第1の酸化物層202を作成す
る。次に、従来のフォトリソグラフィ、エッチング、およびデポジションの技術
を使用して、タングステンプラグ210および銅配線212を作成する。タング
ステンプラグ210は、銅配線212と、トランジスタ上のアクティブ特徴と、
の間に電気接続を提供する。次に、第2の酸化物層204を、第1の酸化物層2
02および銅配線212の上に作成する。従来のフォトリソグラフィ、エッチン
グ、およびデポジションの技術を使用して、銅のビア220および銅配線214
を、第2の酸化物層204内に作成する。銅のビア220は、第2の層内の銅配
線214と、第1の層内の銅配線212またはタングステンプラグ210と、の
間に電気接続を提供する。
【0006】 次いで、ウエハを銅のCMP工程に通して表面を平坦化し、図2Aに示すよう
な平らな表面を得る。銅のCMP工程の後は、図1に関連して上述したように、
ウエハ洗浄システムにおいてウエハを洗浄する。
【0007】 図2Bは、図1のウエハ洗浄システムにおける洗浄を経た後の図2Aの従来の
半導体ウエハを、部分的に示した断面図である。図に示すように、最上層上に設
けられた銅配線214は、洗浄工程中に光による腐食を受けている。光による腐
食は、一部には、ブラシボックス100の透明なプラスチックカバー102を貫
通する光子によって引き起こされると考えられる。太陽電池として機能し得るP
/N接合部に到達する光子は、クリーンルームの通常の照明から、透明なプラス
チックカバー102へと照射される。都合の悪いことに、洗浄工程を見る(つま
りブラシがウエハを適切に洗浄しているか否かを見る)ために必要とされる通常
の量の光でさえ、取り返しのつかないほどの腐食を引き起こす。
【0008】 断面図として示したこの例において、銅配線、銅のビア、またはタングステン
プラグは、P/N接合部のなかで異なる部分にそれぞれ電気接続されている。ウ
エハ表面の洗浄に使用される電解液などの洗浄液は、P/N接合部に電子e-
よび正孔h+が移動されるのに伴って、閉回路を形成してしまう。光によって接
合部に生成された電子/正孔の対は、電場によって分離される。導入されたキャ
リヤは、接合部の二面間に電位差を生じさせる。この電位差は、光の強さを増大
させる。したがって、接合部のP側に接続された電極で銅の腐食:Cu→Cu2
+2e-が生じる。 生成された可溶性のイオン種は、もう一方の電極へと拡散
して還元反応:Cu2+2e-→Cuを生じる可能性がある。 ここで、任意の金
属の腐食を表す一般式はM→Mn++ne-であり、任意の金属の還元を表す一般
式はMn++ne-→Mである。
【0009】 光によるこのような腐食の結果、図2Bに示すように、銅配線が排除され、意
図していた銅特徴の物理的形状が破壊される。ウエハ表面のうちP型トランジス
タの上方に位置する場所では、光による腐食効果によって、銅配線が腐食された
箇所(224)完全に溶解された箇所(226)が生じる場合がある。つまり、
光による腐食は、配線が無くなるほど徹底的に銅配線を腐食してしまう可能性が
ある。一方で、N型トランジスタの上方にあたる場所では、光による腐食効果に
よって、銅の堆積物222が形成される可能性がある。銅配線の腐食を含んだこ
の歪んだ形状によって、チップ全体を動作不能にするデバイス欠陥が生じる。欠
陥デバイスが1つあると、チップ全体を廃棄しなくてはならないので、歩留まり
が低下して、製造工程のコストは大幅に増大する。この効果はウエハ全体で生じ
るのが一般的であるので、そのウエハ上にあるチップが全て破壊されることにな
る。結果として、製造コストも当然増大する。
【0010】 腐食の現象を低減させるために、様々な試みがなされてきた。1つは、ウエハ
表面の洗浄に使用される化学洗浄液に、腐食防止剤を加える試みである。腐食防
止剤の例として、錯化剤または不活性化剤が挙げられる。しかしながら、化学洗
浄液を変化させるこの方法は、十分に効果的ではない。光による腐食の効果に関
する詳しい情報については、米国ハワイ州ホノルルの第196回ECSミーティ
ングにおいて発行された、A. Beverina et al.による「Photo-Corrosion Effect
s During Cu Interconnection Cleanings(Cu接続の洗浄時における光による
腐食効果)」(1999年10月)を参照することができる。この文献を、本明
細書では必要に応じて参照するものとする。
【0011】 以上から、洗浄時にウエハ上に生じる光による腐食効果を低減させるための改
良技術を実施することによって、従来技術に伴う問題点を回避できるような新規
の洗浄工程が必要とされていることがわかる。
【0012】
【発明の概要】
本発明は、洗浄動作の際に半導体ウエハにおいて生じる光による腐食効果を実
質的に排除するための方法およびシステムを提供することによって、概ね、これ
らのニーズを満たすものである。ここで、本発明が、工程、装置、システム、デ
バイス、または方法を含む種々の形で実現できることを理解しておく必要がある
。以下では、本発明の実施形態をいくつか取り上げて説明する。
【0013】 1実施形態において、複合材料を作成するための方法を開示する。先ず、第1
の透明な層を形成する。次いで、第1の透明な層の上に、透明度が可変な層を形
成する。そして、透明度が可変な層の第1の部分と第2の部分との間に、電気接
続を規定する。次いで、透明度が可変な層の上に、第2の透明な層を形成する。
【0014】 別の1実施形態において、半導体ウエハの洗浄システムを開示する。このシス
テムは、複数層からなる複合材料であって第1の部分と第2の部分とを有したカ
バーを備える。このカバーは、第1の透明な層と、第1の透明な層の上に形成さ
れた透明度が可変な層と、透明度が可変な層の第1の部分に取り付けられた第1
の組の電気接続と、透明度が可変な層の第2の部分に取り付けられた第2の組の
電気接続と、透明度が可変な層の上に形成された第2の透明な層と、を含む。
【0015】 さらに別の1実施形態において、透明度が可変なカバーを開示する。このカバ
ーは、第1の側面と第2の側面とを有しており、第1の側面と第2の側面との間
に広がる第1の透明な層と、第1の透明な層の上に塗布された透明度が可変な層
と、透明度が可変な塗布層の第1の側面に導電的に統合された第1の組の電気接
続と、透明度が可変な塗布層の第2の側面に導電的に統合された第2の組の電気
接続と、透明度が可変な層の上に塗布され、第1の側面と第2の側面との間に広
がる第2の透明な層と、を有する。
【0016】 本発明は、実質的に透明な状態から不透明な状態へと可変であることが好まし
いカバーを、ウエハ洗浄システムに提供することによって、光による腐食の問題
に有利に対処する。カバーが不透明である場合は、実質的に光のない状態で洗浄
工程を実施することができるので、光エネルギによるウエハ表面への不利な影響
をほぼ排除することができる。独立型の洗浄システムに対してだけでなく、ポス
ト化学機械研磨(ポストCMP)洗浄システムにカバーを組み入れることによっ
ても、光による腐食を最小化することができる。光による腐食は、このようなカ
バーを統合CMPツールに統合させることによっても最小化することができる。
統合CMPツールは、洗浄モジュールとCMPモジュールの両方を実現するツー
ルである。これらのモジュールは、一般に、特殊なウエハハンドラ機器によって
結合または接続される。
【0017】 したがって、洗浄されるウエハは、銅配線を排除したり意図していた銅特徴の
形状を破壊したりする、光による腐食の影響を受けない。結果として、チップ全
体を動作不能にするデバイス欠陥が、実質的に低減される。廃棄するべきチップ
が減って歩留まりが向上するので、製造工程を実施するコストが不当に増大する
ことはない。
【0018】 本発明の原理を例示した添付図面と関連付けながら行う以下の詳細な説明によ
って、本発明のその他の態様および利点が明らかになる。
【0019】 本発明は、添付図面を用いた以下の詳細な説明によって、容易に理解される。
なお、この添付図面においては、同様の構成要素には同様の番号体型が与えられ
ている。
【0020】
【発明の実施の形態】
ウエハの洗浄工程中における光による腐食を低減させる方法およびシステムに
関する発明を開示する。以下の説明では、本発明の理解を十分容易にするために
、多くの項目を特定している。しかしながら、当業者には明らかなように、本発
明は、これらの項目の一部または全てを特定しなくても実施することが可能であ
る。そのほか、本発明が不必要に不明瞭となるのを避けるため、周知の工程動作
の説明は省略した。
【0021】 図3Aおよび図3B、図3Cは、本発明の1実施形態にしたがってウエハ洗浄
システムを示した上面図および側面図である。ウエハ洗浄システム300は、一
般に、CMP動作を経た複数のウエハを洗浄するためにシステムに挿入して良い
入力ステーション302を含む。入力ステーション302に挿入されたウエハは
、入力ステーション302から取り出され、第1のブラシボックス304aおよ
び第2のブラシボックス304bを含んだブラシボックス304に移動する。ブ
ラシボックスの内部では、ウエハに対して各種の洗浄動作を適用して良い。
【0022】 ブラシボックス304内でブラシを適用された後、ウエハは、スピン・リンス
・ドライ(SRD)ステーション306に移動する。SRDステーション306
では、ウエハを約100〜400回転数毎分で回転させるとともに表面に脱イオ
ン(DI)水を噴き付けた後、さらに回転させて乾燥させる。ウエハがSRDス
テーション306を経た後は、アンロードハンドラ308が、ウエハを取り出し
てアウトプットステーション310に移動させる。洗浄システム300は、シス
テムエレクトロニクス312によってプログラムおよび制御される。
【0023】 ウエハ洗浄システム300のカバーの透明度は、図3Cに示すように、実質的
に透明な状態から不透明な状態まで可変であることが好ましい。「カバー」とは
、ウエハ洗浄システムの一部であってウエハの洗浄動作を取り囲む部分を指す。
「実質的に透明」とは、カバーの外面に向けて方向付けられた光の実質全部がカ
バーを貫通できる状態を意味する。「不透明」とは、カバーの外面に向けて方向
付けられた光のほぼ全部がカバーを貫通できない状態を意味する。「カバーの外
面」とは、カバーの表面であってウエハの洗浄動作に面していない表面を指す。
「光」とは、紫外(UV)および可視のスペクトル範囲内にある光を指す。図4
Aを参照にして以下で説明するように、カバーを構成するために使用される材料
によっては、透明度の変化にともなって対応する色変化が生じる可能性がある。
【0024】 カバーが実質的に透明である場合は、ユーザは洗浄工程を見ることができる。
しかしながら、詳しく上述したように、光エネルギは、銅のCMP工程後に実施
される洗浄時に銅配線の腐食を促進する可能性がある。したがって、本発明は、
洗浄動作が実施されている場合には不透明に、そして洗浄が実施されていない場
合には実質的に透明に調整できる洗浄システムのための好ましいカバーを提供す
る。場合によっては、カバーは実質的に不透明であるが内部の洗浄動作を見るこ
ともできる状態で、洗浄動作を実施することが望まれる。すると、操作者が、ブ
ラシが適切に動作しているか等などを判定することが可能になる。
【0025】 図4Aおよび図4Bは、ウエハ洗浄システムのカバーとして使用される複合材
料400を、本発明の1実施形態にしたがって示した側面図および上面図である
。複合材料400は、第1の透明な層404aと、第2の透明な層404bと、
これらの透明な層404の間に塗布された透明度が可変な層406と、を含むこ
とが好ましい。透明な層404は、透明なアクリル材料であることが好ましい。
ただし、他の既知のプラスチックおよび/またはガラスを使用することもできる
【0026】 透明度が可変な層406は、酸化タングステン(WO3、WOx)などのフォト
クロミック材料またはエレクトロクロミック材料であることが好ましい。代わり
の材料としては、例えば、NB25、V27、TiO2、ZnO、Cr23、M
nO2、CoO、NiO2が挙げられる。これらのうち任意の材料を、具体的な用
途に応じて実現することができる。この代表的な例を説明するため、以下では酸
化タングステンを取り上げて議論することにする。複合材料を作成するためには
、透明度が可変な層406を、第1の透明な層404a(または第2の透明な層
404b)の上にスパッタリングすることが好ましい。別の技術としては、透明
度が可変な層404aを、例えば「ゾル−ゲル」工程によって形成するスピン・
オン技術が挙げられる。第2の透明な層404bは、透明度が可変な層406の
頂部に形成される。
【0027】 2組の電気接続402a,402bは、透明度が可変な層406の一部にそれ
ぞれ導電的に統合されている。透明度が可変な層406の両部分に跨ってバイア
ス電圧V+を印加すると、電気接続402および透明度が可変な層406によっ
て規定される電子回路が閉じられる。図4の好ましい実施形態に示すように、第
1の部分は透明度が可変な層406の第1の側面側にあり、第2の部分は透明度
が可変な層406の第2の側面側にある。
【0028】 所望の印加電圧V+が増大するのに比例して、透明度が可変な層406を流れ
る電流Iも増大する。電流が増大すると、フォトクロミック材料またはエレクト
ロミック材料に電子e-が流れ、材料内の原子が励起される。この原子の励起に
よって透明度が変化するが、このとき色の変化がともなう場合もある。例えば酸
化タングステンは、励起が少ない状態では薄い黄色を呈するので、透明度が可変
な層406を実質的に透明にする。酸化タングステンは、励起が多い状態では濃
い青色を呈するので、透明度が可変な層406を不透明にする。総じて、低電圧
+の場合はカバーが実質的に透明になり、高電圧V+の場合はカバーが不透明に
なる。
【0029】 一般に、電圧V+は、約0.5〜約3ボルトの範囲にあることが好ましく、な
かでも約1〜約1.5ボルトがより好ましく、約1.25ボルトが最も好ましい
。酸化タングステン(WO3)が使用される場合は、電圧V+は約0.5〜約5ボ
ルトの範囲であることが好ましく、なかでも約3ボルトであることが最も好まし
い。
【0030】 複合材料400の寸法は、少なくとも2つのパラメータ、すなわちカバーの厚
さbおよび透明度が可変な層の厚さaによって規定されることが好ましい。カバ
ーの厚さbは、約1センチメートルであることが好ましい。透明度が可変な層の
厚さaは、約0.5〜約10マイクロメートルの範囲にあることが好ましく、な
かでも約3マイクロメートルであることが最も好ましい。
【0031】 図5は、透明度が可変なカバーにとって好ましいシステムコンポーネントを、
本発明の1実施形態にしたがって模式的に示した概念図である。電圧コントロー
ラ502は、電気接続402に結合された電極(図示せず)を有しており、これ
によって、透明度が可変な層406に対するバイアス電圧V+を確立する。制御
ユニット506からの入力を受信する同調制御回路504は、電圧コントローラ
502に適した状態を提供する。制御ユニット506は、動作制御512および
緊急制御514をユーザに提供する。ユーザが動作制御512を使用している場
合、同調制御回路504は、正常動作の状態510を電圧コントローラ502に
提供する。動作制御512によって、ユーザは、必要とされる透明度に依存して
電圧を下げたり上げたり調整することが可能になる。
【0032】 ユーザが緊急制御514を使用している場合、同調制御回路504は、電圧の
遮断を電圧コントローラ502に指示することが好ましい。電圧が遮断されたと
き、複合材料400は、最も透明な状態にあることが好ましい。緊急制御514
は、例えばウエハが破損したなどの問題が洗浄システムに生じ、ユーザが直ちに
対処する必要がある場合に望まれる。そのほか、電源が突然遮断され、操作者が
洗浄装置の内側を覗いて洗浄セッションの現行状態を判定する必要がある場合な
どに、緊急制御514が役立つ。
【0033】 図6Aは、複合材料400を作成するための方法を、本発明の1実施形態にし
たがって示したフローチャートである。この方法は、第1の透明な層を形成する
工程702から開始する。次いで、工程704に進み、第1の透明な層の上に透
明度が可変な層を形成する。透明度が可変な層は、図4Aおよび図4Bを参照に
して説明した特性を有することが好ましい。次に、工程706に進み、透明度が
可変な層の第1の部分と第2の部分との間に電気接続を構成する。次いで、工程
708に進み、透明度が可変な層の上に第2の透明な層をする。
【0034】 図6Bは、ウエハ洗浄システム用の透明度が可変なカバーを形成するための方
法を、本発明の1実施形態にしたがって示したフローチャートである。この方法
は、半導体洗浄ステーションのカバー用に第1の透明な層を形成する工程802
から開始する。次いで、工程804に進み、第1の透明な層の上に透明度が可変
な層を形成する。
【0035】 図4Bを参照にして説明したように、カバーは、回路を結合させて電流が流れ
ることを可能にするように、適切な端部に電極を有することが好ましい。電流が
流れることによって、カバーの透明度を変化させることが可能になる。洗浄シス
テムが動作可能な状態にあって、銅のCMP後に洗浄が実施される場合は、光に
よる腐食を効果的に阻止することができる。従来のどの洗浄システムも、光を自
由に貫通させる単一状態の透明なカバーを使用しているので、本発明は、洗浄技
術におけるかなりの進歩である。透明度が可変なこのカバーを使用する洗浄シス
テムは、洗浄が進行している場合には実質的に暗く、そして洗浄動作が実施され
ていない場合には明るくなるように、透明度の状態をプログラムすることができ
る。もちろん、ユーザのニーズや実施される洗浄のタイプに依存して、両極限間
で透明度を任意に変化させることが可能である。
【0036】 次に、工程806に進み、透明度が可変な層の第1の部分と第2の部分との間
に電気接続を構成する。次いで、工程808に進み、透明度が可変な層の上に第
2の透明な層を形成する。
【0037】 以上では、幾つかの好ましい実施形態に関連して本発明の説明を行ったが、当
業者ならば、発明の詳細な説明および添付の図面を参照することによって、様々
な代替の形態、追加、変更、および等価の形態を考え付けることがわかる。例え
ば、ブラシボックスに関して具体的に述べたが、他の任意のブラシスクラブ装置
でも、本発明の方法ついての教示による恩恵を受けることができる。また、上述
した洗浄の実施形態は、他のサイズおよび形状を有したウエハはもちろん、20
0mm、300mmやそれ以上など任意のサイズを有したウエハに適用すること
ができる。したがって、本発明は、このような代替の形態、追加、変更、および
等価の形態の全てを、発明の趣旨および特許請求の範囲の範囲内に含むものとみ
なされる。
【図面の簡単な説明】
【図1】 ブラシボックスを有したウエハ洗浄システムを示した概略図である。
【図2A】 最上層が銅のCMP工程を経た後における従来の半導体チップを示した断面図
である。
【図2B】 図1のウエハ洗浄システムにおいて洗浄を経た後の、図2Aの従来の半導体チ
ップを示した断面図である。
【図3A】 ウエハ洗浄システムを本発明の1実施形態にしたがって示した上面図である。
【図3B】 ウエハ洗浄システムを本発明の1実施形態にしたがって示した側面図である。
【図3C】 ウエハ洗浄システムを本発明の1実施形態にしたがって示した側面図である。
【図4A】 ウエハ洗浄システムのカバーとして使用される複合材料を、本発明の1実施形
態にしたがって示した側面図である。
【図4B】 ウエハ洗浄システム上のカバーとして使用される複合材料を、本発明の1実施
形態にしたがって示した上面図である。
【図5】 透明度が可変なカバーにとって好ましいシステムコンポーネントを、本発明の
1実施形態にしたがって模式的に示した概念図である。
【図6A】 複合材料を作成するための方法を、本発明の1実施形態にしたがって示したフ
ローチャートである。
【図6B】 ウエハ洗浄システム用の透明度が可変なカバーを形成するための方法を、本発
明の1実施形態にしたがって示したフローチャートである。
【符号の説明】
100…ブラシボックス 102…透明なプラスチックカバー 104a…トップブラシ 104b…ボトムブラシ 200…P型シリコン基板 201…半導体チップ 202…第1の酸化物層 204…第2の酸化物層 210…タングステンプラグ 212,214…銅配線 220…銅のビア 222…銅の堆積物 300…ウエハ洗浄システム 302…入力ステーション 304a…第1のブラシボックス 304b…第2のブラシボックス 306…スピン・リンス・ドライ(SRD)ステーション 308…アンロードハンドラ 310…アウトプットステーション 312…システムエレクトロニクス 400…複合材料 402a…第1組の電気接続 402b…第2組の電気接続 404a…第1の透明な層 404b…第2の透明な層 406…透明度が可変な層 502…電圧コントローラ 504…同調制御回路 506…制御ユニット 510…正常動作の状態 512…動作制御 514…緊急制御
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成13年10月25日(2001.10.25)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラヴキン・マイク アメリカ合衆国 カリフォルニア州94087 サニーベイル,ウエスト・ニッカーボッ カー・ドライブ,1215 Fターム(参考) 5F043 AA22 AA29 BB22 EE40

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 複合材料を作成するための方法であって、 第1の透明な層を形成する工程と、 前記第1の透明な層の上に、透明度が可変な層を形成する工程と、 前記透明度が可変な層の第1の部分と第2の部分との間に電気接続を設ける工
    程と、 前記透明度が可変な層の上に、第2の透明な層を形成する工程と を備える方法。
  2. 【請求項2】 請求項1記載の複合材料を作成する方法であって、さらに、 前記透明度が可変な層を、フォトクロミック材料およびエレクトロクロミック
    材料のいずれかになるように構成する工程を備える方法。
  3. 【請求項3】 請求項2記載の複合材料を作成する方法であって、 前記透明度が可変な層を、酸化タングステンにより形成する方法。
  4. 【請求項4】 請求項1記載の複合材料を作成する方法であって、さらに、 前記第1および第2の透明な層が、アクリル化するように構成する工程を備え
    る方法。
  5. 【請求項5】 半導体ウエハの洗浄システムであって、 第1の部分と第2の部分とを有したカバーを備え、 該カバーは、 第1の透明な層と、 前記第1の透明な層の上に設けられた透明度が可変な層と、 前記透明度が可変な層の前記第1の部分に取り付けられた第1の組の電気接
    続と、 前記透明度が可変な層の前記第2の部分に取り付けられた第2の組の電気接
    続と、 前記透明度が可変な層の上に設けられた第2の透明な層と を含んだ複数層からなる複合材料であるシステム。
  6. 【請求項6】 請求項5記載の半導体ウエハの洗浄システムであって、さら
    に、 第1の電極コネクタと第2の電極コネクタとを有した電圧コントローラを備え
    るシステム。
  7. 【請求項7】 請求項6記載の半導体ウエハの洗浄システムであって、 前記第1の電極コネクタは前記第1の組の電気接続に結合され、前記第2の電
    極コネクタは前記第2の組の電気接続に結合されるシステム。
  8. 【請求項8】 請求項7記載の半導体ウエハの洗浄システムであって、さら
    に、 前記電圧コントローラに統合され、前記透明度が可変な層に対してバイアス電
    圧を設定することによって、前記カバーの透明度を変化させるように構成された
    同調制御回路を備えるシステム。
  9. 【請求項9】 請求項8記載の半導体ウエハの洗浄システムであって、 前記バイアス電圧の大きさが増大すると、前記カバーの透明度が下がるシステ
    ム。
  10. 【請求項10】 請求項8記載の半導体ウエハの洗浄システムであって、 前記バイアス電圧の大きさが減少すると、前記カバーの透明度が増すシステム
  11. 【請求項11】 請求項8記載の半導体ウエハの洗浄システムであって、 前記バイアス電圧の大きさが約0である場合に、前記カバーは実質的に透明で
    あるシステム。
  12. 【請求項12】 第1の側面と第2の側面とを有したカバーであって、 前記第1の側面と前記第2の側面との間に広がる第1の透明な層と、 前記第1の透明な層の上に塗布された透明度が可変な層と、 前記透明度が可変な塗布層の前記第1の側面に導電的に統合された第1の組の
    電気接続と、 前記透明度が可変な塗布層の前記第2の側面に導電的に統合された第2の組の
    電気接続と、 前記透明度が可変な層の上に塗布され、前記第1の側面と前記第2の側面との
    間に広がる第2の透明な層と を備えるカバー。
  13. 【請求項13】 請求項12記載のカバーであって、 洗浄中の基板を取り囲む目的で洗浄システムに取り付けられ、 前記洗浄システムは、さらに、第1の電極コネクタと第2の電極コネクタとを
    有した電圧コントローラを備えるカバー。
  14. 【請求項14】 請求項13記載のカバーであって、 前記第1の電極コネクタは前記第1の組の電気接続に結合され、前記第2の電
    極コネクタは前記第2の組の電気接続に結合されるカバー。
  15. 【請求項15】 請求項14記載のカバーであって、 前記洗浄システムは、さらに、前記電圧コントローラに統合され、前記透明度
    が可変な層に対して所望の電圧を設定することによって、前記カバーの色を変化
    させるように構成された同調制御回路を備えるカバー。
  16. 【請求項16】 請求項15記載のカバーであって、 前記色の変化は、前記カバーを貫通する光の量を制限するまたは増大させるよ
    うに構成されるカバー。
  17. 【請求項17】 請求項16記載のカバーであって、 前記カバーは、ブラシボックス洗浄ステーションの上方において規定されるカ
    バー。
  18. 【請求項18】 請求項12記載のカバーであって、 前記カバーは、光による腐食を最小化するためにポスト化学機械研磨(ポスト
    CMP)洗浄システム内において規定されるカバー。
  19. 【請求項19】 請求項12記載のカバーであって、 前記カバーは、光による腐食を最小化するために統合CMPツールに組み入れ
    られるカバー。
  20. 【請求項20】 請求項12記載のカバーであって、 前記透明度が可変な層は、WO3、WOx、NB25、V27、TiO2、Zn
    O、Cr23、MnO2、CoO、およびNiO2からなる群より選択される材料
    からなるカバー。
JP2001527325A 1999-09-29 2000-09-27 洗浄工程中における光によるウエハの腐食を低減させる方法およびシステム Pending JP2003510836A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/408,001 US20020061718A1 (en) 1999-09-29 1999-09-29 Method and system for reducing photo-assisted corrosion in wafers during cleaning processes
US09/408,001 1999-09-29
PCT/US2000/026611 WO2001024232A1 (en) 1999-09-29 2000-09-27 A method and system for reducing photo-assisted corrosion in wafers during cleaning processes

Publications (1)

Publication Number Publication Date
JP2003510836A true JP2003510836A (ja) 2003-03-18

Family

ID=23614433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001527325A Pending JP2003510836A (ja) 1999-09-29 2000-09-27 洗浄工程中における光によるウエハの腐食を低減させる方法およびシステム

Country Status (7)

Country Link
US (2) US20020061718A1 (ja)
EP (1) EP1218927B1 (ja)
JP (1) JP2003510836A (ja)
KR (1) KR100752965B1 (ja)
DE (1) DE60016773T8 (ja)
TW (1) TW508627B (ja)
WO (1) WO2001024232A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372610B2 (en) 2005-02-23 2008-05-13 Sage Electrochromics, Inc. Electrochromic devices and methods
US7558577B2 (en) * 2005-11-10 2009-07-07 Motorola, Inc. Methods for dividing base station resources
CN104073812B (zh) * 2014-07-16 2016-09-28 武汉大学 一种发电机紫铜导线在除盐水中的防腐蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177772A (ja) * 1989-12-05 1991-08-01 Hitachi Ltd ワイン冷蔵装置
JPH11183939A (ja) * 1997-12-19 1999-07-09 Nippon Mitsubishi Oil Corp エレクトロクロミック素子
JPH11251317A (ja) * 1998-03-04 1999-09-17 Hitachi Ltd 半導体装置の製造方法および製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1248840B (it) * 1990-06-13 1995-01-30 Eniricerche Spa Finestra elettrocromica a base di elettrolita polimerico poliepossidico
EP0526995A3 (en) * 1991-07-18 1993-12-15 Ford Motor Co An electrochromic material
FR2690536B1 (fr) * 1992-04-28 1994-06-17 Saint Gobain Vitrage Int Vitrage electrochrome.
US5729379A (en) * 1994-10-26 1998-03-17 Donnelly Corporation Electrochromic devices
JP4232925B2 (ja) * 1999-01-29 2009-03-04 ヤマハマリン株式会社 エンジンのアイドル回転数制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177772A (ja) * 1989-12-05 1991-08-01 Hitachi Ltd ワイン冷蔵装置
JPH11183939A (ja) * 1997-12-19 1999-07-09 Nippon Mitsubishi Oil Corp エレクトロクロミック素子
JPH11251317A (ja) * 1998-03-04 1999-09-17 Hitachi Ltd 半導体装置の製造方法および製造装置

Also Published As

Publication number Publication date
WO2001024232A1 (en) 2001-04-05
TW508627B (en) 2002-11-01
US20030054730A1 (en) 2003-03-20
KR20020030290A (ko) 2002-04-24
US20020061718A1 (en) 2002-05-23
DE60016773T2 (de) 2006-02-23
EP1218927B1 (en) 2004-12-15
DE60016773T8 (de) 2006-04-27
KR100752965B1 (ko) 2007-08-30
DE60016773D1 (de) 2005-01-20
EP1218927A1 (en) 2002-07-03

Similar Documents

Publication Publication Date Title
KR100576630B1 (ko) 반도체 집적회로장치의 제조방법
US6251787B1 (en) Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
KR100537552B1 (ko) 반도체 소자 및 그의 제조 방법
KR101059350B1 (ko) 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의 제조 방법
JP4204649B2 (ja) 半導体装置の作製方法
US20070257366A1 (en) Barrier layer for semiconductor interconnect structure
US6992009B2 (en) Method of manufacturing a semiconductor device
US6638688B2 (en) Selective electroplating method employing annular edge ring cathode electrode contact
US5904560A (en) Cleaning step which improves electromigration performance of interlayer connection in integrated circuits
US6417030B1 (en) Leaky lower interface for reduction of floating body effect in SOI devices
JP2003510836A (ja) 洗浄工程中における光によるウエハの腐食を低減させる方法およびシステム
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
US6077762A (en) Method and apparatus for rapidly discharging plasma etched interconnect structures
KR100258228B1 (ko) 게터링 단계를 갖는 반도체 장치의 제조방법
JP4336530B2 (ja) ウエット処理装置、ウエット処理方法および半導体装置の製造方法
JP3510562B2 (ja) 半導体装置の製造方法及び処理装置
KR100389979B1 (ko) 박막트랜지스터,및트랜지스터몸체와도전체사이의상호접속형성방법
CN1512577A (zh) Esd保护电路元件
US6242315B1 (en) Method of manufacturing mixed mode semiconductor device
KR100626355B1 (ko) 폴리실리콘 박막트랜지스터 제조방법
JP4158248B2 (ja) 電子装置の製造方法
CN116093020A (zh) 避免后段工艺中金属互连层形成孔洞的方法
KR100440476B1 (ko) 반도체 소자의 제조 방법
KR20040055126A (ko) 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
KR20020048647A (ko) 반도체소자의 세정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417