JPWO2011042955A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2011042955A1
JPWO2011042955A1 JP2011535230A JP2011535230A JPWO2011042955A1 JP WO2011042955 A1 JPWO2011042955 A1 JP WO2011042955A1 JP 2011535230 A JP2011535230 A JP 2011535230A JP 2011535230 A JP2011535230 A JP 2011535230A JP WO2011042955 A1 JPWO2011042955 A1 JP WO2011042955A1
Authority
JP
Japan
Prior art keywords
film
rare earth
insulating film
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011535230A
Other languages
English (en)
Inventor
山下　朋弘
朋弘 山下
西田　征男
征男 西田
岳 林
岳 林
山本　芳樹
芳樹 山本
井上　真雄
真雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2011042955A1 publication Critical patent/JPWO2011042955A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ハフニウムと希土類元素と酸素を主成分として含有する高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜（５）およびメタルゲート電極であるゲート電極（ＧＥ１）を有するｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）を備えた半導体装置を製造する。Ｈｆ含有絶縁膜（５）は、ハフニウムおよび酸素を主成分として含有する第１Ｈｆ含有膜と、希土類元素を主成分として含有する希土類含有膜と、ハフニウムおよび酸素を主成分として含有する第２Ｈｆ含有膜とが下から順に形成され、これらが反応することで形成されたものである。

Description

本発明は、半導体装置およびその製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置およびその製造技術に適用して有効な技術に関する。
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を形成することができる。ゲート電極としては、ポリシリコン膜を使用することが一般的である。
しかしながら、近年、ＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
また、ＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料（高誘電率材料）を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
特開２００５−１９１３４１号公報（特許文献１）には、ＡｌＯ膜とＨｆＡｌＯ膜とＡｌＯ膜とを積層し、積層構造の高誘電率絶縁膜を形成する技術が記載されている。また、特開２００５−１９１３４１号公報（特許文献１）には、ＡｌＯ膜とＬａＯ膜とＡｌＯ膜とを積層する高誘電率絶縁膜についても記載されている。特開２００５−１９１３４１号公報（特許文献１）では、高誘電率絶縁膜としてＡｌと酸素を主成分にしており、３２−２２ｎｍノード向けの高誘電体ゲート絶縁膜としてはリーク電流が多くなりすぎるため適用には課題がある。
特開２００３−８００５号公報（特許文献２）には、Ｈｉｇｈ−ｋ膜とＳｉ基板との界面にＳｉ窒化膜が存在し、Ｈｉｇｈ−ｋ膜とＴｉＮ／Ａｌメタルゲート膜との界面に窒素を含有するＣＶＤ−ＨｆＯ２膜が存在する技術が記載されている。
特開２００５−１９１３４１号公報 特開２００３−８００５号公報
本発明者の検討によれば、次のことが分かった。
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、ＭＩＳＦＥＴのしきい値電圧（しきい値）の絶対値が大きくなってしまい、ＣＭＩＳＦＥＴであれば、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化（しきい値電圧の絶対値の低下）を図ることが望まれる。
ゲート絶縁膜用の高誘電率膜（Ｈｉｇｈ−ｋ膜）として、Ｈｆを含有する高誘電率膜であるＨｆ系ゲート絶縁膜が優れているが、ｎチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜に希土類元素（特に好ましくはランタン）を導入すると、ｎチャネル型ＭＩＳＦＥＴを低しきい値化することができる。また、ｐチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜にアルミニウムを導入すると、ｐチャネル型ＭＩＳＦＥＴを低しきい値化することができる。
しかしながら、Ｈｆ系ゲート絶縁膜に希土類元素を導入する場合、この希土類元素はメタルゲート電極や半導体基板側に拡散しやすいため、種々の不具合を生じさせる可能性がある。例えば、希土類元素がメタルゲート電極中に拡散してしまうと、メタルゲート電極の実効的な仕事関数が変化してしまうため、ｎチャネル型ＭＩＳＦＥＴのしきい値が設計値（目標値）からずれてしまい、しきい値のばらつき（変動）を招き、ＭＩＳＦＥＴを有する半導体装置の性能の低下を招いてしまう。また、希土類元素は反応性が高く、また結晶化しやすいため、Ｈｆ系ゲート絶縁膜とメタルゲート電極との界面に希土類元素が高濃度に存在していると、ゲート電極の側面側からＨｆ系ゲート絶縁膜とメタルゲート電極との界面を通じて酸素、水分あるいはＯＨ基などの酸化剤が浸入しやすくなって、メタルゲート電極の酸化を招いてしまう。メタルゲート電極が酸化すると、メタルゲート電極の実効的な仕事関数が変化してしまうため、ｎチャネル型ＭＩＳＦＥＴのしきい値が設計値（目標値）からずれてしまい、しきい値のばらつき（変動）を招き、ＭＩＳＦＥＴを有する半導体装置の性能の低下を招いてしまう。一方、希土類元素が半導体基板中に拡散してしまうと、チャネルの移動度が低下するなどしてＭＩＳＦＥＴの特性が低下し、ＭＩＳＦＥＴを有する半導体装置の性能の低下を招いてしまう。このため、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置の更なる性能向上を図るためには、このような希土類元素のメタルゲート電極や半導体基板側への拡散に起因した不具合を抑制することが望まれる。
本発明の目的は、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置において、性能向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、ハフニウムと希土類元素と酸素とを主成分として含有するゲート絶縁膜およびメタルゲート電極を有するｎチャネル型ＭＩＳＦＥＴを備える半導体装置であって、前記ゲート絶縁膜の厚み方向における希土類元素の濃度分布が、前記ゲート絶縁膜の下面近傍および上面近傍では、前記ゲート絶縁膜の中央領域よりも希土類元素の濃度が低いものである。
また、代表的な実施の形態による半導体装置の製造方法は、ハフニウムと希土類元素と酸素とを主成分として含有するゲート絶縁膜およびメタルゲート電極を有するｎチャネル型ＭＩＳＦＥＴを備える半導体装置の製造方法である。そして、前記ゲート絶縁膜は、ハフニウムおよび酸素を主成分として含有する第１Ｈｆ含有膜と、希土類元素を主成分として含有する希土類含有膜と、ハフニウムおよび酸素を主成分として含有する第２Ｈｆ含有膜とを下から順に形成して、これらを反応させて形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の性能向上を図ることができる。
本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。 本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図３に続く半導体装置の製造工程中の要部断面図である。 図４に続く半導体装置の製造工程中の要部断面図である。 図５に続く半導体装置の製造工程中の要部断面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の他の製造工程の一部を示す製造プロセスフロー図である。 図６に続く半導体装置の他の製造工程中の要部断面図である。 図１８に続く半導体装置の他の製造工程中の要部断面図である。 図１９に続く半導体装置の他の製造工程中の要部断面図である。 図２０に続く半導体装置の他の製造工程中の要部断面図である。 図２１に続く半導体装置の他の製造工程中の要部断面図である。 図１の半導体装置のｎチャネル型ＭＩＳＦＥＴの説明図である。 Ｈｆ含有膜と希土類含有膜とＨｆ含有膜の反応前の厚み方向の希土類濃度分布を示すグラフである。 Ｈｆ含有膜と希土類含有膜とＨｆ含有膜の反応前の厚み方向のＨｆ濃度分布を示すグラフである。 図１の半導体装置のｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜近傍における厚み方向の希土類濃度分布およびＨｆ濃度分布を示すグラフである。 本発明の一実施の形態である半導体装置の説明図である。 第１の比較例の半導体装置の説明図である。 第２の比較例の半導体装置の説明図である。 ｎチャネル型ＭＩＳＦＥＴの狭チャネル特性を示すグラフである。 ゲート幅の説明図である。 本発明の他の実施の形態である半導体装置の要部断面図である。 本発明の他の実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。 本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。 図３４に続く半導体装置の製造工程中の要部断面図である。 図３５に続く半導体装置の製造工程中の要部断面図である。 図３６に続く半導体装置の製造工程中の要部断面図である。 図３７に続く半導体装置の製造工程中の要部断面図である。 図３８に続く半導体装置の製造工程中の要部断面図である。 図３９に続く半導体装置の製造工程中の要部断面図である。 図４０に続く半導体装置の製造工程中の要部断面図である。 図４１に続く半導体装置の製造工程中の要部断面図である。 図４２に続く半導体装置の製造工程中の要部断面図である。 図４３に続く半導体装置の製造工程中の要部断面図である。 図４４に続く半導体装置の製造工程中の要部断面図である。 図４５に続く半導体装置の製造工程中の要部断面図である。 図４６に続く半導体装置の製造工程中の要部断面図である。 図４７に続く半導体装置の製造工程中の要部断面図である。 図３２の半導体装置のｐチャネル型ＭＩＳＦＥＴの説明図である。 図３２の半導体装置のｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜近傍における厚み方向のＡｌ濃度分布およびＨｆ濃度分布を示すグラフである。 図３２の半導体装置の他の製造工程中の要部断面図である。 図５１に続く半導体装置の他の製造工程中の要部断面図である。 図５２に続く半導体装置の他の製造工程中の要部断面図である。 図５３に続く半導体装置の他の製造工程中の要部断面図である。 図５４に続く半導体装置の他の製造工程中の要部断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
図１は、本発明の一実施の形態である半導体装置、ここではｎチャネル型のＭＩＳＦＥＴを有する半導体装置の要部断面図である。
図１に示されるように、本実施の形態の半導体装置は、半導体基板１に形成されたｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）Ｑｎを有している。
すなわち、ｐ型の単結晶シリコンなどからなる半導体基板１は、素子分離領域２によって規定された活性領域を有しており、この活性領域にｐ型ウエルＰＷが形成されている。ｐ型ウエルＰＷの表面上には、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能するＨｆ含有絶縁膜（第１ゲート絶縁膜）５を介して、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）ＧＥ１が形成されている。
Ｈｆ含有絶縁膜５は、半導体基板１（ｐ型ウエルＰＷ）の表面（シリコン面）上に直接的に形成する（すなわち界面層３を省略する）こともできるが、Ｈｆ含有絶縁膜５と半導体基板１（ｐ型ウエルＰＷ）との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層（絶縁層、絶縁膜）３を設ければ、より好ましい。Ｈｆ含有絶縁膜５と半導体基板１（ｐ型ウエルＰＷ）との間に酸化シリコンまたは酸窒化シリコンからなる界面層３を設けることで、ゲート絶縁膜と半導体基板（のシリコン面）の界面をＳｉＯ２／Ｓｉ（またはＳｉＯＮ／Ｓｉ）構造にし、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができる。
Ｈｆ含有絶縁膜５は、酸化シリコンよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）である。なお、本願において、Ｈｉｇｈ−ｋ膜、高誘電率膜あるいは高誘電率ゲート絶縁膜と言うときは、酸化シリコン（ＳｉＯｘ、代表的にはＳｉＯ２）よりも誘電率（比誘電率）が高い膜を意味する。
ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（高誘電率ゲート絶縁膜）として機能するＨｆ含有絶縁膜５は、Ｈｆ（ハフニウム）とＯ（酸素）とを主成分として含有する絶縁材料からなり、更に希土類元素（特に好ましくはＬａ（ランタン））を含有していることを特徴の一つとしている。このＨｆ含有絶縁膜５は、Ｈｆ（ハフニウム）とＯ（酸素）と希土類元素とを必須の構成元素として含有するが、それ以外に更にＮ（窒素）とＳｉ（シリコン、ケイ素）の一方または両方を含有することもできる。Ｈｆ含有絶縁膜５が希土類元素を含有するのは、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化を図るためである。なお、ＭＩＳＦＥＴの低しきい値化とは、そのＭＩＳＦＥＴのしきい値（しきい値電圧）の絶対値を小さく（低く）することに対応する。
なお、本願において、希土類または希土類元素とは、ランタン（Ｌａ）からルテチウム（Ｌｕ）までのランタノイドに、スカンジウム（Ｓｃ）およびイットリウム（Ｙ）を加えたものを言うものとする。また、本願において、Ｈｆを含有するゲート絶縁膜をＨｆ系ゲート絶縁膜と称する場合もある。
従って、Ｈｆ含有絶縁膜５が含有する希土類元素をＬｎと表記すると、Ｈｆ含有絶縁膜５として、ＨｆＬｎＯ膜、ＨｆＬｎＯＮ膜、ＨｆＬｎＳｉＯＮ膜またはＨｆＬｎＳｉＯ膜を好適に用いることができる。また、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化を図るためにＨｆ含有絶縁膜５が含有する希土類元素は、Ｌａ（ランタン）が特に好ましいため、Ｈｆ含有絶縁膜５は、特に好ましくは、ＨｆＬａＯ膜、ＨｆＬａＯＮ膜、ＨｆＬａＳｉＯＮ膜またはＨｆＬａＳｉＯ膜である。
ここで、ＨｆＬｎＯ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＬｎＯＮ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＬｎＳｉＯＮ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬｎＳｉＯ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＬａＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＬａＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＬａＳｉＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬａＳｉＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。
なお、ＨｆＬａＳｉＯＮ膜と表記した場合、ＨｆＬａＳｉＯＮ膜におけるＨｆとＬａとＳｉとＯとＮの原子比は１：１：１：１：１に限定されるものではない。このことは、ＨｆＬｎＯ膜、ＨｆＬｎＯＮ膜、ＨｆＬｎＳｉＯＮ膜、ＨｆＬｎＳｉＯ膜、ＨｆＬａＯ膜、ＨｆＬａＯＮ膜、ＨｆＬａＳｉＯＮ膜、ＨｆＬａＳｉＯ膜、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜、ＨｆＡｌＳｉＯＮ膜、ＨｆＡｌＳｉＯ膜などについても同様である。
ゲート電極ＧＥ１は、Ｈｆ含有絶縁膜５上に形成されてＨｆ含有絶縁膜５に接する金属膜（メタルゲート膜、金属層）７と、この金属膜７上のシリコン膜８との積層膜（積層構造）で構成されている。ゲート電極ＧＥ１は、ゲート絶縁膜（高誘電率ゲート絶縁膜）であるＨｆ含有絶縁膜５に接する金属膜７を有しており、いわゆるメタルゲート電極（金属ゲート電極）である。
なお、本願において、金属膜（金属層）とは、金属伝導を示す導電膜（導電層）を言い、単体の金属膜（純金属膜）や合金膜だけでなく、金属伝導を示す金属化合物膜（窒化金属膜や炭化金属膜など）も含むものとする。このため、金属膜７は、金属伝導を示す導電膜であり、金属級に抵抗率が低い。金属膜７として特に好ましいのは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜である。
Ｈｆ系ゲート絶縁膜であるＨｆ含有絶縁膜５は希土類元素を含有しているが、Ｈｆ含有絶縁膜５の希土類元素の濃度（含有率）は、Ｈｆ含有絶縁膜５の膜厚方向で均一（一定）ではなく、半導体基板１側の領域（すなわち界面層３に接する領域）とゲート電極ＧＥ１側の領域（すなわち金属膜７に接する領域）とでは希土類元素の濃度（含有率）が低く、膜厚方向の中央領域（中央部）で希土類元素の濃度（含有率）が高くなっている。これについては、後でより詳細に説明する。
ｐ型ウエルＰＷには、ｎチャネル型ＭＩＳＦＥＴＱｎのＬＤＤ（Lightly doped Drain）構造のソース・ドレイン領域として、ｎ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ１とそれよりも高不純物濃度のｎ＋型半導体領域（ソース・ドレイン領域）ＳＤ１とが形成されている。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高く、かつ接合深さが深い。
ゲート電極ＧＥ１の側壁上には、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷが形成されている。ｎ−型半導体領域ＥＸ１はゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はゲート電極ＧＥ１の側壁上に設けられたサイドウォールＳＷに整合して形成されている。すなわち、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１の側壁上に形成されたサイドウォールＳＷの下に位置して、ｎチャネル型ＭＩＳＦＥＴＱｎのチャネル領域とｎ＋型半導体領域ＳＤ１との間に介在している。
ｎ＋型半導体領域ＳＤ１およびシリコン膜８の表面上には、金属シリサイド層（金属シリサイド膜）１０が形成されている。金属シリサイド層１０は、例えばＣｏ（コバルト）、Ｎｉ（ニッケル）またはＰｔ（白金）などのシリサイドによって形成されており、サリサイドプロセスで形成することができる。金属シリサイド層１０は、その形成を省略することもできるが、ｎ＋型半導体領域ＳＤ１およびシリコン膜８の表面上に金属シリサイド層１０を形成すれば、拡散抵抗やコンタクト抵抗の低減を図ることができる。シリコン膜８の表面上に金属シリサイド層１０が形成されている場合には、金属膜７と金属膜７上のシリコン膜８との積層膜からなるゲート電極ＧＥ１上に金属シリサイド層１０が形成されているとみなすことができるが、金属シリサイド層１０もゲート電極ＧＥ１に含めて、金属膜７と金属膜７上のシリコン膜８とシリコン膜８上の金属シリサイド層１０との積層膜（積層構造）でゲート電極ＧＥ１が構成されているとみなすこともできる。
更に、後述の絶縁膜（層間絶縁膜）１１、コンタクトホールＣＮＴ、プラグＰＧ、ストッパ絶縁膜１２、絶縁膜１３および配線Ｍ１（後述の図１５および図１６参照）や、更に上層の多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
次に、図１に示されるような本実施の形態の半導体装置の製造工程を図面を参照して説明する。
図２は、本実施の形態の半導体装置、ここではｎチャネル型のＭＩＳＦＥＴを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図３〜図１６は、本実施の形態の半導体装置、ここではｎチャネル型のＭＩＳＦＥＴを有する半導体装置の製造工程中の要部断面図である。
まず、図３に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備（用意）する（図２のステップＳ１）。それから、半導体基板１の主面に素子分離領域２を形成する（図２のステップＳ２）。素子分離領域２は酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。例えば、半導体基板１に形成された溝（素子分離溝）に埋め込まれた絶縁膜により、素子分離領域２を形成することができる。
次に、図４に示されるように、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエルＰＷを形成する（図２のステップＳ３）。このステップＳ３において、ｐ型ウエルＰＷは、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成される。また、ｐ型ウエルＰＷの形成前または形成後に、半導体基板１の上層部に対して、後で形成されるＭＩＳＦＥＴのしきい値調整用のイオン注入（いわゆるチャネルドープイオン注入）を必要に応じて行なうこともできる。
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面の自然酸化膜を除去することによって、半導体基板１の表面を清浄化（洗浄）する。これにより、半導体基板１（ｐ型ウエルＰＷ）の表面（シリコン面）が露出される。
次に、半導体基板１の表面（すなわちｐ型ウエルＰＷの表面）上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層（絶縁層、絶縁膜）３を形成する（図２のステップＳ４）。
このステップＳ４を省略して界面層３を形成することなく、半導体基板１（ｐ型ウエルＰＷ）の表面（シリコン面）上に直接的に後述のＨｆ含有膜４ａを形成することもできるが、ステップＳ４で界面層３を形成してから、この界面層３上に後述のＨｆ含有膜４ａを形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層３を形成する場合、界面層３の膜厚は薄く、好ましくは０．３〜１ｎｍ、例えば０．６ｎｍ程度とすることができる。ステップＳ４において、界面層３は、例えば熱酸化法などを用いて形成することができる。
次に、図５に示されるように、半導体基板１の主面上に、すなわち界面層３上に、Ｈｆ含有膜（Ｈｆ含有層、第１Ｈｆ含有膜）４ａを形成する（図２のステップＳ５）。このＨｆ含有膜４ａと後述の希土類含有膜４ｂと後述のＨｆ含有膜４ｃとは、高誘電率ゲート絶縁膜である上記Ｈｆ含有絶縁膜５形成用の膜である。
Ｈｆ含有膜４ａは、ハフニウム（Ｈｆ）と酸素（Ｏ）を含有する絶縁材料からなり、好ましくはＨｆＯ膜（酸化ハフニウム膜、代表的なのはＨｆＯ２膜）、ＨｆＯＮ膜（酸窒化ハフニウム膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）またはＨｆＳｉＯ膜（ハフニウムシリケート膜）とすることができる。このうち、ＨｆＯＮ膜をＨｆ含有膜４ａとして用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Ｈｆ含有膜４ａは、ハフニウム（Ｈｆ）と酸素（Ｏ）を主成分として含有する絶縁膜とみなすことができる。Ｈｆ含有膜４ａは、希土類元素を含有していないことが好ましい。Ｈｆ含有膜４ａの膜厚（形成膜厚）は、好ましくは０．３〜１．５ｎｍの範囲内、例えば０．８ｎｍ程度とすることができる。
次に、図６に示されるように、半導体基板１の主面上に、すなわちＨｆ含有膜４ａ上に、希土類含有膜（希土類含有層）４ｂを形成する（図２のステップＳ６）。希土類含有膜４ｂは、希土類元素を主成分として含有し、特に好ましくはＬａ（ランタン）を含有している。安定性の観点から、希土類含有膜４ｂは、好ましくは酸化希土類膜（希土類酸化物層）であり、特に好ましくは酸化ランタン膜（酸化ランタンとして代表的なのはＬａ２Ｏ３）である。希土類含有膜４ｂは、Ｈｆ（ハフニウム）を含有していない。希土類含有膜４ｂは、スパッタリング法またはＡＬＤ（Atomic Layer Deposition：原子層堆積）法などによって形成することができ、その膜厚（形成膜厚）は、好ましくは０．２〜１ｎｍの範囲内、例えば０．４ｎｍ程度とすることができる。
次に、図７に示されるように、半導体基板１の主面上に、すなわち希土類含有膜４ｂ上に、Ｈｆ含有膜（Ｈｆ含有層、第２Ｈｆ含有膜）４ｃを形成する（図２のステップＳ７）。Ｈｆ含有膜４ｃは、ハフニウム（Ｈｆ）と酸素（Ｏ）を含有する絶縁材料からなり、好ましくはＨｆＯ膜（酸化ハフニウム膜、代表的なのはＨｆＯ２膜）、ＨｆＯＮ膜（酸窒化ハフニウム膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）またはＨｆＳｉＯ膜（ハフニウムシリケート膜）とすることができる。このうち、ＨｆＯＮ膜をＨｆ含有膜４ａとして用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Ｈｆ含有膜４ｃは、ハフニウム（Ｈｆ）と酸素（Ｏ）を主成分として含有する絶縁膜とみなすことができる。Ｈｆ含有膜４ｃは、希土類元素を含有していないことが好ましい。Ｈｆ含有膜４ｃの膜厚（形成膜厚）は、好ましくは０．５〜２ｎｍの範囲内、例えば１．２ｎｍ程度とすることができるが、Ｈｆ含有膜４ａの膜厚（形成膜厚）よりも厚いことが好ましい。
ステップＳ５のＨｆ含有膜４ａ形成工程とステップＳ７のＨｆ含有膜４ｃ形成工程は、例えば次のようにして形成することができる。
ＨｆＳｉＯＮ膜の場合には、ＡＬＤ法またはＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法を用いてまずＨｆＳｉＯ膜を堆積してから、このＨｆＳｉＯ膜をプラズマ窒化処理のような窒化処理によって窒化する（すなわちＨｆＳｉＯ膜を窒化してＨｆＳｉＯＮ膜にする）ことによって、ＨｆＳｉＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
ＨｆＯＮ膜の場合には、ＡＬＤ法またはＣＶＤ法を用いてまずＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積してから、このＨｆＯ膜をプラズマ窒化処理のような窒化処理によって窒化する（すなわちＨｆＯ膜をＨｆＯＮ膜にする）ことによって、ＨｆＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
ＨｆＯ膜（代表的にはＨｆＯ２膜）の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積すればよく、窒化処理を行う必要はない。
ＨｆＳｉＯ膜の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＳｉＯ膜を堆積すればよく、窒化処理を行う必要はない。
ステップＳ７でＨｆ含有膜４ｃを形成した後、図８に示されるように、半導体基板１の主面上に、すなわちＨｆ含有膜４ｃ上に、メタルゲート（金属ゲート電極）用の金属膜（金属層、メタルゲート膜）７を形成する（図２のステップＳ８）。金属膜７は、好ましくは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜である。金属膜７は、例えばスパッタリング法などにより形成することができる。金属膜７の膜厚（形成膜厚）は、例えば３〜１５ｎｍ程度とすることができる。
次に、図９に示されるように、半導体基板１の主面上に、すなわち金属膜７上に、シリコン膜８を形成する（図２のステップＳ９）。シリコン膜８は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理（例えば後述のステップＳ１４の活性化アニール処理）で多結晶シリコン膜となる。シリコン膜８の膜厚は、例えば１００ｎｍ程度とすることができる。
ステップＳ８で形成する金属膜７の厚みを厚くすることでステップＳ９のシリコン膜８の形成工程を省略する（すなわちゲート電極ＧＥ１をシリコン膜８無しの金属膜７で形成する）ことも可能であるが、ステップＳ９で金属膜７上にシリコン膜８を形成する（すなわちゲート電極ＧＥ１を金属膜７とその上のシリコン膜８との積層膜で形成する）方が、より好ましい。その理由は、金属膜７の厚みが厚すぎると、金属膜７が剥離しやすくなる問題や、あるいは金属膜７をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜７とシリコン膜８との積層膜でゲート電極を形成することで、金属膜７のみでゲート電極を形成する場合に比べて金属膜７の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜７上にシリコン膜８を形成した場合、これまでのポリシリコンゲート電極（ポリシリコンからなるゲート電極）の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
ここまでの工程により、半導体基板１（ｐ型ウエルＰＷ）上に、界面層３、Ｈｆ含有膜４ａ、希土類含有膜４ｂ、Ｈｆ含有膜４ｃ、金属膜７およびシリコン膜８が下から順に積層された状態となっている。
次に、図９に示されるように、フォトリソグラフィ法を用いてシリコン膜８上にフォトレジストパターンＰＲ１を形成する。それから、このフォトレジストパターンＰＲ１をエッチングマスクとして用いて、シリコン膜８および金属膜７の積層膜をエッチング（好ましくはドライエッチング）してパターニングすることにより、図１０に示されるように、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１を形成する（図２のステップＳ１０）。その後、フォトレジストパターンＰＲ１を除去する。図１０にはフォトレジストパターンＰＲ１を除去した状態が示されている。
ゲート電極ＧＥ１は、Ｈｆ含有膜４ｃ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｐ型ウエルＰＷの表面上に、界面層３、Ｈｆ含有膜４ａ、希土類含有膜４ｂおよびＨｆ含有膜４ｃの積層膜を介して形成される。
ステップＳ１０でシリコン膜８および金属膜７をパターニングするドライエッチング工程の後に、ゲート電極ＧＥ１で覆われない部分のＨｆ含有膜４ｃ、希土類含有膜４ｂおよびＨｆ含有膜４ａを除去するためのウェットエッチング行うことが、より好ましい。ゲート電極ＧＥ１の下部に位置するＨｆ含有膜４ｃ、希土類含有膜４ｂおよびＨｆ含有膜４ａは、ステップＳ１０のドライエッチングおよびその後のウェットエッチングで除去されずに残存する。一方、ゲート電極ＧＥ１で覆われない部分のＨｆ含有膜４ｃ、希土類含有膜４ｂおよびＨｆ含有膜４ａは、ステップＳ１０でシリコン膜８および金属膜７をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
次に、図１１に示されるように、ｐ型ウエルＰＷにｎ−型半導体領域ＥＸ１を形成する（図２のステップＳ１１）。ｎ−型半導体領域ＥＸ１は、ｐ型ウエルＰＷのゲート電極ＧＥ１の両側の領域に、ゲート電極ＧＥ１をマスクとしてリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物をイオン注入することにより形成することができる。また、ｎ−型半導体領域ＥＸ１形成前または後に、ハロー領域形成用のイオン注入を行うこともできる。ハロー領域（図示せず）を形成する場合、ｎ−型半導体領域ＥＸ１を包み込むようにハロー領域（ｐ型のハロー領域）が形成される。
次に、図１２に示されるように、ゲート電極ＧＥ１の側壁上に、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷを形成する（図２のステップＳ１２）。例えば、半導体基板１上にゲート電極ＧＥ１を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング（エッチバック）することによって、ゲート電極ＧＥ１の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールＳＷを形成することができる。なお、図面の簡略化のために、図１２では、サイドウォールＳＷを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
次に、ｐ型ウエルＰＷにｎ＋型半導体領域ＳＤ１をイオン注入により形成する（図２のステップＳ１３）。ｎ＋型半導体領域ＳＤ１は、ｐ型ウエルＰＷのゲート電極ＧＥ１およびサイドウォールＳＷの両側の領域に、ゲート電極ＧＥ１およびその側壁上のサイドウォールＳＷをマスクとしてリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、形成することができる。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深い。ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はサイドウォールＳＷに整合して形成される。ゲート電極ＧＥ１を構成するシリコン膜８は、ｎ−型半導体領域ＥＸ１形成用のイオン注入工程やｎ＋型半導体領域ＳＤ１形成用のイオン注入工程でｎ型の不純物が導入されて、ｎ型のシリコン膜となり得る。
なお、ｎ＋型半導体領域ＳＤ１はｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域として機能するので、ステップＳ１３のｎ＋型半導体領域ＳＤ１形成工程は、ｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域形成用のイオン注入を行なう工程とみなすことができる。
ステップＳ１３でｎ＋型半導体領域ＳＤ１形成用のイオン注入を行った後、導入した不純物の活性化のための熱処理（アニール処理、活性化アニール）を行う（図２のステップＳ１４）。ステップＳ１１，Ｓ１３のイオン注入でｎ−型半導体領域ＥＸ１、ｎ＋型半導体領域ＳＤ１およびシリコン膜８などに導入された不純物を、ステップＳ１４の熱処理により活性化することができる。ステップＳ１４の熱処理は、例えば、９００℃〜１１００℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
ステップＳ１４の熱処理は、高温の熱処理であるため、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）する。すなわち、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）して、図１３に示されるように、Ｈｆ含有絶縁膜５が形成される。
Ｈｆ含有膜４ａおよびＨｆ含有膜４ｃは、ハフニウム（Ｈｆ）と酸素（Ｏ）とを主成分として含有し、希土類含有膜４ｂは、希土類元素を主成分として含有し、好ましくは希土類酸化物からなる。このため、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応して形成されたＨｆ含有絶縁膜５は、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素とを主成分として含有する絶縁膜である。Ｈｆ含有絶縁膜５が含有する希土類元素は、希土類含有膜４ｂが含有していた希土類元素と同じである。
また、Ｈｆ含有膜４ａとＨｆ含有膜４ｃの一方または両方が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更に窒素（Ｎ）も含有していた場合には、Ｈｆ含有絶縁膜５は、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素だけでなく更に窒素（Ｎ）も含有したものとなる。また、Ｈｆ含有膜４ａとＨｆ含有膜４ｃの一方または両方が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更にＳｉ（シリコン、ケイ素）も含有していた場合には、Ｈｆ含有絶縁膜５は、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素だけでなく更にＳｉ（シリコン、ケイ素）も含有したものとなる。
また、希土類含有膜４ｂは、上述のように好ましくは酸化希土類膜（特に好ましくは酸化ランタンシ膜）である。この場合、希土類含有膜４ｂは、希土類元素以外に酸素（Ｏ）も含有しているが、Ｈｆ含有膜４ａ，４ｃも酸素（Ｏ）を含有しているため、希土類含有膜４ｂが酸素（Ｏ）を含有しているかどうかにかかわらず、Ｈｆ含有絶縁膜５は、酸素（Ｏ）を含有したものとなる。すなわち、希土類含有膜４ｂは、希土類元素に加えて更に酸素も含有することが好ましいが、希土類含有膜４ｂが酸素（Ｏ）を含有する場合と酸素（Ｏ）を含有しない場合のいずれであっても、Ｈｆ含有絶縁膜５は、酸素（Ｏ）を含有したものとなる。
このため、希土類含有膜４ｂが酸化希土類膜で、希土類含有膜４ｂが含有する希土類元素をＬｎと表記すると、Ｈｆ含有膜４ａ，４ｃの種類によって、Ｈｆ含有絶縁膜５は以下のような組成の膜となる。すなわち、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＯ膜の場合は、Ｈｆ含有絶縁膜５はＨｆＬｎＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＯ膜）となる。また、Ｈｆ含有膜４ａ，４ｃの一方がＨｆＯ膜で他方がＨｆＯＮ膜の場合と、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜５はＨｆＬｎＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＯＮ膜）となる。また、Ｈｆ含有膜４ａ，４ｃの一方がＨｆＯ膜で他方がＨｆＳｉＯ膜の場合と、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＳｉＯ膜の場合は、Ｈｆ含有絶縁膜５はＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）となる。また、Ｈｆ含有膜４ａ，４ｃの一方がＨｆＯＮ膜で他方ＨｆＳｉＯ膜の場合は、Ｈｆ含有絶縁膜５はＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）となる。また、Ｈｆ含有膜４ａ，４ｃの少なくとも一方がＨｆＳｉＯＮ膜の場合は、Ｈｆ含有膜４ａ，４ｃの他方がＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜のいずれであっても、Ｈｆ含有絶縁膜５はＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）となる。
但し、本実施の形態では、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが下から順に形成されてこれらが反応してＨｆ含有絶縁膜５が形成され、Ｈｆ含有膜４ａ，４ｃはＨｆ（ハフニウム）を含有するが希土類元素を含有しておらず、希土類含有膜４ｂは希土類元素を含有するがＨｆ（ハフニウム）を含有していない。このため、形成されたＨｆ含有絶縁膜５は、膜厚方向の組成が均一ではなく、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃの反応前の組成分布をある程度維持したものとなる。これについては、後でより詳細に説明する。
このようにして、図１３に示されるような構造が得られ、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成される。
ゲート電極ＧＥ１がｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）として機能し、ゲート電極ＧＥ１の下のＨｆ含有絶縁膜５（およびその下の界面層３）が、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能する。そして、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域ＳＤ１およびｎ−型半導体領域ＥＸ１により形成される。
次に、図１４に示されるように、ｎ＋型半導体領域ＳＤ１およびシリコン膜８の表面に金属シリサイド層１０を、サリサイド（Salicide：Self Aligned Silicide）技術を用いて選択的に形成する。具体的には、ｎ＋型半導体領域ＳＤ１の表面などを清浄化した後、ｎ＋型半導体領域ＳＤ１およびシリコン膜８上を含む半導体基板１の主面上に、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはＰｔ（白金）などからなる金属膜を形成する。それから、熱処理によってこの金属膜をｎ＋型半導体領域ＳＤ１およびシリコン膜８の上層部分と反応させて金属シリサイド層１０を形成してから、この金属膜の未反応部分をウェットエッチングなどで除去すればよい。金属シリサイド層１０は、拡散抵抗やコンタクト抵抗の低減効果を有しているため、形成した方がより好ましいが、不要であれば、その形成を省略することもできる。
次に、図１５に示されるように、半導体基板１の主面上に、ゲート電極ＧＥ１およびサイドウォールＳＷを覆うように、絶縁膜（層間絶縁膜）１１を形成する。絶縁膜１１は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜１１の形成後、絶縁膜１１の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
次に、絶縁膜１１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜１１をドライエッチングすることにより、絶縁膜１１にコンタクトホール（貫通孔、孔）ＣＮＴを形成する。コンタクトホールＣＮＴは、ｎ＋型半導体領域ＳＤ１やゲート電極ＧＥ１の上部などに形成される。
次に、コンタクトホールＣＮＴ内に、タングステン（Ｗ）などからなる導電性のプラグ（接続用導体部）ＰＧを形成する。プラグＰＧを形成するには、例えば、コンタクトホールＣＮＴの内部（底部および側壁上）を含む絶縁膜１１上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールＣＮＴを埋めるように形成し、絶縁膜１１上の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。なお、図面の簡略化のために、図１５では、プラグＰＧを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示してある。
次に、図１６に示されるように、プラグＰＧが埋め込まれた絶縁膜１１上に、ストッパ絶縁膜（エッチングストッパ用絶縁膜）１２および配線形成用の絶縁膜（層間絶縁膜）１３を順次形成する。ストッパ絶縁膜１２は、絶縁膜１３への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１３に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜１２を窒化シリコン膜とし、絶縁膜１３を酸化シリコン膜とすることができる。
次に、シングルダマシン法により第１層目の配線Ｍ１を形成する。まず、フォトレジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜１３およびストッパ絶縁膜１２の所定の領域に配線溝１４を形成した後、半導体基板１の主面上（すなわち配線溝１４の底部および側壁上を含む絶縁膜１３上）にバリア導体膜（例えば窒化チタン膜、タンタル膜または窒化タンタル膜など）を形成する。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝１４の内部を埋め込む。それから、配線溝１４内以外の領域の銅めっき膜、シード層およびバリアメタル膜をＣＭＰ法により除去して、銅を主導電材料とする第１層目の配線Ｍ１を形成する。なお、図面の簡略化のために、図１６では、配線Ｍ１を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレイン用のｎ＋型半導体領域ＳＤ１などと電気的に接続されている。その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
以上のようにして、本実施の形態の半導体装置を製造することができる。
本実施の形態では、Ｈｆ含有絶縁膜５形成用の膜として、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとを用い、これらＨｆ含有膜４ａ、希土類含有膜４ｂおよびＨｆ含有膜４ｃを下から順に形成することを、主要な特徴の一つとしている。これらＨｆ含有膜４ａ、希土類含有膜４ｂおよびＨｆ含有膜４ｃが反応することで、ｎチャネル型ＭＩＳＦＥＴＱｎの高誘電率ゲート絶縁膜としてのＨｆ含有絶縁膜５が形成される。製造工程中に、ステップＳ１４の活性化アニール（熱処理）以外の高温熱処理が実施されない場合には、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとの反応は、ステップＳ１４の活性化アニール（熱処理）で進行するが、ステップＳ１４の活性化アニール（熱処理）前に熱処理が実施される場合は、Ｈｆ含有膜４ａ、希土類含有膜４ｂおよびＨｆ含有膜４ｃのうちの３層または２層がステップＳ１４（活性化アニール工程）よりも前の熱処理である程度反応し、ステップＳ１４の活性化アニール工程で更に反応（原子の拡散）が進んで最終形態のＨｆ含有絶縁膜５に近いＨｆ含有絶縁膜５が形成される。
以下に、本実施の形態の半導体装置の他の製造工程として、上記ステップＳ６で希土類含有膜４ｂを形成した後、上記ステップＳ７のＨｆ含有膜４ｃ形成工程を行う前に、熱処理を行って、希土類含有膜４ｂとＨｆ含有膜４ａとを反応（混合、ミキシング、相互拡散）させる場合を、図１７〜図２２を参照して説明する。図１７は、本実施の形態の半導体装置の他の製造工程の一部を示す製造プロセスフロー図であり、上記図２に対応するものである。図１８〜図２２は、本実施の形態の半導体装置の他の製造工程中の要部断面図である。
上記ステップＳ６の希土類含有膜４ｂ形成工程までを行って、上記図６の構造を得た後、上記ステップＳ７のＨｆ含有膜４ｃ形成工程を行う前に、半導体基板１に対して熱処理を行って、希土類含有膜４ｂとＨｆ含有膜４ａとを反応（混合、ミキシング、相互拡散）させる（図１７のステップＳ２１）。このステップＳ２１の熱処理は、例えば、熱処理温度を６００〜１０００℃の範囲内とし、不活性ガス雰囲気中（窒素ガス雰囲気中でもよい）で行うことができる。ステップＳ２１の熱処理を行うことで、Ｈｆ系ゲート絶縁膜（Ｈｆ含有絶縁膜５に対応）が希土類元素を含有したことによるＭＩＳＦＥＴの低しきい値化の効果を増進することができる。
このステップＳ２１の熱処理により、Ｈｆ含有膜４ａと希土類含有膜４ｂとが反応（混合、ミキシング、相互拡散）して、図１８に示されるように、Ｈｆ含有膜４ａと希土類含有膜４ｂとの反応層（混合層、ミキシング層）であるＨｆ含有膜（反応層）４ｄが形成される。Ｈｆ含有膜４ａは、ハフニウム（Ｈｆ）と酸素（Ｏ）とを主成分として含有し、希土類含有膜４ｂは、希土類元素を主成分として含有しているため、Ｈｆ含有膜４ａと希土類含有膜４ｂとが反応して形成されたＨｆ含有膜４ｄは、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素とを主成分として含有する絶縁膜である。Ｈｆ含有膜４ｄが含有する希土類元素は、希土類含有膜４ｂが含有していた希土類元素と同じである。
また、Ｈｆ含有膜４ａが、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更に窒素（Ｎ）も含有していた場合には、Ｈｆ含有膜４ｄは、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素だけでなく更に窒素（Ｎ）も含有したものとなる。また、Ｈｆ含有膜４ａが、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更にＳｉ（シリコン、ケイ素）も含有していた場合には、Ｈｆ含有膜４ｄは、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素だけでなく更にＳｉ（シリコン、ケイ素）も含有したものとなる。
また、希土類含有膜４ｂは、上述のように好ましくは酸化希土類膜（特に好ましくは酸化ランタンシ膜）である。この場合、希土類含有膜４ｂは、希土類元素以外に酸素（Ｏ）も含有しているが、Ｈｆ含有膜４ａも酸素（Ｏ）を含有しているため、希土類含有膜４ｂが酸素（Ｏ）を含有しているかどうかにかかわらず、Ｈｆ含有膜４ｄは、酸素（Ｏ）を含有したものとなる。すなわち、希土類含有膜４ｂは、希土類元素に加えて更に酸素も含有することが好ましいが、希土類含有膜４ｂが酸素（Ｏ）を含有する場合と酸素（Ｏ）を含有しない場合のいずれであっても、Ｈｆ含有膜４ｄは、酸素（Ｏ）を含有したものとなる。
このため、希土類含有膜４ｂが酸化希土類膜で、希土類含有膜４ｂが含有する希土類元素をＬｎと表記すると、Ｈｆ含有膜４ａの種類によって、Ｈｆ含有膜４ｄは以下のような組成の膜となる。すなわち、Ｈｆ含有膜４ａがＨｆＯ膜の場合は、Ｈｆ含有膜４ｄはＨｆＬｎＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＯ膜）となる。また、Ｈｆ含有膜４ａがＨｆＯＮ膜の場合は、Ｈｆ含有膜４ｄはＨｆＬｎＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＯＮ膜）となる。また、Ｈｆ含有膜４ａがＨｆＳｉＯ膜の場合は、Ｈｆ含有膜４ｄはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）となる。また、Ｈｆ含有膜４ａがＨｆＳｉＯＮ膜の場合は、Ｈｆ含有膜４ｄはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）となる。
但し、Ｈｆ含有膜４ａと希土類含有膜４ｂとが下から順に形成されてこれらが反応してＨｆ含有膜４ｄが形成され、Ｈｆ含有膜４ａはＨｆ（ハフニウム）を含有するが希土類元素を含有しておらず、希土類含有膜４ｂは希土類元素を含有するがＨｆ（ハフニウム）を含有していない。このため、形成されたＨｆ含有膜４ｄは、膜厚方向の組成が均一ではなく、Ｈｆ含有膜４ａと希土類含有膜４ｂの反応前の組成分布をある程度維持したものとなる。これについては、後でより詳細に説明する。
以降の工程は、上記ステップＳ７のＨｆ含有膜４ｃ形成工程およびそれ以降の工程（図７〜図１６の工程）と基本的に同じである。
すなわち、ステップＳ２１の熱処理を行った後、ステップ７でＨｆ含有膜４ｃを形成するが、ステップＳ２１の熱処理工程が行われない場合には、上記図７のように希土類含有膜４ｂ上にＨｆ含有膜４ｃが形成されたのに対して、ステップＳ２１の熱処理工程が行われた場合には、図１８に示されるように、希土類含有膜４ｄ上にＨｆ含有膜４ｃが形成される。それから、図１９に示されるように、ステップＳ８でＨｆ含有膜４ｃ上に金属膜７を形成し、ステップＳ９で金属膜７上にシリコン膜８を形成するが、これはステップＳ２１の熱処理の有無にかかわらず同じである。
次に、図１９に示されるように、シリコン膜８上にフォトレジストパターンＰＲ１を形成してから、このフォトレジストパターンＰＲ１をエッチングマスクとしてステップＳ１０でシリコン膜８および金属膜７の積層膜をパターニングすることで、図２０に示されるように、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１を形成し、その後フォトレジストパターンＰＲ１を除去する。その後、ステップＳ１１でｎ−型半導体領域ＥＸ１を形成し、ステップＳ１２でサイドウォールＳＷを形成し、ステップＳ１３でｎ＋型半導体領域ＳＤ１を形成して図２１の構造が得られる。そして、ステップＳ１４の熱処理を行うことで、ステップＳ１１，Ｓ１３のイオン注入でｎ−型半導体領域ＥＸ１、ｎ＋型半導体領域ＳＤ１およびシリコン膜８などに導入された不純物が活性化されるが、この際、Ｈｆ含有膜４ｄとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）する。すなわち、Ｈｆ含有膜４ｄとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）して、図２２に示されるように、Ｈｆ含有絶縁膜５が形成される。図２２は、上記図１３に対応する。以降の工程は、上記図１４〜図１６を参照して説明したのと同じであるので、ここではその説明は省略する。
ステップＳ２１の熱処理工程が行われない場合には、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応して、上記図１３に示されるようなＨｆ含有絶縁膜５が形成される。一方、ステップＳ２１の熱処理工程が行われた場合には、ステップＳ２１の熱処理でＨｆ含有膜４ａと希土類含有膜４ｂとが反応して両者の反応層であるＨｆ含有膜４ｄが形成されているので、ステップＳ１４の熱処理では、このＨｆ含有膜４ｄとＨｆ含有膜４ｃとが反応して、上記図１３に示されるようなＨｆ含有絶縁膜５が形成される。Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃの種類（ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜、ＨｆＳｉＯＮ膜のいずれなのか）と、形成されるＨｆ含有絶縁膜５の種類（ＨｆＬｎＯ膜、ＨｆＬｎＯＮ膜、ＨｆＬｎＳｉＯ膜、ＨｆＬｎＳｉＯＮ膜のいずれになるのか）との相関については、ステップＳ２１の熱処理の有無にかかわらず同じであり、既に上述したので、ここではその説明は省略する。
Ｈｆ含有膜４ａとその上に形成された希土類含有膜４ｂとが反応してＨｆ含有膜４ｄが形成されているため、形成されたＨｆ含有膜４ｄは、膜厚方向の組成が均一ではなく、Ｈｆ含有膜４ａと希土類含有膜４ｂとの反応前の組成分布をある程度維持したものとなる。そして、このＨｆ含有膜４ｄとその上に形成されたＨｆ含有膜４ｄとが反応してＨｆ含有絶縁膜５が形成されているため、形成されたＨｆ含有絶縁膜５は、膜厚方向の組成が均一ではなく、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃの反応前の組成分布をある程度維持したものとなる。これについては、後でより詳細に説明する。
次に、本実施の形態の特徴について、より詳細に説明する。
本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極ＧＥ１は、ゲート絶縁膜（ここでは界面層３およびＨｆ含有絶縁膜５）上に位置する金属膜７を有しており、いわゆるメタルゲート電極（金属ゲート電極）である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、ＭＩＳＦＥＴ素子の小型化（ゲート絶縁膜の薄膜化）も可能になる。
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜５を用いている。すなわち、酸化シリコンより誘電率（比誘電率）の高い材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）であるＨｆ含有絶縁膜５を、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜に用いている。このため、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Ｈｆ含有絶縁膜５の物理的膜厚を増加させることができるため、リーク電流を低減することができる。
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系の高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜５に希土類元素（特に好ましくはランタン）を導入しているので、ｎチャネル型ＭＩＳＦＥＴＱｎを低しきい値化することができる。
本実施の形態では、Ｈｆ含有絶縁膜５は、ハフニウムおよび酸素を主成分として含有するＨｆ含有膜４ａと、希土類元素を主成分として含有する希土類含有膜４ｂと、ハフニウムおよび酸素を主成分として含有するＨｆ含有膜４ｃとが下から順に形成され、これらが反応して形成されたものである。このため、必然的に、Ｈｆ含有絶縁膜５の厚み方向における希土類元素とＨｆの濃度分布は、後述の図２６のようになる。このことについて、以下に説明する。
図２３は、本実施の形態の半導体装置の説明図であり、ゲート絶縁膜近傍領域の部分拡大断面図が示されている。なお、図２３は、ステップＳ２１の熱処理を行っていない場合（図２のプロセスフローの場合）に対応する。Ｈｆ含有絶縁膜５は、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）して形成されるが、図２３の（ａ）には、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応する前の状態が示され、図２３の（ｂ）には、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応してＨｆ含有絶縁膜５となった状態（上記図１３以降の状態）が示されている。製造された半導体装置は、図２３の（ｂ）の状態に対応する。
図２４は、図２３の（ａ）の状態における厚み方向の希土類濃度分布を示すグラフであり、図２５は、図２３の（ａ）の状態における厚み方向のＨｆ濃度分布を示すグラフである。図２６は、図２３の（ａ）の状態における厚み方向の希土類濃度分布およびＨｆ濃度分布を示すグラフである。すなわち、図２３の（ａ）の線１６に沿った位置での希土類元素の濃度分布が図２４に対応し、図２３の（ａ）の線１６に沿った位置でのＨｆの濃度分布が図２５に対応し、図２３の（ｂ）の線１６に沿った位置での希土類元素の濃度分布とＨｆの濃度分布とが図２６に対応する。ここで、図２３の（ａ）における線１６の位置と図２３の（ｂ）における線１６の位置とは同じである。このため、図２４および図２５のグラフの横軸は、図２３の（ａ）における線１６に沿った位置に対応し、図２６のグラフの横軸は、図２３の（ｂ）における線１６に沿った位置に対応し、図２４のグラフの縦軸は、希土類濃度（希土類元素の濃度）に対応し、図２５のグラフの縦軸は、Ｈｆ濃度に対応し、図２６のグラフの縦軸は、希土類濃度およびＨｆ濃度に対応する。図２６では、希土類元素の濃度分布を実線で示し、Ｈｆの濃度分布を点線で示してある。なお、図２４〜図２６のグラフの縦軸の希土類濃度およびＨｆ濃度は、任意単位（arbitrary unit）で示されている。また、本願において、厚み方向または膜厚方向とは、半導体基板１の主面に垂直な方向に対応する。図２３の（ａ）および（ｂ）における線１６の方向は、厚み方向（すなわち半導体基板１の主面に垂直な方向）である。
本実施の形態では、図２３からも分かるように、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが下から順に形成されて、これらが反応することで、高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜５が形成されている。図２４からも分かるように、希土類含有膜４ｂは希土類元素を含有するが、Ｈｆ含有膜４ａ，４ｃは希土類元素を含有しておらず、また、図２５からも分かるように、Ｈｆ含有膜４ａ，４ｃはＨｆ（ハフニウム）を含有するが、希土類含有膜４ｂはＨｆ（ハフニウム）を含有していない。希土類含有膜４ｂにおける厚み方向の希土類濃度はほぼ一定であり、Ｈｆ含有膜４ａにおける厚み方向のＨｆ濃度はほぼ一定であり、Ｈｆ含有膜４ｃにおける厚み方向のＨｆ濃度はほぼ一定である。
Ｈｆ含有絶縁膜５が形成される際に、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが完全に混合されれば、Ｈｆ含有絶縁膜５における各元素の厚み方向の濃度分布は均一になるはずであるが、実際には、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとを完全に混合することは困難である。このため、実際に形成されたＨｆ含有絶縁膜５における各元素の厚み方向の濃度分布は均一とはならず、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃの反応前の組成分布をある程度維持した不均一な分布となる。
まず、Ｈｆ含有絶縁膜５の厚み方向の希土類濃度分布（希土類元素の濃度分布）について説明する。図２４からも分かるように、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとのうち、中間層である希土類含有膜４ｂだけが希土類元素を含有している。このため、図２６に示されるように、Ｈｆ含有絶縁膜５の厚み方向の希土類濃度分布は、均一（一定）とはならずに、Ｈｆ含有絶縁膜５の厚み方向の中央領域にピーク（最大値）Ｐ１を有したものとなる。すなわち、Ｈｆ含有絶縁膜（第１ゲート絶縁膜）５の厚み方向における希土類元素の濃度分布は、Ｈｆ含有絶縁膜５の下面近傍および上面近傍では、Ｈｆ含有絶縁膜５の中央領域よりも希土類元素の濃度が低くなっている。図２４と図２６とを比較すると分かるように、Ｈｆ含有絶縁膜５において、このピークＰ１は、Ｈｆ含有絶縁膜５となる前は希土類含有膜４ｂであった領域（すなわち元は希土類含有膜４ｂであった領域）内に形成される。その理由は次のようなものである。
すなわち、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃが反応してＨｆ含有絶縁膜５が形成される際に、希土類含有膜４ｂからＨｆ含有膜４ａ側とＨｆ含有膜４ｃ側とに希土類元素が拡散する。しかしながら、活性化アニール（ステップＳ１４の熱処理）程度の熱処理では、希土類元素がＨｆ含有絶縁膜５の厚み方向に均一に分布するまでには至らず、活性化アニール（ステップＳ１４の熱処理）以後には、活性化アニール（ステップＳ１４の熱処理）の温度以上の温度での熱処理は半導体基板１に対して施されない。このため、Ｈｆ含有絶縁膜５において、元は希土類含有膜４ｂであった領域（Ｈｆ含有絶縁膜５の厚み方向の中間層部分）に比べて、元はＨｆ含有膜４ａ，４ｃであった領域（Ｈｆ含有絶縁膜５の下層部分と上層部分）では、希土類濃度が低くなる。従って、Ｈｆ含有絶縁膜５において、元は希土類含有膜４ｂであった領域（Ｈｆ含有絶縁膜５の中間層部分）内に上記ピークＰ１が形成され、より特定的には、元は希土類含有膜４ｂであった領域（Ｈｆ含有絶縁膜５の中間層部分）の厚み方向の中央部付近に上記ピークＰ１が形成される。そして、このピークＰ１よりも半導体基板１側とゲート電極ＧＥ１（金属膜７）側では、希土類濃度が徐々に減少した状態となる。すなわち、Ｈｆ含有絶縁膜５の厚み方向の希土類濃度分布は、１つの山状の分布となり、Ｈｆ含有絶縁膜５の厚み方向の中央領域にピークＰ１を有して希土類濃度最大となり、ピークＰ１位置（厚み方向の中央領域）から半導体基板１側に向かって希土類濃度が単調減少し、ピークＰ１の位置（厚み方向の中央領域）から金属膜７側に向かって希土類濃度が単調減少する。
このため、Ｈｆ含有絶縁膜５の厚み方向における希土類元素の濃度分布は、Ｈｆ含有絶縁膜５の厚み方向の中央領域にピークＰ１を有し、Ｈｆ含有絶縁膜５の下面（すなわちＨｆ含有絶縁膜５と界面層３の界面）およびその近傍とＨｆ含有絶縁膜５の上面（すなわちＨｆ含有絶縁膜５と金属膜７の界面）およびその近傍では、Ｈｆ含有絶縁膜５の厚み方向の中央領域（上記ピークＰ１）よりも希土類元素の濃度が低くなっている。
なお、極めて薄い膜の膜厚方向の濃度分布を分析によって厳密に測定することは困難であり、図２４〜図２６および後述の図５０の各グラフに示される濃度分布は、分析によって測定した実測値ではないが、原理的に考えて必然的に形成される濃度分布を模式的に示したものである。
次に、Ｈｆ含有絶縁膜５の厚み方向のＨｆ濃度分布について説明する。図２５からも分かるように、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとのうち、Ｈｆ含有膜４ａと希土類含有膜４ｂはＨｆを含有しているが、中間層である希土類含有膜４ｂはＨｆを含有していない。このため、図２６に示されるように、Ｈｆ含有絶縁膜５の厚み方向のＨｆ濃度分布は、均一（一定）とはならずに、Ｈｆ含有絶縁膜５の厚み方向にダブルピーク（ピークＰ２およびピークＰ３）を有したものとなる。なお、濃度分布がダブルピークを有するとは、その濃度分布が２箇所に極大値であるピーク（ここではピークＰ２とピークＰ３）を有し、この２箇所のピーク以外にはピーク（極大値）を有さないことに対応する。図２５と図２６とを比較すると分かるように、Ｈｆ含有絶縁膜５において、このダブルピークの一方のピークＰ２は、Ｈｆ含有絶縁膜５において、元はＨｆ含有膜４ａであった領域（Ｈｆ含有絶縁膜５の下層部分）内に形成され、このダブルピークの他方のピークＰ３は、Ｈｆ含有絶縁膜５において、元はＨｆ含有膜４ｃであった領域（Ｈｆ含有絶縁膜５の上層部分）内に形成される。その理由は次のようなものである。
すなわち、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが反応してＨｆ含有絶縁膜５が形成される際に、Ｈｆ含有膜４ａから希土類含有膜４ｂ側とＨｆ含有膜４ｃから希土類含有膜４ｂ側とにＨｆ（ハフニウム）が拡散する。しかしながら、活性化アニール（ステップＳ１４の熱処理）程度の熱処理では、ＨｆがＨｆ含有絶縁膜５の厚み方向に均一に分布するまでには至らず、活性化アニール（ステップＳ１４の熱処理）以後には、活性化アニール（ステップＳ１４の熱処理）の温度以上の温度での熱処理は半導体基板１に対して施されない。このため、Ｈｆ含有絶縁膜５において、元はＨｆ含有膜４ａ，４ｃであった領域（Ｈｆ含有絶縁膜５の下層部分と上層部分）に比べて、元は希土類含有膜４ｂであった領域（Ｈｆ含有絶縁膜５の厚み方向の中間層部分）では、Ｈｆ濃度が低くなる。従って、Ｈｆ含有絶縁膜５において、元はＨｆ含有膜４ａであった領域（Ｈｆ含有絶縁膜５の下層部分）内に上記ピークＰ２が形成され、かつ元はＨｆ含有膜４ｃであった領域（Ｈｆ含有絶縁膜５の上層部分）内に上記ピークＰ３が形成される。そして、このピークＰ２よりも半導体基板１側とピークＰ３よりもゲート電極ＧＥ１側では、Ｈｆ濃度が徐々にまたは急速に減少する。また、ピークＰ２とピークＰ３との間の位置（厚み方向の位置）で、Ｈｆ濃度は極小値ＭＩＮをとり、ピークＰ２からこの極小値ＭＩＮにかけてと、ピークＰ３からこの極小値ＭＩＮかけては、Ｈｆ濃度が徐々に減少した状態となる。すなわち、Ｈｆ含有絶縁膜５の厚み方向のＨｆ濃度分布は、２つの山状の分布となってＨｆ含有絶縁膜５の厚み方向にダブルピーク（Ｐ２，Ｐ３）を有し、ピークＰ２の位置から半導体基板１側に向かってＨｆ濃度が単調減少し、ピークＰ２の位置から極小値ＭＩＮに向かってＨｆ濃度が単調減少し、ピークＰ３の位置から極小値ＭＩＮに向かってＨｆ濃度が単調減少し、ピークＰ３の位置から金属膜７側に向かってＨｆ濃度が単調減少する。
また、上述のように、Ｈｆ含有絶縁膜５において、元は希土類含有膜４ｂであった領域（Ｈｆ含有絶縁膜５の中間層部分）内に上記ピークＰ１が形成され、元はＨｆ含有膜４ａであった領域（Ｈｆ含有絶縁膜５の下層部分）内に上記ピークＰ２が形成され、元はＨｆ含有膜４ｃであった領域（Ｈｆ含有絶縁膜５の上層部分）内に上記ピークＰ３が形成される。このため、図２６に示されるように、Ｈｆ含有絶縁膜５の厚み方向において、上記ピークＰ２の位置と上記ピークＰ３の位置との間に、上記ピークＰ１が位置することになる。すなわち、Ｈｆ含有絶縁膜５の厚み方向における希土類元素の濃度分布は、Ｈｆ含有絶縁膜５の厚み方向におけるＨｆ（ハフニウム）の濃度分布のダブルピークの間の位置（すなわちピークＰ２の位置とピークＰ３の位置の間）にピークＰ１を有したものとなる。そして、Ｈｆ含有絶縁膜５の厚み方向において、希土類濃度分布が上記ピークＰ１を有する位置またはその付近で、Ｈｆ濃度分布は上記極小値ＭＩＮを有することになる。
図２７は、本実施の形態の半導体装置の説明図であり、上記図２３と同様、ゲート絶縁膜近傍領域の部分拡大断面図が示されているが、図２３は、ステップＳ２１の熱処理を行っていない場合（図２のプロセスフローの場合）に対応していたのに対して、図２７は、ステップＳ２１の熱処理を行った場合（図１７のプロセスフローの場合）に対応している。図２７の（ａ）には、Ｈｆ含有膜４ａと希土類含有膜４ｂとが反応する前の状態（上記図６の状態）が示され、図２７の（ｂ）には、Ｈｆ含有膜４ａと希土類含有膜４ｂとが反応してＨｆ含有膜４ｄとなった状態（上記図１８の状態）が示され、図２７の（ｄ）には、Ｈｆ含有膜４ｄとＨｆ含有膜４ｃとが反応してＨｆ含有絶縁膜５となった状態（上記図２２以降の状態）が示されている。製造された半導体装置は、図２７の（ｄ）の状態に対応し、図２３の（ｂ）と図２７の（ｄ）とは同じである。
図１７のプロセスフローの場合は、図２７からも分かるように、Ｈｆ含有膜４ａと希土類含有膜４ｂとが下から順に形成されてこれらが反応することでＨｆ含有膜４ｄが形成され、このＨｆ含有膜４ｄとその上に形成されたＨｆ含有膜４ｃとが反応することで、高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜５が形成されている。この場合も、希土類含有膜４ｂは希土類元素を含有するが、Ｈｆ含有膜４ａ，４ｃは希土類元素を含有しておらず、また、Ｈｆ含有膜４ａ，４ｃはＨｆ（ハフニウム）を含有するが、希土類含有膜４ｂはＨｆ（ハフニウム）を含有していない。
Ｈｆ含有絶縁膜５が形成される際に、Ｈｆ含有膜４ｄとＨｆ含有膜４ｃとが完全に混合されれば、Ｈｆ含有絶縁膜５における各元素の厚み方向の濃度分布は均一になるはずであるが、実際には、Ｈｆ含有膜４ｄとＨｆ含有膜４ｃとを完全に混合することは困難である。また、ステップＳ２１の熱処理でＨｆ含有膜４ａと希土類含有膜４ｂとを完全に混合することも困難である。このため、実際に形成されたＨｆ含有絶縁膜５における各元素の厚み方向の濃度分布は均一ではなく、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃの反応前の組成分布をある程度維持した不均一な分布となる。
すなわち、図１７のプロセスように、Ｈｆ含有膜４ａと希土類含有膜４ｂとを一旦反応させてから、この反応層（Ｈｆ含有膜４ｄ）とＨｆ含有膜４ｃを反応させてＨｆ含有絶縁膜５を形成した場合であっても、Ｈｆ含有絶縁膜５の厚み方向の希土類濃度分布およびＨｆ濃度分布は、図２のプロセスのようにＨｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとを反応させてＨｆ含有絶縁膜５を形成した場合と、同じような濃度分布になる。換言すれば、ステップＳ２１の熱処理工程の有無にかかわらず、形成されたＨｆ含有絶縁膜５における厚み方向の希土類元素の濃度分布とＨｆの濃度分布とは、図２６に示されるようなものとなる。図２６に示される濃度分布の具体的な説明は、既に上述したので、ここではその説明は省略する。
図２８は、第１の比較例の半導体装置の説明図であり、ゲート絶縁膜近傍領域の部分拡大断面図が示されており、本実施の形態の上記図２３に相当するものである。図２８の第１の比較例の半導体装置では、図２８の（ａ）に示されるように、半導体基板１０１上に、界面層（酸化シリコン膜）１０３、酸化ハフニウム膜１０４ａおよび酸化希土類膜１０４ｂが下から順に形成され、酸化希土類膜１０４ｂ上に、メタルゲート電極を構成する金属膜１０７が形成されている。そして、活性化アニールなどの高温の熱処理によって、酸化ハフニウム膜１０４ａと酸化希土類膜１０４ｂとが反応して、図２８の（ｂ）に示されるように、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素を主成分として含有する高誘電率ゲート絶縁膜１０５ａが形成される。
図２９は、第２の比較例の半導体装置の説明図であり、ゲート絶縁膜近傍領域の部分拡大断面図が示されており、本実施の形態の上記図２３に相当するものである。図２９の第１の比較例の半導体装置では、図２９の（ａ）に示されるように、半導体基板１０１上に、界面層（酸化シリコン膜）１０３、酸化希土類膜１０４ｂおよび酸化ハフニウム膜１０４ｃが下から順に形成され、酸化ハフニウム膜１０４ｃ上に、メタルゲート電極を構成する金属膜１０７が形成されている。そして、活性化アニールなどの高温の熱処理によって、酸化希土類膜１０４ｂと酸化ハフニウム膜１０４ｃとが反応して、図２９の（ｂ）に示されるように、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素を主成分として含有する高誘電率ゲート絶縁膜１０５ｂが形成される。
図２８の第１の比較例は、本実施の形態において、Ｈｆ含有膜４ｃを形成しなかった場合に相当し、図２９の第２の比較例は、本実施の形態において、Ｈｆ含有膜４ａを形成しなかった場合に相当する。
高誘電率ゲート絶縁膜として、ハフニウム（Ｈｆ）と酸素（Ｏ）を主成分として含有すＨｆ系ゲート絶縁膜は、耐熱性の高さ、誘電率の高さ、および安定性の高さなどの点で、非常に優れている。ｎチャネル型ＭＩＳＦＥＴにおいて、このＨｆ系ゲート絶縁膜に希土類元素（特に好ましくはランタン）を導入すると、ｎチャネル型ＭＩＳＦＥＴを低しきい値化することができる。
しかしながら、Ｈｆ系ゲート絶縁膜に希土類元素を導入する場合、この希土類元素はメタルゲート電極や半導体基板側に拡散しやすいため、種々の不具合を生じさせる可能性があることが、本発明者の検討により分かった。
まず、図２８の第１の比較例の半導体装置では、次のような課題が生じてしまう。すなわち、図２８の第１の比較例の半導体装置では、高誘電率ゲート絶縁膜１０５ａを形成するのに、酸化ハフニウム膜１０４ａとその上に形成された酸化希土類膜１０４ｂとの２層を使用し、この２層を反応させている。この場合、酸化希土類膜１０４ｂのすぐ上にメタルゲート用の金属膜１０７が位置しているため、希土類元素が金属膜１０７中に拡散しやすくなる。金属膜１０７中に希土類元素が拡散してしまうと、メタルゲート電極（金属膜１０７）の実効的な仕事関数が変化してしまうため、ｎチャネル型ＭＩＳＦＥＴのしきい値が設計値（目標値）からずれてしまい、しきい値のばらつき（変動）を招き、ＭＩＳＦＥＴを有する半導体装置の性能の低下を招いてしまう。
また、高誘電率ゲート絶縁膜１０５ａにおける厚み方向の希土類濃度分布は、均一ではなく、酸化ハフニウム膜１０４ａと酸化希土類膜１０４ｂの反応前の組成分布をある程度維持した不均一な分布となっており、高誘電率ゲート絶縁膜１０５ａと金属膜１０７との界面近傍で、希土類濃度がかなり高くなっている。希土類元素は反応性が高く、また結晶化しやすいため、高誘電率ゲート絶縁膜１０５ａとメタルゲート電極（金属膜１０７）との界面に希土類元素が高濃度に存在していると、メタルゲート電極の側面側から高誘電率ゲート絶縁膜１０５ａとメタルゲート電極（金属膜１０７）との界面を通じて酸素、水分あるいはＯＨ基などの酸化剤が浸入しやすくなって、メタルゲート電極（金属膜１０７）の酸化を招いてしまう。メタルゲート電極（金属膜１０７）が酸化すると、メタルゲート電極（金属膜１０７）の実効的な仕事関数が変化してしまうため、ｎチャネル型ＭＩＳＦＥＴのしきい値が設計値（目標値）からずれてしまい、しきい値のばらつき（変動）を招き、ＭＩＳＦＥＴを有する半導体装置の性能の低下を招いてしまう。
次に、図２９の第２の比較例の半導体装置では、次のような課題が生じてしまう。すなわち、図２９の第２の比較例の半導体装置では、高誘電率ゲート絶縁膜１０５ｂを形成するのに、酸化希土類膜１０４ｂとその上に形成された酸化ハフニウム膜１０４ｃとの２層を使用し、この２層を反応させている。この場合、酸化希土類膜１０４ｂは界面層１０３のすぐ上に形成されるため、希土類元素が半導体基板１０１中に拡散しやすくなる。半導体基板１０１中に希土類元素が拡散すると、チャネルの移動度が低下するなどしてＭＩＳＦＥＴの特性が低下し、ＭＩＳＦＥＴを有する半導体装置の性能の低下を招いてしまう。また、界面層１０３は、高誘電率ゲート絶縁膜１０５ｂと半導体基板１０１との界面の制御のために設けているため、界面層１０３上に直接、酸化希土類膜１０４ｂを形成するのは好ましくない。
このように、酸化希土類膜１０４ｂのすぐ上にメタルゲート用の金属膜１０７が形成される図２８の第１の比較例と、酸化希土類膜１０４ｂのすぐ下に界面層１０３が位置する図２９の第２の比較例とでは、希土類元素の拡散に起因した不具合が生じる可能性がある。このため、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置の更なる性能向上を図るためには、このような希土類元素のメタルゲート電極や半導体基板側への拡散に起因した不具合を抑制することが望まれる。
それに対して、本実施の形態では、上述のように、ハフニウム（Ｈｆ）と酸素（Ｏ）と希土類元素とを主成分として含有す高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜５を形成するのに、下から順に形成されるＨｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとの３層が使用され、これらが反応してＨｆ含有絶縁膜５が形成される。
このため、本実施の形態では、希土類含有膜４ｂは、界面層３のすぐ上に形成されるのではなく、Ｈｆ含有膜４ａ上に形成されるので、希土類含有膜４ｂが含有する希土類元素が半導体基板１（ｐ型ウエルＰＷ）中に拡散するのを抑制または防止することができる。従って、半導体基板１（ｐ型ウエルＰＷ）中に希土類元素が拡散することによるチャネルの移動度の低下を抑制または防止することができ、ｎチャネル型ＭＩＳＦＥＴＱｎの特性（性能）を向上させることができる。このため、ｎチャネル型ＭＩＳＦＥＴを有する半導体装置の性能を向上させることができる。このように、本実施の形態では、図２９の第２の比較例で生じる課題を解決して、半導体装置の性能を向上させることができる。
また、本実施の形態では、希土類含有膜４ｂのすぐ上にメタルゲート電極用の金属膜７が形成されるのではなく、Ｈｆ含有膜４ｃ上に金属膜７が形成されるので、希土類元素がメタルゲート電極用の金属膜７中に拡散するのを抑制または防止することができる。金属膜７中に希土類元素が拡散してしまうと、メタルゲート電極（金属膜７）の実効的な仕事関数が変化してしきい値が設計値（目標値）からずれてしまうが、本実施の形態では、金属膜７中への希土類元素の拡散を抑制または防止できるため、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値を設計値（目標値）通りの値とすることができる。また、しきい値のばらつき（変動）も低減することができる。従って、ｎチャネル型ＭＩＳＦＥの特性（性能）を向上させることができ、ｎチャネル型ＭＩＳＦＥＴを有する半導体装置の性能を向上させることができる。
また、Ｈｆ含有絶縁膜５における厚み方向の希土類濃度分布は、均一ではなく、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃの反応前の組成分布をある程度維持した不均一な分布となっている。このため、上記図２８の第１の比較例に比べて、本実施の形態では、希土類元素を含有しないＨｆ含有膜４ｃ上に金属膜７を形成したことを反映して、高誘電率ゲート絶縁膜（Ｈｆ含有絶縁膜５）と金属膜７との界面近傍での希土類濃度を、かなり低くすることができる。Ｈｆ含有絶縁膜５（高誘電率ゲート絶縁膜）と金属膜７（メタルゲート電極）との界面での希土類濃度を低くすることができるため、ゲート電極ＧＥ１の側面側からＨｆ含有絶縁膜５と金属膜７との界面を通じて酸素、水分あるいはＯＨ基などの酸化剤が浸入するのを抑制または防止することができ、金属膜７の酸化を抑制または防止することができる。このため、金属膜７が酸化すると金属膜７の実効的な仕事関数が変化してしまうが、本実施の形態では、金属膜７の酸化を抑制または防止することができるので、ｎチャネル型ＭＩＳＦＥＴのしきい値を設計値（目標値）通りの値とすることができ、また、しきい値のばらつき（変動）を低減することができる。従って、ｎチャネル型ＭＩＳＦＥＴの特性（性能）を向上させることができ、ｎチャネル型ＭＩＳＦＥＴを有する半導体装置の性能を向上させることができる。このように、本実施の形態では、図２８の第１の比較例で生じる課題を解決して、半導体装置の性能を向上させることができる。
また、希土類元素が金属膜７中に拡散したときに生じる問題（上記第１の比較例で生じる課題に対応）と、希土類元素が半導体基板１（ｐ型ウエルＰＷ）中に拡散したときの問題（上記第２の比較例で生じる課題に対応）では、後者よりも前者が半導体装置の性能低下への寄与が大きい。このため、Ｈｆ含有膜４ｃの膜厚（ステップＳ７での形成膜厚）は、Ｈｆ含有膜４ａの膜厚（ステップＳ５での形成膜厚）よりも厚いことが好ましい。Ｈｆ含有膜４ａの膜厚（形成膜厚）よりもＨｆ含有膜４ｃの膜厚（形成膜厚）を厚くすることにより、Ｈｆ含有絶縁膜５の膜厚増加を抑制しながら、希土類元素が金属膜７中に拡散するのを的確に防止することができ、ｎチャネル型ＭＩＳＦＥＴを有する半導体装置の性能を効率よく向上させることができる。
図３０は、ｎチャネル型ＭＩＳＦＥＴの狭チャネル特性を示すグラフである。図３１は、ゲート幅の説明図である。図３０のグラフの横軸は、ｎチャネル型ＭＩＳＦＥＴのゲート幅に対応し、図３０のグラフの縦軸は、しきい値の変化量に対応する。なお、図３０のグラフの縦軸のしきい値の変化量は、ゲート幅が十分に大きい（ゲート幅が概ね１μｍ以上）場合のしきい値を基準値にし、ゲート幅を変えたときに、しきい値がその基準値からどの程度ずれたかに対応する。また、図３１にはゲート電極ＧＥ（本実施の形態のゲート電極ＧＥ１に対応）とソース・ドレイン領域ＳＤ（本実施の形態のｎ−型半導体領域ＥＸ１とｎ＋型半導体領域ＳＤ１を合わせたものに対応）の平面レイアウトが示されており、上記図１の断面図は、図３１のＡ１−Ａ１線の位置での断面図に概ね相当するものである。ゲート幅は、図３１において符号Ｗ１で示され、ゲート長は、図３１において符号Ｗ２で示されている。ゲート長が３２−２２ｎｍである半導体装置においては、１００ｎｍ以下のゲート幅を用いる場合がある。
図３０においては、本実施の形態のように、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが下から順に形成され、これらが反応してＨｆ含有絶縁膜５が形成された場合を実線で示し、「本実施の形態」として示してある。また、図３０においては、上記図２８の第１の比較例のように酸化ハフニウム膜１０４ａと酸化希土類膜１０４ｂの２層が下から順に形成され、これらが反応して高誘電率ゲート絶縁膜１０５ａが形成された場合を点線で示し、「第１の比較例（図２８）」として示してある。
図３０に示されるように、上記図２８の第１の比較例の場合、ゲート幅が大きいときには、高誘電率ゲート絶縁膜１０５ａに希土類元素を導入したことにより、しきい値電圧を低下させることができる。しかしながら、上記図２８の第１の比較例の場合は、ゲート幅が小さくなってくると、上述したような理由により金属膜１０７が酸化した効果でしきい値電圧が上昇してしまい、高誘電率ゲート絶縁膜１０５ａに希土類元素を導入したことによる低しきい値化の効果が見かけ上なくなってしまう。
それに対して、本実施の形態では、図３０に示されるように、ゲート幅Ｗ１が大きいときはもちろんのこと、ゲート幅Ｗ１が小さくなっても、高誘電率ゲート絶縁膜（Ｈｆ含有絶縁膜５）に希土類元素を導入したことによって、しきい値電圧を低下させることができる。このため、高誘電率ゲート絶縁膜（Ｈｆ含有絶縁膜５）に希土類元素を導入したことによる低しきい値化の効果を、ゲート幅Ｗ１の大きさによらず享受することができる。従って、ｎチャネル型ＭＩＳＦＥＴを有する半導体装置の性能を向上させることができる。
（実施の形態２）
上記実施の形態１では、ｎチャネル型のＭＩＳＦＥＴを有する半導体装置に本発明を適用した場合について説明した。本実施の形態では、ＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置に本発明を適用した場合について説明する。
図３２は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の要部断面図である。
図３２に示されるように、本実施の形態の半導体装置は、半導体基板１のｎＭＩＳ形成領域（第１領域）１Ａに形成されたｎチャネル型ＭＩＳＦＥＴＱｎと半導体基板１のｐＭＩＳ形成領域（第２領域）１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐとを有している。本実施の形態におけるｎチャネル型ＭＩＳＦＥＴＱｎの構成は、上記実施の形態１におけるｎチャネル型ＭＩＳＦＥＴＱｎと基本的に同じである。
すなわち、ｐ型の単結晶シリコンなどからなる半導体基板１は、素子分離領域２によって規定されて互いに電気的に分離されたｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂを有しており、ｎＭＩＳ形成領域１Ａの半導体基板１にｐ型ウエルＰＷが形成され、ｐＭＩＳ形成領域１Ｂの半導体基板１にｎ型ウエルＮＷが形成されている。ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上には、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能するＨｆ含有絶縁膜（第１ゲート絶縁膜）５を介して、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）ＧＥ１が形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上には、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能するＨｆ含有絶縁膜（第２ゲート絶縁膜）６を介して、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（メタルゲート電極）ＧＥ２が形成されている。
また、Ｈｆ含有絶縁膜５およびＨｆ含有絶縁膜６は、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的に形成する（すなわち界面層３を省略する）こともできるが、Ｈｆ含有絶縁膜５およびＨｆ含有絶縁膜６と半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）との界面に、上記実施の形態１と同様の界面層（絶縁層、絶縁膜）３を設ければ、より好ましい。Ｈｆ含有絶縁膜５と半導体基板１（ｐ型ウエルＰＷ）との間と、Ｈｆ含有絶縁膜６と半導体基板１（ｎ型ウエルＮＷ）との間とに、界面層３を設ける理由は、上記実施の形態１と同様であるので、ここではその説明は省略する。
Ｈｆ含有絶縁膜５とＨｆ含有絶縁膜６とは、それぞれ酸化シリコンよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）である。ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（高誘電率ゲート絶縁膜）として機能するＨｆ含有絶縁膜５は、上記実施の形態１と同様であるので、ここではその具体的な説明は省略し、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（高誘電率ゲート絶縁膜）として機能するＨｆ含有絶縁膜６について説明する。
Ｈｆ含有絶縁膜６は、Ｈｆ（ハフニウム）とＯ（酸素）とを主成分として含有する絶縁材料からなり、更にＡｌ（アルミニウム）を含有していることを特徴の一つとしている。このＨｆ含有絶縁膜６は、Ｈｆ（ハフニウム）とＯ（酸素）とＡｌ（アルミニウム）とを必須の構成元素として含有するが、それ以外に更にＮ（窒素）とＳｉ（シリコン、ケイ素）の一方または両方を含有することもできる。Ｈｆ含有絶縁膜６がＡｌ（アルミニウム）を含有するのは、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図るためである。従って、Ｈｆ含有絶縁膜６として、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜、ＨｆＡｌＳｉＯＮ膜またはＨｆＡｌＳｉＯ膜を好適に用いることができる。
ここで、ＨｆＡｌＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＡｌＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＡｌＳｉＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＡｌＳｉＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。
各ゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜５、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜６）に接する金属膜（メタルゲート膜）７と、この金属膜７上のシリコン膜８との積層膜（積層構造）で構成されている。ゲート電極ＧＥ１は、ゲート絶縁膜（高誘電率ゲート絶縁膜）であるＨｆ含有絶縁膜５に接する金属膜７を有し、ゲート電極ＧＥ２は、ゲート絶縁膜（高誘電率ゲート絶縁膜）であるＨｆ含有絶縁膜６に接する金属膜７を有しており、各ゲート電極ＧＥ１，ＧＥ２は、いわゆるメタルゲート電極（金属ゲート電極）である。金属膜７については、上記実施の形態１と同様であるので、ここではその説明は省略する。
上記実施の形態１と同様、本実施の形態においても、Ｈｆ含有絶縁膜５の希土類元素の濃度（含有率）は、Ｈｆ含有絶縁膜５の膜厚方向で均一（一定）ではなく、半導体基板１側の領域（すなわち界面層３に接する領域）とゲート電極ＧＥ１側の領域（すなわち金属膜７に接する領域）とでは希土類元素の濃度（含有率）が低く、膜厚方向の中央領域（中央部）で希土類元素の濃度（含有率）が高くなっている。また、本実施の形態では、Ｈｆ含有絶縁膜６はアルミニウム（Ａｌ）を含有しているが、Ｈｆ含有絶縁膜６のＡｌの濃度（含有率）は、Ｈｆ含有絶縁膜６の膜厚方向で均一（一定）ではなく、半導体基板１側の領域（すなわち界面層３に接する領域）とゲート電極ＧＥ２側の領域（すなわち金属膜７に接する領域）とではＡｌの濃度（含有率）が低く、膜厚方向の中央領域（中央部）でＡｌの濃度（含有率）が高くなっている。これについては、後でより詳細に説明する。
ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷには、ｎチャネル型ＭＩＳＦＥＴＱｎのＬＤＤ構造のソース・ドレイン領域として、ｎ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ１とそれよりも高不純物濃度のｎ＋型半導体領域（ソース・ドレイン領域）ＳＤ１とが形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷには、ｐチャネル型ＭＩＳＦＥＴＱｐのＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ２とそれよりも高不純物濃度のｐ＋型半導体領域（ソース・ドレイン領域）ＳＤ２とが形成されている。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深く、ｐ＋型半導体領域ＳＤ２は、ｐ−型半導体領域ＥＸ２よりも不純物濃度が高くかつ接合深さが深い。
ゲート電極ＧＥ１，ＧＥ２の側壁上には、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷが形成されている。ｎＭＩＳ形成領域１Ａにおいて、ｎ−型半導体領域ＥＸ１はゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はゲート電極ＧＥ１の側壁上に設けられたサイドウォールＳＷに整合して形成されている。また、ｐＭＩＳ形成領域１Ｂにおいて、ｐ−型半導体領域ＥＸ２はゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はゲート電極ＧＥ２の側壁上に設けられたサイドウォールＳＷに整合して形成されている。すなわち、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１の側壁上に形成されたサイドウォールＳＷの下に位置して、ｎチャネル型ＭＩＳＦＥＴＱｎのチャネル領域とｎ＋型半導体領域ＳＤ１との間に介在し、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２の側壁上に形成されたサイドウォールＳＷの下に位置して、ｐチャネル型ＭＩＳＦＥＴＱｐのチャネル領域とｐ＋型半導体領域ＳＤ２との間に介在している。
ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８の表面上には、上記実施の形態１と同様の金属シリサイド層（金属シリサイド膜）１０が形成されている。金属シリサイド層１０は、その形成を省略することもできるが、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８の表面上に金属シリサイド層１０を形成すれば、拡散抵抗やコンタクト抵抗の低減を図ることができる。シリコン膜８の表面上に金属シリサイド層１０が形成されている場合には、金属膜７と金属膜７上のシリコン膜８との積層膜（積層構造）からなるゲート電極ＧＥ１，ＧＥ２上に金属シリサイド層１０が形成されているとみなすことができる。別の見方をすると、金属シリサイド層１０もゲート電極ＧＥ１，ＧＥ２に含めて、金属膜７と金属膜７上のシリコン膜８とシリコン膜８上の金属シリサイド層１０との積層膜（積層構造）でゲート電極ＧＥ１，ＧＥ２が構成されているとみなすこともできる。
更に、後述の絶縁膜（層間絶縁膜）１１、コンタクトホールＣＮＴ、プラグＰＧ、ストッパ絶縁膜１２、絶縁膜１３および配線Ｍ１（後述の図４７および図４８参照）や、更に上層の多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
次に、図３２に示されるような本実施の形態の半導体装置の製造工程を図面を参照して説明する。
図３３は、本実施の形態の製造工程の一部を示す製造プロセスフロー図であり、上記実施の形態１の図２に対応するものである。図３４〜図４８は、本実施の形態の半導体装置の製造工程中の要部断面図である。
まず、図３４に示されるように、上記実施の形態１と同様の半導体基板（半導体ウエハ）１を準備（用意）する（図３３のステップＳ１）。本実施の形態の半導体装置が形成される半導体基板１は、ｎチャネル型のＭＩＳＦＥＴが形成される領域であるｎＭＩＳ形成領域１Ａと、ｐチャネル型のＭＩＳＦＥＴが形成される領域であるｐＭＩＳ形成領域１Ｂとを有している。それから、上記実施の形態１と同様にして、半導体基板１の主面に素子分離領域２を形成する（図３３のステップＳ２）。
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域（ｎＭＩＳ形成領域１Ａ）にｐ型ウエルＰＷを形成し、ｐチャネル型ＭＩＳＦＥＴを形成する領域（ｐＭＩＳ形成領域１Ｂ）にｎ型ウエルＮＷを形成する（図３３のステップＳ３ａ）。このステップＳ３ａにおいて、ｐ型ウエルＰＷは、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成され、ｎ型ウエルＮＷは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより形成される。また、ｐ型ウエルＰＷおよびｎ型ウエルＮＷの形成前または形成後に、半導体基板１の上層部に対して、後で形成されるＭＩＳＦＥＴのしきい値調整用のイオン注入（いわゆるチャネルドープイオン注入）を必要に応じて行なうこともできる。
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面の自然酸化膜を除去することによって、半導体基板１の表面を清浄化（洗浄）する。これにより、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）が露出される。
次に、半導体基板１の表面（すなわちｐ型ウエルＰＷおよびｎ型ウエルＮＷの表面）上に、上記実施の形態１と同様の界面層３を同様の手法で形成する（図３３のステップＳ４）。このステップＳ４の界面層３の形成工程を省略することも可能であるが、ステップＳ４の界面層３の形成工程は行うことがより好ましく、その理由は上記実施の形態１と同様である。
次に、図３５に示されるように、半導体基板１の主面上に、すなわち界面層３上に、上記実施の形態１と同様のＨｆ含有膜（Ｈｆ含有層）４ａを形成する（図３３のステップＳ５）。Ｈｆ含有膜４ａの材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。ステップＳ５において、Ｈｆ含有膜４ａは、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの両方に形成される。本実施の形態においては、Ｈｆ含有膜４ａは、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの高誘電率ゲート絶縁膜である上記Ｈｆ含有絶縁膜５，６形成用の膜である。
次に、半導体基板１の主面上に、すなわちＨｆ含有膜４ａ上に、Ａｌ含有膜（Ａｌ含有層）２１を形成する（図３３のステップＳ３１）。Ａｌ含有膜２１は、ｐチャネル型ＭＩＳＦＥＴＱｐの高誘電率ゲート絶縁膜である上記Ｈｆ含有絶縁膜６形成用の膜である。
Ａｌ含有膜２１は、Ａｌ（アルミニウム）を含有する材料膜である。Ａｌ含有膜２１としては、安定性の観点から、酸化アルミニウム膜（ＡｌＯ膜、代表的にはＡｌ２Ｏ３膜）が最も好ましいが、それ以外にも、酸窒化アルミニウム膜（アルミニウム酸窒化物膜、ＡｌＯＮ膜）またはアルミニウム膜（Ａｌ膜）などを用いることもできる。Ａｌ含有膜２１は、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚（形成膜厚）は、好ましくは０．２〜１ｎｍの範囲内、例えば０．５ｎｍ程度とすることができる。
次に、半導体基板１の主面上に、すなわちＡｌ含有膜２１上に、反応防止用マスク層（マスク層）２２を形成する（図３３のステップ３２）。この反応防止用マスク層２２は、後で形成する希土類含有膜４ｂがｐＭＩＳ形成領域１ＢのＨｆ含有膜４ａやＡｌ含有膜２１と反応するのを防止するために設けるものである。この反応防止の機能を考慮すると、反応防止用マスク層２２としては、窒化金属膜または炭化金属膜が好ましく、特に好ましいのは窒化チタン（ＴｉＮ）膜である。反応防止用マスク層２２は、スパッタリング法などを用いて形成することができ、その膜厚は、例えば５〜２０ｎｍ程度とすることができる。ステップＳ３２において、反応防止用マスク層２２は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＡｌ含有膜２１上に形成される。
次に、図３６に示されるように、ｎＭＩＳ形成領域１Ａの反応防止用マスク層２２およびＡｌ含有膜２１をエッチング（好ましくはウェットエッチング、あるいはドライエッチングとウェットエッチングとの併用）によって選択的に除去し、ｐＭＩＳ形成領域１Ｂの反応防止用マスク層２２およびＡｌ含有膜２１を残す（図３３のステップＳ３３）。これにより、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有膜４ａが露出され、一方ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有膜４ａ上にＡｌ含有膜２１およびその上の反応防止用マスク層２２が形成された状態が維持される。
具体的には、ステップＳ３３では、反応防止用マスク層２２上にｐＭＩＳ形成領域１Ｂを覆いかつｎＭＩＳ形成領域１Ａを露出するフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、ｎＭＩＳ形成領域１Ａの反応防止用マスク層２２をエッチングして除去し、続いて、ｎＭＩＳ形成領域１ＡのＡｌ含有膜２１をエッチングして除去する。その後、フォトレジストパターンは除去する。
次に、図３７に示されるように、半導体基板１の主面上に、希土類含有膜４ｂを形成する（図３３のステップＳ６ａ）。希土類含有膜４ｂは、ｎチャネル型ＭＩＳＦＥＴＱｎの高誘電率ゲート絶縁膜である上記Ｈｆ含有絶縁膜５形成用の膜である。
上記ステップＳ３３のエッチング工程でｎＭＩＳ形成領域１Ａの反応防止用マスク層２２およびＡｌ含有膜２１を除去しかつｐＭＩＳ形成領域１Ｂの反応防止用マスク層２２およびＡｌ含有膜２１を残していたので、ステップＳ６ａでは、希土類含有膜４ｂは、ｎＭＩＳ形成領域１ＡではＨｆ含有膜４ａ上に形成され、ｐＭＩＳ形成領域１Ｂでは反応防止用マスク層２２上に形成される。このため、ｎＭＩＳ形成領域１Ａでは希土類含有膜４ｂとＨｆ含有膜４ａとが接触しているが、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜４ｂとＡｌ含有膜２１（およびＨｆ含有膜４ａ）とは、間に反応防止用マスク層２２が介在するため互いに接触していない状態となる。希土類含有膜５の材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。
次に、半導体基板１に対して熱処理を施す（図３３のステップＳ３４）。ステップＳ３４の熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中（窒素ガス雰囲気中でもよい）で行うことができる。
このステップＳ３４の熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有膜４ａと希土類含有膜４ｂとが反応（混合、ミキシング、相互拡散）して、図３８に示されるように、Ｈｆ含有膜４ａと希土類含有膜４ｂとの反応層（混合層、ミキシング層）であるＨｆ含有膜（反応層）４ｄが形成される。また、このステップＳ３４の熱処理により、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有膜４ａとＡｌ含有膜２１とが反応（混合、ミキシング、相互拡散）して、図３８に示されるように、Ｈｆ含有膜４ａとＡｌ含有膜２１との反応層（混合層、ミキシング層）であるＨｆ含有膜（反応層）４ｅが形成される。
ステップＳ３４の熱処理によりｎＭＩＳ形成領域１Ａに形成されるＨｆ含有膜４ｄについては、上記実施の形態１で上記ステップＳ２１により形成されるＨｆ含有膜４ｄと同様であるので、ここではその説明は省略する。
Ｈｆ含有膜４ａは、ハフニウム（Ｈｆ）と酸素（Ｏ）とを主成分として含有し、Ａｌ含有膜２１は、Ａｌ（アルミニウム）を主成分として含有しているため、ｐＭＩＳ形成領域１ＢにおいてＨｆ含有膜４ａとＡｌ含有膜２１とが反応して形成されたＨｆ含有膜４ｅは、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）とを主成分として含有する絶縁膜である。
また、Ｈｆ含有膜４ａが、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更に窒素（Ｎ）も含有していた場合には、Ｈｆ含有膜４ｅは、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）だけでなく更に窒素（Ｎ）も含有したものとなる。また、Ｈｆ含有膜４ａが、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更にＳｉ（シリコン、ケイ素）も含有していた場合には、Ｈｆ含有膜４ｅは、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）だけでなく更にＳｉ（シリコン、ケイ素）も含有したものとなる。
なお、ｐＭＩＳ形成領域１Ｂにおいては、希土類含有膜４ｂとＡｌ含有膜２１（およびＨｆ含有膜４ａ）とは、間に反応防止用マスク層２２が介在して互いに接触していない状態であるため、Ａｌ含有膜２１およびＨｆ含有膜４ａは希土類含有膜４ｂと反応せず、希土類含有膜４ｂを構成する希土類元素は、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４ｅには導入（拡散）されない。
このため、Ａｌ含有膜２１が酸化アルミニウム膜またはアルミニウム膜の場合には、Ｈｆ含有膜４ａの種類によって、Ｈｆ含有膜４ｅは以下のような組成の膜となる。すなわち、Ｈｆ含有膜４ａがＨｆＯ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＯ膜となり、また、Ｈｆ含有膜４ａがＨｆＯＮ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＯＮ膜となり、また、Ｈｆ含有膜４ａがＨｆＳｉＯ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＳｉＯ膜となり、また、Ｈｆ含有膜４ａがＨｆＳｉＯＮ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＳｉＯＮ膜となる。Ａｌ含有膜２１が酸窒化アルミニウム膜の場合には、Ｈｆ含有膜４ａの種類によって、Ｈｆ含有膜４ｅは以下のような組成の膜となる。すなわち、Ｈｆ含有膜４ａがＨｆＯ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＯＮ膜となり、また、Ｈｆ含有膜４ａがＨｆＯＮ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＯＮ膜となり、また、Ｈｆ含有膜４ａがＨｆＳｉＯ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＳｉＯＮ膜となり、また、Ｈｆ含有膜４ａがＨｆＳｉＯＮ膜の場合は、Ｈｆ含有膜４ｅはＨｆＡｌＳｉＯＮ膜となる。
但し、Ｈｆ含有膜４ａとＡｌ含有膜２１とが下から順に形成されてこれらが反応してＨｆ含有膜４ｅが形成され、Ｈｆ含有膜４ａはＨｆ（ハフニウム）を含有するがＡｌ（アルミニウム）を含有しておらず、Ａｌ含有膜２１はＡｌ（アルミニウム）を含有するがＨｆ（ハフニウム）を含有していない。このため、ｐＭＩＳ形成領域１Ｂに形成されたＨｆ含有膜４ｅは、膜厚方向の組成が均一ではなく、Ｈｆ含有膜４ａとＡｌ含有膜２１の反応前の組成分布をある程度維持したものとなる。これについては、後でより詳細に説明する。
また、上記実施の形態１の上記ステップＳ２１と同様に、本実施の形態のステップＳ３４でも、Ｈｆ含有膜４ａと希土類含有膜４ｂとが下から順に形成されてこれらが反応してＨｆ含有膜４ｄが形成されるため、ｎＭＩＳ形成領域１Ａに形成されたＨｆ含有膜４ｄは、上記実施の形態１のＨｆ含有膜４ｄと同様に、膜厚方向の組成が均一ではなく、Ｈｆ含有膜４ａと希土類含有膜４ｂの反応前の組成分布をある程度維持したものとなる。
また、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜４ｂは反応防止用マスク層２２上に形成されているため、このｐＭＩＳ形成領域１Ｂの希土類含有膜４ｂは、反応防止用マスク層２２とほとんど反応せずに残存する。すなわち、反応防止用マスク層２２の材料として、ステップＳ２４の熱処理工程の熱処理温度でも安定で、Ｈｆ含有膜４ａ、Ａｌ含有膜２１および希土類含有膜４ｂのいずれとも反応し難い材料を選択しておくのである。このような材料として、窒化金属や炭化金属はふさわしく、窒化チタン（ＴｉＮ）は特に好適である。
また、ステップＳ５でＨｆ含有膜４ａを形成する前に、ステップＳ４で界面層３を形成した場合には、ステップＳ３４の熱処理時には、Ｈｆ含有膜４ａと下部の界面層３との反応を抑制して、界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
ステップＳ３４の熱処理工程を行った後、図３９に示されるように、ステップＳ３４の熱処理工程で反応しなかった希土類含有膜４ｂ（未反応の希土類含有膜４ｂ）を、エッチング（好ましくはウェットエッチング）によって除去し、それから、反応防止用マスク層２２をエッチング（好ましくはウェットエッチング）によって除去する（図３３のステップＳ２５）。これにより、ｎＭＩＳ形成領域１ＡではＨｆ含有膜４ｄが露出し、ｐＭＩＳ形成領域１ＢではＨｆ含有膜４ｅが露出した状態となる。
また、本実施の形態において、ステップＳ３４の熱処理工程は行うことが好ましいが、他の形態として、ステップＳ３５でｐＭＩＳ形成領域１Ｂの希土類含有膜４ｂと反応防止用マスク層２２とを除去する際に、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ含有膜４ａ上に希土類含有膜４ｂの少なくとも一部を層状に残存させることができるのであれば、ステップＳ３４の熱処理工程を省略することも可能である。
次に、図４０に示されるように、半導体基板１の主面上に、すなわちｎＭＩＳ形成領域１ＡのＨｆ含有膜４ｄおよびｐＭＩＳ形成領域１ＢのＨｆ含有膜４ｅ上に、Ｈｆ含有膜４ｃを形成する（図３３のステップ７ａ）。Ｈｆ含有膜４ｃの材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。ステップＳ７ａにおいては、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有膜４ｄ上にＨｆ含有膜４ｃが形成され、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有膜４ｅ上にＨｆ含有膜４ｃが形成される。本実施の形態においては、Ｈｆ含有膜４ｃは、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの高誘電率ゲート絶縁膜である上記Ｈｆ含有絶縁膜５，６形成用の膜である。
次に、図４１に示されるように、半導体基板１の主面上に、すなわちＨｆ含有膜４ｃ上に、メタルゲート（金属ゲート電極）用の金属膜７を形成する（図３３のステップＳ８）。金属膜７の材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。
次に、半導体基板１の主面上に、すなわち金属膜７上に、上記実施の形態１と同様のシリコン膜８を形成する（図３３のステップＳ９）。このステップＳ９のシリコン膜８の形成工程を省略することも可能であるが、ステップＳ９のシリコン膜８の形成工程は行うことがより好ましく、その理由は上記実施の形態１と同様である。
ここまでの工程により、ｎＭＩＳ形成領域１Ａでは、半導体基板１（ｐ型ウエルＰＷ）上に、界面層３、Ｈｆ含有膜４ｄ、Ｈｆ含有膜４ｃ、金属膜７およびシリコン膜８が下から順に積層された状態となり、ｐＭＩＳ形成領域１Ｂでは、半導体基板１（ｎ型ウエルＮＷ）上に、界面層３、Ｈｆ含有膜４ｅ、Ｈｆ含有膜４ｃ、金属膜７およびシリコン膜８が下から順に積層された状態となっている。
次に、図４１に示されるように、フォトリソグラフィ法を用いてシリコン膜８上にフォトレジストパターンＰＲ１ａを形成する。それから、このフォトレジストパターンＰＲ１ａをエッチングマスクとして用いて、シリコン膜８および金属膜７の積層膜をエッチング（好ましくはドライエッチング）してパターニングすることにより、図４２に示されるように、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１，ＧＥ２を形成する（図３３のステップＳ１０ａ）。その後、フォトレジストパターンＰＲ１ａを除去する。図４２にはフォトレジストパターンＰＲ１ａを除去した状態が示されている。
ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有膜４ｃ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有膜４ｃ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、界面層３、Ｈｆ含有膜４ｄおよびＨｆ含有膜４ｃの積層膜を介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、界面層３、Ｈｆ含有膜４ｅおよびＨｆ含有膜４ｃの積層膜を介して形成される。
ステップＳ１０ａでシリコン膜８および金属膜７をパターニングするドライエッチング工程の後に、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有膜４ｃ、Ｈｆ含有膜４ｄおよびＨｆ含有膜４ｅを除去するためのウェットエッチング行うことが、より好ましい。ゲート電極ＧＥ１の下部に位置するＨｆ含有膜４ｃおよびＨｆ含有膜４ｄと、ゲート電極ＧＥ２の下部に位置するＨｆ含有膜４ｃおよびＨｆ含有膜４ｅとは、ステップＳ１０ａのドライエッチングおよびその後のウェットエッチングで除去されずに残存する。一方、ゲート電極ＧＥ１で覆われない部分のＨｆ含有膜４ｃおよびＨｆ含有膜４ｄとゲート電極ＧＥ２で覆われない部分のＨｆ含有膜４ｃおよびＨｆ含有膜４ｅとは、ステップＳ１０ａでシリコン膜８および金属膜７をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
次に、図４３に示されるように、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物をイオン注入することによりｎ−型半導体領域ＥＸ１を形成し、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２の両側の領域にホウ素（Ｂ）などのｐ型不純物をイオン注入することによりｐ−型半導体領域ＥＸ２を形成する（図３３のステップＳ１０ａ）。ｎ−型半導体領域ＥＸ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）にゲート電極ＧＥ１をマスクとしてイオン注入する。また、ｐ−型半導体領域ＥＸ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）にゲート電極ＧＥ２をマスクとしてイオン注入する。ｎ−型半導体領域ＥＸ１を先に形成しても、あるいはｐ−型半導体領域ＥＸ２を先に形成してもよい。
また、ｎ−型半導体領域ＥＸ１およびｐ−型半導体領域ＥＸ２の形成前または後に、ハロー領域形成用のイオン注入を行うこともできる。ハロー領域（図示せず）を形成する場合、ｎＭＩＳ形成領域１Ａでは、ｎ−型半導体領域ＥＸ１を包み込むようにハロー領域（ｐ型のハロー領域）が形成され、ｐＭＩＳ形成領域１Ｂでは、ｐ−型半導体領域ＥＸ２を包み込むようにハロー領域（ｎ型のハロー領域）が形成される。
次に、図４４に示されるように、ゲート電極ＧＥ１，ＧＥ２の側壁上に、上記実施の形態１と同様にして、絶縁体からなるサイドウォールＳＷを形成する（図３３のステップＳ１２）。
次に、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷにｎ＋型半導体領域ＳＤ１をイオン注入により形成し、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷにｐ＋型半導体領域ＳＤ２を他のイオン注入により形成する（図３３のステップＳ１３ａ）。
ｎ＋型半導体領域ＳＤ１は、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１およびサイドウォールＳＷの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、形成することができる。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深い。このｎ＋型半導体領域ＳＤ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）に、ゲート電極ＧＥ１およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はゲート電極ＧＥ１の側壁上のサイドウォールＳＷに整合して形成される。
ｐ＋型半導体領域ＳＤ２は、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２およびサイドウォールＳＷの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、形成することができる。ｐ＋型半導体領域ＳＤ２は、ｐ−型半導体領域ＥＸ２よりも不純物濃度が高くかつ接合深さが深い。このｐ＋型半導体領域ＳＤ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）に、ゲート電極ＧＥ２およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はゲート電極ＧＥ２の側壁上のサイドウォールＳＷに整合して形成される。ｎ＋型半導体領域ＳＤ１を先に形成しても、あるいはｐ＋型半導体領域ＳＤ２を先に形成してもよい。
ｎＭＩＳ形成領域１Ａのゲート電極ＧＥ１を構成するシリコン膜８は、ｎ−型半導体領域ＥＸ１形成用のイオン注入工程やｎ＋型半導体領域ＳＤ１形成用のイオン注入工程でｎ型の不純物が導入されて、ｎ型のシリコン膜となり得る。また、ｐＭＩＳ形成領域１Ｂのゲート電極ＧＥ２を構成するシリコン膜８は、ｐ−型半導体領域ＥＸ２形成用のイオン注入やｐ＋型半導体領域ＳＤ２形成用のイオン注入工程でｐ型の不純物が導入されて、ｐ型のシリコン膜となり得る。
なお、ｎ＋型半導体領域ＳＤ１はｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域として機能し、ｐ＋型半導体領域ＳＤ２はｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン領域として機能する。このため、ステップＳ１３ａのｎ＋型半導体領域ＳＤ１形成工程は、ｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域形成用のイオン注入を行なう工程とみなすことができ、ステップＳ１３ａのｐ＋型半導体領域ＳＤ２形成工程は、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン領域形成用のイオン注入を行なう工程とみなすことができる。
ステップＳ１３ａでｎ＋型半導体領域ＳＤ１形成用のイオン注入とｐ＋型半導体領域ＳＤ２形成用のイオン注入とを行った後、導入した不純物の活性化のための熱処理（アニール処理、活性化アニール）を行う（図３３のステップＳ１４）。ステップＳ１１ａ，Ｓ１３ａのイオン注入でｎ−型半導体領域ＥＸ１、ｐ−型半導体領域ＥＸ２、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８などに導入された不純物を、ステップＳ１４の熱処理により活性化することができる。ステップＳ１４の熱処理の条件は上記実施の形態１と同様であるので、ここではその説明は省略する。
ステップＳ１４の熱処理は、高温の熱処理であるため、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有膜４ｄとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）し、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有膜４ｅとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）する。すなわち、図４５に示されるように、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有膜４ｄとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）してＨｆ含有絶縁膜５が形成され、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有膜４ｅとＨｆ含有膜４ｃとが反応（混合、ミキシング、相互拡散）してＨｆ含有絶縁膜６が形成される。
ステップＳ１４の熱処理によりｎＭＩＳ形成領域１Ａに形成されるＨｆ含有絶縁膜５については、上記実施の形態１で上記ステップＳ１４により形成されるＨｆ含有絶縁膜５と同様であるので、ここではその説明は省略する。
ｐＭＩＳ形成領域１Ｂにおいては、ステップＳ３４の熱処理でＨｆ含有膜４ａとＡｌ含有膜とが反応して両者の反応層であるＨｆ含有膜４ｅが形成され、ステップＳ１４の熱処理では、このＨｆ含有膜４ｅとＨｆ含有膜４ｃとが反応して、Ｈｆ含有絶縁膜６が形成される。このため、Ｈｆ含有絶縁膜６は、Ｈｆ含有膜４ａを構成する元素とＡｌ含有膜４ｂを構成する元素とＨｆ含有膜４ｃを構成する元素とを含んだ絶縁膜となり、これは、ステップＳ３４の熱処理の有無にかかわらず同じである。Ｈｆ含有膜４ａおよびＨｆ含有膜４ｃは、ハフニウム（Ｈｆ）と酸素（Ｏ）とを主成分として含有し、Ａｌ含有膜２１は、アルミニウム（Ａｌ）を主成分として含有しているため、Ｈｆ含有絶縁膜６は、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）とを主成分として含有する絶縁膜である。
また、Ｈｆ含有膜４ａとＨｆ含有膜４ｃの一方または両方が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更に窒素（Ｎ）も含有していた場合には、Ｈｆ含有絶縁膜６は、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）だけでなく更に窒素（Ｎ）も含有したものとなる。また、Ｈｆ含有膜４ａとＨｆ含有膜４ｃの一方または両方が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更にＳｉ（シリコン、ケイ素）も含有していた場合には、Ｈｆ含有絶縁膜６は、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）だけでなく更にＳｉ（シリコン、ケイ素）も含有したものとなる。
また、Ａｌ含有膜２１は、上述のように、好ましくは酸化アルミニウム膜であるが、酸窒化アルミニウム膜またはアルミニウム膜を用いることもできる。Ｈｆ含有膜４ａ，４ｃは酸素（Ｏ）を含有しているため、Ａｌ含有膜２１が酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜のいずれの場合も、Ｈｆ含有絶縁膜６は、酸素（Ｏ）を含有したものとなる。また、Ａｌ含有膜２１が酸窒化アルミニウム膜の場合は、Ｈｆ含有絶縁膜６は、窒素（Ｎ）を含有したものとなる。
このため、Ａｌ含有膜２１が酸化アルミニウム膜またはアルミニウム膜の場合は、Ｈｆ含有膜４ａ，４ｃの種類によって、Ｈｆ含有絶縁膜６は以下のような組成の膜となる。すなわち、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＯ膜の場合は、Ｈｆ含有絶縁膜６はＨｆＡｌＯ膜となり、また、Ｈｆ含有膜４ａ，４ｃの一方がＨｆＯ膜で他方がＨｆＯＮ膜の場合と、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜６はＨｆＡｌＯＮ膜となる。また、Ｈｆ含有膜４ａ，４ｃの一方がＨｆＯ膜で他方がＨｆＳｉＯ膜の場合と、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＳｉＯ膜の場合は、Ｈｆ含有絶縁膜６はＨｆＡｌＳｉＯ膜となる。また、Ｈｆ含有膜４ａ，４ｃの一方がＨｆＯＮ膜で他方ＨｆＳｉＯ膜の場合は、Ｈｆ含有絶縁膜６はＨｆＬｎＡｌＯＮ膜となる。また、Ｈｆ含有膜４ａ，４ｃの少なくとも一方がＨｆＳｉＯＮ膜の場合は、Ｈｆ含有膜４ａ，４ｃの他方がＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜のいずれであっても、Ｈｆ含有絶縁膜６はＨｆＡｌＳｉＯＮ膜となる。
また、Ａｌ含有膜２１が酸窒化アルミニウム膜の場合は、Ｈｆ含有膜４ａ，４ｃの種類によって、Ｈｆ含有絶縁膜６は以下のような組成の膜となる。すなわち、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＯ膜の場合と、Ｈｆ含有膜４ａ，４ｃの一方がＨｆＯ膜で他方がＨｆＯＮ膜の場合と、Ｈｆ含有膜４ａ，４ｃの両方がＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜６はＨｆＡｌＯＮ膜となる。また、Ｈｆ含有膜４ａ，４ｃの少なくとも一方がＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜の場合は、Ｈｆ含有膜４ａ，４ｃの他方がＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜のいずれであっても、Ｈｆ含有絶縁膜６はＨｆＡｌＳｉＯＮ膜となる。
但し、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが下から順に形成され、これらが反応してＨｆ含有絶縁膜６が形成され、Ｈｆ含有膜４ａ，４ｃは、Ｈｆ（ハフニウム）を含有するが、希土類元素とアルミニウム（Ａｌ）のいずれも含有しておらず、Ａｌ含有膜２１は、Ａｌ（アルミニウム）を含有するが、Ｈｆ（ハフニウム）を含有していない。このため、形成されたＨｆ含有絶縁膜６は、膜厚方向の組成が均一ではなく、Ｈｆ含有膜４ａとＡｌ含有膜２１とＨｆ含有膜４ｃの反応前の組成分布をある程度維持したものとなる。これについては、後でより詳細に説明する。
このようにして、図４５に示されるような構造が得られ、ｎＭＩＳ形成領域１Ａに、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成され、また、ｐＭＩＳ形成領域１Ｂに、電界効果トランジスタとしてｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
ゲート電極ＧＥ１がｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）として機能し、ゲート電極ＧＥ１の下のＨｆ含有絶縁膜５（およびその下の界面層３）が、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能する。そして、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域ＳＤ１およびｎ−型半導体領域ＥＸ１により形成される。また、ゲート電極ＧＥ２がｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（メタルゲート電極）として機能し、ゲート電極ＧＥ２の下のＨｆ含有絶縁膜６（およびその下の界面層３）が、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能する。そして、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域ＳＤ２およびｐ−型半導体領域ＥＸ２により形成される。
次に、図４６に示されるように、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８（ゲート電極ＧＥ１，ＧＥ２を構成するシリコン膜８）の表面に、上記実施の形態１と同様の金属シリサイド層１０を、上記実施の形態１と同様のサリサイドプロセスにより選択的に形成する。具体的には、ｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２の表面などを清浄化した後、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８上を含む半導体基板１の主面上に、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはＰｔ（白金）などからなる金属膜を形成する。それから、熱処理によってこの金属膜をｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８の上層部分と反応させて金属シリサイド層１０を形成してから、この金属膜の未反応部分をウェットエッチングなどで除去すればよい。金属シリサイド層１０は、拡散抵抗やコンタクト抵抗の低減効果を有しているが、不要であれば、その形成を省略することもできる。
その後の工程は、上記実施の形態１とほぼ同様である。すなわち、図４７に示されるように、半導体基板１の主面上に、ゲート電極ＧＥ１，ＧＥ２およびサイドウォールＳＷを覆うように、上記実施の形態１と同様の絶縁膜１１を形成する。それから、上記実施の形態１と同様にして絶縁膜１１にコンタクトホールＣＮＴを形成してから、コンタクトホールＣＮＴ内に上記実施の形態１と同様にしてプラグＰＧを形成する。コンタクトホールＣＮＴおよびそれを埋めるプラグＰＧは、ｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２や、ゲート電極ＧＥ１，ＧＥ２の上部などに形成される。そして、図４８に示されるように、プラグＰＧが埋め込まれた絶縁膜１１上に、上記実施の形態１と同様のストッパ絶縁膜１２および配線形成用の絶縁膜１３を順次形成してから、上記実施の形態１と同様にシングルダマシン法により第１層目の配線Ｍ１を形成する。この配線１は、絶縁膜１３およびストッパ絶縁膜１２に形成された配線溝１４を埋めるように形成される。配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２などと電気的に接続されている。その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、上記実施の形態１と同様に本実施の形態においても、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
本実施の形態の半導体装置のｎＭＩＳ形成領域１Ａにおける構造は、上記実施の形態１の半導体装置のｎチャネル型ＭＩＳＦＥＴＱｎが形成された領域の構造と同じである。また、本実施の形態の半導体装置のｎＭＩＳ形成領域１Ａの製造工程は、上記実施の形態１の上記図１７のプロセスフローによる製造工程と基本的には同じである。すなわち、上記図１７のプロセスフローに上記ステップＳ３１，Ｓ３２，Ｓ３３，Ｓ３５を加えたものが、本実施の形態の半導体装置のｎＭＩＳ形成領域１Ａの製造工程に対応しており、本実施の形態のステップＳ３４の熱処理工程が、上記実施の形態１の上記ステップＳ２１の熱処理工程に対応する。上記ステップＳ３１，Ｓ３２，Ｓ３３，Ｓ３５は、ｐＭＩＳ形成領域１Ｂにｐチャネル型ＭＩＳＦＥＴＱｐを形成するために行われる工程であり、ｎＭＩＳ形成領域１Ａにｎチャネル型ＭＩＳＦＥＴＱｎを形成するためには、実質的に寄与しない。このため、本実施の形態におけるｎＭＩＳ形成領域１Ａの製造工程（ｎチャネル型ＭＩＳＦＥＴＱｎ形成工程）は、上記実施の形態１と実質的に同じとみなすことができる。
このため、上記実施の形態１と同様の効果を、本実施の形態においては、ｎＭＩＳ形成領域１Ａのｎチャネル型ＭＩＳＦＥＴＱｎに対して得ることができる。このため、上記実施の形態１と重複する効果については、その繰り返しの説明は省略し、ここでは本実施の形態の特有の効果について説明する。
本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜であるＨｆ含有絶縁膜５に希土類元素を導入することで、ｎチャネル型ＭＩＳＦＥＴＱｎを低しきい値化することができ、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜であるＨｆ含有絶縁膜６にＡｌ（アルミニウム）を導入することで、ｐチャネル型ＭＩＳＦＥＴＱｐを低しきい値化することができる。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐの両方を低しきい値化することができる。
上記実施の形態１で述べたように、Ｈｆ系ゲート絶縁膜に希土類元素を導入する場合、この希土類元素はメタルゲート電極や半導体基板側に拡散しやすいため、上述した種々の不具合を生じさせる。この現象は、Ｈｆ系ゲート絶縁膜に希土類元素を導入した場合に特有の現象であり、Ｈｆ系ゲート絶縁膜にＡｌ（アルミニウム）を導入した場合には、同様の不具合は生じない。これは、希土類元素はメタルゲート電極や半導体基板側に拡散しやすいのに比べて、Ａｌはメタルゲート電極や半導体基板側に拡散しにくいためと考えられる。
上記実施の形態１でも述べたように、ｎチャネル型ＭＩＳＦＥＴＱｎの高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜５を形成するのに、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとの３層を使用し、これらをＨｆ含有膜４ａ、希土類含有膜４ｂおよびＨｆ含有膜４ｃの順に形成することで、希土類元素がメタルゲート電極や半導体基板側に拡散することに起因した不具合（課題）を防止して、特性（性能）向上を図ることができる。一方、ｐチャネル型ＭＩＳＦＥＴＱｐでは、そのような課題は生じないので、特性（性能）の面では、Ｈｆ含有膜４ａとＡｌ含有膜２１とＨｆ含有膜４ｃとの３層を使用してＨｆ含有絶縁膜６を形成しても、Ｈｆ含有膜４ａとＡｌ含有膜２１との２層を使用してＨｆ含有絶縁膜６を形成してもよい。
しかしながら、ＣＭＩＳＦＥＴの製造工程の簡略化（製造工程数の低減）を考慮すると、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ含有絶縁膜６を形成するのに、本実施の形態のように、Ｈｆ含有膜４ａとＡｌ含有膜２１とＨｆ含有膜４ｃとの３層を使用し、これらをＨｆ含有膜４ａ、Ａｌ含有膜２１およびＨｆ含有膜４ｃの順に形成することが好ましい。すなわち、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ含有絶縁膜５を形成するのに、Ｈｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとの３層を使用したのに合わせて、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ含有絶縁膜６を形成するのに、Ｈｆ含有膜４ａとＡｌ含有膜２１とＨｆ含有膜４ｃとの３層を使用し、これらをＨｆ含有膜４ａ、Ａｌ含有膜２１およびＨｆ含有膜４ｃの順に形成するのである。
例えば、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜を形成するのに、本実施の形態とは異なり、Ｈｆ含有膜４ａとＡｌ含有膜２１との２層のみを用いようとすると、ステップ７ａでＨｆ含有膜４ｃを形成した後に、ｐＭＩＳ形成領域１ＢでこのＨｆ含有膜４ｃを選択的に除去する工程が必要になるため、半導体装置の製造工程数を増加させてしまう。
本実施の形態では、チャネル型ＭＩＳＦＥＴＱｎのＨｆ含有絶縁膜５を形成するのに用いるＨｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとのうち、Ｈｆ含有膜４ａとＨｆ含有膜４ｃとをｐＭＩＳ形成領域１Ｂで除去せずにＨｆ含有絶縁膜６形成するのにも用いているため、ＣＭＩＳＦＥＴの製造工程数を低減することができる。
従って、本実施の形態では、ＣＭＩＳＦＥＴを有する半導体装置において、上記実施の形態１で説明したように、ｎチャネル型ＭＩＳＦＥＴの特性（性能）を向上させることができる。その上、更に、Ｈｆ含有絶縁膜５をＨｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとの３層を使用して形成することに合わせて、Ｈｆ含有絶縁膜６をＨｆ含有膜４ａとＡｌ含有膜２１とＨｆ含有膜４ｃとの３層を使用して形成したことで、ｎチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴの両方を低しきい値化することができるとともに、ＣＭＩＳＦＥＴの製造工程を低減することができる。
また、本実施の形態では、ｎＭＩＳ形成領域１ＡにおいてＨｆ含有膜４ａと希土類含有膜４ｂとＨｆ含有膜４ｃとが下から順に形成されて、これらが反応してＨｆ含有絶縁膜５が形成され、また、ｐＭＩＳ形成領域１ＢにおいてＨｆ含有膜４ａとＡｌ含有膜２１とＨｆ含有膜４ｃとが下から順に形成され、これらが反応してＨｆ含有絶縁膜６が形成されている。このため、必然的に、Ｈｆ含有絶縁膜５の厚み方向における希土類元素とＨｆの濃度分布は、上記図２６のようになり、Ｈｆ含有絶縁膜６の厚み方向におけるＡｌとＨｆの濃度分布は、後述の図５０のようになる。このことについて、以下に説明する。
図４９は、本実施の形態の半導体装置におけるｐＭＩＳ形成領域１Ｂのｐチャネル型ＭＩＳＦＥＴＱｐの説明図であり、ゲート絶縁膜近傍領域の部分拡大断面図が示されている。図５０は、厚み方向のＡｌ濃度分布およびＨｆ濃度分布を示すグラフであり、図４９の線１６ａに沿った位置でのＡｌの濃度分布とＨｆの濃度分布とが図５０に対応する。このため、図５０のグラフの横軸は、図４９における線１６ａに沿った位置に対応し、図５０のグラフの縦軸は、Ａｌ濃度およびＨｆ濃度に対応し、図５０では、Ａｌの濃度分布を実線で示し、Ｈｆの濃度分布を点線で示してある。なお、図５０のグラフの縦軸のＡｌ濃度およびＨｆ濃度は、任意単位（arbitrary unit）で示されている。図５０における線１６ａの方向は、厚み方向（すなわち半導体基板１の主面に垂直な方向）である。
Ａｌ含有膜２１はＡｌ（アルミニウム）を含有するが、Ｈｆ含有膜４ａ，４ｃは希土類元素とＡｌ（アルミニウム）のどちらも含有しておらず、また、Ｈｆ含有膜４ａ，４ｃはＨｆ（ハフニウム）を含有するが、Ａｌ含有膜２１はＨｆ（ハフニウム）を含有していない。Ｈｆ含有膜４ｅが形成される際に、Ｈｆ含有膜４ａとＡｌ含有膜２１とを完全に混合することは困難であり、また、Ｈｆ含有絶縁膜６が形成される際に、Ｈｆ含有膜４ｅとＨｆ含有膜４ｃとが完全に混合することは困難である。このため、実際に形成されたＨｆ含有絶縁膜６における各元素の厚み方向の濃度分布は均一とはならず、Ｈｆ含有膜４ａとＡｌ含有膜２１とＨｆ含有膜４ｃの反応前の組成分布をある程度維持した不均一な分布となる。
本実施の形態の半導体装置におけるｎＭＩＳ形成領域１Ａのｎチャネル型ＭＩＳＦＥＴＱｎについては、その構造と製造方法は、上記実施の形態１と基本的に同じであるので、ＭＩＳ形成領域１Ａのｎチャネル型ＭＩＳＦＥＴＱｎについて上記図２３の線１６に沿った希土類元素およびＨｆの素濃度分布をグラフ化した場合には、上記図２６のグラフと同様となる。一方、本実施の形態の半導体装置におけるｐＭＩＳ形成領域１Ｂのｐチャネル型ＭＩＳＦＥＴＱｐについては、希土類含有膜４ｂとＡｌ含有膜２１とを入れ換えれば、界面層３から金属膜７までの層構造およびその製造方法は、ｎＭＩＳ形成領域１Ａのｎチャネル型ＭＩＳＦＥＴＱｎと基本的に同じである。このため、図５０に示される絶縁膜６の厚み方向のＡｌ濃度分布は、上記図２６に示されるような絶縁膜５の厚み方向の希土類濃度分布と同様の分布となり、図５０に示される絶縁膜６の厚み方向のＨｆ濃度分布は、上記図２６に示されるような絶縁膜５の厚み方向のＨｆ濃度分布と同様の分布となる。
このため、図５０に示されるように、Ｈｆ含有絶縁膜６の厚み方向のＡｌ濃度分布は、均一（一定）とはならずに、Ｈｆ含有絶縁膜６の厚み方向の中央領域にピーク（最大値）Ｐ４を有したものとなる。すなわち、Ｈｆ含有絶縁膜（第２ゲート絶縁膜）６の厚み方向におけるＡｌ（アルミニウム）の濃度分布は、Ｈｆ含有絶縁膜６の下面近傍および上面近傍では、Ｈｆ含有絶縁膜６の中央領域よりもＡｌ（アルミニウム）の濃度が低くなっている。このようなＡｌ濃度分布となる理由は、上記実施の形態１で説明したようにＨｆ含有絶縁膜５の厚み方向の希土類濃度分布がＨｆ含有絶縁膜５の厚み方向の中央領域にピークＰ１を有したものとなる理由と、希土類元素（希土類含有膜４ｂ）とＡｌ（Ａｌ含有膜２１）を入れ換えて考えれば、基本的には同じである。
すなわち、Ｈｆ含有絶縁膜６において、元はＡｌ含有膜２１であった領域（Ｈｆ含有絶縁膜６の厚み方向の中間層部分）に比べて、元はＨｆ含有膜４ａ，４ｃであった領域（Ｈｆ含有絶縁膜６の下層部分と上層部分）では、Ａｌ濃度が低くなる。このため、Ｈｆ含有絶縁膜６において、元はＡｌ含有膜２１であった領域（Ｈｆ含有絶縁膜６の中間層部分）内に上記ピークＰ４が形成され、より特定的には、元はＡｌ含有膜２１であった領域（Ｈｆ含有絶縁膜６の中間層部分）の厚み方向の中央部付近に上記ピークＰ４が形成される。そして、このピークＰ４よりも半導体基板１側とゲート電極ＧＥ２側では、Ａｌ濃度が徐々に減少した状態となる。すなわち、Ｈｆ含有絶縁膜６の厚み方向のＡｌ濃度分布は、１つの山状の分布となり、Ｈｆ含有絶縁膜６の厚み方向の中央領域にピークＰ４を有してＡｌ濃度最大となり、ピークＰ４位置（厚み方向の中央領域）から半導体基板１側に向かってＡｌ濃度が単調減少し、ピークＰ４の位置（厚み方向の中央領域）から金属膜７側に向かってＡｌ濃度が単調減少する。
従って、Ｈｆ含有絶縁膜６の厚み方向におけるＡｌの濃度分布は、Ｈｆ含有絶縁膜６の厚み方向の中央領域にピークＰ４を有し、Ｈｆ含有絶縁膜６の下面（すなわちＨｆ含有絶縁膜６と界面層３の界面）およびその近傍とＨｆ含有絶縁膜６の上面（すなわちＨｆ含有絶縁膜６と金属膜７の界面）およびその近傍では、Ｈｆ含有絶縁膜６の厚み方向の中央領域（上記ピークＰ４）よりもＡｌ（アルミニウム）の濃度が低くなっている。
また、図５０に示されるように、Ｈｆ含有絶縁膜６の厚み方向のＨｆ濃度分布は、均一（一定）とはならずに、Ｈｆ含有絶縁膜６の厚み方向にダブルピーク（ピークＰ５およびピークＰ６）を有したものとなる。Ｈｆ含有絶縁膜６において、このダブルピークの一方のピークＰ５は、Ｈｆ含有絶縁膜６において、元はＨｆ含有膜４ａであった領域（Ｈｆ含有絶縁膜６の下層部分）内に形成され、このダブルピークの他方のピークＰ６は、Ｈｆ含有絶縁膜６において、元はＨｆ含有膜４ｃであった領域（Ｈｆ含有絶縁膜６の上層部分）内に形成される。Ｈｆ含有絶縁膜６の厚み方向のＨｆ濃度分布がダブルピークとなる理由は、Ｈｆ含有絶縁膜５の厚み方向のＨｆ濃度分布がダブルピークとなるのと基本的には同じである。そして、このピークＰ５よりも半導体基板１側とピークＰ６よりもゲート電極ＧＥ２側では、Ｈｆ濃度が徐々にまたは急速に減少する。また、ピークＰ５とピークＰ６との間の位置（厚み方向の位置）で、Ｈｆ濃度は極小値ＭＩＮａをとり、ピークＰ５からこの極小値ＭＩＮａにかけてと、ピークＰ６からこの極小値ＭＩＮａかけては、Ｈｆ濃度が徐々に減少した状態となる。
すなわち、Ｈｆ含有絶縁膜６の厚み方向のＨｆ濃度分布は、２つの山状の分布となってダブルピーク（Ｐ５，Ｐ６）を有し、ピークＰ５の位置から半導体基板１側に向かってＨｆ濃度が単調減少し、ピークＰ５の位置から極小値ＭＩＮａに向かってＨｆ濃度が単調減少し、ピークＰ６の位置から極小値ＭＩＮａに向かってＨｆ濃度が単調減少し、ピークＰ６の位置から金属膜７側に向かってＨｆ濃度が単調減少する。
また、Ｈｆ含有絶縁膜６において、元はＡｌ含有膜２１であった領域（Ｈｆ含有絶縁膜６の中間層部分）内に上記ピークＰ４が形成され、元はＨｆ含有膜４ａであった領域（Ｈｆ含有絶縁膜６の下層部分）内に上記ピークＰ５が形成され、元はＨｆ含有膜４ｃであった領域（Ｈｆ含有絶縁膜６の上層部分）内に上記ピークＰ６が形成される。このため、図５０に示されるように、Ｈｆ含有絶縁膜６の厚み方向において、上記ピークＰ５の位置と上記ピークＰ６の位置の間に、上記ピークＰ４が位置することになる。すなわち、Ｈｆ含有絶縁膜６の厚み方向におけるＡｌ（アルミニウム）の濃度分布は、Ｈｆ含有絶縁膜６の厚み方向におけるＨｆ（ハフニウム）の濃度分布のダブルピークの間の位置（すなわちピークＰ５の位置とピークＰ６の位置の間）にピークＰ４を有したものとなる。そして、Ｈｆ含有絶縁膜６の厚み方向において、Ａｌ濃度分布が上記ピークＰ４を有する位置またはその付近でＨｆ濃度分布は上記極小値ＭＩＮａを有することになる。
また、本実施の形態では、ｐＭＩＳ形成領域１Ｂに反応防止用マスク層２２を設けて、ｐＭＩＳ形成領域１ＢでＨｆ含有膜４ａと希土類含有膜４ｂとの反応を防止する場合の製造工程（図３４〜図４８を参照して説明した製造工程）について説明した。他の形態（変形例）として、ｎＭＩＳ形成領域１Ａに反応防止用マスク層２２を設けて、ｎＭＩＳ形成領域１ＡでＨｆ含有膜４ａとＡｌ含有膜２１との反応を防止することもでき、その場合の製造工程を、図５１〜図５５を参照して説明する。なお、図３４〜図４８を参照して説明した製造工程との相違点を主として説明する。図５１〜図５２は、本実施の形態の半導体装置の他の製造工程中の要部断面図である。
上記図３３のプロセスフローのステップＳ５のＨｆ含有膜４ａ形成工程までを行ってから、上記ステップＳ３１でＡｌ含有膜２１の代わりに希土類含有膜４ｂをＨｆ含有膜４ａ上に形成し（図５１参照）、上記ステップＳ３２でこの希土類含有膜４ｂ上に反応防止用マスク層２２を形成する（図５１参照）。それから、上記ステップＳ３３で、ｐＭＩＳ形成領域１Ｂの反応防止用マスク層２２および希土類含有膜４ｂを除去しかつｎＭＩＳ形成領域１Ａの反応防止用マスク層２２および希土類含有膜４ｂを残す（図５２参照）。それから、上記ステップＳ６ａで希土類含有膜４ｂの代わりにＡｌ含有膜２１を形成する、すなわち、ｎＭＩＳ形成領域１Ａの反応防止用マスク層２２上およびｐＭＩＳ形成領域１ＢのＨｆ含有膜４ａ上にＡｌ含有膜２１を形成する（図５３参照）。この段階では、ｎＭＩＳ形成領域１Ａでは、ｐ型ウエルＰＷ上に界面層３、Ｈｆ含有膜４ａ、希土類含有膜４ｂ、反応防止用マスク層２２およびＡｌ含有膜２１が下から順に積層され、ｐＭＩＳ形成領域１Ｂでは、ｎ型ウエルＮＷ上に界面層３、Ｈｆ含有膜４ａおよびＡｌ含有膜２１が下から順に積層された状態となる。それから、上記ステップＳ３４の熱処理でｎＭＩＳ形成領域１ＡのＨｆ含有膜４ａと希土類含有膜４ｂとを反応（混合、ミキシング、相互拡散）して両者の反応層であるＨｆ含有膜４ｄを形成し、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４ａとＡｌ含有膜２１とを反応（混合、ミキシング、相互拡散）して両者の反応層であるＨｆ含有膜４ｅを形成する（図５４参照）。この際、反応防止用マスク層２２は、ｎＭＩＳ形成領域１ＡのＡｌ含有膜２１と希土類含有膜４ｂ（およびＨｆ含有膜４ａ）と間に介在して、ｎＭＩＳ形成領域１ＡのＡｌ含有膜２１が希土類含有膜４ｂやＨｆ含有膜４ａと反応するのを防止するよう機能する。その後、上記ステップＳ３５で、反応防止用マスク層２２上の未反応のＡｌ含有膜２１を除去し、更に反応防止用マスク層２２を除去する（図５５参照）。ここまでの工程で、上記図３９と同様の構造が得られる。以降の工程は、図４０〜図４８を参照して説明した工程（上記ステップ７ａのＨｆ含有膜４ｃ形成工程およびそれ以降の工程）を行えばよい。このようにして製造された半導体装置の構成は、上記図３２と同様である。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体装置およびその製造技術に適用して有効である。
１ 半導体基板
１Ａ ｎＭＩＳ形成領域
１Ｂ ｐＭＩＳ形成領域
２ 素子分離領域
３ 界面層
４ａ，４ｃ Ｈｆ含有膜
４ｂ 希土類含有膜
５，６ Ｈｆ含有絶縁膜（高誘電率ゲート絶縁膜）
７ 金属膜
８ シリコン膜
１０ 金属シリサイド層
１１ 絶縁膜
１２ ストッパ絶縁膜
１３ 絶縁膜
１４ 配線溝
２１ Ａｌ含有膜
２２ 反応防止用マスク層
ＣＮＴ コンタクトホール
ＥＸ１ ｎ−型半導体領域
ＥＸ２ ｐ−型半導体領域
ＧＥ１，ＧＥ２ ゲート電極（メタルゲート電極）
Ｍ１ 配線
ＭＩＮ，ＭＩＮａ 極小値
ＮＷ ｎ型ウエル
Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６ ピーク
ＰＧ プラグ
ＰＲ１，ＰＲ１ａ フォトレジストパターン
ＰＷ ｐ型ウエル
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
ＳＤ１ ｎ＋型半導体領域
ＳＤ２ ｐ＋型半導体領域
ＳＷ サイドウォール

Claims (24)

  1. ｎチャネル型の第１ＭＩＳＦＥＴを備える半導体装置であって、
    半導体基板と、
    前記半導体基板上に形成された、前記第１ＭＩＳＦＥＴの第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜上に形成された、前記第１ＭＩＳＦＥＴの第１メタルゲート電極と、
    を有し、
    前記第１ゲート絶縁膜は、ハフニウムと希土類元素と酸素とを主成分として含有し、
    前記第１ゲート絶縁膜の厚み方向における希土類元素の濃度分布は、前記第１ゲート絶縁膜の下面近傍および上面近傍では、前記第１ゲート絶縁膜の中央領域よりも希土類元素の濃度が低いことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１ゲート絶縁膜の厚み方向における希土類元素の濃度分布は、前記第１ゲート絶縁膜の厚み方向の前記中央領域にピークを有していることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第１ゲート絶縁膜の厚み方向におけるハフニウムの濃度分布は、ダブルピークを有し、
    前記第１ゲート絶縁膜の厚み方向における希土類元素の濃度分布は、前記第１ゲート絶縁膜の厚み方向におけるハフニウムの濃度分布のダブルピークの間にピークを有していることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記半導体基板に形成された、前記第１ＭＩＳＦＥＴのソース・ドレイン用の半導体領域を更に有することを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、
    前記第１ゲート絶縁膜が含有する希土類元素はランタンであることを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    前記第１ゲート絶縁膜と前記半導体基板との界面に形成された、酸化シリコンまたは酸窒化シリコンからなる界面層を更に有することを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、
    ｐチャネル型の第２ＭＩＳＦＥＴを更に備え、
    前記半導体基板上に形成された、前記第２ＭＩＳＦＥＴの第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜上に形成された、前記第２ＭＩＳＦＥＴの第２メタルゲート電極と、
    を更に有し、
    前記第２ゲート絶縁膜は、ハフニウムとアルミニウムと酸素とを主成分として含有し、
    前記第２ゲート絶縁膜の厚み方向におけるアルミニウムの濃度分布は、前記第２ゲート絶縁膜の下面近傍および上面近傍では、前記第２ゲート絶縁膜の中央領域よりもアルミニウムの濃度が低いことを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、
    前記第２ゲート絶縁膜の厚み方向におけるハフニウムの濃度分布は、ダブルピークを有し、
    前記第２ゲート絶縁膜の厚み方向における希土類元素の濃度分布は、前記第２ゲート絶縁膜の厚み方向におけるハフニウムの濃度分布のダブルピークの間にピークを有していることを特徴とする半導体装置。
  9. ハフニウムと希土類元素と酸素とを主成分として含有するゲート絶縁膜およびメタルゲート電極を有するｎチャネル型ＭＩＳＦＥＴを備えた半導体装置の製造方法であって、
    （ａ）半導体基板を用意する工程、
    （ｂ）前記半導体基板上に、前記ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第１Ｈｆ含有膜を形成する工程、
    （ｃ）前記第１Ｈｆ含有膜上に、前記ゲート絶縁膜形成用でかつ希土類元素を主成分として含有する希土類含有膜を形成する工程、
    （ｄ）前記希土類含有膜上に、前記ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第２Ｈｆ含有膜を形成する工程、
    （ｅ）前記第２Ｈｆ含有膜上に、金属膜を形成する工程、
    （ｆ）前記（ｅ）工程後、前記金属膜をパターニングして前記メタルゲート電極を形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記（ｅ）工程後で、前記（ｆ）工程前に、
    （ｅ１）前記金属膜上にシリコン膜を形成する工程、
    を更に有し、
    前記（ｆ）工程では、前記シリコン膜および前記金属膜をパターニングして前記メタルゲート電極を形成することを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｆ）工程後に、
    （ｇ）前記半導体基板に前記ＭＩＳＦＥＴのソース・ドレイン領域形成用のイオン注入を行なう工程、
    （ｈ）前記（ｇ）工程後に、前記（ｇ）工程の前記イオン注入で導入された不純物を活性化させるための第１熱処理を行う工程、
    を更に有することを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｃ）工程で形成される前記希土類含有膜は酸化希土類膜であることを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｃ）工程で形成される前記希土類含有膜は酸化ランタン膜であることを特徴とする半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記（ｂ）工程で形成される前記第１Ｈｆ含有膜は、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜であり、
    前記（ｄ）工程で形成される前記第２Ｈｆ含有膜は、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜であることを特徴とする半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、
    前記（ｂ）工程前に、
    （ｂ１）前記半導体基板上に、酸化シリコンまたは酸窒化シリコンからなる第３絶縁膜を形成する工程、
    を更に有し、
    前記（ｂ）工程では、前記第３絶縁膜上に前記第１Ｈｆ含有膜を形成することを特徴とする半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法において、
    前記（ｈ）工程の前記第１熱処理により、前記第１Ｈｆ含有膜、前記希土類含有膜および前記第２Ｈｆ含有膜が反応して、前記ゲート絶縁膜が形成されることを特徴とする半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記（ｂ）工程で形成される前記第１Ｈｆ含有膜よりも、前記（ｄ）工程で形成される前記第２Ｈｆ含有膜が厚いことを特徴とする半導体装置の製造方法。
  18. 請求項９記載の半導体装置の製造方法において、
    前記（ｃ）工程後で、前記（ｄ）工程前に、
    （ｃ１）第２熱処理を行って、前記第１Ｈｆ含有膜を前記希土類含有膜と反応させる工程、
    を更に有し、
    前記（ｄ）工程では、前記第１Ｈｆ含有膜と前記希土類含有膜との反応層上に前記第２Ｈｆ含有膜が形成され、
    前記（ｈ）工程の前記第１熱処理により、前記反応層と前記第２Ｈｆ含有膜が反応して前記ゲート絶縁膜が形成されることを特徴とする半導体装置の製造方法。
  19. ハフニウムと希土類元素と酸素とを主成分として含有する第１ゲート絶縁膜および第１メタルゲート電極を有するｎチャネル型ＭＩＳＦＥＴを半導体基板の第１領域に有し、ハフニウムとアルミニウムと酸素とを主成分として含有する第２ゲート絶縁膜および第２メタルゲート電極を有するｐチャネル型ＭＩＳＦＥＴを半導体基板の第２領域に有する半導体装置の製造方法であって、
    （ａ）前記半導体基板を用意する工程、
    （ｂ）前記半導体基板上の前記第１領域および前記第２領域に、前記第１および第２ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第１Ｈｆ含有膜を形成する工程、
    （ｃ）前記第１領域および前記第２領域に形成された前記第１Ｈｆ含有膜上に、前記第２ゲート絶縁膜形成用でかつアルミニウムを主成分として含有するＡｌ含有膜を形成する工程、
    （ｄ）前記第１領域および前記第２領域に形成された前記Ａｌ含有膜上にマスク層を形成する工程、
    （ｅ）前記（ｄ）工程後、前記第１領域の前記マスク層および前記Ａｌ含有膜を除去し、前記第２領域の前記マスク層および前記Ａｌ含有膜を残す工程、
    （ｆ）前記（ｅ）工程後、前記第１ゲート絶縁膜形成用でかつ希土類元素を主成分として含有する希土類含有膜を、前記第１領域の前記第１Ｈｆ含有膜上および前記第２領域の前記マスク層上に形成する工程、
    （ｇ）前記（ｆ）工程後、前記第２領域の前記マスク層上の前記希土類含有膜と前記マスク層とを除去する工程、
    （ｈ）前記（ｇ）工程後、前記第１領域の前記希土類含有膜および前記第２領域の前記Ａｌ含有膜上に、前記第１および第２ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第２Ｈｆ含有膜を形成する工程、
    （ｉ）前記（ｈ）工程後、前記第１領域および前記第２領域の前記第２Ｈｆ含有膜上に、金属膜を形成する工程、
    （ｊ）前記（ｉ）工程後、前記金属膜をパターニングして、前記第１領域に前記第１メタルゲート電極を、前記第２領域に前記第２メタルゲート電極を形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  20. 請求項１９記載の半導体装置の製造方法において、
    前記（ｆ）工程後、前記（ｇ）工程前に、
    （ｆ１）熱処理を行って、前記第１領域の前記第１Ｈｆ含有膜と前記希土類含有膜とを反応させ、前記第２領域の前記第１Ｈｆ含有膜と前記Ａｌ含有膜とを反応させる工程、
    を更に有し、
    前記（ｈ）工程では、前記第１Ｈｆ含有膜は、前記第１領域においては前記第１Ｈｆ含有膜と前記希土類含有膜との反応層上に形成され、前記第２領域においては前記第１Ｈｆ含有膜と前記Ａｌ含有膜との反応層上に形成されることを特徴とする半導体装置の製造方法。
  21. 請求項２０記載の半導体装置の製造方法において、
    前記（ｊ）工程の後に、
    （ｋ）前記第１領域の前記半導体基板に前記ｎチャネル型ＭＩＳＦＥＴのソース・ドレイン領域形成用のイオン注入を行ない、前記第２領域の前記半導体基板に前記ｐチャネル型ＭＩＳＦＥＴのソース・ドレイン領域形成用のイオン注入を行なう工程、
    （ｌ）前記（ｋ）工程後に、前記（ｋ）工程の前記イオン注入で導入された不純物を活性化させるための熱処理を行う工程、
    を更に有することを特徴とする半導体装置の製造方法。
  22. 請求項２１記載の半導体装置の製造方法において、
    前記（ｂ）工程で形成される前記第１Ｈｆ含有膜は、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜であり、
    前記（ｃ）工程で形成された前記Ａｌ含有膜は、酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜であり、
    前記（ｆ）工程で形成された前記希土類含有膜は、希土類酸化物膜であり、
    前記（ｈ）工程で形成される前記第２Ｈｆ含有膜は、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜であることを特徴とする半導体装置の製造方法。
  23. 請求項２２記載の半導体装置の製造方法において、
    前記（ｆ）工程で形成された前記希土類含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
  24. 請求項２３記載の半導体装置の製造方法において、
    前記（ｃ）工程で形成された前記マスク層は、窒化金属膜または炭化金属膜であることを特徴とする半導体装置の製造方法。
JP2011535230A 2009-10-06 2009-10-06 半導体装置 Pending JPWO2011042955A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/067421 WO2011042955A1 (ja) 2009-10-06 2009-10-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011042955A1 true JPWO2011042955A1 (ja) 2013-02-28

Family

ID=43856453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011535230A Pending JPWO2011042955A1 (ja) 2009-10-06 2009-10-06 半導体装置

Country Status (4)

Country Link
US (1) US20120193726A1 (ja)
JP (1) JPWO2011042955A1 (ja)
CN (1) CN102612736A (ja)
WO (1) WO2011042955A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865551B2 (en) * 2012-06-28 2014-10-21 International Business Machines Corporation Reducing the inversion oxide thickness of a high-k stack fabricated on high mobility semiconductor material
US9190409B2 (en) 2013-02-25 2015-11-17 Renesas Electronics Corporation Replacement metal gate transistor with controlled threshold voltage
KR20140122585A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
WO2019142581A1 (ja) * 2018-01-22 2019-07-25 国立研究開発法人物質・材料研究機構 Ｍｉｓ型半導体装置およびその製造方法、並びにその製造に用いるスパッタリングターゲット
CN112840448A (zh) * 2018-09-24 2021-05-25 麻省理工学院 通过工程化原子层沉积对碳纳米管的可调掺杂
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
CN116072707A (zh) * 2023-02-08 2023-05-05 厦门大学 一种含稀土栅介质层的平面型SiC MOSFET及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033320A (ja) * 2000-07-06 2002-01-31 Sharp Corp ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
JP2004304053A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2007529112A (ja) * 2003-11-12 2007-10-18 フリースケール セミコンダクター インコーポレイテッド 高ｋ誘電体膜
JP2009054609A (ja) * 2007-08-23 2009-03-12 Toshiba Corp Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
JP2009218584A (ja) * 2008-02-20 2009-09-24 Interuniv Micro Electronica Centrum Vzw 半導体デバイスおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227531B (en) * 1997-03-05 2005-02-01 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
US6060406A (en) * 1998-05-28 2000-05-09 Lucent Technologies Inc. MOS transistors with improved gate dielectrics
US6294433B1 (en) * 2000-02-09 2001-09-25 Advanced Micro Devices, Inc. Gate re-masking for deeper source/drain co-implantation processes
JP4239015B2 (ja) * 2002-07-16 2009-03-18 日本電気株式会社 半導体装置の製造方法
US7875556B2 (en) * 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
JP2009283770A (ja) * 2008-05-23 2009-12-03 Renesas Technology Corp 半導体装置の製造方法
JP5235784B2 (ja) * 2009-05-25 2013-07-10 パナソニック株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033320A (ja) * 2000-07-06 2002-01-31 Sharp Corp ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
JP2004304053A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2007529112A (ja) * 2003-11-12 2007-10-18 フリースケール セミコンダクター インコーポレイテッド 高ｋ誘電体膜
JP2009054609A (ja) * 2007-08-23 2009-03-12 Toshiba Corp Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
JP2009218584A (ja) * 2008-02-20 2009-09-24 Interuniv Micro Electronica Centrum Vzw 半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
US20120193726A1 (en) 2012-08-02
CN102612736A (zh) 2012-07-25
WO2011042955A1 (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5401244B2 (ja) 半導体装置の製造方法
JP4860183B2 (ja) 半導体装置およびその製造方法
US20070210354A1 (en) Semiconductor device and semiconductor device manufacturing method
US7511338B2 (en) Semiconductor device and manufacturing method of the same
US20090146215A1 (en) Semiconductor device and method for fabricating the same
US9076857B2 (en) Semiconductor device and manufacturing method thereof
US20070221970A1 (en) Manufacturing method of semiconductor device and semiconductor device
TWI449132B (zh) Manufacturing method of semiconductor device
WO2011042955A1 (ja) 半導体装置およびその製造方法
US8664053B2 (en) Semiconductor device with isolation structures and gate insulating film that contain an element for threshold reduction and method of manufacturing the same
JP2012044013A (ja) 半導体装置の製造方法
JP5368584B2 (ja) 半導体装置およびその製造方法
US20100301429A1 (en) Semiconductor device and method of manufacturing the same
US7618855B2 (en) Manufacturing method of semiconductor device
US20090039440A1 (en) Semiconductor device and method of fabricating the same
US20100320542A1 (en) Semiconductor device and manufacturing method thereof
US20110275189A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006013270A (ja) 半導体装置およびその製造方法
JP2013093438A (ja) 半導体装置の製造方法
TWI446456B (zh) 具有金屬閘極之電晶體及其製作方法
JP2011014690A (ja) 半導体装置およびその製造方法
JP2013008787A (ja) 半導体装置およびその製造方法
TWI490949B (zh) 具有金屬閘極之電晶體及其製作方法
JP2012134212A (ja) 半導体装置の製造方法
JP2011249603A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140225