CN1971847A - 生产层排列的方法,生产电气元件、层排列和电气元件的方法 - Google Patents

生产层排列的方法,生产电气元件、层排列和电气元件的方法 Download PDF

Info

Publication number
CN1971847A
CN1971847A CNA2006101637493A CN200610163749A CN1971847A CN 1971847 A CN1971847 A CN 1971847A CN A2006101637493 A CNA2006101637493 A CN A2006101637493A CN 200610163749 A CN200610163749 A CN 200610163749A CN 1971847 A CN1971847 A CN 1971847A
Authority
CN
China
Prior art keywords
layer
carbon
coating
electric insulation
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101637493A
Other languages
English (en)
Other versions
CN100456419C (zh
Inventor
G·杜斯伯格
M·利鲍
F·科鲁普尔
C·卡普泰恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN1971847A publication Critical patent/CN1971847A/zh
Application granted granted Critical
Publication of CN100456419C publication Critical patent/CN100456419C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Insulating Bodies (AREA)
  • Electronic Switches (AREA)

Abstract

利用一种生产层排列的方法形成一种基本上含碳的导电碳层。在该碳层上形成一种保护层。在该保护层上形成一种电绝缘层，该保护层防止该碳层在该电绝缘层的形成期间受到损伤。此外，提出一种层排列，该层排列具有基本上含碳的导电碳层，在该碳层上形成的保护层，以及在该保护层上形成的电绝缘层，该保护层用于避免该碳层受到该电绝缘层的损伤。

Description

生产层排列的方法，生产电气元件、层排列和电气元件的方法
技术领域
本发明涉及一种生产层排列的方法，一种生产电气元件、层排列和电气元件的方法。
背景技术
为防止由于在碳层上形成电绝缘层而使该碳层受到损伤是现有技术追寻的目标。
发明内容
按照本发明的一个实施方案，提出一种生产层排列的方法。在这个方法中，形成一种基本上含碳的导电碳层。在该碳层上形成一种保护层，在该保护层上形成一种电绝缘层，该保护层防止该碳层在该电绝缘层的形成期间遭到损伤。
按照本发明的又一实施方案，提出一种层排列，该层排列具有一层基本上含碳的导电碳层，一层在该碳层上形成的保护层，以及一层在该保护层上形成的电绝缘层，该保护层用于避免碳层受到电绝缘层的损伤。
附图说明
下面用附图对本发明的具体实施方案予以阐明并作更详细的解释。为方便起见，这些附图中相同的或类似的元件将给以相同的或同样的附图标记。各附图中显示的描述说明只是示意性的，而没有采用真实的尺度。
这些附图中：
图1A示出按照本发明的一个实施方案在生产层排列方法过程中的第一方法步骤；
图1B示出按照本发明的这个实施方案在生产层排列方法过程中的第二方法步骤；
图1C示出按照本发明一个实施方案的一种层排列；
图2示出按照本发明另一实施方案的一种层排列；和
图3示出按照本发明又一实施方案的一种层排列。
具体实施方式
在半导体工艺技术的最近发展中，由于，例如在简单工艺中，碳在处理的方便程度以及形成的可能性方面性能非常好，导电碳或金属性碳作为传统金属材料的另一种选择已经逐渐成为关注的焦点。形成碳层的工艺和，比如传统的CMOS(互补型金属氧化物半导体)的工艺是兼容的。还有可能形成互连基本上都含碳的多种整体的金属化系统。
利用多种沉积法都能够在衬底上形成导电碳层。作为举例，在把碳材料沉积在衬底里面或者上面的一种方法中，可把处理室的内部加热到一个预定的温度。然后，将衬底置入处理室，并将处理室抽空到一个预定的压力或者低于这个压力。再引入含有至少碳的气体，一直加到高于第一预定压力的第二预定压力。碳材料从含碳气体而被沉积到衬底的表面上或者凹槽中。
采用碳的一个优点在于，能够以这样一种方式形成碳层，使得它们具有的电阻率和金属的电阻率相当。特别是，利用碳作为电极材料能够实现，在小形体尺寸，例如在形体尺寸小于100nm情况下电极中电子的散射过程能够被降低，从而电阻率不会增加，这和金属在形体尺寸小于100nm情况下所观察到电阻率增加相反，无法达到对宏观体系提出的电阻率。
碳的另一个优点在于，它比金属具有更高的化学稳定性和热稳定性。所以碳层不会和，比如铝、钨和/或铜起反应，而且还能够在所谓的高k电介质，即具有高相对介电常数的电绝缘材料的形成期间所进行的各个晶化步骤中耐受比方1000℃以上的温度。
此外，为了形成，比如电气元件或电子元件的电极，还能够用简单的方式将沉积的碳层形成图案。
很多情况下在处理步骤中需要在碳层上形成电绝缘层(电介质)。这种情况下，电绝缘层的形成常常借助一种沉积法来实现。
在碳材料上沉积电绝缘材料或绝缘体，换言之沉积电介质材料或电介质的过程中，需要，比如以臭氧或水的形式的多个氧化步骤。一个问题在于，氧化环境加上所需的高处理温度会导致或者可能导致下面的碳材料或者下面的碳层受到损伤。换句话说，在通过，比如一种强烈氧化环境和初期(或轻微)蚀刻形成电绝缘层的期间，碳层会受到伤害。这将减弱电绝缘层在碳层上的附着力，也因此会使得该电绝缘层的绝缘性能减弱(绝缘体漏电)。
按照本发明的一个实施方案，在生产层排列的方法中，形成一种基本上含碳的碳层，该碳层是导电的。在该碳层上形成一种保护层。在该保护层上形成一种电绝缘层，保护层可防止碳层在电绝缘层的形成期间遭受损伤。
按照本发明的又一实施方案，提出一种层排列，该层排列具有一层基本上含碳的导电碳层，在该碳层上形成的一层保护层，以及在该保护层上形成的一层电绝缘层，该保护层用于避免碳层受到电绝缘层的损伤。
按照本发明的又一实施方案，在碳层上保护层的形成可防止该碳层在电绝缘层或电介质的形成期间受到损伤，由于电绝缘层不是直接在碳层上形成的，而是在碳层上形成的保护层上面形成的，因而能够避免对下面碳材料的损伤。
假定，比如在生产一种电气元件或者电子元件的时候，想在碳层上形成电绝缘层，并希望该碳层的质量不会受到电绝缘层形成的不利影响，那么应用按照本发明实施方案生产层排列的方法将是有利的。
按照本发明的又一实施方案，形成的碳层形是一种导电碳层。这样的导电碳层也可称作是金属性碳层。
按照本发明的又一实施方案，导电碳层或金属性碳层可以形成为电气元件或者电子元件的电极。
按照本发明的又一实施方案，导电碳层或金属性碳层可以形成一种电互连，例如在电子元件或者集成电路内的电互连。
按照本发明的又一实施方案，碳层是借助沉积法形成的。
按照本发明的又一实施方案，在形成碳层的沉积法过程中，作为举例，处理室内部可以加热到一个预定温度，比如到400℃和1200℃之间的一个温度(比如600℃或950℃)。接着，可将衬底置入处理室，并将该处理室抽空到可低于1帕斯卡(Pa)的第一预定压力，比如低于1帕斯卡的8分之一。然后继续引入含有至少碳的气体，比如有机气体，比方象甲烷(CH4)，直到达到可高于第一预定压力的第二预定压力。第二预定压力可以，比如在10hPa和1013hPa之间，比方在300hPa和700hPa之间。碳材料可从含碳气体，比如甲烷气，沉积到衬底的表面上或者衬底的凹槽里。当碳材料沉积之后，可随意选择在，比如1050℃进行热处理。
按照本发明的又一实施方案，碳层厚度为1nm～100nm。
按照本发明的又一实施方案，保护层是由一种增大附着力材料或者一种增大附着力剂形成的。
按照本发明的又一实施方案，比如，六甲基二硅氨烷(HMDS)可用来作为增大附着力材料或增大附着力剂。
按照本发明的又一实施方案，保护层被形成为一种碳化物层。
按照本发明的又一实施方案，形成为一种碳化物层的保护层可具有下列材料中的一种或多种：
●  碳化硼(BxC)
●  碳化铬(CrxCy)
●  碳化铌(NbxC)
●  碳化硅(SiC)
●  碳化钛(TiC)
●  碳化铪(HfC)
●  碳化钽(TaC)
●  碳化钨(WC)
●  碳化锆(ZrC)
别的碳化物层也可被选用作保护层。
按照本发明的又一实施方案，碳化物层是借助一种沉积法形成的。
按照本发明的又一实施方案，用于形成碳化物层的沉积法可以是一种蒸汽沉积法，比如化学气相沉积(CVD)，例如，有可能利用适当的处理参数来进行碳化物层的沉积。
按照本发明的又一实施方案，碳化硅层(SiC层)在碳层上的形成可通过，比如把该碳层暴露在含有氢(H2)和四氯化硅(SiCl4)的混合气体中来实现，温度为600℃～950℃(典型为850℃)，压力为1乇～100乇(典型为10乇)。按照另一实施方案，碳化硅层可通过把碳层暴露在含有氢(H2)，氩(Ar)和硅烷(SiH4)的混合气体中来形成，温度为400℃～700℃(典型为400℃)，压力为1乇～100乇(典型为10乇)。
按照本发明的又一实施方案，碳化硼层(BxC层)在碳层上的形成可通过，比如把该碳层暴露在含有三氯化硼(BCl3)，氢(H2)和氩(Ar)的混合气体中来实现，温度为400℃～1000℃，压力为1乇～100乇。按照另一实施方案，碳化硼层可通过把碳层暴露在含有硼烷(B2H6)和氢(H2)的混合气体中来形成，温度为400℃，压力为1乇～100乇。
按照本发明的又一实施方案，碳化铬层(CrxCy层)在碳层上的形成可通过，比如把该碳层暴露在含有氯化铬(CrCl2或CrCl3)，氩(Ar)和氢(H2)的混合气体中来实现，温度为600℃～1000℃，压力为0.1乇～100乇。按照另一实施方案，碳化铬层可通过在温度为300℃～500℃和压力为0.5乇～50乇情况下Cr[(C6H5)C3H7]2的分解来形成。
按照本发明的又一实施方案，碳化铌层(NbxC层)在碳层上的形成可通过，比如把该碳层暴露在含有氯化铌(NbCl5)，四氯化碳(CCl4)和氢(H2)的混合气体中来实现，温度为1500℃，压力为10乇～700乇。
按照本发明的又一实施方案，碳化钛层(TiC层)在碳层上的形成可通过，比如把该碳层暴露在含有四氯化钛(TiCl4)，氢(H2)和氩(Ar)的混合气体中来实现，温度为700℃，压力为0.1乇～100乇。
按照本发明的又一实施方案，碳化铪层(HfC层)在碳层上的形成可通过，比如把该碳层暴露在含有四氯化铪(HfCl4)和甲烷(CH4)的混合气体中来实现，温度为700℃～900℃，压力为1乇～大气压，由此，根据反应HfCl4+CH4→HfC+4HCl形成HfC层。按照另一实施方案，碳化铪层可通过把碳层暴露在含有四氯化铪(HfCl4)，氢(H2)和氩(Ar)的混合气体中来形成，温度为700℃～1200℃，压力为1乇～100乇，由此，根据反应HfCl4+CH4→HfC+4HCl形成HfC层。
按照本发明的又一实施方案，碳化钽层(TaC层)在碳层上的形成可通过，比如把该碳层暴露在含有四氯化钽(TaCl4)，氯代甲烷(CH3Cl)和氢(H2)的混合气体中来实现，温度为700℃～1200℃，压力为0.1乇～100乇，由此，根据反应TaCl4+CH3Cl+H2→TaC+5HCl形成TaC层。按照另一实施方案，碳化钽层可通过把碳层暴露在含有四氯化钽(TaCl4)，氢(H2)和氩(Ar)的混合气体中来形成，温度为600℃～1100℃，压力为1乇～100乇。
按照本发明的又一实施方案，碳化钨层(WC层)在碳层上的形成可通过，比如把该碳层暴露在含有六氯化钨(WCl6)，甲烷(CH4)和氢(H2)的混合气体中来实现，温度为650℃～750℃，压力为1乇～100乇，由此，根据反应WCl6+CH4+H2→WC+6HCl形成WC层。按照另一实施方案，碳化钨层可通过把碳层暴露在含有六氟化钨(WF6)，甲醇(CH3OH)和氢(H2)的混合气体中来形成，温度为290℃～650℃，压力为1乇～700乇，由此，根据反应WF6+CH3OH+2H2→WC+6HF+H2O形成WC层。按照另一实施方案，碳化钨层可通过在温度为250℃～600℃，压力为1乇～20乇情况下W(CO)6的分解来形成，由此，根据反应W(CO)6→W+6CO形成WC层。
按照本发明的又一实施方案，碳化锆层(ZrC层)在碳层上的形成可通过，比如把该碳层暴露在含有四溴化锆(ZrBr4)和甲烷(CH4)的混合气体中来实现，温度为1300℃，压力为1乇～100乇，由此，根据反应ZrBr4+CH4→ZrC+4HBr形成ZrC层。按照另一实施方案，碳化锆层可通过把碳层暴露在含有四溴化锆(ZrBr4)，氢(H2)和氩的混合气体中来形成，温度为700℃～1300℃，压力为1乇～100乇。
别的碳化物层可以用类似的方式来形成。
按照本发明的又一实施方案，保护层的厚度为0.1nm～10nm。
按照本发明的又一实施方案，电绝缘层是由具有高相对介电常数的材料，即高k材料形成的。可采用任何一种想要的高k材料，例如氧化铝(Al2O3)，硅酸铪(HfSiO)或氧化锆(ZrO2)。
电绝缘层可借助至少一个氧化步骤来形成，其中至少一个氧化步骤可以采用比如水和/或臭氧来实现。
按照本发明的又一实施方案，电绝缘层是借助沉积法形成的。
用以形成电绝缘层的沉积法可以是蒸汽沉积法，例如一种化学气相沉积法，比如化学气相沉积(CVD)。
按照本发明的又一实施方案，电绝缘层是由一种氧化物材料，比方由二氧化硅(SiO2)形成的。
按照本发明的又一实施方案，在电绝缘层上面或上方至少要形成一种附加层。换句话说，在电绝缘层上面要么形成单层附加层，要么形成一种层系列，这种层系列具有多层附加层，一层排在一层上面。另一选择是，还有可能在电绝缘层上面形成一种多层附加层，该多层附加层的各个单层在各自情况下有可能形成在电绝缘层的一部分上面。
本发明实施方案的一个优点可从以下事实看出，在金属性的碳层上形成一层非常薄的保护层(比如一层厚度在纳米范围乃至亚-纳米范围的碳化物层)，能够便于在氧化环境下一层或相继多层的沉积。保护层的作用是在电绝缘层或电介质(例如以氧化物层的形式)的形成期间，使碳层不至受到氧化步骤的伤害，从而不会受到损坏。换句话说，借助在碳层上形成的保护层，能避免氧化步骤对碳层可能产生的初期蚀刻。
按照本发明的又一实施方案，该至少一个附加层中至少有一层形成为基本上含碳的碳层和/或金属层。
按照本发明的又一实施方案，一种由碳层构成的附加层可被形成为一种导电碳层或者金属性碳层。
按照本发明的又一实施方案，提出一种生产电气元件的方法，该方法涉及一种层排列的形成，借助按照本发明一个实施方案生产层排列的方法，在该层排列的电绝缘层上形成导电层，从而形成一种电容器。
按照本发明的又一实施方案，导电层形成为第二基本上含碳的碳层。第二导电碳层也可称作第二金属性碳层，所以按照本发明的这个方案可形成一种金属-绝缘体-金属(MIM)电容器。
用上述方式形成的电容器具有用金属性碳层形成的第一电极，以及用第二金属性碳层形成的第二电极。电绝缘层或电介质(例如高k材料)在第一电极和第二电极之间形成，保护层(例如碳化物层)在电绝缘层和第一电极或金属性碳层之间形成。
按照本发明的又一实施方案，导电层可被形成为一种金属层，所以MIM电容器也可形成具有由金属性碳层形成的第一电极，以及由金属层形成的第二电极。
按照本发明的一个实施方案，借助生产层排列方法，有可能在碳层，比方导电碳层或金属性碳层的上方，在氧化环境下利用例如沉积法来形成电绝缘层或电介质，在这种情况下碳层不会受到一个或多个氧化工艺的伤害或损伤。这一点是借助在碳层上形成一种，例如用增大附着力材料(增大附着力剂)或者碳化物材料做成的薄保护层来做到的。
按照本发明实施方案生产层排列的方法能够方便地运用在，比如为了电绝缘打算在碳层上方形成电介质，比如一种氧化物层的时候。由于碳层受到保护层的保护，下面的碳层就不会因为氧化物层的形成而受到损伤。
一层附加层或多层附加层可以依次在氧化物层上，通常在电绝缘层上形成。这样，比如通过在电绝缘层上形成金属层或第二导电碳层，可形成一种金属-绝缘体-金属电容器
本发明的另一个实施方案提供了用作互连的导电碳层，以及利用形成的电绝缘层(例如氧化物层)作为绝缘体使互连达到电绝缘的方法，在互连(即碳层)和绝缘体(即电绝缘层)之间保护层的形成，可防止在绝缘体或电绝缘层的形成期间，该互连或碳层受到损伤，例如由于在氧化环境中的早期蚀刻而造成的损伤。
本发明的另一个实施方案提供一种由该方法产生的，具有多层金属化平面(或金属化层面)的层排列，在各自金属化平面里形成具有导电碳层材料的一个或多个互连。电绝缘层(金属间电介质，IMD)在各自情况下可以在单个金属化平面之间形成，在碳互连上面形成的保护层(例如碳化物层)可以防止所说的碳互连在金属间电介质或电绝缘层的形成期间受到损伤。
按照本发明的又一实施方案，可以形成，比如作为第一互连而提供的金属性碳层，并可在该碳层上形成保护层(例如碳化物层)。一种电绝缘层或第一金属间电介质可在该保护层上形成，碳层或者这第一互连受到该保护层的保护。作为第二互连而提供的第二导电碳层可在该电绝缘层上形成。在第二互连上可再度形成保护层，随后形成第二电绝缘层，第二保护层防止第二碳层遭受来自第二电绝缘层造成的损伤。重复上述处理步骤，有可能生产出一种层排列，这种层排列可具有所要求的任意预定数目的金属化平面，有可能在各自金属化平面上形成一个或多个由金属性碳制造的互连。
在相邻金属化平面内形成的互连可以另外又有相互电连接，办法是在金属化平面之间形成的电绝缘层(金属间电介质)中形成一个或多个接触孔(通孔)。
按照本发明一个实施方案生产层排列的方法，能够有利地应用于，比如在生产各种各样的电气元件或电子元件时，确切地讲，无论什么时候打算在碳层上形成电绝缘层，同时在电绝缘层的形成期间，要求防止碳层遭受，比方由于氧化步骤而受到伤害或损伤。
本发明多个示例性实施方案的一个长处可以从以下事实看出，就是能够防止碳层遭受由于在该碳层上形成电绝缘层而造成的损伤。
图1A示出按照本发明一个实施方案，在生产层排列方法过程中的第一方法步骤。
图1A示出的层排列100是在第一方法步骤中，通过比方在衬底(未示出)上，形成一种基本上含碳的碳层101而取得的。碳层101形成为导电碳层101或金属性碳层101。碳层101可借助比如沉积法来形成。
作为举例，处理室内部可被加热到一个预定温度，比如加热到400℃和1200℃之间的一个温度(比如到600℃或950℃)。接着，将衬底置入处理室内，而且处理室可被抽空到第一预定压力，这个压力可以比1帕斯卡(Pa)小，比方小于1帕斯卡的8分之一。接着再引入含有至少碳的一种气体，比如有机气体，比方象甲烷(CH4)，直到达到第二预定压力，这个压力可以比第一预定压力高。第二预定压力可在，比如10hPa和1013hPa之间，比方在300hPa和700hPa之间。碳材料可从含碳气体。比如甲烷气，沉积到衬底的表面上，从而形成碳层101。在碳材料沉积之后可以任选地，比方在1050℃进行热处理
碳层101具有的厚度可为1nm～100nm。
图1B示出按照本发明一个实施方案在生产层排列方法过程中的第二方法步骤。
图1B示出的层排列200是在第二方法步骤中，通过在碳层101上形成一种保护层102而得到的。保护层102形成为碳化硅层(SiC层)。
在碳层上SiC层保护层102的形成可通过，比如把该碳层101暴露在含有氢(H2)和四氯化硅(SiCl4)的混合气体中来实现，温度为600℃～950℃(典型在850℃)，压力为1乇～100乇(典型为10乇)。另一选择是，碳化硅层102可通过把碳层101暴露在含有氢(H2)，氩(Ar)和硅烷(SiH4)的混合气体中来形成，温度为400℃～700℃(典型为400℃)，压力为1乇～100乇(典型为10乇)。
另一选择或者另外，碳化物层构成的保护层102也可含有以下碳化物材料中的一种或多种：碳化硼、碳化铬、碳化铌、碳化钛、碳化铪、碳化钽、碳化钨、碳化锆。
碳化硼层(BxC层)构成的保护层102可通过把碳层101暴露在含有三氯化硼(BCl3)、氢(H2)和氩(Ar)的混合气体中来形成，温度为400℃～1000℃，压力为1乇～100乇。另一选择是，碳化硼层构成的保护层102可通过把碳层101暴露在含有硼烷(B2H6)和氢(H2)的混合气体中来形成，温度为400℃，压力为1乇～100乇。
碳化铬层(CrxCy层)构成的保护层102可通过把碳层101暴露在含有氯化铬(CrCl2或CrCl3)，氩(Ar)和氢(H2)的混合气体中来形成，温度为600℃～1000℃，压力为0.1乇～100乇。另一选择是，碳化铬层构成的保护层102可通过在温度为300℃～500℃和压力为0.5乇～50乇的情况下Cr[(C6H5)C3H7]2的分解来形成。
碳化铌层(NbxC层)构成的保护层102可通过把碳层101暴露在含有氯化铌(NbCl5)，四氯化碳(CCl4)和氢(H2)的混合气体中来形成，温度为1500℃，压力为10乇～700乇。
碳化钛层(TiC层)构成的保护层102可通过把碳层101暴露在含有四氯化钛(TiCl4)，氢(H2)和氩(Ar)的混合气体中来形成，温度为700℃，压力为0.1乇～100乇。
碳化铪层(HfC层)构成的保护层102可通过把碳层101暴露在含有四氯化铪(HfCl4)和甲烷(CH4)的混合气体中来形成，温度为700℃～900℃，压力为1乇～大气压，由此，根据反应HfCl4+CH4→HfC+4HCl形成HfC层。另一选择是，碳化铪层构成的保护层102可通过把碳层101暴露在含有四氯化铪(HfCl4)，氢(H2)和氩(Ar)的混合气体中来形成，温度为700℃～1200℃，压力为1乇～100乇，由此，根据反应HfCl4+CH4→HfC+4HCl形成HfC层。
碳化钽层(TaC层)构成的保护层102可通过把碳层101暴露在含有四氯化钽(TaCl4)，氯代甲烷(CH3Cl)和氢(H2)的混合气体中来形成，温度为700℃～1200℃，压力为0.1乇～100乇，由此，根据反应TaCl4+CH3Cl+H2→TaC+5HCl形成TaC层。另一选择是，碳化钽层构成的保护层102可通过把碳层101暴露在含有四氯化钽(TaCl4)，氢(H2)和氩(Ar)的混合气体中来形成，温度为600℃～1100℃，压力为1乇～100乇。
碳化钨层(WC层)构成的保护层102可通过把碳层101暴露在含有六氯化钨(WCl6)，甲烷(CH4)和氢(H2)的混合气体中来形成，温度为650℃～750℃，压力为1乇～100乇，由此，根据反应WCl6+CH4+H2→WC+6HCl形成WC层。另一选择是，碳化钨层构成的保护层102可通过把碳层暴露在含有六氟化钨(WF6)，甲醇(CH3OH)和氢(H2)的混合气体中来形成，温度为290℃～650℃，压力为1乇～700乇，由此，根据反应WF6+CH3OH+2H2→WC+6HF+H2O形成WC层。此外，碳化钨层构成的保护层102可通过在温度为250℃～600℃和压力为1乇～20乇状态下W(CO)6的分解来形成，由此，根据反应W(CO)6→W+6CO形成WC层。
碳化锆层(ZrC层)构成的保护层102可通过把碳层101暴露在含有四溴化锆(ZrBr4)和甲烷(CH4)的混合气体中来形成，温度为1300℃，压力为1乇～100乇，由此，根据反应ZrBr4+CH4→ZrC+4HBr形成ZrC层。另一选择是，碳化锆层构成的保护层102可通过把碳层101暴露在含有四溴化锆(ZrBr4)，氢(H2)和氩(Ar)的混合气体中来形成，温度为700℃～1300℃，压力为1乇～100乇。
碳化硅层构成的保护层102可借助一种化学气相沉积方法来形成，比如化学气相沉积。
在另一可供选择的实施方案中，可以形成由增大附着力材料制造(例如用HMDS制造)的保护层102来取代由碳化物层形成的保护层102。
图1C示出按照本发明一个实施方案的一种层排列300。
层排列300是通过在保护层102上面形成电绝缘层103而获得的，采用的是按照本发明示范性实施方案生产层排列方法的第三方法步骤。电绝缘层103是由氧化物材料形成的；换句话说，通过氧化步骤把电绝缘层103形成为氧化物层(例如二氧化硅层)。
另一选择是，在保护层102上面可以沉积由任何一种想要的高k材料制造(例如用氧化铝，硅化铪或氧化锆制造)的电绝缘层103。
电绝缘层103或氧化物层103的形成是在氧化环境中实现的，薄保护层102防止碳层101在电绝缘层103或氧化物层103的形成期间受到氧化步骤的损伤。换句话说，保护层102防止，比方，碳层101受到为形成电绝缘层103所需氧化环境的伤害。
借助保护层102以防止碳层101遭受损伤所获得的效果在于可以使得电绝缘层103附着得更好。电绝缘层附着得更好又反过来导致电绝缘层103或电介质103绝缘效果的改善。
图2示出按照本发明又一实施方案的一种层排列400。
层排列400是通过在图1C所示的层排列300的电绝缘层103上面形成附加层104而获得的。附加层104形成为第二导电碳层104，换句话说，形成为第二金属性碳层104。
所以，层排列400形成为一种电气元件400，更精确地说，形成为一种金属-绝缘体-金属电容器400，它具有用金属性碳材料，即导电碳层101，制作的第一金属电极；具有用金属性碳材料，即第二导电碳层104，制作第二金属电极；还具有在第一金属电极101和第二金属电极104之间的电介质103，即电绝缘氧化层103：以及在电介质103和第一金属电极101之间形成的保护层102。
也可以不采用导电碳材料而形成一种金属层104来作为电容器400的第二电极104。
保护层102形成在电容器400的电绝缘层103，即电介质103，和第一电极101，即碳层101，之间的事实，可防止碳层101受到电绝缘层103的损伤。因此，电绝缘层103在碳层101上的附着力，或者在碳层101上形成的保护层102上的附着力将获得改善，从而会改进电绝缘层103的绝缘性能，或者使它的绝缘效果更好。
图3示出按照本发明另外一个实施方案的一种层排列500。
层排列500具有导电(金属性)碳层501，导电碳层501形成为第一电互连。保护层502(例如碳化物层)在碳层501上形成，而电绝缘层或金属间电介质503在保护层502上形成。第二金属性碳层504在电绝缘层503上形成，第二金属性碳层504形成为第二电互连。第二保护层505(例如第二碳化物层)依次在第二金属性碳层504上或在第二电互连504上形成。第二电绝缘层506或第二金属间电介质506在第二保护层505上形成。第三金属性碳层507在第二电绝缘层506上形成，第三金属性碳层507形成为第三电互连。
保护层502在碳层501上形成的事实可保护碳层501免遭来自电绝缘层503的损伤。以类似方式，第二碳层504受到第二保护层505的保护，不至受到来自第二电绝缘层506的损伤。
借助第一接触孔508(第一通孔508)碳层501和第二碳层504相互电连接，第一接触孔508是在电绝缘层503中和保护层502中形成的。接触孔508或通孔508的形成可以在电绝缘层503的形成之后借助传统的图案模式方法(如光刻和/或蚀刻方法)进行。用类似的方式，第二碳层504和第三碳层507通过第二接触孔509相互电接触-连接。
这样，图3所示的层排列500具有多层金属化平面，在各金属化平面里形成电互连。具体地说，第一电互连501，即碳层501，在第一金属化平面里形成，第二电互连504，即第二碳层504，在第二金属化平面里形成，而第三电互连507，即第三碳层507，在第三金属化平面里形成。
另一选择或者另外，更多的具有导电碳材料的各种电互连可在一个或更多的金属化平面(未示出)里形成。除了图3所示的金属化平面之外，同样还可能形成更多的金属化平面，这些平面可具有多个形成为各电互连的碳层，在各自情况下有可能在两个金属化平面之间形成一个或多个电绝缘层(例如金属间电介质)。
关于这一点应该注意，每当形成一个附加的金属化平面时，碳层都受到在碳层上形成的薄保护层(例如碳化物层或者用增大附着力材料制作的层)的保护，不至受到损伤(例如由于在金属间电介质的形成期间所需的强烈氧化步骤而造成)。
图3所示的层排列500在第三电绝缘层510(例如二氧化硅层)上形成，第三电绝缘层510又依次在衬底511(例如硅衬底)上形成。该衬底可以是掺杂的，比如是P-掺杂。掺杂阱区512在衬底里形成，对阱区512的掺杂有可能和对衬底511的掺杂相反。在衬底511是p-掺杂情况下，阱区512可以比方是n-掺杂。第一源/漏区513在掺杂阱区512里形成，第一源/漏区513具有的掺杂与阱区512的掺杂相反，或者和衬底511的掺杂类型相同。在衬底511是P-掺杂，或者阱区512是n-掺杂的情况下，第一源/漏区513可以，比如是浓的p-掺杂(p+)。借助在第三电层510上形成的第三接触孔514(第三通孔514)，第一源/漏区513电连接到第一电互连501，即层排列500的碳层501。此外，第一栅区515形成在第三电绝缘层510的里面或者在阱区512的上面，第一栅区515可具有，比如第一栅绝缘层和形成在第一栅绝缘层(图3未予示出)上的第一导电栅层(第一栅极)。第一源/漏区513和第一栅区515可以是第一场效应晶体管的一部分，比如在p-掺杂或p+-掺杂的第一源/漏区513情况下PMOS场效应晶体管的一部分。PMOS场效应晶体管还可以进一步具有在阱区512(未示出)里形成的p-掺杂或p+-掺杂的源/漏区。
此外，第二源/漏区515在衬底511里形成，第二源/漏区515具有的掺杂与衬底511的掺杂相反。在衬底511是p-掺杂情况下，第二源/漏区515可以是，比如浓的n-掺杂(n+)。借助第四接触孔517(第四通孔517)，第二源/漏区515电连接到第一电互连501，即层排列500的碳层501。再有，第二栅区518形成在第三电绝缘层510里面或者形成在衬底511的上面，第二栅区518可具有，比如第二栅绝缘层和形成在第二栅绝缘层(图3未予示出)上的第二导电栅层(第二栅极)。第二源/漏区516和第二栅区518可以是第二场效应晶体管的一部分，比如在n-掺杂或n+-掺杂的第二源/漏区516情况下NMOS场效应晶体管的一部分。NMOS场效应晶体管还可以进一步具有在衬底511里形成的n-掺杂或n+-掺杂的源/漏区(未示出)。
PMOS场效应晶体管的第一源/漏区513和NMOS场效应晶体管的第二源/漏区516相互电连接，借助的是在第三电绝缘层510里形成的第三接触孔514，在第三电绝缘层510(即层排列500的金属性碳层501)上形成的第一电互连501以及在第三电绝缘层510里形成的第四接触孔517。
PMOS场效应晶体管和NMOS场效应晶体管可以是一种集成电路，比如CMOS反相器，的一部分，而层排列500或者在层排列500里形成的第一电互连501(碳层501)，第二电互连504(第二碳层504)以及第三电互连507(第三碳层507)都可用于和该集成电路的部分元件进行电接触。
尽管已经详细描述了本发明的具体实施方案和它们的优点，但还是应该提醒，只要不偏离如随后权利要求所阐述的本发明的构思和范围，对于本发明可以进行各种各样的改革、置换和创新。作为举例，对本技术领域的技术人员很显然，只要所做的改动仍然在本发明的范围内，这里描述的多个特征、功能、工艺和材料都能予以更改。而且，我们也不打算把本发明的范围局限在描述中提到过的工艺、机械、生产、材料组成、装置、方法或步骤的具体实施方案。由于本技术领域普通的技术人员都能够不难从本发明的公开内容有所了解，所以有可能如同这里已描述过的对应实施方案一样，按照本发明，利用现有的或者未来将要开发的工艺、机械、生产方法、材料组成、装置、方法或步骤，能够基本上完成同样的任务，或者基本上能够取得相同的结果。因此，打算在随后的权利要求中包括在它们范围之内这样的工艺、机械、生产方法、材料组成、装置、方法或步骤。
附图标记清单
100层排列
101碳层
102保护层
103电绝缘层
104导电层
200层排列
300层排列
400层排列
500层排列
501碳层
502保护层
503电绝缘层
504碳层
505保护层
506电绝缘层
507碳层
508接触孔
509接触孔
510电绝缘层
511衬底
512阱区
513源/漏区
514接触孔
515栅区
516源/漏区
517接触孔
518栅区

Claims (24)

1.一种生产层排列的方法，包括：
形成一种基本上含碳的导电碳层；
在该碳层上形成一种保护层；
在该保护层上形成一种电绝缘层，该保护层防止该碳层在该电绝缘层的形成期间遭受损伤。
2.根据权利要求1的方法，
该碳层是借助一种沉积法形成的。
3.根据权利要求1的方法，
该碳层厚度为1nm～100nm。
4.根据权利要求1的方法，
该保护层是由一种增大附着力材料形成的。
5.根据权利要求4的方法，
一种六甲基二硅氨烷材料被用作增大附着力材料。
6.根据权利要求1的方法，
该保护层要被形成为一种碳化物层。
7.根据权利要求6的方法，
该碳化物层包含下列材料中的一种或多种：BxC；CrxCy；NbxC；SiC；TiC；HfC；TaC；WC；ZrC。
8.根据权利要求7的方法，
该碳化物层是借助一种沉积法形成的。
9.根据权利要求8的方法，
该沉积法是一种化学气相沉积法。
10.根据权利要求1的方法，
该保护层的厚度为0.1nm～10nm。
11.根据权利要求1的方法，
该电绝缘层是由一种具有高相对介电常数的材料形成的。
12.根据权利要求1的方法，
该电绝缘层是借助至少一个氧化步骤形成的。
13.根据权利要求12的方法，
该至少一个氧化步骤是采用水或臭氧实现的。
14.根据权利要求1的方法，
该电绝缘层是借助一种沉积法形成的。
15.根据权利要求14的方法，
该沉积法是一种化学气相沉积法。
16.根据权利要求1的方法，
该电绝缘层是由一种氧化物材料形成的。
17.根据权利要求1的方法，
进一步包括在该电绝缘层上面或者上方形成至少一层附加层。
18.根据权利要求17的方法，
该至少一层附加层要形成为一种基本上含碳的碳层或者是一种金属层。
19.根据权利要求18的方法，
该至少一层附加层要形成为一种导电碳层。
20.一种生产电气元件的方法，包括：
利用根据权利要求18生产层排列的方法形成一种层排列；
在该电绝缘层上形成一种导电层，以便形成一种电容器。
21.根据权利要求20的方法，
该导电层要形成为一种基本上含碳的碳层或者是一种金属层，以便形成一种金属-绝缘体-金属电容器。
22.一种层排列，包括：
一种基本上含碳的导电碳层；
一种在该碳层上形成的保护层；
一种在该保护层上形成的电绝缘层，该保护层用于避免该碳层受到该电绝缘层的损伤。
23.一种电气元件，包括：
一种按照权利要求22的层排列；
在该电绝缘层上形成的一种导电层，以便形成一种电容器。
24.按照权利要求23的电气元件，
该导电层要被形成为一种基本上含碳的碳层或者一种金属层，以便形成一种金属-绝缘体-金属电容器。
CNB2006101637493A 2005-11-25 2006-11-24 生产层排列的方法，生产电气元件、层排列和电气元件的方法 Expired - Fee Related CN100456419C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005056262A DE102005056262A1 (de) 2005-11-25 2005-11-25 Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
DE102005056262.0 2005-11-25

Publications (2)

Publication Number Publication Date
CN1971847A true CN1971847A (zh) 2007-05-30
CN100456419C CN100456419C (zh) 2009-01-28

Family

ID=38037656

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101637493A Expired - Fee Related CN100456419C (zh) 2005-11-25 2006-11-24 生产层排列的方法，生产电气元件、层排列和电气元件的方法

Country Status (4)

Country Link
US (1) US7910210B2 (zh)
CN (1) CN100456419C (zh)
DE (1) DE102005056262A1 (zh)
TW (1) TWI333261B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103834929A (zh) * 2014-03-13 2014-06-04 中国兵器工业第五九研究所 一种含铪的碳化物涂层及其制备方法
TWI481738B (zh) * 2009-06-02 2015-04-21 Ibm 改善石墨烯和碳奈米管上之材料的晶核生成之方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779392B1 (ko) * 2006-11-13 2007-11-23 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP4774080B2 (ja) * 2007-08-02 2011-09-14 株式会社神戸製鋼所 硬質皮膜被覆材および冷間塑性加工用金型
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8835892B2 (en) * 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP2018046175A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 ＳｉＣ膜の成膜方法及び成膜装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368938A (en) * 1984-09-24 1994-11-29 Air Products And Chemicals, Inc. Oxidation resistant carbon and method for making same
DE19616217C2 (de) * 1996-04-23 2000-01-05 Man Technologie Gmbh Schutzbeschichtung und Verfahren zur Beschichtung eines Werkstücks
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
US5973913A (en) * 1997-08-12 1999-10-26 Covalent Associates, Inc. Nonaqueous electrical storage device
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6440878B1 (en) * 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
DE10345393B4 (de) 2003-09-30 2007-07-19 Infineon Technologies Ag Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung
DE10359889A1 (de) * 2003-12-19 2005-07-14 Infineon Technologies Ag Steg-Feldeffekttransistor-Speicherzelle, Steg-Feldeffekttransistor-Speicherzellen-Anordnung und Verfahren zum Herstellen einer Steg-Feldeffekttransistor-Speicherzelle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481738B (zh) * 2009-06-02 2015-04-21 Ibm 改善石墨烯和碳奈米管上之材料的晶核生成之方法
CN103834929A (zh) * 2014-03-13 2014-06-04 中国兵器工业第五九研究所 一种含铪的碳化物涂层及其制备方法
CN103834929B (zh) * 2014-03-13 2016-03-23 中国兵器工业第五九研究所 一种含铪的碳化物涂层及其制备方法

Also Published As

Publication number Publication date
TW200733303A (en) 2007-09-01
US20070122621A1 (en) 2007-05-31
TWI333261B (en) 2010-11-11
CN100456419C (zh) 2009-01-28
DE102005056262A1 (de) 2007-05-31
US7910210B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
CN100456419C (zh) 生产层排列的方法，生产电气元件、层排列和电气元件的方法
KR100546943B1 (ko) 반도체장치형성방법
US6140671A (en) Semiconductor memory device having capacitive storage therefor
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
EP2251899B1 (en) Dielectric barrier deposition using nitrogen containing precursor
KR20010029842A (ko) 티타늄/질화티타늄 집적화 방법
US8759952B2 (en) Oxygen-rich layers underlying BPSG
KR19990007283A (ko) 반도체 장치에서 절연막의 공동 내에 매립된 구리 재료 및 공동과 구리 재료 간에 탄소층을 포함하는 구리 배선 구조 및 그 제조 방법
JP2012104695A (ja) 半導体装置の製造方法
US6153507A (en) Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
KR100476482B1 (ko) 반도체 소자의 장벽 금속층 형성 방법
KR20050074777A (ko) 반도체 소자의 금속 배선 형성 방법
US7205634B2 (en) MIM structure and fabrication process with improved capacitance reliability
KR100551884B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100951557B1 (ko) ＴｉＮ 하부 전극을 갖는 반도체 메모리 소자 및 그제조방법
KR20040091354A (ko) 저온 질화 티타늄 박막 형성 방법 및 이를 이용한커패시터 형성방법
KR20040053459A (ko) 반도체 소자의 장벽 금속층 형성 방법
KR100800142B1 (ko) 반도체 소자의 제조방법
KR20020056293A (ko) 반도체 소자의 금속배선 형성방법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR100384832B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100333392B1 (ko) 금속 배선 형성 방법
KR100847843B1 (ko) 다공성 저 유전막을 갖는 반도체 소자의 제조 방법
KR100293816B1 (ko) 반도체소자의층간절연막형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20151124