KR20040091354A - 저온 질화 티타늄 박막 형성 방법 및 이를 이용한커패시터 형성방법 - Google Patents

Abstract

TiN 박막을 저온에서 형성하는 방법 및 이를 이용하여 커패시터를 형성하는 방법이다. 고유전율 막을 이용하여 커패시터를 형성하는 경우에 저온 TiN을 상부전극으로 사용하여 커패시터의 전기적 특성을 개선할 수 있다. 저온에서 형석된 TiN 박막을 상부전극으로 사용하여 커패시터(capacitor)를 제조하는 경우, 단순히 온도를 낮추면 TiN 박막의 표면 거칠기(러프니스, Roughness) 문제가 발생할 수 있다. 그러므로 본 발명은 TiN을 저온에서 증착하면서 TiN 박막의 거칠기(러프니스, Roughness)를 개선하여 커패시터의 누설 전류의 특성을 개선한다. 한편, 상기 커패시터를 제조할 때 유전막으로 HfO₂, Al₂O₃, TiO₂중 선택된 어느 하나 또는 이들의 다중막을 사용하는 경우 후속 열처리 과정이 필요 없게 된다.

Description

저온 질화 티타늄 박막 형성 방법 및 이를 이용한 커패시터 형성방법{Methods of forming a TiN thin film at low temperature and forming a capacitor having the TiN thin film}

본 발명은 반도체 공정 기술에 관한 것으로서, 더욱 상세하게는 TiN 박막 형성 방법 및 이를 이용한 커패시터 형성방법에 관한 것이다.

종래 TiN 박막을 형성하기 위해 화학기상증착(CVD)법 또는 유기금속화학기상증착(MOCVD)법 등이 이용되었다.

TiN을 낮은 온도에서 CVD 증착하는 경우, TiCl₄물질을 소스로 사용하기 때문에 그 두께가 500Å 이상인 경우 TiN 박막에 함유된 Cl에 의해 박막 표면에 크랙이 발생하게 되므로 비저항이 높아진다. 또한 Al과 같은 금속 배선을 형성한 후에는 부식이 발생하게 된다. 게다가 이를 커패시터의 상부전극으로 사용하는 경우에 유전막내로 Cl이 확산하여 전기적 특성이 열화될 수도 있다. TiN 박막 내의 Cl의 함량을 줄여 비저항을 낮추기 위해서는 증착 온도를 높여야 한다.

그러나, TiN 박막을 고온상태에서 형성하는 경우 TiN 박막 표면에서 원소들 간에 확산이나 국부적인 결정화 반응이 일어나게 되고 특히 고온에서 증착한 TiN 박막을 커패시터의 상부전극으로 사용하는 경우 TiN 박막내의 Cl이 유전막내로 침투하여 유전막의 전기적 특성이 열화되는 문제점이 발생하게 된다.

현재 TiN 박막 형성 공정은 가스 펄싱(gas pulsing) 방법을 도입하여 단원자층의 박막을 교대로 증착시키는 ALD(Atomic layer deposition)법에 의한 TiN 박막형성 방법이 있다. 여기서 가스 펄싱 방법은 하나의 반응 가스와 퍼지 가스가 교대로 공급되는 방식을 의미한다. 그러나 일 사이클의 공정이 복잡하다는 문제점이 있다.

한편, 최근 반도체 집적회로 공정 기술이 발달함에 따라, 단위 면적당 집적도가 증가하고 소자의 선폭도 더욱 미세화되고 있다. 집적도가 증가함에 따라 단위 면적당 정전 용량이 큰 커패시터의 개발이 요구되며, 그 해결책 중 하나로 고유전막을 사용하는 것이다. 특히, 고유전율을 갖는 유전막으로 Ta₂O₅를 이용하는 방법이 있다. 그런데, Ta₂O₅박막은 그 형성시에 Ta₂O₅박막의 전구체(precursor)인 Ta(OC₂H₅)₅유기물과 O₂또는 N₂O 가스의 반응으로 인해 불순물인 탄소 원자, 탄소 화합물 및 수분이 함께 존재할 수 있어 고온의 후속 열처리(산화공정)가 필요하다. 따라서 저온에서 형성된 TiN 박막을 커패시터의 상부전극으로 사용한 경우라도 후속 열처리 공정을 고온에서 진행하는 경우, 원하지 않는 확산이 촉진되거나 국부적인 결정화로 정전용량이 감소되는 문제점이 발생하게 된다.

본 발명이 이루고자 하는 기술적 과제는 상기와 같은 종래 기술의 문제점을 해결하기 위하여 TiN 박막을 저온에서 형성하고 이를 이용하여 커패시터를 형성하는데 있다. 또한 후속 열처리가 필요 없는 유전막을 사용하여 커패시터를 제조하는데 있다.

도 1은 본 발명에 의한 TiN 박막 형성 방법을 가스 종류와 불어 넣는 시간에 따라 나타낸 도면이다.

도 2는 본 발명에 의해 TiN 박막을 형성한 경우 그 증착 온도에 따른 유전막의 누설전류를 비교한 도면이다.

도 3은 본 발명에 의해 TiN 박막을 형성한 경우와 종래 기술(CVD 방식)에 의해 TiN 박막을 형성한 경우에 대해 TiN 표면의 거칠기(러프니스, Roughness)를 AFM (Atomic Force Microscope)으로 관찰한 것이다. 본 발명으로 TiN 박막을 형성한 것이 도면 3의 오른쪽 상·하에 있는 것이다.

도 4와 도 5는 본 발명에 의해 TiN 박막을 상부 전극으로한 커패시터의 제조방법이다.

*도면의 주요 부분에 대한 부호의 설명

101 : 소정의 구조가 형성된 반도체 기판 103 : 하부 전극

105 : 질화막 107 : 유전막

109 : 상부 전극

상기 발명이 이루고자 하는 기술적 과제를 달성하기 위하여, 본 발명은 TiN박막을 저온에서 형성하는 방법 및 저온에서 형성한 TiN 박막을 상부전극으로 사용하는 커패시터의 제조 방법을 제공한다.

TiN 박막을 저온에서 형성하는 방법은 반응 공간에 TiCl₄가스와 NH₃가스를 함께 불어넣고 일정시간 반응시킨 후 반응 공간을 퍼지한다. 다음 NH₃가스를 불어넣은 상태에서 일정시간 어닐링 한 후 반응 공간을 퍼지하는 것을 일 사이클로 TiN 박막을 형성한다. 이를 SFD 방식이라 한다.

상기 TiN 박막 형성 방법의 일 실시예로, 상기 TiN 박막 형성은 500℃ 이하에서 이루어진다. 기존에 CVD방식에서 단순히 온도만 500℃로 낮추어 TiN 박막을 형성하는 경우에는 도 3의 왼쪽 그림과 같이 취약한 거칠기를 갖으나 이를 위에서 제시한 SFD방식으로 진행하는 경우에 도 3의 오른쪽 그림과 같이 거칠기를 개선할 수 있다.

상기 TiN 박막 형성 방법의 일 실시예로, 상기 NH₃가스를 불어넣은 상태에서 일정시간 어닐링 하는 단계는 TiN 박막 내의 Cl을 감소시키기에 충분한 시간동안 행해질 수 있다.

상기 TiN 박막 형성 방법의 일 실시예로, 상기 반응 공간을 퍼지하는 것은 N₂가스를 이용하여 퍼지할 수 있다.

상기 TiN 박막 형성 방법의 일 실시예로, 상기 사이클은 원하는 두께의 TiN 박막을 얻기 위해 반복해서 행해질 수 있다.

본 발명의 다른 실시예로, 상기 TiN 박막 형성 방법을 이용하여 TiN 박막을 상부전극으로 하는 반도체 소자의 커패시터(capacitor)를 제조할 수 있다. 구체적으로, 소정의 구조가 형성된 반도체 기판 상에 하부 전극을 형성하고 상기 하부 전극 상에 유전막을 형성한다. 상기 유전막 상에 TiN 상부전극을 위에서 상술한 바에 따라 형성하여 커패시터를 제조한다.

상기 커패시터 제조방법의 일 실시예로, 하부 전극은 비정질 실리콘 (Amorphous-Si) 전극, 다결정 실리콘(Polycrystalline-Si) 전극을 사용할 수 있다.

상기 커패시터 제조방법의 일 실시예로, 하부 전극과 유전막 사이에 개재된 질화막을 포함할 수 있다. 이는 유전막과 하부전극을 확실하게 절연시키고 유전막과 하부전극 간의 확산을 방지하기 위함이다.

상기 커패시터 제조방법의 일 실시예로, 유전막은 HfO₂, Al₂O₃, TiO₂중 어느 하나로 구성되거나 다중막으로 구성될 수 있다. 이러한 유전막으로 커패시터를 제조하는 경우 후속 열처리 과정이 없다. 또한 저온에서 TiN을 상부전극으로 증착하므로 TiN 증착에 따른 유전막의 전기적 특성이 열화되어 정전용량이 감소되는 것을 방지할 수 있다.

상기 커패시터의 제조 방법은 후속 열처리 과정이 없다. 그리고 상부전극 TiN을 저온으로 증착하므로 Cl에 의한 전기적 특성 열화가 없으며, SFD방식을 이용하여 TiN의 거칠기를 개선하여 비저항 및 저온에서 TiN을 증착하는 경우 발생할 수 있는 거칠기에 의한 누설 전류 열화 등을 제거할 수 있다. 또한, SFD 방식을 이용하여 기존에 사용하던 ALD 방식 대비 공정 시간을 감소시킬 수 있다.

이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상(위에)"에 있다(또는 형성된다)고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명에 의한 TiN 박막 형성방법을 가스 종류와 불어 넣은 시간에 따라 나타낸 도면이다. 도 1을 참조하면, CVD 챔버인 반응 공간에 TiCl₄가스와 NH₃가스를 함께 불어넣고 일정시간 반응시킨 후 N₂가스를 이용하여 반응 공간을 퍼지한다. 그 후 NH₃가스를 불어넣은 상태에서 일정시간 어닐링한 후 N₂가스를 이용하여 반응 공간을 퍼지하는 것을 일 사이클로 TiN 박막을 형성한다. 상기 TiN 박막 형성은 SFD 방식으로 500℃ 이하에서 이루어지는데 SFD 방식으로 500℃ 이하에서 TiN 박막을 형성하면 표면의 거칠기(러프니스, Roughness)를 개선할 수 있기 때문이다. NH₃가스를 불어넣은 상태에서 일정시간 어닐링 하는 단계는 TiN 박막 내의 Cl을 감소시키기에 충분한 시간동안 행해진다. 상기 사이클은 원하는 두께의 TiN 박막을 얻기 위해 반복해서 행해질 수 있다. 이와 같은 방법으로 형성한 TiN 박막은 반도체 공정 중 여러 분야에서 유용하게 쓰일 수 있다. 특히 메모리 소자에서 커패시터의 전극 등 도전성 물질로 쓰일 수 있다.

도 2는 도 1의 방법(SFD 방법)으로 TiN 박막을 형성한 경우 그 형성 온도에 따른 유전막 열화를 비교한 것이다. 500℃에서 TiN 박막을 형성한 경우가 600℃에서 형성한 경우보다 누설전류가 적다는 것을 확인할 수 있다.(도면 2에서 250Å는 등가 산화막 두께(Toxeq.)이다.)

도 3은 500℃ 이하에서 도 1의 방법(SFD 방법)으로 TiN 박막을 형성한 경우와 종래 기술(CVD 방식)에 의해 TiN 박막을 형성한 경우에 대한 TiN 표면의 표면 거칠기(러프니스, Roughness)를 나타낸다. 이는 AFM (Atomic Force Microscope)에 의한 표면의 거칠기(러프니스, Roughness) 관찰 결과이다. 도 1의 방법으로 TiN 박막을 저온 형성한 것이 도면의 오른쪽 상·하에 있는 것으로 표면의 거칠기(러프니스, Roughness)가 개선된 것을 확인할 수 있다.

도 4와 도 5는 메모리 소자의 제조공정 중 본 발명에 의해 TiN 박막을 상부 전극으로 형성한 커패시터의 제조방법을 나타낸다. 도 4를 참조하면, 일반적으로 메모리 소자를 제조하는 것과 같이 반도체 기판 상에 트랜지스터를 통상의 방법으로 형성한 후 층간절연막을 형성하고 이를 패터닝하여 드레인 영역을 노출시키는 콘택홀을 형성한 다음에, 상기 콘택홀이 형성된 결과물 전면에 콘택홀을 채우는 도전막을 형성하고 이를 에치벡(etch-back)하여 상기 콘택홀 내부에 드레인 영역과접촉하는 플러그를 형성한 소정의 구조가 형성된 반도체 기판(101)을 제조한다. 상기 소정의 구조가 형성된 반도체 기판위에 하부 전극(103)을 형성한다. 상기 하부 전극(103) 상에 질화막(105)를 형성하고 상기 질화막(105) 상에 유전막(107)을 형성한다. 도 5를 참조하면, 상기 유전막(107) 위에 TiN 상부전극(109)을 상술한 바에 따라(도1의 방법에 따라) 형성하여 커패시터를 제조한다.

상기 하부 전극은 비정질 실리콘 전극, 다결정 실리콘(Polycrystalline-Si) 전극을 사용할 수 있다.

상기 유전막은 HfO₂, Al₂O₃, TiO₂중 어느 하나로 구성되거나 다중막으로 구성될 수 있다. 이러한 유전막으로 커패시터를 제조하는 경우 후속 열처리 과정이 없다. 또한 저온에서 TiN을 상부전극으로 증착하므로 TiN 증착에 따른 유전막의 전기적 특성이 열화되어 정전용량이 감소되는 것을 방지할 수 있다.

이후 통상의 메모리 제조 공정과 같이 금속화(Metalization) 과정을 거쳐 메모리 소자를 제조한다.

이와 같은 방법으로 제조된 커패시터는 종래기술에 의해 제조된 커패시터에 비해 유전막의 전기적 특성이 열화되어 정전용량이 감소되지 않는다.

이상에서 설명한 바와 같이, 본 발명에 의하면 저온 공정에서도 표면의 거칠기(러프니스, Roughness)나 Cl에 의한 크랙 없이 TiN 박막을 저온에서 형성할 수 있다. 또한 본 발명에 의해 커패시터를 제조하는 경우 저온에서 TiN을 증착하여 Cl이 유전막내로 침투하여 전기적 특성을 열화시키는 것을 방지할 수 있으며, SFD 방식을 이용하여 표면의 거칠기(러프니스, Roughness)나 크랙이 없으므로 정전용량이 감소되지 않는다.

Claims (6)

1. 반응 공간에 TiCl₄가스와 NH₃가스을 함께 불어넣는 단계 ;

   반응 공간을 퍼지하는 단계 ;

   반응 공간에 NH₃가스를 불어넣고 어닐링하는 단계 ;

   반응 공간을 퍼지하는 단계를 포함하는 TiN 박막 형성방법.
2. 제 1항에 있어서,

   TiN 박막 형성이 500℃ 이하에서 이루어지는 것을 특징으로 하는 TiN 박막 형성방법.
3. 반도체 소자의 커패시터(capacitor)를 제조함에 있어,

   하부 전극을 형성하는 단계 ;

   상기의 하부 전극 상에 유전막을 형성하는 단계 ;

   상기의 유전막 위에 TiN 박막을 상부전극으로 형성하는 단계를 포함하는 것으로,

   상기 TiN 박막을 상부전극으로 형성하는 단계는

   가) 반응 공간에 TiCl₄가스와 NH₃가스을 함께 불어넣는 단계 ;

   나) 반응 공간을 퍼지하는 단계 ;

   다) 반응 공간에 NH₃가스를 불어넣고 어닐링하는 단계 ;

   라) 반응 공간을 퍼지하는 단계로 이루어지며,

   원하는 두께의 상부전극을 형성하기 위해 상기 가), 나), 다), 라)의 순서를 반복하여 TiN 박막을 형성하는 것을 포함하는 커패시터 제조방법.
4. 제 3항에 있어서,

   유전막은 HfO₂, Al₂O₃, TiO₂중 어느 하나로 구성된 것 또는 다중막으로 구성된 것을 특징으로 하는 커패시터 제조방법.
5. 제 3항에 있어서,

   상기 하부전극을 형성한 후 상기 유전막을 형성하기 전에,

   상기 하부전극 상에 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 제조방법.
6. 제 3항 내지 제 5항 중 어느 하나에 있어서,

   TiN 박막 형성이 500℃ 이하에서 이루어지는 것을 특징으로 하는 커패시터 제조방법.