DE10345393A1 - Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung - Google Patents

Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung Download PDF

Info

Publication number
DE10345393A1
DE10345393A1 DE10345393A DE10345393A DE10345393A1 DE 10345393 A1 DE10345393 A1 DE 10345393A1 DE 10345393 A DE10345393 A DE 10345393A DE 10345393 A DE10345393 A DE 10345393A DE 10345393 A1 DE10345393 A1 DE 10345393A1
Authority
DE
Germany
Prior art keywords
recess
conductive material
carbon
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10345393A
Other languages
English (en)
Other versions
DE10345393B4 (de
Inventor
Franz Kreupl
Robert Seidel
Werner Pamler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345393A priority Critical patent/DE10345393B4/de
Priority to PCT/EP2004/010892 priority patent/WO2005033358A2/de
Publication of DE10345393A1 publication Critical patent/DE10345393A1/de
Application granted granted Critical
Publication of DE10345393B4 publication Critical patent/DE10345393B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Die vorliegende Erfindung stellt ein Verfahren zur Abscheidung eines Kohlenstoffmaterials (17) in oder auf einem Substrat (14) mit den Schritten bereit: Erhitzen des Innenraums (10') einer Prozeßkammer (10) auf eine vorbestimmte Temperatur; Einbringen des Substrats (14) in die Prozeßkammer (10); Evakuieren der Prozeßkammer (10) auf einen ersten vorbestimmten Druck oder darunter; Einleiten eines Gases (12), welches zumindest Kohlenstoff aufweist, bis ein zweiter vorbestimmter Druck erreicht ist, welcher höher als der erste vorbestimmte Druck ist; und Abscheiden des Kohlenstoffmaterials (17) auf einer Oberfläche oder in einer Ausnehmung (15) aus dem Gas (12), welches Kohlenstoff enthält. Die vorliegende Erfindung stellt ebenfalls eine Halbleiterkontakteinrichtung bereit.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und eine Halbleiterkontaktvorrichtung.
  • Eine leitfähige Struktur in einem Halbleiterbauelement, wie z.B. ein Graben, Via, Kontaktloch oder eine Elektrode einer Ladungsspeichereinheit, wie z.B. der Trench in DRAM- Anwendungen, muß zur Sicherstellung kurzer Ansteuerzeiten (RC-Zeit-Glied) und um eine gute Kontaktierung zu gewährleisten mit einem Material hoher Leitfähigkeit ausgefüllt werden. Bekannt sind dabei für Vias, Gräben und Leiterbahnen die Befüllung mit Wolfram, Aluminium, Kupfer, für die Herstellung von Gate-Elektroden die Verwendung von Polysilizium oder hochschmelzende Metalle wie z.B. Molybdän und für die Befüllung eines DRAM-Grabens dotiertes Polysilizium oder Titannitrid. Maßgeblich bei dem Füllprozeß ist dabei, daß der Graben bzw. Trench, welcher beispielsweise ein Aspektverhältnis von 20 bis 100 aufweist, konform befüllt werden kann.
  • Darüber hinaus muß der Füllstoff auch Temperaturen von über 1000°C ohne Herabsetzung seiner Eigenschaften überstehen. Bei Polysilizium werden dabei spezifische Widerstände von etwa 5 mOhmcm realisiert. Titannitrid ermöglicht zukünftig spezifische Widerstände von unter 1 mOhmcm. In zukünftigen Applikationen mit stetig steigender Taktfrequenz sind jedoch niedrigere spezifische Widerstände erforderlich. Die konforme Füllung eines Grabens wird mit zunehmenden Aspektverhältnissen immer schwieriger und führt dazu, daß sich in dem gefüllten Graben Hohlräume (Lunker) bilden, die die Leitfähigkeit weiterhin verschlechtern.
  • Auch Gate-Kontakte zur Ansteuerung von Feldeffekttransistoren werden bekanntermaßen mit dotiertem Polysilizium oder aber zukünftig mit hochschmelzenden Materialien wie z.B. Molybdän realisiert. Die Vorgaben für ein Gate-Material erfordern eine leichte Strukturierbarkeit, eine Temperaturstabilität bis zu 1200°C und eine Resistivität gegen eine Abreicherung bzw. Depletion bei dotiertem Polysilizium. Problematisch bei metallischen Elektroden ist insbesondere die Strukturierbarkeit, da bei der trockenätztechnischen Strukturierung dann mit hoher Selektivität auf einer nur ca. 1 nm dünnen Gate-Oxidschicht gestoppt werden muß, ohne diese anzugreifen oder auch wegzuätzen. Darüber hinaus sind Abscheidungsprozesse von Metallen (Sputtern, CVD, PECVD, ...) kostenintensive Einzel-Wafer-Prozesse.
    •
  • Es ist deshalb Aufgabe der Erfindung, ein Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und eine Halbleiterkontaktvorrichtung bereitzustellen, durch welches ein niedriger spezifischer Widerstand, eine gute Befüllbarkeit auch bei einem hohen Aspektverhältnis, hohe Temperaturbeständigkeit und eine Realisierung in einem Parallelprozeß ermöglicht wird.
  • Erfindungsgemäß wird diese Aufgabe durch das im Anspruch 1 angegebene Verfahren zur Abscheidung eines leitfähigen Kohlenstoffmaterials auf einem Substrat und durch die Halbleiterkontaktvorrichtung nach Anspruch 18 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht im Wesentlichen darin, eine hochleitfähige Kohlenstoff-Schicht aus einem organischen Gas konform abzuscheiden, wobei das Verfahren eine abgeschiedene Kohlenstoffschicht bereitstellt, die tiefe Ausnehmungen mit einem Aspektverhältnis von größer als 100 füllen kann.
  • In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, daß ein Verfahren zur Abscheidung eines leitfähigen Kohlenstoffmaterials auf einem Substrat mit den Schritten bereitgestellt wird: Erhitzen des Innenraums einer Prozeßkammer auf eine vorbestimmte Temperatur; Einbringen des Substrats in die Prozeßkammer; Evakuieren der Prozeßkammer auf einen ersten vorbestimmten Druck oder darunter; Erhitzen des Innenraums einer Prozeßkammer auf eine zweite vorbestimmte Temperatur; Einleiten eines kohlenstoffhaltigen Gases, bis ein zweiter vorbestimmter Druck erreicht ist, welcher höher als der erste vorbestimmte Druck ist; Abscheiden des leitfähigen Kohlenstoffmaterials auf einer Oberfläche oder in einer Ausnehmung des Substrats aus dem kohlenstoffhaltigen Gas.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Ausgestaltungen des jeweiligen Erfindungsgegenstandes.
  • Gemäß einer bevorzugten Weiterbildung wird als leitfähiges Material Kohlenstoff auf einer Oberfläche und/oder in einer Ausnehmung in oder über einer Halbleiterstruktur, vorzugsweise auf Silizium-Basis oder bei Vias und Kontaktlöchern auf dielektrischen Oberflächen, abgeschieden.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird als leitfähiges Material Kohlenstoff auf dem Substrat und/oder in einer Gate-Öffnung und/oder in einer Grabenausnehmung abgeschieden und bildet eine Leiterbahn und/oder ein Via und/oder ein Kontaktloch und/oder einen Gate- und/oder einen Grabenkontakt.
  • Gemäß einer weiteren bevorzugten Weiterbildung liegt der erste vorbestimmte Druck unter einem Pa, vorzugsweise unter einem Achtel Pa.
  • Gemäß einer weiteren bevorzugten Weiterbildung liegt der zweite vorbestimmte Druck in einem Bereich zwischen 10 und 1013 hPa, vorzugsweise zwischen 300 und 700 hPa.
  • Gemäß einer weiteren bevorzugten Weiterbildung liegt die vorbestimmte Temperatur zwischen 400°C und 1200°C, vorzugsweise bei 600°C oder 950°C.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird als Gas, welches zumindest ein leitfähiges Element aufweist, Methan in die Prozeßkammer eingeleitet.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird das abgeschiedene leitfähige Material durch die Zugabe von Diboran oder BCl3 oder Stickstoff oder Phosphor oder Arsen oder durch eine Ionen-Implantation in einer vorbestimmten Konzentration dotiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird vor dem Einleiten des Gases, welches zumindest ein leitfähiges Element aufweist, ein Temperschritt des Substrats, vorzugsweise bei der vorbestimmten Temperatur, insbesondere in einer Wasserstoff-Atmosphäre mit einem Druck zwischen 200 und 500 Pa, vorzugsweise 330 Pa, während einer vorbestimmten Dauer, vorzugsweise 5 min, durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird bei Abscheidung des leitfähigen Materials in einer Ausnehmung die Ausnehmung vollständig oder zumindest in einem oberen Kragenbereich mit dem leitfähigen Material ausgefüllt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird vor Abscheiden des leitfähigen Materials eine Pufferschicht, vorzugsweise aus Polysilizium oder Titannitrid, zumindest über den Seitenwänden der Ausnehmung als Elektrode aufgebracht, wenn man eine Kondensator-Struktur baut.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird bei Abscheidung des leitfähigen Materials zum Ausfüllen einer Ausnehmung der Vorgang nach einer vorbestimmten Zeit unterbro chen und die abgeschiedene leitfähige Schicht in einem Ätzschritt, vorzugsweise mit einem Plasma, teilweise rückgeätzt, wonach der Abscheidungsvorgang wieder initiiert wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Unterbrechung, die Rückätzung und die Re-Initiierung der Abscheidung des leitfähigen Materials mehrfach in einem Stufenprozeß wiederholt.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgt die Abscheidung des leitfähigen Materials bei einem zweiten vorbestimmten Druck zwischen 1 und 300 hPa unter Anwesenheit einer aktivierendenen Photonen-Quelle in der Prozeßkammer.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Abscheidung des leitfähigen Materials in einem Batch-Prozeß mit einer Vielzahl von Halbleiter-Wafern parallel durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Ausnehmung ein Aspektverhältnis von über 5, vorzugsweise über 20, und insbesondere über 60, auf.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 eine schematische Seitenschnittansicht einer Prozeßkammer zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 2 einen schematischen Querschnitt einer Halbleitereinrichtung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 3 eine schematische Querschnittsansicht der Anordnung gemäß 2 nach einem darauffolgenden Prozeßschritt;
  • 4A,B,C je eine schematische Querschnittsansicht einer Halbleiterstruktur zur Erläuterung einer weiteren Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Obwohl die vorliegende Erfindung nachfolgend mit Bezug auf Halbleiterstrukturen bzw. Halbleiter-Herstellungsprozesse beschrieben wird, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise einsetzbar.
    •
  • In 1 ist eine Prozeßkammer 10 dargestellt, welche beispielsweise über eine Pumpeinrichtung (nicht dargestellt) mit einem beliebigen Druck beaufschlagbar ist. Über eine Zuleitung 11 können beliebige gasförmige Medien 12 bzw. Gase in die Prozeßkammer 10 eingebracht werden. Über eine Heizeinrichtung 13, welche vorzugsweise auch eine Photonen-Quelle aufweist, ist die Prozeßkammer 10 beliebig, z.B. zwischen 0°C und 2000°C, temperierbar. Gemäß 1 sind Substrate 14 beispielsweise in Form von mehreren Halbleiter-Wafern in der Prozeßkammer 10 angeordnet.
  • Nachfolgend wird anhand eines exemplarischen Ausführungsbeispiels ein erfindungsgemäßer Abscheidungsprozeß zur Generierung einer erfindungsgemäßen Halbleiterkontaktvorrichtung mit Bezug auf 1 beschrieben. Zunächst wird die Prozeßkammer 10, beispielsweise ein Ofen, auf eine vorbestimmte Temperatur, vorzugsweise 950°C, aufgeheizt und mit einem ersten vorbestimmten Druck von vorzugsweise unter einem Achtel Pa beaufschlagt, nachdem zumindest ein Halbleiter-Wafer 14, wel cher vorzugsweise zunächst Raumtemperatur (20°C) aufweist, in die Prozeßkammer 10 eingebracht wurde.
  • Daraufhin erfolgt vorzugsweise ein Temperschritt bei 950°C und einer vorbestimmten Dauer von beispielsweise 5 min unter Zugabe von Wasserstoff über die Zuleitung 11, so daß ein Druck von etwa 330 Pa in der Prozeßkammer vorliegt. Dann wird die Prozeßkammer 10 mit einem gasförmigen Medium 12, welches Kohlenstoff aufweist, vorzugsweise Methan (CH4), unter einem zweiten vorbestimmten Druck in einem Bereich zwischen 300 und 800 hPa gefüllt. Die Zersetzung bzw. Pyrolyse des gasförmigen Mediums 12 setzt dabei nicht sofort ein, sondern nimmt vorzugsweise etwa 1 min in Anspruch, bis das Gas 12, welches zumindest Kohlenstoff aufweist, und die Oberfläche des Substrats 14 so weit erhitzt sind, daß die Zersetzung des Gases 12, vorzugsweise Methan, an der Oberfläche des Substrats 14 bzw. des Objekts einsetzt. Dies ist von Vorteil, da andernfalls Ausnehmungen in oder über Substraten 14, welche ein hohes Aspektverhältnis aufweisen, nicht gefüllt werden könnten, da ansonsten eine Öffnung oben zuwächst und eine weitere Befüllung der Ausnehmung verhindert.
  • Mit Bezug auf 2 ist ein Ausschnitt eines schematischen Querschnitts eines Halbleitersubstrats 14 dargestellt, welches vorzugsweise Silizium aufweist und insbesondere mit einer Passivierungsschicht (nicht dargestellt), z.B. aus Siliziumoxid, versehen ist. Über dem Substrat 14 ist eine Ausnehmung 15 in einer strukturierten Isolierschicht 16 vorgesehen. Nach dem mit Bezug auf 1 exemplarisch erläuterten Verfahren wird gemäß 3 ein leitfähiges Material 17, vorzugsweise Kohlenstoff, in der Ausnehmung 15 und über der strukturierten Isolierschicht 16 über dem Substrat 14 abgeschieden. Optional kann nach der Abscheidung noch für ca. 2 Minuten eine Temperung bei ca. 1050°C erfolgen, die die Leitfähigkeit des Materials nochmals steigert.
  • Nachfolgend kann überschüssiges leitfähiges Material 17, welches insbesondere über die Höhe der Ausnehmung 15 in der Isolierschicht 16 hinausragt, vorzugsweise durch einen Plasma-Ätzschritt oder mittels CMP-Planarisierung entfernt werden, um einen Gate-Kontakt als leitfähiges Material 17 in der Ausnehmung 15 vorzusehen. Das leitfähige Material 17 wird durch das erfindungsgemäße Verfahren schichtförmig konform abgeschieden. In einer alternativen Ausführungsform einer Gate-Elektroden-Herstellung kann die Schicht einfach auf einen planaren Halbleiterleitungskanal (z.B. aus Silizium) aufgebracht werden und die Schicht dann mittels Fotolithographie strukturiert werden.
  • Mit Bezug auf die 4A, B, C sind Ausschnitte eines schematischen Querschnitts einer Halbleitervorrichtung nach aufeinanderfolgenden Prozeßschritten gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens dargestellt. Gemäß 4A ist eine Ausnehmung 15 in dem Halbleitersubstrat 14 vorgesehen. Dabei handelt es sich vorzugsweise um einen Graben bzw. Trench zur Bereitstellung eines Speicherkondensators in einem DRAM-Speicher. Vorzugsweise wird vor der eigentlichen Bulk-Füllung mit dem leitfähigen Material 17 gemäß 4B und 4C über den Seitenwänden der Ausnehmung 15 zunächst eine dünne Pufferschicht (nicht dargestellt), z.B. aus Polysilizium oder Titannitrid, als Elektrode abgeschieden, anstatt die Füllung mit dem leitfähigen Material 17 direkt auf das als Kondensator-Dielektrikum dienende Substrat 14 aufzubringen.
  • Gemäß 4B ist entsprechend dem mit Bezug auf 1 beschriebenen Verfahren eine Schicht des leitfähigen Materials 17, z.B. Kohlenstoff, auf der Oberfläche in der Ausnehmung 15 des Substrats 14 abgeschieden. In dem vorgegeben Prozessfenster füllt die Kohlenstoffschicht den DRAM-Graben mit einem Aspektverhältnis von 80 nahezu fehlerfrei. Um die Bildung von Lunkern bzw. Voids zu vermeiden kann aber nach einer anfänglichen Kohlenstoff-Schichtabscheidung während einer vorbestimmten Zeit, d.h. mit einer daraus resultierenden vorbe stimmten Schichtdicke, z.B. der halben Strukturbreite der Ausnehmung 15, die Abscheidung unterbrochen werden. Daraufhin erfolgt vorzugsweise eine teilweise Rückätzung des leitfähigen Materials 17, insbesondere mit einem Plasma, um tiefe Ausnehmungen nachfolgend erneut mit kaltem Methan-Gas als Gas 12 zu füllen, welches zumindest ein elektrisch leitfähiges Element aufweist. Dadurch wird eine Füllung frei von Fehlstellen gewährleistet.
  • Dabei ist von Vorteil, daß das Ätzverhalten und das Abscheideverhalten eine vergleichbare Charakteristik aufweisen (beides konforme Prozesse), d.h. die oben liegenden Stellen im Kragenbereich der Ausnehmung 15 werden zuerst geätzt, da sie dem Ätzmittel stärker ausgesetzt sind. Ebenso wird im Kragenbereich einer Ausnehmung letztlich mehr leitfähiges Material 17 abgeschieden, da durch die immer enger werdenden Zugänge in die Ausnehmung 15 stetig weniger Gas zum Austausch in untere Bereiche der Ausnehmung gelangen.
  • Gemäß 4C ist in einem wiederholten Abscheidungsprozeß nach Abscheidung einer ersten leitfähigen Schicht 17 eine zweite leitfähige Schicht 17' abgeschieden, welche die Ausnehmung 15 vollständig ausfüllt. Daran kann sich ebenfalls ein Schritt zur Entfernung eines Überschusses des leitfähigen Materials an der Oberfläche des Substrats 14, wie oben beschrieben, anschließen.
  • Das leitfähige Kohlenstoffmaterial, kann beispielsweise durch die Zugabe von Diboran oder BCl3 oder Stickstoff oder Phosphor oder Arsen oder durch eine Ionen-Implantation mit einer Dotierung vorbestimmter Dotierstoff-Konzentration versehen werden. Das erfindungsgemäße Verfahren ermöglicht die Abscheidung einer hochleitfähigen Schicht, vorzugsweise aus Kohlenstoff, welche in einem parallelen Batch-Prozeß an einer Vielzahl von Wafern 14 gleichzeitig in einer Prozeßkammer 10 erfolgen kann. Dabei wird vorzugsweise eine Kohlenstoff-Schicht mit einem spezifischen Widerstand von besser als 2 mOhmcm, und im Fall einer vorbestimmten Dotierung von 0,2 mOhmcm, bereitgestellt. Eine solche Kohlenstoff-Schicht ist bis zu 3000°C stabil und selektiv durch Sauerstoff- und/oder Wasserstoff-Ätzprozesse auf Plasma-Basis strukturierbar. Dadurch ist sie auch sehr gut zur Erzeugung von Gate-Kontakten auf einem CMOS-Transistor geeignet, da diese Schicht sehr leicht durch Sauerstoff- oder Wasserstoff-Ätzprozesse strukturierbar ist und somit das dünne Gate-Oxide nicht verletzt wird.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar. So ist das Verfahren auch auf andere Substrate bzw. Trägermaterialien außer Halbleitersubstrate anwendbar.
  • Darüber hinaus besteht die Möglichkeit, die Abscheidung des leitfähigen Materials auch bei einer niedrigeren Temperatur als der im Ausführungsbeispiel beschriebenen vorbestimmten Temperatur von 950°C, d.h. insbesondere bei etwa 600°C, durchzuführen. Die Druck- und Temperatur-Parameter sind ebenso wie die Abscheidungszeit, d.h. das Ausgesetztsein der entsprechenden Substrate unter den entsprechenden Bedingungen, in einem breiten Bereich variabel. Bei Kohlenstoff als leitfähigen Material bilden sich bei der Abscheidung Moleküle sowohl mit SP2-Orbital-Bindungen als auch mit SP3-Orbital-Bindungen, wodurch im Gegensatz zu Graphit (nur SP2-Orbital-Bindungen) eine große Härte des Materials bereitstellt wird.
  • Reduziert man den Druck bei dem mit Bezug auf 1 beschriebenen Ausführungsbeispiel, so ist unter Gegenwart einer Photonen-Quelle 13 in der Prozeßkammer 10 ebenfalls eine erfindungsgemäße Abscheidung des leitfähigen Materials 17 aus dem Gas 12 zu beobachten. Beschriebene Materialien, Stoffe oder Gase sind überdies beispielhaft zu sehen.
    • 10
    Prozeßkammer
    10'
    Innenraum der Prozeßkammer
    11
    Zuleitung in Prozeßkammer
    12
    gasförmiges Medium
    13
    Heizeinrichtung, vorzugsweise mit Photonen-Quelle
    14
    Substrat, vorzugsweise Halbleiter-Wafer
    15
    Ausnehmung in oder über dem Substrat
    15'
    Kragenbereich der Ausnehmung
    16
    strukturierte Isolierschicht über dem Substrat
    17
    leitfähiges Material, vorzugsweise Kohlenstoff
    17'
    leitfähiges Material, vorzugsweise Kohlenstoff

Claims (22)

  1. Verfahren zur Abscheidung eines Kohlenstoffmaterials (17) auf einem Substrat (14) mit den Schritten: Erhitzen des Innenraums (10') einer Prozeßkammer (10) auf eine vorbestimmte Temperatur; Einbringen des Substrats (14) in die Prozeßkammer (10); Evakuieren der Prozeßkammer (10) auf einen ersten vorbestimmten Druck oder darunter; Erhitzen des Innenraums (10') einer Prozeßkammer (10) auf eine zweite vorbestimmte Temperatur; Einleiten eines Gases (12), welches zumindest Kohlenstoff aufweist, bis ein zweiter vorbestimmter Druck erreicht ist, welcher höher als der erste vorbestimmte Druck ist; und Abscheiden des leitfähigen Kohlenstoffmaterials (17) auf einer Oberfläche oder in einer Ausnehmung (15) des Substrats (14) aus dem Gas (12), welches zumindest Kohlenstoff aufweist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als leitfähiges Material (17) Kohlenstoff auf einer Oberfläche und/oder in einer Ausnehmung (15) in oder über einer Halbleiterstruktur, vorzugsweise auf Silizium-Basis, abgeschieden wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als leitfähiges Material (17) Kohlenstoff auf dem Substrat (14) und/oder in einer Gate-Öffnung und/oder in ei ner Grabenausnehmung abgeschieden wird und eine Leiterbahn und/oder einen Gate- und/oder einen Grabenkontakt bildet.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der erste vorbestimmte Druck unter einem Pa, vorzugsweise unter einem Achtel Pa, liegt.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der zweite vorbestimmte Druck im Bereich zwischen 10 und 1013 hPa, vorzugsweise zwischen 300 und 700 hPa, liegt.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die vorbestimmte Temperatur zwischen 400°C und 1200°C, vorzugsweise bei 600°C oder 950°C, liegt.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß als Gas (12), welches zumindest ein leitfähiges Element aufweist, Methan in die Prozeßkammer (10) eingeleitet wird.
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Gas (12) so schnell in die Prozeßkammer (10) eingeleitet wird, daß es bei einem vorgegeben Druck nicht sofort zu einer Abscheidung kommt, sondern sich das Gas erst erwärmen muß und daraufhin die Abscheidung einsetzt.
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das abgeschiedene leitfähige Material (17) durch die Zugabe von Diboran oder BCl3 oder Stickstoff oder Phosphor oder Arsen oder durch eine Ionen-Implantation in einer vorbestimmten Konzentration dotiert wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Einleiten des Gases (12), welches zumindest ein leitfähiges Element aufweist, ein Temperschritt des Substrats (14), vorzugsweise bei der vorbestimmten Temperatur, insbesondere in einer Wasserstoff-Atmosphäre mit einem Druck zwischen 200 und 500 Pa, vorzugsweise 330 Pa, während einer vorbestimmten Dauer, vorzugsweise 5 min, durchgeführt wird.
  11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß nach dem Abscheiden des leitfähigen Kohlenstoffmaterials (17), dieses bei 1000°C bis 1200°C, vorzugsweise 1050°C, für eine Zeitdauer von 0,5 bis 5 Minuten, vorzugsweise 2 Minuten, getempert wird.
  12. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß bei Abscheidung des leitfähigen Materials (17) in einer Ausnehmung (15) die Ausnehmung (15) vollständig oder zumindest in einem oberen Kragenbereich (15') mit dem leitfähigen Material (17) ausgefüllt wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß vor Abscheiden des leitfähigen Materials (17) eine leitfähige Pufferschicht, beispielsweise aus Polysilizium oder Metallnitriden (Titannitrid), zumindest über den Seitenwänden der Ausnehmung (15) als Elektrode aufgebracht wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß bei Abscheidung des leitfähigen Materials (17) zum Ausfüllen einer Ausnehmung (15) der Vorgang nach einer vorbestimmten Zeit unterbrochen wird und die abgeschiedene leitfähige Schicht (17) in einem Ätzschritt, vorzugsweise mit einem Plasma, teilweise rückgeätzt wird, wonach der Abscheidungsvorgang wieder initiiert wird.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Unterbrechung, die Rückätzung und die Re- Initiierung der Abscheidung des leitfähigen Materials (17) mehrfach in einem Stufenprozeß wiederholt werden.
  16. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Abscheidung des leitfähigen Materials (17) bei einem zweiten vorbestimmten Druck zwischen 1 und 300 hPa unter Anwesenheit einer aktivierenden Photonen-Quelle (13) in der Prozeßkammer (10) erfolgt.
  17. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Abscheidung des leitfähigen Materials (17) in einem Batch-Prozeß mit einer Vielzahl von Halbleiter-Wafern als Substrate (14) parallel durchgeführt wird.
  18. Halbleiterkontaktvorrichtung mit: einem Halbleitersubstrat (14); einer Ausnehmung (15) in oder über dem Halbleitersubstrat (14); und einer leitfähigen Einrichtung (17) aus Kohlenstoff in der Ausnehmung (15) zum Bereitstellen einer leitfähigen Kontakteinrichtung in oder über dem Halbleitersubstrat (14).
  19. Halbleiterkontaktvorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die mit Kohlenstoff (17) gefüllte Ausnehmung (15) über dem Halbleitersubstrat (14) einen Gate-Kontakt bildet.
  20. Halbleiterkontaktvorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die mit Kohlenstoff (17) gefüllte Ausnehmung (15) in dem Halbleitersubstrat (14) einen Grabenkontakt in einem Via, Kontaktloch oder DRAM-Graben bildet.
  21. Halbleiterkontaktvorrichtung nach Anspruch 18, 19 oder 20, dadurch gekennzeichnet, daß die Ausnehmung (15) ein Aspektverhältnis von über 5, vorzugsweise über 20 und insbesondere über 60, aufweist.
  22. Halbleiterkontaktvorrichtung nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, daß der Kohlenstoff (17) Bor, Stickstoff, Phosphor oder Arsen durch die Zugabe von Diboran oder BCl3 oder Stickstoff oder Phosphin oder Arsin während des Prozesses oder einer Ionen-Implantation nach dem Prozess in einer vorbestimmten Konzentration als Dotierung aufweist.
DE10345393A 2003-09-30 2003-09-30 Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung Expired - Fee Related DE10345393B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10345393A DE10345393B4 (de) 2003-09-30 2003-09-30 Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung
PCT/EP2004/010892 WO2005033358A2 (de) 2003-09-30 2004-09-29 Verfahren zur abscheidung eines leitfähigen materials auf einem substrat und halbleiterkontaktvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345393A DE10345393B4 (de) 2003-09-30 2003-09-30 Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung

Publications (2)

Publication Number Publication Date
DE10345393A1 true DE10345393A1 (de) 2005-05-19
DE10345393B4 DE10345393B4 (de) 2007-07-19

Family

ID=34399072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345393A Expired - Fee Related DE10345393B4 (de) 2003-09-30 2003-09-30 Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung

Country Status (2)

Country Link
DE (1) DE10345393B4 (de)
WO (1) WO2005033358A2 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006010512A1 (de) * 2005-12-16 2007-06-21 Infineon Technologies Ag Verfahren zur Eliminierung oder Verringerung der Oxid- und/oder Russabscheidung in kohlenstoffhaltigen Schichten
DE102006004218B3 (de) * 2006-01-30 2007-08-16 Infineon Technologies Ag Elektromechanische Speicher-Einrichtung und Verfahren zum Herstellen einer elektromechanischen Speicher-Einrichtung
DE102007032290B3 (de) * 2007-05-30 2008-10-16 Qimonda Ag Transistor, integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung
DE102008044985A1 (de) * 2008-08-29 2010-04-15 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte
US7768016B2 (en) 2008-02-11 2010-08-03 Qimonda Ag Carbon diode array for resistivity changing memories
US7894253B2 (en) 2006-10-27 2011-02-22 Qimonda Ag Carbon filament memory and fabrication method
US7910210B2 (en) 2005-11-25 2011-03-22 Rising Silicon, Inc. Method of producing a layer arrangement, method of producing an electrical component, layer arrangement, and electrical component
US7915603B2 (en) 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
US8030637B2 (en) 2006-08-25 2011-10-04 Qimonda Ag Memory element using reversible switching between SP2 and SP3 hybridized carbon

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935634B2 (en) 2007-08-16 2011-05-03 Qimonda Ag Integrated circuits, micromechanical devices, and method of making same
US8912654B2 (en) * 2008-04-11 2014-12-16 Qimonda Ag Semiconductor chip with integrated via
US7978504B2 (en) 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329497A1 (de) * 1992-09-03 1994-03-10 Kobe Steel Ltd Herstellung von Diamantfilmen auf Siliciumsubstraten
US5330616A (en) * 1988-02-01 1994-07-19 Semiconductor Energy Laboratory Co., Ltd. Electric device provided with carbon pattern structure and manufacturing method for the same
DE19856294A1 (de) * 1998-02-27 1999-09-09 Fraunhofer Ges Forschung Chemischer Feldeffekttransistor und Verfahren zu seiner Herstellung
US6486559B1 (en) * 1997-06-25 2002-11-26 Nec Corporation Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same
US20030022457A1 (en) * 2001-07-26 2003-01-30 Martin Gutsche Method for fabricating a metal carbide layer and method for fabricating a trench capacitor containing a metal carbide

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761308A (en) * 1987-06-22 1988-08-02 General Electric Company Process for the preparation of reflective pyrolytic graphite
DE10103340A1 (de) * 2001-01-25 2002-08-22 Infineon Technologies Ag Verfahren zum Wachsen von Kohlenstoff-Nanoröhren oberhalb einer elektrisch zu kontaktierenden Unterlage sowie Bauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330616A (en) * 1988-02-01 1994-07-19 Semiconductor Energy Laboratory Co., Ltd. Electric device provided with carbon pattern structure and manufacturing method for the same
DE4329497A1 (de) * 1992-09-03 1994-03-10 Kobe Steel Ltd Herstellung von Diamantfilmen auf Siliciumsubstraten
US6486559B1 (en) * 1997-06-25 2002-11-26 Nec Corporation Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same
DE19856294A1 (de) * 1998-02-27 1999-09-09 Fraunhofer Ges Forschung Chemischer Feldeffekttransistor und Verfahren zu seiner Herstellung
US20030022457A1 (en) * 2001-07-26 2003-01-30 Martin Gutsche Method for fabricating a metal carbide layer and method for fabricating a trench capacitor containing a metal carbide

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910210B2 (en) 2005-11-25 2011-03-22 Rising Silicon, Inc. Method of producing a layer arrangement, method of producing an electrical component, layer arrangement, and electrical component
US8216639B2 (en) 2005-12-16 2012-07-10 Qimonda Ag Methods for elimination or reduction of oxide and/or soot deposition in carbon containing layers
DE102006010512A1 (de) * 2005-12-16 2007-06-21 Infineon Technologies Ag Verfahren zur Eliminierung oder Verringerung der Oxid- und/oder Russabscheidung in kohlenstoffhaltigen Schichten
DE102006004218B3 (de) * 2006-01-30 2007-08-16 Infineon Technologies Ag Elektromechanische Speicher-Einrichtung und Verfahren zum Herstellen einer elektromechanischen Speicher-Einrichtung
US8030637B2 (en) 2006-08-25 2011-10-04 Qimonda Ag Memory element using reversible switching between SP2 and SP3 hybridized carbon
US7894253B2 (en) 2006-10-27 2011-02-22 Qimonda Ag Carbon filament memory and fabrication method
US7915603B2 (en) 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
DE102007032290B8 (de) * 2007-05-30 2009-02-05 Qimonda Ag Transistor, integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung
DE102007032290B3 (de) * 2007-05-30 2008-10-16 Qimonda Ag Transistor, integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung
US7768016B2 (en) 2008-02-11 2010-08-03 Qimonda Ag Carbon diode array for resistivity changing memories
DE102008044985B4 (de) * 2008-08-29 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte
DE102008044985A1 (de) * 2008-08-29 2010-04-15 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte
US8163594B2 (en) 2008-08-29 2012-04-24 Advanced Micro Devices, Inc. Semiconductor device comprising a carbon-based material for through hole vias

Also Published As

Publication number Publication date
DE10345393B4 (de) 2007-07-19
WO2005033358A2 (de) 2005-04-14
WO2005033358A3 (de) 2005-07-21

Similar Documents

Publication Publication Date Title
DE102017117796B4 (de) Verfahren zur bildung von kontaktsteckern mit verringerter korrosion
DE102014109562B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung und Verfahren zum Ausbilden einer Kontaktstruktur
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE112004000699B4 (de) Verfahren zur Herstellung einer Metallgatestruktur durch Abgleichen einer Austrittsarbeitsfunktion durch Siliziumeinbau
DE10345393B4 (de) Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102015100963A1 (de) Selektives Wachstum für Metallfüllung mit hohem Seitenverhältnis
DE10136400B4 (de) Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
EP1166350A1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE3743591C2 (de)
DE69632375T2 (de) Herstellungsverfahren von spannungsarmen Polyzidleitern über einen Halbleiterchip
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE102009055433A1 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE10303413B3 (de) Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
DE102009043329B4 (de) Verspannungstechnologie in einer Kontaktebene von Halbleiterbauelementen mittels verspannter leitender Schichten und einem Isolierabstandshalter bei einem Halbleiterbauelement
DE102006029682B4 (de) Halbleiterstruktur und Verfahren zur Herstellung der Struktur
DE10231965B4 (de) Verfahren zur Herstellung einer T-Gate-Struktur sowie eines zugehörigen Feldeffekttransistors
DE10324448B3 (de) Verfahren zur Herstellung einer Halbleiter-Gate-Struktur
EP1333472A2 (de) Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
DE102006053930A1 (de) Herstellungsverfahren für eine Transistor-Gatestruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee