TWI439565B - 使用含氧前驅物的介電阻絕物的沉積方法 - Google Patents

使用含氧前驅物的介電阻絕物的沉積方法 Download PDF

Info

Publication number
TWI439565B
TWI439565B TW098141063A TW98141063A TWI439565B TW I439565 B TWI439565 B TW I439565B TW 098141063 A TW098141063 A TW 098141063A TW 98141063 A TW98141063 A TW 98141063A TW I439565 B TWI439565 B TW I439565B
Authority
TW
Taiwan
Prior art keywords
film
decane
dielectric film
substrate
precursor
Prior art date
Application number
TW098141063A
Other languages
English (en)
Other versions
TW201022466A (en
Inventor
Laura M Matz
Raymond Nicholas Vrtis
Mark Leonard O'neill
Dino Sinatore
Original Assignee
Air Prod & Chem
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Prod & Chem filed Critical Air Prod & Chem
Publication of TW201022466A publication Critical patent/TW201022466A/zh
Application granted granted Critical
Publication of TWI439565B publication Critical patent/TWI439565B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

使用含氧前驅物的介電阻絕物的沉積方法 相關申請案之交互參照
本案請求12/01/2008申請的美國臨時專利申請案序號第61/118,769號的益處。
本發明係有關一種用於沉積介電阻絕物膜的方法。
在微電子產業中，圖案密度縮減能得到顯著的效能增益而且依據莫耳定律(Moore's Law)在可預見的2年內仍持續發生。為了維持或改善裝置的運作，頃進行電晶體及互連件二者的變動。更明確地說專注在互連件結構(常被稱為後端線路，BEOL)，尺寸縮減造成從鋁轉變成銅金屬化以維持線路阻抗。為了維持銅線之間的適當電容，封圍該等銅線的介電或絕緣膜也必須加以變化以補償圖案化變動所需的集成變化。為了使該等絕緣膜的電容最小化，各介電質的介電常數(k)應該理想化地持續降低。有關層間介電質(“ILD”)，此轉變已經持續發生從二氧化矽變成氟矽酸鹽玻璃到緻密的有機矽酸鹽玻璃，而且最後再到分別具有4.0、3.3至3.7、2.7至3.1及<2.6的k值的多孔性有機矽酸鹽玻璃。
經常地，該等該等ILD絕緣膜會保留該介電質內的溼氣。已知銅易被快速氧化，那會造成可靠度的問題，阻絕介電質包含一部分的介電堆疊體以當作該等銅線與ILD膜之間的擴散阻絕層，預防水從該ILD擴散至該銅表面而且預防銅擴散至該等ILD膜內。相對於ILD膜的趨勢，由於可靠度能產生使該等介電質在該互連件結構內有用的作用，所以阻絕介電質尚未明顯調整過。然而，已知該等ILD膜的介電常數相對於該等阻絕介電質不成比例的調整，使得該等阻絕的電容貢獻當下對於該互連件結構的總體電容比先前的技術節點更加明顯。
其他半導體應用，例如光伏打裝置及薄膜顯示裝置，也具有較低k值介電阻絕物膜的必備條件。在這些應用中，對於銅擴散性質的要求不再需要，但是有其他例如透明度、溼式化學藥品耐性及高機械強度的附帶必備條件。此外，微調密度、折射率、膜組成及電氣性質的能力不可或缺。
在本發明中，併入矽氧烷前驅物的電漿增強化學氣相沉積(PECVD)方法提供具有比現行的阻絕介電膜低相當多的介電常數，同時仍能維持適當阻絕性質的介電膜。現行的工業標準前驅物，3MS(三甲基矽烷)或4MS(四甲基矽烷)，提供良好的性質但是難以降低其介電常數。
先前技藝點出能提供較低的介電常數的烷基烷氧基矽烷類的特定加工條件。在這些狀態之下，為了獲得線性矽氧烷膜，反應氣體在該艙中的滯留時間為>100ms以提供充分的反應性給該氣體。先前技藝也暗示想要有低於3.1的較低的介電常數而且這可經由增加該前驅物在該艙中的滯留時間而達到。
有關本發明的領域的先前技藝包括：US2006/0251876A1、US 6383955及US2001/0021590。
本發明為一種在一積體電路的介電膜與銅特徵之間形成一阻絕介電膜的方法，其包含下列步驟：在形成銅特徵形成之前提供一具有介電膜的積體電路基板；使該基板與下式的阻絕介電膜前驅物接觸：
Rx R'y (OR")z (OR''')a Si
其中R、R"及R'''係各自獨立地選自由甲基、乙基及乙烯基所組成的群組；R'係選自由氫、甲基、乙基及乙烯基所組成的群組；而且x、z及a各自獨立地為1至3且y為0至2，其中x+y+z+a=4；利用電漿增強化學氣相沉積法在一基板上形成一阻絕介電膜。
在一具體實施例中，本發明為一種在一積體電路的介電膜與銅特徵之間形成一阻絕介電膜的方法，其包含下列步驟：在形成銅特徵形成之前提供一具有介電膜的積體電路基板；使該基板與一選自由二乙氧基甲基矽烷、二甲基二乙氧基矽烷及其混合物所組成的群組的阻絕介電膜前驅物，及一選自由氫、氦、氨及其混合物所組成的群組的化學藥品接觸；利用電漿增強化學氣相沉積法於100℃至400℃的範圍內的溫度下在該基板上形成一阻絕介電膜；在該阻絕介電膜上形成一銅特徵。
在另一實施例中，在例如光伏打裝置或平板顯示器的應用需要擴散阻絕性質的基板上形成一阻絕介電質。
在本發明之一具體實施例中，為了控制介電常數及後續該絕緣膜的密度較佳為藉由將變化量的氫氣加入含有該線性烷基烷氧基矽烷前驅物的反應電漿內以控制該等絕緣膜性質。類似的性質也可經由維持氫對前驅物氣體比例但是變化該艙內的壓力或RF功率以控制希望將CxHy轉化為該膜內的Si-C鍵結的量而達到。在特定的沉積條件之下，該電漿能量及氫含量直接與該介電常數及該膜的密度有關。
在另一具體實施例中，為了以較低的熱收支沉積在基板上，將該基板溫度變更為較低的溫度。在此實施例中，沉積條件賦予較少熱能至該前驅物內而且需要一較高的氫對前驅物比例以達到包括3.5或更大的k值及>1.5g/cc的密度之想要的絕緣性質。
在另一具體實施例中，想要於至高400℃的較高溫度下沉積含有氧碳化矽的介電膜以相應於該集成方法其他想要的方面。於提高的溫度下，想要有降低的氫對前驅物比例以維持較佳低於4.0的k值。
所說明的方法係利用包含矽、碳、氧及氫的烷基烷氧基矽烷前驅物沉積一膜以改善阻絕性質。利用電漿增強化學氣相沉積(PECVD)使該等矽氧烷物種與包括氦、氬、二氧化碳、氮、氨、氫或氧的各種不同摻雜劑氣體反應。
儘管較佳為單一加工步驟，但是有許多場合中在沉積之後後處理該膜也在本發明的範圍以內。此後處理可包括，例如，熱處理、電漿處理、紫外線(UV)/可見光(Vis)/紅外線(IR)輻射及化學處理之至少其一以改善一或更多該膜的性質。舉例來說，該後處理可提供較低的介電常數，同時維持想要的密度及/或應力。也可以，附加UV固化可提供硬化或稠密化給該膜連帶對於該介電常數，不超過4.5，最小的衝擊。
對該等氣態藥劑施以能量以誘使該等氣體起反應及在該基板上形成該膜。此能量可經由，例如，電漿、脈衝電漿、螺旋電漿(helicon plasma)、高密度電漿、誘導耦合電漿及遠距電漿方法提供；所有這些方法在此均稱之為電漿增強。二次rf頻率來源可用以改變該基板表面處的電漿特性。
該等氣態藥劑各自的流速較佳介於每單一200mm晶圓10至5000sccm，更佳介於200至2000sccm。對於適當的前驅物反應總流速希望高於400。液態化學藥品流量係在0.1至10克/分的範圍內，較佳地0.5至3克/分。個別速率係經選擇以便提供該膜中想要的量及比例的矽、碳、氧、氫等等。所需的實際流速可取決於晶圓大小及艙結構，而且絕不會受限於200mm晶圓或單一晶圓艙。
在沉積的期間該真空艙中的壓力較佳為0.01至760托取，更佳地1至20托耳。
該膜較佳為沉積至0.002至10微米的厚度，但是該厚度可依需要作變化。沉積在未經圖案化的表面的被覆膜(blanket film)具有優良的均勻度，及排除合理的邊緣之下橫跨該基板有超過1倍標準差小於2%的厚度變化，其中該均勻度的統計學計算不包括，例如，該基板最外側10mm邊緣。
該膜的密度可隨該材料對應典型提高的介電常數及此材料的應用性延伸至未來世代而提高。如程序討論中更詳細說明的，熟悉此技藝者的通識為能以沉積條件改變膜性質。
本發明的膜較佳地具有1.5g/cc或更大的密度，或更佳地，1.8g/cc或更大。
本發明的膜相較於其他如三甲基矽烷的候選前驅物所製造的習知膜具有改善的性質。在特定的具體實施例中，該膜具有小於6.0的介電常數，較佳地在6.0至3.2的範圍內，更佳地6.0至3.5，又更佳地4.2至3.2，最佳地4.2至3.5。
本發明的膜為熱安定性，具有良好的化學藥品耐性。
該等膜適合用於各式各樣的用途。該等膜特別適合當作阻絕膜以預防物種擴散至其他集成層內。在一具體實施例中，該沉積法係在半導體基板上進行，而且特別適用於當作，例如，積體電路中的絕緣層、覆蓋層(capping layer)、化學機械平坦化(CMP)或蝕刻阻擋層、阻絕層(例如，對抗金屬、水或其他絕緣層中可能不想要的材料的擴散)及/或黏著層。該等膜會形成保形塗層(conformal coating)。這些膜所顯現的機械性質使其特別適合用於Al削減技術(subtractive technology)及Cu鑲嵌技術。
該等膜可與化學機械平坦化及各向異性蝕刻相容，而且能黏附於各式各樣的材料，例如，矽、SiO2 、Si3 N4 、有機矽酸鹽玻璃(OSG)、氟矽玻璃(FSG)、碳化矽、抗反射塗層、光阻劑、有機聚合物、多孔性有機及無機材料、如銅及鋁的金屬及金屬阻絕層，及銅附著處理方法。
儘管本發明特別適用於提供膜而且本發明的產物在此大都描述為膜，但是本發明並不限於此。本發明的產物可以任何能經由CVD沉積的形式提供，例如塗層、多層狀組件及其他不一定為平面或薄的物體的型式，而且有許多物體不一定用於積體電路中。
該矽氧烷前驅物提供改善的阻絕性質，包括：良良的蝕刻選擇性、優良的電氣特性，例如：降低的漏電及較高的電力耗損、減小的介電常數及顯著調整這些性質到所需要的預期範圍的彈性。
在本發明中，特別提及特佳的前驅物結構的特性以提供較佳的優異阻絕性質。據發現具有此通式，Rx R'y (OR")z (OR''')a -Si，的烷基烷氧基矽烷在R、R'、R"或R'''任意為C2 H5 或CH3 ,時具有較佳性質，而且R'可為氫，其中x、z及a為1至3而且x+y+z+a=4，但是當R'為氫時，y=0至2。據發現在指定實施例中，加入2烷基將提高該介電膜的折射率，而2烷氧基將如願改善該密度/k值關係。
在本發明中，我們發現一般視為阻絕介電膜的3MS或4MS的取代物之烷基烷氧基矽烷會改善該介電膜的阻絕性質，同時降低該介電常數。在一具體實施例中，該特定的二甲基二甲氧基矽烷(DMDMOS)的前驅物結構提供最適的阻絕性質，同時使阻絕膜所需要的預期膜性質：密度及介電常數達到均衡。
在本發明中，揭示了加入烷基烷氧基矽烷前驅物以形成含氧的碳化矽膜的電漿增強化學氣相沉積法。傳統上，標準阻絕介電質沉積方法加入烷基矽烷類(亦即，三甲基矽烷及四甲基矽烷)及任意氧化劑(二氧化碳、氧或一氧化氮)或含氮的反應物氣體(氮及氨)以形成碳化氧或氮矽膜，然而，此沉積法可將該等介電常數調整到多低是有限制的，同時仍維持密度。
為了用作一蝕刻阻擋膜，必須能達到該ULK(超低k)膜與該阻絕介電膜之間合理的膜選擇性。較高的折射率阻絕膜通常提供較好的選擇性，明確地說>1.5。在我們測試的期間，發現到為了得到較高的折射率膜，在通稱的前驅物結構，Rx R'y (OR")z (OR''')a Si中，R及R"必須為具有下列通式的線性烷基：Cb Hc ，其中b=1至2而且c=3或5。
該阻絕介電膜前驅物較佳為選自由二乙氧基甲基矽烷；二甲基乙氧基矽烷；二甲基二乙氧基矽烷；二乙基二乙氧基矽烷；二甲基二甲氧基矽烷；甲基二乙氧基矽烷；甲基乙氧基矽烷；甲基甲氧基矽烷；乙基乙氧基矽烷；乙基甲氧基矽烷；甲基三乙氧基矽烷；乙基三乙氧基矽烷；甲基三甲氧基矽烷；甲基三甲氧基矽烷；乙基三甲氧基矽烷及其混合物所組成的群組。更佳地該阻絕介電膜前驅物為二甲基二乙氧基矽烷。
在一實施例中，發現到以二乙氧基甲基矽烷測試時，其中R=CH3 而且R'=H，據發現對於所有測試的加工條件該折射率均相當地低(<1.5)。經由將該R'基團變更為CH3 ，亦即，二甲基二乙氧基矽烷，平均折射率將會提高而且可隨著該等沉積條件的調整，無論是透過艙加工條件或透過摻雜劑氣體的改變，而在1.5至2.2的範圍內變化。在一指定實施例中，添加氫當作反應物氣體將使該折射率提高至大於1.8的近似值。圖1中顯示此結果的一個實施例，其中利用二甲基二乙氧基矽烷沉積且變化氫的量的絕緣膜證明該折射率與k值的關聯性。如該圖形所示，此膜的折射率值係維持於高於1.5而且較佳地對於提高的蝕刻的選擇性高於1.6。
阻絕第二個重要的性質為阻絕擴散性質，明確地說預防溼氣擴散，溼氣擴散會造成電氣裝置的可靠度不足。膜密度經常當作擴散性質的強而有力的指示。在此技藝的現況中此產業的阻絕膜經常具有1.8至2.0g/cc的密度，其利用三甲基矽烷或四甲基矽烷當作該前驅物。然而，在先前技藝中與前驅物有關的爭議在於為了得到適當阻絕性質所需要的預期密度，將難以調整該介電常數。
利用在此所示的幾種烷基烷氧基矽烷前驅物的初步測試證實利用含氧的矽前驅物，會使k降低同時仍維持相當高密度的膜。在圖2中，顯示三種線性烷基烷氧基矽烷前驅物：二甲基乙氧基矽烷(DMES)；二甲基二甲氧基矽烷(DMDMOS)；二甲基二乙氧基矽烷(DMDES)；還有甲基乙氧基矽雜環戊烷(MESCP)的密度與k值之間的關係。有關該密度/k關係的比例(斜率)越高，對於相同標稱介電常數的結果將會是更緻密的膜。如果想要1.5g/cc的最低密度，可預見本發明的前驅物：DMES、DMDMOS及DMDES於最低密度時具有將近3.2的介電值，就像那些前驅物各自的圖形斜率收歛於1.5g/cc及k=3.2。該4種前驅物的比較證明該MESCP化合物具有相當低的密度對k的趨勢。此關於MESCP之不想要的結果歸因於鍵結於該矽原子的非線性烴基。
更明確地說，本發明的目標在於擁有能提高高密度/k比例的前驅物，使得密度能夠維持，同時降低介電常數或提高密度，同時維持k值。如下表1所示，以此密度對k值關係的線性曲線擬合參數代表圖2的3種線性烷基烷氧基矽烷；還有甲基乙氧基矽雜環戊烷(MESCP)。據證實，此關係希望具有高於0.3的比例或斜率還有逼近0的較低的y-截距，更明確地說<0.3。一般而言，據發現該等烷基能為該等k值提供改善的密度。在此族群內，具有R"和R'''為乙基官能度及R和R'為甲基官能度的較佳結構將會有額外的益處。這一點將在後續段落中闡明，但是重要的是要提及最好的密度/k結果係利用二甲基二甲氧基矽烷(DMDES)獲得，其同時併入這兩種官能基。
在一些集成方案中，在介電質沉積之前將會先使銅暴露出來。在這些實施例中，含氧的膜不能直接沉積於銅上，起因於銅偏好氧化及降低的黏著力。在這些指定的集成方案中，在該氧碳化矽沉積之前，為了適當的黏著力需要一界面層。在一具體實施例中，此界面層可為無電鍍著的CoWP或其他銅處理方法，該界面層能預防銅氧化。在另一實施例中，該界面層可為薄的較高k值碳化氮矽或氮化矽，其中厚度可介於20至600。在另一具體實施例中，該界面層可為一用以形成良好界面的選擇性表面層，其亦顯現氧擴散性。
在一具體實施例中，使用氫及氦當作稀釋氣體為較佳的沉積條件。如同先前圖2中已經確立的，漸增的密度與k值之間有一線性關係，為了均衡合理密度與低k值(亦即<4.2)的要求希望k值在3.5至4.2的範圍內。在一具體實施例中，以氦當作該液態前驅物的載體氣體，而且以氫當作反應物氣體以控制併入該膜內的烷基量。
在圖3中，顯示僅利用氦以及利用氫加入該氦載體氣體的阻絕膜沉積的平均k值範圍，其使用DMDES當作前驅物。在此實施例中，發現到為了得到在想要範圍內的k值，從100至800sccm流速的氫能提供達到這些性質的改善的容易度。有人懷疑利用氫改善性質由電漿中產生的H自由基物種引起。該等氫自由基可能與該DMDES結構上的CH3 物種的氫反應而且能以較高百分比轉化為Si-C鍵結；因此能得到較高密度及有點高的k值膜。此變成Si-C的轉化也會發生在氦電漿條件中，然而，咸認為效率較低。根據圖2的數據為，該密度/k關係並未受到摻雜物條件而有顯著變化；然而還是有特定條件能得到想要的k值範圍。圖3中也顯示此k值範圍的作用也可利用較低的沉積溫度(例如250℃與350℃)達到。
為了達到良好的蝕刻選擇性及阻絕性質，一般認為一些碳化矽鍵結必須經由該等線性烷基的轉化。在圖4中，顯示以兩種線性烷基烷氧基矽烷前驅物，二乙氧基甲基矽烷及二甲基二乙氧基矽烷所沉積的膜的FTIR分析。根據定量比例，預期Si-O(~1100cm-1 )對Si-C(860cm-1 )鍵結的比例為接近2：1峰面積比。該二乙氧基甲基矽烷膜鍵結具有比Si-C高許多的Si-O鍵結，起因於併入該前驅物結構的單甲基，如1270cm-1 處的分別峰面積所示。對照之下，該二甲基二乙氧基矽烷膜顯示較大量的Si-C鍵結及較低位準的SiO：SiC，如對應於該膜中較大量的Si-C鍵結該DMDES光譜於860cm-1 處提高的峰面積所示。同樣地，應該要提及的是由於從Si-CH3 轉化為Si-C鍵結使得該DMDES光譜於1273cm-1 處的Si-CH3 峰面積降低了。
更明確地說，頃發現該前驅物的結構及控制末端基的數目的能力與k值直接相關。在圖5中，該膜的折射率(及對應的k值)與該Si-CH3 積分峰面積之間有直接關聯性。當該膜的折射率提高時，該Si-CH3 峰面積降低了，起因於該膜中增加的Si-C鍵結。因此，控制膜性質的關鍵，明確地說具有氫的DMDES的較佳具體實施例，為透過控制與該甲基烷基的反應而達到想要的Si-C鍵結量。
在本發明中，將會對一般以PECVD沉積條件沉積烷基烷氧基矽烷前驅物作說明。典型的沉積溫度可介於100℃至500℃，而且較佳的沉積範圍為150℃至400℃。該等實施例任意於150℃、180℃、200℃、250℃或350℃沉積。此外，表2中列舉操作PECVD的較佳沉積條件。
利用現在的3MS或4MS阻絕介電膜所呈現的另一個潛在的問題為暴露於紫外線(“UV”)輻射或電子束的膜性質的改變，明確地說，例如下列性質：介電常數提高或膜應力的改變。在一些整合方案中，可結合UV的運用，而且該膜性質的變化會引起可靠度或其他電氣度量，例如集成電容，的潛在問題。在下列的實施例中，使用烷基烷氧基矽烷類及指定的沉積氣體(亦即，氨及氫)，降低該膜受k偏移及UV曝光還有應力改變的影響。
在先前技藝中，指出為了改善反應及後續該膜的密度而在PECVD反應器供應烷基烷氧基矽烷類歷經延長的滯留時間(>100ms)。在此所呈現的測試及實施例中，以該等前驅物為基礎的滯留時間為少於85msec，較佳地在10至70msec的等級，更佳地20至65msec，根據預先定義的方程式：
其中下列定義為：
Pr：反應艙壓力(Pa)
Ps：標準大氣壓力(Pa)
Tr：反應氣體的平均溫度(K)
Ts：標準溫度(K)
Rw-矽基板的半徑(m)
D：矽基板與上電極之間的間距(m)
F：反應氣體的總流量(sccm)
以此方程式及我們的標準操作條件為基礎，圖6顯示前驅物滯留時間與所達到的k值之間的關係。大體而言，已發現預期能達到該前驅物的良好反應及高於3.5(其對應於預期的密度)的k值的控制之滯留時間在遠低於先前技藝的100msec就能達到而且較佳地少於70msec，更佳地少於65msec。當該滯留時間增加時，該k值降低，那與先前技藝一致。然而，根據圖2所呈現的數據歸納良好阻絕物的密度指定k值的範圍被迫為>3.2。表3證明根據本發明所記載的實驗的標準條件計算出來的滯留時間的範圍。為了達到大於80msec的滯留時間，流量可能必須從我們的標準操作條件被顯著降低，而且沒有發現到如先前技藝所暗示的能提供想要的膜性質。
實施例 實施例1
在表2的較佳條件之下沉積二甲基二乙氧基矽烷而且接著進行12分鐘寬帶UV(例如熔融H+燈泡)。進行三次沉積：利用氦；利用氫；及利用氨。如圖7顯示的，若所得的膜之後在隨後的膜加工期間暴露於UV輻射，在沉積二甲基二乙氧基矽烷時，利用氫或氨的摻雜劑氣體可使介電係數(k)變化最小化。預期由此方法所製造的材料，及此加工條件的運用，將提供更能適應如IC製造等各種不同應用之用途的膜性質。
實施例2
在一些製造方案中，較喜於較高的基板及艙溫度下沉積。在此實施例中，使用二甲基二乙氧基矽烷當作流速800mg/min的液態前驅物，用氦當作流速200sccm的載體氣體，而且使用氫當作流速150sccm的反應物氣體。使沉積艙維持於400℃而且在矽基板上沉積介電膜。假如操作溫度較高，氫對前驅物的比例就設得非常低，因為加至電漿的熱能較高。如表4所示，具有4.0的介電常數及高於1.8g/cc的密度的膜標的物能藉由沉積條件的調整達到。測試這些膜的沉積後UV安定性而且發現能證實隨著UV固化時間一路延長至20分鐘的曝光介電常數只有微不足道的變化。
實施例3
在例如光伏打裝置或低溫顯示器的一些應用中，想要將阻絕膜直接沉積在玻璃基板上。為了在例如玻璃的選擇性基板上沉積，必須降低熱收支及隨後此過程中所有膜的沉積溫度，包括該等阻絕膜在內。在圖9中，測量有關利用二甲基二乙氧基矽烷當作該前驅物及氫當作該反應物氣體所沉積的膜的等效k及密度值。當基板溫度降低時，提高氫對前驅物的比例以補償熱電漿能量的降低。經由控制此比例，將達到利用350℃降至150℃的基板溫度的等效膜性質。控制該線性烷基從甲基或乙基化學還原成該膜中的碳化矽鍵結直接關聯到k值及該膜的密度。在圖8中，見到對於特定的沉積條件，最低的沉積溫度造成最高的Si-CH3 積分峰面積(黑色條塊，以FTIR分析為基礎)。表5中顯示5種沉積條件的比較而且在圖8中作比較，見到最低的前驅物：氫比例(#2及#5)提供最低的Si-CH3 峰面積，而且隨後較高密度的膜。此比例係針對沉積溫度作調整，其中為了達到氧碳化矽膜的相同目標k值及密度，當沉積溫度降低時就降低該前驅物：氫比例。
利用此方法隨著較低的溫度降低該比例，在圖9中描繪出5個沉積溫度的k值及密度值，證實此前驅物系列即使是在較低的溫度下也能沉積高密度膜。
圖1為顯示一系列阻絕膜的膜折射率與介電常數的關聯性的圖形；其運用二甲基二乙氧基矽烷(DMDES)當作該前驅物。
圖2為有關DMES(二甲基乙氧基矽烷)、DMDMOS(二甲基二甲氧基矽烷)、DMDES(二甲基二乙氧基矽烷)及MESCP(甲基乙氧基矽雜環戊烷)的密度(g/cc)對比於k值的圖形。在此研究中膜均在350℃及類似的沉積條件下沉積以提供前驅物影響的直接比較。
圖3為於250℃及350℃下進行DMDES(二甲基二乙氧基矽烷)沉積所達到的k值範圍的圖形，其利用：(i)氦當作液態載體氣體+氫當作反應物氣體；以及(ii)只有氦當作載體氣體。
圖4為DEMS(二乙氧基甲基矽烷)及DMDES(二甲基二乙氧基矽烷)的FTIR光譜比較。
圖5為顯示該Si-CH3 FTIR積分峰面積與折射率的關聯的圖形。此圖形中的膜係利用DMDES及氫來沉積，其利用氦當作該液態載體氣體，而且是歷經廣大範圍的沉積條件及介於150℃至350℃的溫度(包括180℃、200℃、250℃及300℃)所測得的膜結果。
圖6為氣體在該艙中的滯留時間與氧碳化矽介電常數之間的關係的圖形。滯留時間計算利用方程式1，上文中，其中表3中提供代表性實施例。
圖7為比較對於利用不同摻雜劑氣體所沉積的氧碳化矽膜進行12分鐘寬帶UV曝光的k值變化的條塊圖形。
圖8為顯示顯示具有5個不同沉積壓力及流量比例條件而且伴隨150℃、180℃、200℃及250℃的不同基板溫度每組5個條件的Si-CH3 FTIR積分峰面積的圖形。此圖形中的膜係利用DMDES及氫來沉積，其利用氦當作該液體載體氣體。表5中有提及5個指定的沉積條件。
圖9為利用DMDES、氦載體氣體及氫反應物氣體於不同艙沉積溫度下所沉積的氧碳化矽膜的密度及k值大小的條塊圖。運用DMDES：氫氣體比例的調整以便當溫度降低時達到相同膜性質。該圖形證實能夠越過150℃至350℃的溫度(包括180℃、200℃及250℃)達到相似的密度及介電常數。

Claims (24)

  1. 一種在基板上形成膜的方法，提供一具有下式的線性烷基烷氧基矽烷前驅物：Rx R'y (OR")z (OR''')a Si其中R、R"及R'''係各自獨立地選自由甲基、乙基或乙烯基所組成的群組；R'係選自由氫、甲基、乙基或乙烯基所組成的群組；而且x、z及a各自獨立地為1至3且y為0至2，其中x+y+z+a=4；利用該前驅物的化學氣相沉積反應在一基板上形成一膜，其中該前驅物流在此反應中的滯留時間小於或等於85msec，其中該膜的密度大於1.5g/cc而且該介電常數大於3.5但小於6.0，並且該膜為一擴散阻絕物。
  2. 如申請專利範圍第1項之方法，其中在該化學氣相沉積反應步驟的期間提供選自由氦、氬、二氧化碳、氮、氨、氫、氧及其混合物所組成的群組的額外化學藥品。
  3. 如申請專利範圍第1項之方法，其中該前驅物係選自由下列各項所組成的群組：二乙氧基甲基矽烷；二甲基二乙氧基甲基矽烷；二甲基乙氧基矽烷；二甲基二乙氧基矽烷；二乙基二乙氧基矽烷；二甲基二甲氧基矽烷；甲基二乙氧基矽烷；甲基乙氧基矽烷；甲基甲氧基矽烷；乙基乙氧基矽烷；乙基甲氧基矽烷；甲基三乙氧基矽烷；乙基三乙氧基矽烷；甲基三甲氧基矽烷；甲基三甲氧基 矽烷；乙基三甲氧基矽烷；乙烯基甲基二乙氧基矽烷；乙烯基甲基乙氧基矽烷；乙烯基甲基二甲氧基矽烷；乙烯基甲基甲氧基矽烷及其混合物。
  4. 如申請專利範圍第1項之方法，其中該基板的溫度為100℃至500℃。
  5. 如申請專利範圍第1項之方法，其中該基板的溫度為150℃至400℃。
  6. 如申請專利範圍第1項之方法，其中該基板的溫度為250℃至350℃。
  7. 如申請專利範圍第1項之方法，其中該化學氣相沉積反應為選自由電漿、脈衝電漿、氦電漿、高密度電漿、誘導耦合電漿及遠距電漿所組成的群組的電漿增強化學氣相沉積。
  8. 如申請專利範圍第1項之方法，其中在形成該膜之後對該基板施以UV輻射。
  9. 如申請專利範圍第1項之方法，其中所形成的膜具有大於1.8g/cc的密度。
  10. 如申請專利範圍第1項之方法，其中所形成的膜具有大於1.5的折射率。
  11. 如申請專利範圍第1項之方法，其中該滯留時間為20至65msec。
  12. 如申請專利範圍第1項之方法，其中該介電常數係小於或等於4.2。
  13. 如申請專利範圍第1項之方法，其中該膜具有大於0.3的密度對介電常數比例。
  14. 如申請專利範圍第1項之方法，其中該膜具有大於0.5的密度對介電常數比例。
  15. 一種在一積體電路的介電膜與銅特徵之間形成一阻絕介電膜的方法，其包含下列步驟：在形成銅特徵形成之前提供一具有介電膜的積體電路基板；使該基板與一選自由二乙氧基甲基矽烷、二甲基二乙氧基矽烷及其混合物所組成的群組的阻絕介電膜前驅物，及一選自由氫、氨及其混合物所組成的群組的化學藥品接觸；利用電漿增強化學氣相沉積反應在該基板上形成一阻絕介電膜，其中該前驅物流及該化學藥品在該反應中的滯 留時間小於或等於85msec；在該阻絕介電膜上形成一銅特徵；其中所得的阻絕介電膜具有大於1.5g/cc的密度及大於3.5但小於6.0的介電常數。
  16. 如申請專利範圍第15項之方法，其中等該阻絕介電膜被沉積之後在該阻絕介電膜上沉積一銅特徵。
  17. 如申請專利範圍第15項之方法，其中隨後使該阻絕介電膜暴露於UV輻射。
  18. 如申請專利範圍第15項之方法，其中該阻絕介電膜為氧碳化矽。
  19. 如申請專利範圍第15項之方法，其中該阻絕介電膜具有小於4.2的介電常數。
  20. 一種在一積體電路的介電膜與銅特徵之間形成一阻絕介電膜的方法，其包含下列步驟：提供一具有介電膜的積體電路基板，該介電膜具有一銅特徵；在該具有銅特徵的介電膜上沉積一能預防該銅特徵氧化的界面層；使該基板與一選自由二乙氧基甲基矽烷、二甲基二乙氧 基矽烷及其混合物所組成的群組的阻絕介電膜前驅物，及一選自由氫、氨及其混合物所組成的群組的化學藥品接觸；利用該阻絕介電質前驅物的電漿增強化學氣相沉積反應在該基板上形成一阻絕介電膜，其中該前驅物流在該反應中的滯留時間小於或等於85msec；其中所得的阻絕介電膜具有大於1.5g/cc的密度及大於3.5但小於6.0的介電常數。
  21. 如申請專利範圍第20項之方法，其中該界面層為CoWP。
  22. 如申請專利範圍第20項之方法，其中所形成的膜具有大於1.5的折射率。
  23. 如申請專利範圍第20項之方法，其中該滯留時間為20至65msec。
  24. 如申請專利範圍第20項之方法，其中該介電常數係小於或等於4.2。
TW098141063A 2008-12-01 2009-12-01 使用含氧前驅物的介電阻絕物的沉積方法 TWI439565B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11876908P 2008-12-01 2008-12-01
US12/623,998 US8637396B2 (en) 2008-12-01 2009-11-23 Dielectric barrier deposition using oxygen containing precursor

Publications (2)

Publication Number Publication Date
TW201022466A TW201022466A (en) 2010-06-16
TWI439565B true TWI439565B (zh) 2014-06-01

Family

ID=41571526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141063A TWI439565B (zh) 2008-12-01 2009-12-01 使用含氧前驅物的介電阻絕物的沉積方法

Country Status (7)

Country Link
US (1) US8637396B2 (zh)
EP (1) EP2376672B1 (zh)
JP (1) JP5567588B2 (zh)
KR (1) KR101406154B1 (zh)
CN (2) CN102232125B (zh)
TW (1) TWI439565B (zh)
WO (1) WO2010065410A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103338928B (zh) * 2010-12-28 2015-04-15 麒麟麦酒株式会社 阻气性塑料成型体及其制造方法
JP5781350B2 (ja) * 2011-03-30 2015-09-24 リンテック株式会社 ガスバリア積層体、その製造方法、電子デバイス用部材及び電子デバイス
KR20200043526A (ko) 2011-12-20 2020-04-27 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9922818B2 (en) * 2014-06-16 2018-03-20 Versum Materials Us, Llc Alkyl-alkoxysilacyclic compounds
US9362107B2 (en) * 2014-09-30 2016-06-07 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment
KR102378021B1 (ko) * 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US9837270B1 (en) * 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
KR20240010760A (ko) 2017-05-05 2024-01-24 에이에스엠 아이피 홀딩 비.브이. 산소 함유 박막의 형성을 제어하기 위한 플라즈마 강화 증착 공정
US10910216B2 (en) 2017-11-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric and processes for forming same
KR20210039489A (ko) 2018-08-29 2021-04-09 어플라이드 머티어리얼스, 인코포레이티드 비-uv 고경도 저 k 막 증착
KR20230085953A (ko) 2018-10-19 2023-06-14 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
JP7465287B2 (ja) 2019-06-08 2024-04-10 アプライド マテリアルズ インコーポレイテッド 自己形成バリア層を備えた低誘電率誘電体
US11594409B2 (en) 2020-02-28 2023-02-28 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films
CN117561349A (zh) * 2021-05-19 2024-02-13 弗萨姆材料美国有限责任公司 用于沉积具有高弹性模量的膜的新前体
WO2023096270A1 (ko) * 2021-11-26 2023-06-01 솔브레인 주식회사 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230174738A (ko) * 2022-06-21 2023-12-28 성균관대학교산학협력단 중합체 박막, 이를 이용한 확산 방지막 및 그 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3000782A1 (de) * 1980-01-10 1981-07-16 Wacker-Chemie GmbH, 8000 München Verfahren zur kontinuierlichen herstellung von sioc-gruppen aufweisenden silanen oder sioc-gruppen aufweisenden polysiloxanen
CA2048168A1 (en) * 1990-08-03 1992-02-04 John T. Felts Silicon oxide based thin film vapour barriers
US6383955B1 (en) 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US7064088B2 (en) 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
US20060258176A1 (en) 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
TW437017B (en) 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6432846B1 (en) 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
JP2000174019A (ja) 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
JP3615979B2 (ja) 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6258735B1 (en) 2000-10-05 2001-07-10 Applied Materials, Inc. Method for using bypass lines to stabilize gas flow and maintain plasma inside a deposition chamber
JP3814797B2 (ja) 2000-10-18 2006-08-30 日本エー・エス・エム株式会社 半導体基板上のシリコン重合体絶縁膜を形成する方法
SG98468A1 (en) 2001-01-17 2003-09-19 Air Prod & Chem Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6583048B2 (en) 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7098149B2 (en) 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
US7147900B2 (en) 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
US7148154B2 (en) 2003-08-20 2006-12-12 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and low film stress
JP2005294333A (ja) 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7622400B1 (en) * 2004-05-18 2009-11-24 Novellus Systems, Inc. Method for improving mechanical properties of low dielectric constant materials
US7229934B2 (en) 2004-10-18 2007-06-12 International Business Machines Corporation Porous organosilicates with improved mechanical properties
US20060115980A1 (en) 2004-11-30 2006-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for decreasing a dielectric constant of a low-k film
US20060269690A1 (en) 2005-05-27 2006-11-30 Asm Japan K.K. Formation technology for nanoparticle films having low dielectric constant
US7314828B2 (en) * 2005-07-19 2008-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing method for low-k dielectric materials
DE102006051496B4 (de) 2006-10-31 2008-09-25 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
US7521358B2 (en) * 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
US20080173985A1 (en) 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
US7847402B2 (en) 2007-02-20 2010-12-07 International Business Machines Corporation BEOL interconnect structures with improved resistance to stress
JP2008263097A (ja) 2007-04-13 2008-10-30 Toshiba Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP2376672A1 (en) 2011-10-19
JP5567588B2 (ja) 2014-08-06
US8637396B2 (en) 2014-01-28
TW201022466A (en) 2010-06-16
CN104593747B (zh) 2019-05-28
WO2010065410A1 (en) 2010-06-10
CN102232125B (zh) 2015-01-28
JP2012510726A (ja) 2012-05-10
US20100136789A1 (en) 2010-06-03
CN104593747A (zh) 2015-05-06
KR101406154B1 (ko) 2014-06-12
EP2376672B1 (en) 2019-06-05
CN102232125A (zh) 2011-11-02
KR20110094205A (ko) 2011-08-22

Similar Documents

Publication Publication Date Title
TWI439565B (zh) 使用含氧前驅物的介電阻絕物的沉積方法
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
TW518693B (en) In situ deposition and integration of silicon nitride in a high density plasma reactor
US6440878B1 (en) Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
TW554442B (en) Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
US20110206857A1 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US7326444B1 (en) Methods for improving integration performance of low stress CDO films
EP1081249A1 (en) Method for depositing fluorinated silica glass layers
US20020137323A1 (en) Metal ion diffusion barrier layers
US6667248B2 (en) Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers
TWI244507B (en) Method of depositing carbon doped SiO2 films and fabricating metal interconnects
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
TWI744727B (zh) 1-甲基-1-異丙氧基-矽環烷及使用其製造的緻密有機二氧化矽膜
KR102670993B1 (ko) 1-메틸-1-이소-프로폭시-실라사이클로알칸 및 이로부터 제조된 고밀도 오가노실리카 필름
KR20240009497A (ko) 높은 탄성 계수를 갖는 필름의 증착을 위한 신규한 전구체
KR20220160071A (ko) 고 탄성 계수를 갖는 막들을 증착하기 위한 신규한 전구체들