CN102232125A - 使用含氧前体的介电阻挡层沉积 - Google Patents

使用含氧前体的介电阻挡层沉积 Download PDF

Info

Publication number
CN102232125A
CN102232125A CN2009801483887A CN200980148388A CN102232125A CN 102232125 A CN102232125 A CN 102232125A CN 2009801483887 A CN2009801483887 A CN 2009801483887A CN 200980148388 A CN200980148388 A CN 200980148388A CN 102232125 A CN102232125 A CN 102232125A
Authority
CN
China
Prior art keywords
dielectric film
film
barrier dielectric
silane
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801483887A
Other languages
English (en)
Other versions
CN102232125B (zh
Inventor
L·M·马茨
R·N·弗蒂斯
M·L·奥尼尔
D·西纳托雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Versum Materials US LLC
Original Assignee
Air Products and Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Products and Chemicals Inc filed Critical Air Products and Chemicals Inc
Priority to CN201410712726.8A priority Critical patent/CN104593747B/zh
Publication of CN102232125A publication Critical patent/CN102232125A/zh
Application granted granted Critical
Publication of CN102232125B publication Critical patent/CN102232125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了用于沉积具有改善的屏障介电性能(包括较低的介电常数和优越的电气性能)的介电阻挡薄膜的方法，所述介电阻挡薄膜包括具有硅、碳、氧和氢的前体。这一方法对用于互连结构的金属镶嵌或双重金属镶嵌集成中或用于其他介电阻挡应用中的屏障层是重要的。在这个例子中，注意改善屏障性能的特定结构特性。

Description

使用含氧前体的介电阻挡层沉积
交叉引用
本申请要求于2008年12月1日提交的序列号为61/118,769的美国临时专利申请的优先权。
背景技术
在微电子工业中，图案密度收缩(pattern density shrink)已经使得可以取得显著的性能提高，并根据摩尔定律以可预期的2年周期持续发生。为了维持或改进装置的运行，已经进行了晶体管和互连水平的改变。更特别地关注于互连结构(通常称为后段工艺过程(back-end-of line)，BEOL)，空间上的收缩已导致铝到铜金属化的转变以维持可忍受的线路电阻。为了维持铜线之间足够的电容，还改变了围绕铜线的介电或绝缘膜以补偿布线图案改变必要的集成改变。为了使绝缘膜的电容最小化，各电介质的介电常数(k)理想地应该连续地降低。对于层间电介质(“ILD”)而言，这一转变从二氧化硅到氟硅酸盐玻璃、再到致密有机硅酸盐玻璃和最终到多孔有机硅酸盐玻璃持续地发生，它们分别具有4.0、3.3-3.7、2.7-3.1和＜2.6的k值。
通常，ILD绝缘膜可在电介质中保持水分。考虑到铜易于快速氧化(其引起可靠性问题)，因此屏障电介质包含用作铜线与ILD膜之间的扩散屏障的部分电介质叠层，用于防止水从ILD扩散到铜表面上并防止铜扩散到ILD膜中。与ILD膜的趋势相反，屏障电介质并未显著地缩放，这是由于电介质在互连结构内所起的可靠性功能造成的。但是，考虑到ILD膜相对于屏障电介质的介电常数不成比例的缩放，屏障的电容对于互连结构的整体电容的贡献目前比在以前的技术节点中更加重要。
其他的半导体应用(例如光电和薄膜显示装置)也需要具有低k值的介电阻挡(dielectric barrier)薄膜。在这些应用中，不需要铜的扩散性质，但存在其他另外的要求如透明度、湿化学耐受性和高机械强度等。此外，针对密度、折射率、膜组成和电性质调节介电性质的能力是必要的。
在本发明中，结合硅氧烷前体的等离子体增强化学气相沉积(PECVD)方法提供了具有显著低于当前屏障介电薄膜的介电常数而同时仍保持足够的屏障性能的介电薄膜。目前的工业标准前体3MS(三甲基硅烷)或4MS(四甲基硅烷)提供良好的性能，但难以降低其介电常数。
现有技术要求提供低介电常数的烷基烷氧硅烷的特定工艺条件。在这些情况下，反应气体在腔室中的停留时间＞100毫秒，以为气体提供足够的反应性而获得直链硅氧烷薄膜。现有技术还表明，具有低于3.1的介电常数是理想的，且这可以通过增加前体在腔室中的停留时间来实现。
与本发明的领域有关的现有技术包括：US2006/0251876A1、US6383955和US2001/0021590。
发明内容
本发明涉及一种在集成电路的介电薄膜和铜部件之间形成屏障介电薄膜的方法，包括以下步骤：
在形成铜部件之前提供具有介电薄膜的集成电路衬底；
使所述衬底与式RxR’y(OR”)z(OR”’)aSi的屏障介电薄膜前体接触，其中R、R”和R”’各单独地选自甲基、乙基和乙烯基；R’选自氢、甲基、乙基和乙烯基；且x、z和a各单独地为1-3，y为0-2，其中，x+y+z+a＝4；
使用等离子体增强化学气相沉积在衬底上形成屏障介电薄膜。
在一个实施方式中，本发明涉及一种在集成电路的介电薄膜和铜部件之间形成屏障介电薄膜的方法，包括下列步骤：
在形成铜部件之前提供具有介电薄膜的集成电路衬底；
使所述衬底与选自二乙氧基甲基硅烷、二甲基二乙氧基硅烷(dimethylidethoxysilane)及其混合物的屏障介电薄膜前体和选自氢、氦、氨及其混合物的化学物质接触；
在100℃至400℃范围的温度下，使用等离子体增强化学气相沉积在衬底上形成屏障介电薄膜；
在屏障介电薄膜上形成铜部件。
在另一个例子中，在对于如光电或平板显示器的应用的需要扩散阻挡性能的衬底上形成屏障电介质。
在本发明的一个实施方式中，优选绝缘膜的性能通过将不同水平的氢气与直链烷基烷氧基硅烷前体一起结合到反应等离子体中来进行控制，以控制薄膜的介电常数和随后的密度。也可以通过维持氢与前体气体的比率但改变腔室中的压力或RF功率实现类似的性质，以控制薄膜中CxHy转化为Si-C键合(这是需要的)的水平。在特定的沉积条件下，等离子体能量和氢水平直接与薄膜的介电常数和密度相关。
在另一实施方式中，改变衬底温度至较低温度，以通过较低的热预算沉积在衬底上。在这个例子中，沉积条件将较少的热能施加于前体并需要较高的氢与前体的比率，以达到预期的绝缘性能，包括3.5或更大的k值，和＞1.5g/cc的密度。
在另一实施方式，理想的是在最高达400℃的较高温度下沉积包含碳氧化硅的绝缘介电薄膜，以与集成过程的其他需要方面相称。在升高的温度下，降低的氢与前体的比率是理想的，以维持优选低于4.0的k值。
附图说明
图1是显示一系列屏障薄膜的薄膜折射率与介电常数之间的相关性的图；采用二甲基二乙氧基硅烷(DMDES)作为前体。
图2是DMES(二甲基乙氧基硅烷)、DMDMOS(二甲基二甲氧基硅烷)、DMDES(二甲基二乙氧基硅烷)和MESCP(甲基乙氧基硅杂环戊烷)的密度(g/cc)相对于k值的图。在本研究中，薄膜全部在350℃下用类似的沉积条件沉积，以提供前体影响的直接比较。
图3是在250℃和350℃下，使用(i)氦作为液体载气+氢作为反应气体；和(ii)仅氦作为液体载气进行的DMDES(二甲基二乙氧基硅烷)沉积而获得的k值的范围的图。
图4是DEMS(二乙氧基甲基硅烷)和DMDES(二甲基二乙氧基硅烷)的FTIR光谱比较。
图5是显示与折射率相关的Si-CH3 FTIR积分峰面积的图。在这个图中，使用氦作为液体载气，用DMDES和氢沉积薄膜，且薄膜是在广泛的沉积条件下和包括180℃、200℃、250℃和300℃的从150℃至350℃的温度范围内测量的薄膜的结果。
图6是腔室中的气体停留时间与碳氧化硅介电常数之间的相关性的图。停留时间利用下面公式1计算，其中，在表3中提供代表性的例子。
图7是比较向用不同掺杂气体沉积的碳氧化硅薄膜照射12分钟宽带UV的k值变化的条形图。
图8是显示了5种不同的沉积压力和流量比率条件和对于5组条件中的各个的150℃、180℃、200℃和250℃的不同衬底温度下，Si-CH3FTIR的积分峰面积的条形图。在这个图中，使用氦作为液体载气用DMDES和氢沉积薄膜。表5中记录5种具体的沉积条件。
图9是对于在不同腔室沉积温度下用DMDES、氦载气和氢反应物气体沉积的碳氧化硅薄膜的密度和k值测量值的条形图。随着温度降低，采用DMDES：氢气比率的调节来达到同样的薄膜性能。该图证明在包括180℃、200℃和250℃的150℃至350℃的温度范围上实现类似的密度和介电常数的能力。
具体实施方式
本发明描述的方法是用于利用由硅、碳、氧和氢构成的烷基烷氧基硅烷前体沉积薄膜以提高屏障性能。利用等离子体增强化学气相沉积(PECVD)使得硅氧烷物质与包括He、氩、二氧化碳、氮、氨、氢或氧的各种掺杂气体发生反应。
尽管单处理步骤是优选的，但是在许多情况下，本发明的范围还包括沉积之后对薄膜进行后处理。这样的后处理可以包括例如热处理、等离子体处理、紫外线(UV)/可见光(Vis)/红外(IR)辐射和化学处理中的至少之一以改善一种或多种薄膜性质。例如，后处理可以在维持理想的密度和/或应力的情况下提供较低的介电常数。或者，加上UV固化可以在对介电常数具有最小的影响(不超过4.5)的情况下向薄膜提供硬化或致密化。
向气态试剂施加能量来诱导气体发生反应并在衬底上形成薄膜。该能量可以由例如等离子体、脉冲等离子体、螺旋等离子体、高密度等离子体、感应耦合等离子体和远程等离子体方法提供；所有这些在本文中称为等离子体增强。第二射频源可以用于在衬底表面改变等离子体特性。
各气态试剂的流速优选为对于每单个200mm晶片，10-5000sccm、更优选为200-2000sccm。为了足够的前体反应，总流速希望高于400sccm。液体化学试剂流为0.1-10g/分钟，优选为0.5-3克/分钟。选择单个流速以在薄膜中提供理想的量和比率的硅、碳、氧、氢等。所需的实际流速可取决于晶片的尺寸和腔室配置，且决不局限于200mm的晶片或单晶片腔室。
沉积过程中真空室内的压力优选为0.01-760托，更优选为1-20托。
薄膜优选沉积到0.002-10微米的厚度，尽管可以根据需要改变厚度。在未形成图案的表面上沉积的覆盖膜(blanket film)具有极好的均匀性，排除合理的边缘(其中例如衬底的10mm最外部边缘不计入均匀性的统计计算中)后，整个衬底上厚度差异在1个标准偏差上小于2％。
薄膜的密度可以随着材料介电常数的相应典型提高而增加，因而扩展这种材料的适用性至将来的代。如在前面讨论中更详细描述的，能够利用沉积条件来改变薄膜性能对于本领域技术人员而言是公知常识。
本发明的薄膜优选密度为1.5g/cc或更大，或更优选1.8g/cc或更大。
本发明的薄膜相对于由其他候选前体(例如三甲基硅烷)产生的已知薄膜而言具有改善的性能。在某些实施方式中，薄膜的介电常数小于6.0，优选在6.0-3.2的范围内，更优选6.0-3.5，再更优选4.0-3.2，最优选4.2-3.5。
本发明的薄膜是热稳定的，具有良好的耐化学性。
本发明的薄膜适于多种用途。该薄膜特别适于用作屏障薄膜以防止物质扩散到其他整合层中。在一个实施方式中，沉积是在半导体衬底上进行的，且特别适合用作例如集成电路中的绝缘层、保护层(capping layer)、化学机械抛光(CMP)或蚀刻终止层、屏障层(例如抗金属、水或不希望的其他材料在绝缘层中的扩散)和/或粘附层。该薄膜可以形成保形涂层。这些薄膜显示的机械性能使得它们特别适用于Al蚀刻技术(Al subtractive technology)和Cu金属镶嵌技术(Cudamascene technology)中。
该薄膜与化学机械抛光和各向异性蚀刻是相容的，并能够粘附到多种材料(例如硅、SiO2、Si3N4、有机硅酸盐玻璃(OSG)、氟硅玻璃(FSG)、碳化硅、抗反射涂层、光致抗蚀剂、有机聚合物、多孔有机和无机材料、金属如铜和铝)和金属屏障层上，且与铜粘附处理过程相容。
尽管本发明特别适于提供薄膜，且本发明的产物在这里主要描述为薄膜，但是本发明并不局限于此。本发明的产物可以以能够通过CVD进行沉积的任何形式(例如涂层、多层组件和不必需是平面的或薄的其他类型的物体，以及不必然用于集成电路中的大量物体)提供。
硅氧烷前体提供了改善的屏障性能，包括：良好的蚀刻选择性、优良的电气特性如减少的渗漏和更高的电击穿、降低的介电常数和显著调节这些性质为需要的理想范围的灵活性。
在本发明中，指出前体结构的特别优选的特征以提供优选的优良屏障性能。据发现具有通式结构RxR’y(OR”)z(OR”’)a-Si的烷基烷氧基硅烷在R、R”和R”’基团为C2H5或CH3，R’可以为氢，x、y、z和a各为1-3和x+y+z+a＝4(但当R’为氢时，y为0-2)时具有优选的性能。据发现在具体的例子中，并入2个烷基增加了介电薄膜的折射率，而2个烷氧基改善需要的密度/k值关系。
在本发明中，我们已经发现作为3MS或4MS替代品用于屏障介电薄膜的烷基烷氧基硅烷通常可以提高介电薄膜的屏障性能，同时降低介电常数。在一个实施方式中，二甲基二甲氧基硅烷(DMDMOS)的特定前体结构在平衡屏障薄膜的所需薄膜性质(密度和介电常数)时，提供最佳的屏障性能。
在本发明中，公开了结合烷基烷氧基硅烷前体的等离子体增强化学气相沉积以形成含氧的碳化硅膜。传统上，标准的屏障电介质沉积方法将烷基硅烷(即三甲基硅烷和四甲基硅烷)与氧化剂(二氧化碳、氧或一氧化二氮)或含氮反应气体(氮和氨)结合以形成氧或氮碳化硅膜；但是，在仍维持密度的情况下，该沉积的介电常数可以变化到多低是有局限的。
为了用作蚀刻终止膜，需要在ULK(超低k)薄膜和屏障介电薄膜之间实现合理的薄膜选择性。具有较高折射率的屏障薄膜通常提供更好的选择性，特别地＞1.5。在我们的测试过程中，发现为了获得具有更高折射率的薄膜，在一般前体结构(Rx)(R’y)Si(OR”)z(OR”’a)中，R和R’必须是具有通式CbHc(其中b＝1-2和c＝3或5)的直链烷基。
屏障介电薄膜前体优选选自二乙氧基甲基硅烷、二甲基乙氧基硅烷、二甲基二乙氧基硅烷、二乙基二乙氧基硅烷、二甲基二甲氧基硅烷、甲基二乙氧基硅烷、甲基乙氧基硅烷、甲基甲氧基硅烷、乙基乙氧基硅烷、乙基甲氧基硅烷、甲基三乙氧基硅烷、乙基三乙氧基硅烷、甲基三甲氧基硅烷、甲基三甲氧基硅烷、乙基三甲氧基硅烷及其混合物。更优选地，屏障介电薄膜前体为二甲基二乙氧基硅烷。
在一个例子中，据发现，用二乙氧基甲基硅烷(其中R＝CH3和R’＝H)进行测试时，发现折射率对于测试的所有处理条件显著较低(＜1.5)。通过改变R’基团为甲基，即二甲基二乙氧基硅烷，平均折射率增加且可以通过调整沉积条件(或者通过腔室处理条件或者通过掺杂气体的改变)在1.5-2.2的范围内改变。在一个具体的例子中，添加氢作为反应气体提高折射率到接近大于1.8的值。在图1中显示了这样的一个例子，其中与k值相关的折射率对于用二甲基二乙氧基硅烷和不同量的氢沉积的绝缘膜表示。如图中所示，保持该薄膜的折射率值大于1.5，优选大于1.6以获得增强的蚀刻选择性。
屏障薄膜的第二种关键性能是屏障扩散性能，特别是防止湿气扩散(其可能导致电子装置可靠性丧失)。薄膜密度通常用作扩散性能的强指标。在目前技术水平下，工业中的屏障薄膜通常具有1.8-2.0g/cc的密度(使用三甲基硅烷或四甲基硅烷作为前体)。但是，现有技术中前体存在的问题是，为了获得足够屏障性能所需的理想密度，难于缩放介电常数。
用几种烷基烷氧基硅烷前体进行的初步试验在此表明，通过使用含氧硅前体，可以降低k值而同时保持相当高密度的薄膜。在图2中，显示了对于3种直链烷基烷氧基硅烷前体：二甲基乙氧基硅烷(DMES)、二甲基二甲氧基硅烷(DMDMOS)、二甲基二乙氧基硅烷(DMDES)以及甲基乙氧基硅杂环戊烷(MESCP)，密度和k值之间的相关性。密度/k关系的比率(斜率)越高，结果将是对于相同标称的介电常数更致密的薄膜。考虑到需要1.5g/cc的最小密度，可以看出本发明的前体：DMES、DMDMOS和DMDES在该最小密度时具有接近3.2的介电值，因为那些前体中各前体的曲线图的斜率在1.5g/cc和k＝3.2处会聚。4种前体的比较确定：MESCP化合物具有相当低的密度对k趋势。MESCP的这种不利结果是由于结合到硅原子上的非直链烃基造成的。
更具体地说，本发明的目标是具有提供高的密度/k比率的前体，使得可以维持密度而同时降低介电常数或者增加密度而同时维持k值。如下面的表1所示，对于该密度与k值关系的线性曲线拟合参数代表图2的3种直链烷基烷氧基硅烷以及甲基乙氧基硅杂环戊烷(MESCP)。如所表明的，理想的是具有大于0.3的比率或对于这一关系的斜率，也具有接近零、但更具体为＜0.3的较低的y-截距。一般地，发现对于相同的k值，直链烷基提供提高的密度。在该族中，对于具有R”和R”’为乙基官能团和R和R’为甲基官能团的优选结构存在额外的益处。这一点将在下面的部分中详细阐述，但重要的是注意到用二甲基二甲氧基硅烷(DMDES)(其结合了这两种官能团)获得最佳的密度/k的结果。
在一些集成方案中，电介质沉积之前存在暴露的铜。在这些例子中，由于铜优先氧化和粘附的降低，含氧薄膜不可以直接向铜沉积。在这些具体的集成方案中，在沉积碳氧化硅之前，需要界面层用于充分的粘附。在一个实施方式中，这一界面层可以是无电镀覆的CoWP或其他铜处理方法，这将防止其氧化。在另一个例子中，界面层可以是较高k值的薄氮碳化硅或氮化硅，其中，厚度可以为20至
Figure BPA00001380782700091
在另一个实施方式中，界面层可以是用于形成良好界面的替代表面层，其也表现出氧扩散特性。
表1：对于具有结合硅的结构基团的变化的4种烷氧基硅烷前体，密度对k值的曲线拟合关系的比较
  y-截距   斜率   R   x   R’   R”  R”’
  DMES   0.333   0.326   甲基   2   氢   乙基
  DMDMOS   0.151   0.389   甲基   1   甲基   甲基  甲基
  DMDES   -0.085   0.502   甲基   1   甲基   乙基  乙基
  MESCP   0.752   0.208
在一个实施方式中，使用氢和氦作为稀释气体是优选的沉积条件。如已经在图2中确定的，增加的密度和k值之间存在线性关系，需要的是3.5至4.2范围内的k值，以平衡对于合理的密度与低k值(即＜4.2)的需要。在一个实施方式中，利用氦作为液体前体的载气，和利用氢作为反应物气体来控制结合入薄膜中的烷基的水平。
在图3中，对于使用DMDES作为前体的屏障薄膜沉积的平均k值范围显示为仅用氦以及向氦载气添加氢气。在这个例子中，据发现，为了获得所需范围内的k值，流速为100至800sccm的氢提供了实现这些性能的更高方便性。氢导致的性能改善据推测是源于等离子体中产生的H游离基物质。氢游离基可以与来自DMDES结构上的CH3物质的氢反应，并使得较高的百分比能够转化成Si-C键；因此能够产生较高密度和略高的k值的薄膜。这种向Si-C的转化也发生在氦等离子体状态中，但是，其效率被认为是较低的。基于图2中的数据，密度/k的关系并没有被掺杂条件显著改变；但是，存在使得所需的k值范围成为可能的特定条件。也在图3显示，k值范围的这种效应可以用较低的沉积温度如250℃和350℃达到。
为了达到良好的蚀刻选择性和屏障性能，一般认为需要一些由直链烷基的转化产生的碳化硅键合。在图4中，显示了用两种直链烷基烷氧基硅烷前体(二乙氧基甲基硅烷和二甲基二乙氧基硅烷)沉积的两种薄膜的FTIR分析。在定性水平上，希望Si-O(～1100cm-1)与Si-C(860cm-1)键的比率接近2∶1的峰面积比。如由1270cm-1处的各自峰面积所示的，由于结合进入前体结构中的单甲基，二乙氧基甲基硅烷薄膜键合具有比Si-C高得多的Si-O键合。相反，如在对应于薄膜中的较大Si-C键的860cm-1处的提高的峰面积所示，二甲基二乙氧基硅烷薄膜显示更高的Si-C键和较低水平的SiO:SiC。另外，还应该指出：由于从Si-CH3转化为Si-C键，在DMDES谱图中1273cm-1处的Si-CH3峰面积减小。
更具体地说，已发现前体的结构和控制端基数目的能力直接与k值相关。在图5中，在薄膜的折射率(和相应的k值)与Si-CH3的积分峰面积之间存在直接相关。随着薄膜的折射率增加，Si-CH3峰面积由于薄膜中Si-C键的增加而减小。因此，控制薄膜性能的关键(特别是对于与氢一起的DMDES的优选实施方式)是通过控制与甲基烷基基团的反应达到希望水平的Si-C键。
在本发明中，描述了用PECVD沉积条件进行的烷基烷氧基硅烷前体的一般沉积。典型的沉积温度的范围可以为100℃至500℃，优选的沉积范围为150℃至400℃。这些实例为在150℃、180℃、200℃、250℃或350℃下沉积。此外，优选的运行PECVD沉积条件如表2所列。
表2：PECVD沉积条件的总结
  最大   最小   优选的
  功率(W)   200   1000   600
  间距(mils)   500   100   400
  压力(Torr)   9   2.5   4.5
  温度℃   500   200   350
  He(sccm)   2000   100   300
  NH3(sccm)   2000   100   300
  H2(sccm)   2000   100   300
  CO2(sccm)   2000   100   300
目前的3MS或4MS屏障介电薄膜存在的另一潜在问题为暴露于紫外线(“UV”)辐射或电子束时导致的膜性能的改变，特别是例如介电常数的增加或膜应力的改变的性能。在一些集成方案中，可以结合UV的使用，且膜性能的改变可以引起可靠性或其他电学度量(例如整合电容(integrated capacitance))的潜在问题。在下面的实施例中，使用烷基烷氧基硅烷和特定的沉积气体(即氨和氢)降低了膜对于UV暴露引起的k偏移及应力改变的易感性。
在现有技术中，指定烷基烷氧基硅烷供应到PECVD反应器中持续较长的停留时间(＞100ms)，以提高薄膜的反应和随后的密度。在这里提出的测试和实施例中，基于前体的停留时间小于85毫秒，优选大约10-70毫秒，更优选20-65毫秒，根据预定义的公式：
( 1 ) - - - Rt [ s ] = 9.42 x 10 7 ( PrTs / PsTr ) r w 2 d / F
其中，下列定义为：
Pr：反应室压力(Pa)
Ps：标准大气压(Pa)
Tr：反应气体的平均温度(K)
Ts：标准温度(K)
rw：硅衬底的半径(m)
d：硅衬底和上电极之间的间距(m)
F：反应气体总流量(sccm)
基于该公式和我们的标准运行条件，图6显示前体停留时间和获得的k值之间的关系。一般来说，已经发现：以远小于现有技术的100毫秒和优选小于70毫秒、更优选小于65毫秒实现前体的良好反应所需的停留时间和大于3.5的k值(其对应所需的密度)控制。随着停留时间的增加，k值降低，这与现有技术一致。然而，良好屏障的密度表明：基于图2给出的数据总结使得k值的范围强制为＞3.2。表3证明停留时间的范围基于本发明报道的实验结果的标准条件计算。为了获得大于80毫秒的停留时间，需要从我们的标准运行条件显著降低流量，且并没有发现提供如现有技术提出的理想的薄膜性能。
表3：对于在350℃下使用DMDES的标准条件的计算停留时间
  总流量(sccm)  Tr(K)  Ts(K)   r2(m)   压力(Pa)   Rt(msec)
  395   623   273   0.01   599.95   62.87
  421   623   273   0.01   599.95   58.98
  895   623   273   0.01   599.95   27.75
  695   623   273   0.01   599.95   35.73
  472   623   273   0.01   599.95   52.61
  860   623   273   0.01   599.95   28.87
  921   623   273   0.01   599.95   26.96
  895   623   273   0.01   599.95   27.75
实施例
实施例1
二甲基二乙氧基硅烷在表2的优选条件下沉积，然后受到12分钟的宽带UV(例如，融合H+灯泡)照射。进行三轮的沉积：用氦、用氢和用氨。如图7所示，当产生的薄膜在随后的薄膜处理过程中暴露于UV辐射时，使用氢或氨的掺杂气体可以在沉积二甲基二乙氧基硅烷时使得介电常数(k)的变化最小化。预期本方法产生的材料和本方法条件的使用会提供更适合用于各种应用如IC生产的薄膜性能。
实施例2
在一些生产方案中，优选在更高的衬底和腔室温度下沉积。在本实施例中，二甲基二乙氧基硅烷用作具有800mg/分钟的流速的液体前体，氦用作200sccm流速的载气，和氢气作为反应气体以150sccm的流速添加。沉积室保持在400℃，且介电薄膜在硅衬底上沉积。考虑到较高的运行温度，氢与前体的比率设定得很低，因为更高的热能添加到等离子体中。如表4所示，具有大于1.8g/cc密度的介电常数4.0的薄膜靶标能够通过在沉积条件的这种调整实现。测试这些薄膜的沉积后UV稳定性，并发现使用延长的紫外光固化时间(特别地长达20分钟的暴露)表现出介电常数的可以忽略不计的变化。
表4：如实施例2描述的二甲基二乙氧基硅烷沉积条件的测量的介电薄膜性能
Figure BPA00001380782700131
实施例3
在如光电或低温显示器的一些应用中，使屏障薄膜直接沉积在玻璃衬底上是理想的。对于在替代衬底如玻璃上的沉积，在包括屏障薄膜的过程中需要降低对于所有薄膜的热预算和随后的沉积温度。在图9中，对于用二甲基二乙氧基硅烷作为前体和氢作为反应物气体沉积的薄膜测量等同k和密度值。随着衬底温度降低，氢与前体的比率增大以补偿热等离子体能量的减少。通过控制这一比率，实现了衬底温度从350℃降到150℃的等同薄膜性能。控制薄膜中甲基或乙基到碳化硅键合的直链烷基化学还原(chemical reduction)与薄膜的k值和密度直接相关。在图8中，观察到对于给定的沉积条件，最低沉积温度导致最高的Si-CH3积分峰面积(黑条，基于FTIR分析)。通过表5中显示的和图8中比较的五种沉积条件的对比，观察到最低前体：氢气比率(#2和#5)提供最低的Si-CH3峰面积，和随之较高密度的薄膜。这一比率相对于沉积温度调节，其中，前体：氢气比率随着沉积温度降低而减小，以达到碳氧化硅薄膜的相同目标k值和密度。
使用这种方法以在较低温度下降低该比率，在图9中绘制对于5种沉积温度的k值和密度，证明这一前体系列即使在相对低的温度下沉积高密度薄膜的能力。
表5：对于图8所示的温度研究的沉积条件比较
  沉积   压力  DMDES∶H2流量比
  1   3托   4∶5
  2   3托   2∶5
  3   4.5托   6∶5
  4   4.5托   4∶5
  5   4.5托   2∶7

Claims (30)

1.一种在衬底上形成薄膜的方法，包括：
提供式RxR’y(OR”)z(OR”’)aSi的直链烷基烷氧基硅烷前体，其中R、R”和R”’各单独地选自甲基、乙基或乙烯基；R’选自氢、甲基、乙基或乙烯基；且x、z和a各单独地为1-3，y为0-2，其中，x+y+z+a＝4；
利用该前体的化学气相沉积反应在衬底上形成薄膜，其中，前体流在反应中的停留时间小于或等于85毫秒，其中，薄膜的密度大于1.5g/cc，且介电常数小于6.0。
2.根据权利要求1所述的方法，其中，在接触步骤过程中，提供选自氦、氩、二氧化碳、氮、氨、氢、氧及其混合物的另外的化学物质。
3.根据权利要求1所述的方法，其中，所述薄膜是扩散屏障。
4.根据权利要求1所述的方法，其中，所述前体选自二乙氧基甲基硅烷、二甲基乙氧基硅烷、二甲基二乙氧基硅烷、二乙基二乙氧基硅烷、二甲基二甲氧基硅烷、甲基二乙氧基硅烷、甲基乙氧基硅烷、甲基甲氧基硅烷、乙基乙氧基硅烷、乙基甲氧基硅烷、甲基三乙氧基硅烷、乙基三乙氧基硅烷、甲基三甲氧基硅烷、甲基三甲氧基硅烷、乙基三甲氧基硅烷、乙烯基甲基二乙氧基硅烷、乙烯基甲基乙氧基硅烷、乙烯基甲基二甲氧基硅烷、乙烯基甲基甲氧基硅烷及其混合物。
5.根据权利要求1所述的方法，其中，所述衬底的温度为100℃至500℃。
6.根据权利要求1所述的方法，其中，所述衬底的温度为150℃至400℃。
7.根据权利要求1所述的方法，其中，所述衬底的温度为250℃至350℃。
8.根据权利要求1所述的方法，其中，所述化学气相沉积反应为选自等离子体、脉冲等离子体、螺旋等离子体、高密度等离子体、感应耦合等离子体和远程等离子体的等离子增强化学气相沉积。
9.根据权利要求1所述的方法，其中，在形成薄膜后，衬底经受UV辐射。
10.根据权利要求1所述的方法，其中，形成的薄膜的密度大于1.8g/cc。
11.根据权利要求1所述的方法，其中，形成的薄膜的折射率大于1.5。
12.根据权利要求1所述的方法，其中，所述停留时间为20-65毫秒。
13.根据权利要求1所述的方法，其中，所述介电常数为3.2至6.0的范围。
14.根据权利要求1所述的方法，其中，所述介电常数为3.2至4.2的范围。
15.根据权利要求1所述的方法，其中，所述屏障介电薄膜的密度与介电常数的比大于0.3。
16.根据权利要求1所述的方法，其中，所述屏障介电薄膜的密度与介电常数的比大于0.5。
17.在集成电路的介电薄膜和铜部件之间形成屏障介电薄膜的方法，包括下列步骤：
在形成铜部件之前提供具有介电薄膜的集成电路衬底；
使所述衬底与选自二乙氧基甲基硅烷、二甲基二乙氧基硅烷及其混合物的屏障介电薄膜前体和选自氢、氨及其混合物的化学物质接触；
使用等离子体增强化学气相沉积反应在衬底上形成屏障介电薄膜，其中，所述前体和化学物质的流在反应中的停留时间小于或等于85毫秒；
在屏障介电薄膜上形成铜部件；
其中，产生的屏障介电薄膜的密度大于1.5g/cc。
18.根据权利要求17所述的方法，其中，在沉积屏障介电薄膜后，在屏障介电薄膜上沉积铜部件。
19.根据权利要求17所述的方法，其中，所述屏障介电薄膜随后暴露于UV辐射。
20.根据权利要求17所述的方法，其中，所述屏障介电薄膜是碳氧化硅。
21.根据权利要求17所述的方法，其中，所述屏障介电薄膜的介电常数小于6。
22.根据权利要求21所述的方法，其中，所述屏障介电薄膜的介电常数大于3.2。
23.根据权利要求21所述的方法，其中，所述屏障介电薄膜的介电常数小于4.2。
24.根据权利要求17所述的方法，其中，所述屏障介电薄膜的介电常数为3.2至4.2的范围。
25.一种在集成电路的介电薄膜和铜部件之间形成屏障介电薄膜的方法，包括下列步骤：
提供具有介电薄膜的集成电路衬底，所述介电薄膜具有铜部件；
在具有铜部件的介电薄膜上沉积能够保护铜部件免受氧化的界面层；
将衬底与选自二乙氧基甲基硅烷、二甲基二乙氧基硅烷及其混合物的屏障介电薄膜前体和选自氢、氨及其混合物的化学物质接触；
使用所述屏障介电薄膜前体的等离子体增强化学气相沉积反应在衬底上形成屏障介电薄膜，其中，前体流在反应中的停留时间小于或等于85毫秒；
其中，产生的屏障介电薄膜的密度大于1.5g/cc。
26.根据权利要求25所述的方法，其中，所述界面层为CoWP。
27.根据权利要求25所述的方法，其中，形成的薄膜的折射率大于1.5。
28.根据权利要求25所述的方法，其中，所述停留时间为20-65毫秒。
29.根据权利要求25所述的方法，其中，所述薄膜的介电常数为3.2至6.0的范围。
30.根据权利要求29所述的方法，其中，所述介电常数为3.2至4.2的范围。
CN200980148388.7A 2008-12-01 2009-11-25 使用含氧前体的介电阻挡层沉积 Active CN102232125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410712726.8A CN104593747B (zh) 2008-12-01 2009-11-25 使用含氧前体的介电阻挡层沉积

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11876908P 2008-12-01 2008-12-01
US61/118,769 2008-12-01
PCT/US2009/065867 WO2010065410A1 (en) 2008-12-01 2009-11-25 Dielectric barrier deposition using oxygen containing precursor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410712726.8A Division CN104593747B (zh) 2008-12-01 2009-11-25 使用含氧前体的介电阻挡层沉积

Publications (2)

Publication Number Publication Date
CN102232125A true CN102232125A (zh) 2011-11-02
CN102232125B CN102232125B (zh) 2015-01-28

Family

ID=41571526

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410712726.8A Active CN104593747B (zh) 2008-12-01 2009-11-25 使用含氧前体的介电阻挡层沉积
CN200980148388.7A Active CN102232125B (zh) 2008-12-01 2009-11-25 使用含氧前体的介电阻挡层沉积

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410712726.8A Active CN104593747B (zh) 2008-12-01 2009-11-25 使用含氧前体的介电阻挡层沉积

Country Status (7)

Country Link
US (1) US8637396B2 (zh)
EP (1) EP2376672B1 (zh)
JP (1) JP5567588B2 (zh)
KR (1) KR101406154B1 (zh)
CN (2) CN104593747B (zh)
TW (1) TWI439565B (zh)
WO (1) WO2010065410A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9410245B2 (en) * 2010-12-28 2016-08-09 Kirin Beer Kabushiki Kaisha Gas-barrier plastic molded product and manufacturing process therefor
JP5781350B2 (ja) * 2011-03-30 2015-09-24 リンテック株式会社 ガスバリア積層体、その製造方法、電子デバイス用部材及び電子デバイス
CN107275309B (zh) 2011-12-20 2021-02-09 英特尔公司 保形低温密闭性电介质扩散屏障
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9922818B2 (en) * 2014-06-16 2018-03-20 Versum Materials Us, Llc Alkyl-alkoxysilacyclic compounds
US9362107B2 (en) * 2014-09-30 2016-06-07 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) * 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US9837270B1 (en) * 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
CN114875388A (zh) 2017-05-05 2022-08-09 Asm Ip 控股有限公司 用于受控形成含氧薄膜的等离子体增强沉积方法
US10910216B2 (en) 2017-11-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric and processes for forming same
WO2020046980A1 (en) 2018-08-29 2020-03-05 Applied Materials, Inc. Non-uv high hardness low k film deposition
KR20230085954A (ko) 2018-10-19 2023-06-14 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
JP7465287B2 (ja) 2019-06-08 2024-04-10 アプライド マテリアルズ インコーポレイテッド 自己形成バリア層を備えた低誘電率誘電体
US11594409B2 (en) * 2020-02-28 2023-02-28 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films
WO2022245742A1 (en) * 2021-05-19 2022-11-24 Versum Materials Us, Llc New precursors for depositing films with high elastic modulus
WO2023096270A1 (ko) * 2021-11-26 2023-06-01 솔브레인 주식회사 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023249418A1 (ko) * 2022-06-21 2023-12-28 성균관대학교산학협력단 중합체 박막, 이를 이용한 확산 방지막 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469926A1 (en) * 1990-08-03 1992-02-05 The Boc Group, Inc. Silicon oxide based thin film vapour barriers
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
CN1527366A (zh) * 2003-03-04 2004-09-08 气体产品与化学公司 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
US6875687B1 (en) * 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
CN1644753A (zh) * 2001-01-17 2005-07-27 气体产品与化学公司 低介电常数层间介质薄膜及其形成方法
US20080150138A1 (en) * 2006-12-26 2008-06-26 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3000782A1 (de) * 1980-01-10 1981-07-16 Wacker-Chemie GmbH, 8000 München Verfahren zur kontinuierlichen herstellung von sioc-gruppen aufweisenden silanen oder sioc-gruppen aufweisenden polysiloxanen
US6432846B1 (en) * 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US20060258176A1 (en) * 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
US7064088B2 (en) * 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6383955B1 (en) * 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
JP2000174019A (ja) 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP3615979B2 (ja) 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6258735B1 (en) * 2000-10-05 2001-07-10 Applied Materials, Inc. Method for using bypass lines to stabilize gas flow and maintain plasma inside a deposition chamber
JP3814797B2 (ja) 2000-10-18 2006-08-30 日本エー・エス・エム株式会社 半導体基板上のシリコン重合体絶縁膜を形成する方法
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
US7147900B2 (en) 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
US7148154B2 (en) 2003-08-20 2006-12-12 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and low film stress
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7622400B1 (en) * 2004-05-18 2009-11-24 Novellus Systems, Inc. Method for improving mechanical properties of low dielectric constant materials
US7229934B2 (en) * 2004-10-18 2007-06-12 International Business Machines Corporation Porous organosilicates with improved mechanical properties
US20060115980A1 (en) * 2004-11-30 2006-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for decreasing a dielectric constant of a low-k film
US20060269690A1 (en) * 2005-05-27 2006-11-30 Asm Japan K.K. Formation technology for nanoparticle films having low dielectric constant
US7314828B2 (en) * 2005-07-19 2008-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing method for low-k dielectric materials
DE102006051496B4 (de) * 2006-10-31 2008-09-25 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
US7847402B2 (en) * 2007-02-20 2010-12-07 International Business Machines Corporation BEOL interconnect structures with improved resistance to stress
JP2008263097A (ja) 2007-04-13 2008-10-30 Toshiba Corp 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469926A1 (en) * 1990-08-03 1992-02-05 The Boc Group, Inc. Silicon oxide based thin film vapour barriers
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6875687B1 (en) * 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
CN1644753A (zh) * 2001-01-17 2005-07-27 气体产品与化学公司 低介电常数层间介质薄膜及其形成方法
CN1527366A (zh) * 2003-03-04 2004-09-08 气体产品与化学公司 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
US20080150138A1 (en) * 2006-12-26 2008-06-26 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures

Also Published As

Publication number Publication date
EP2376672B1 (en) 2019-06-05
JP5567588B2 (ja) 2014-08-06
TW201022466A (en) 2010-06-16
KR20110094205A (ko) 2011-08-22
WO2010065410A1 (en) 2010-06-10
CN104593747B (zh) 2019-05-28
KR101406154B1 (ko) 2014-06-12
JP2012510726A (ja) 2012-05-10
EP2376672A1 (en) 2011-10-19
US20100136789A1 (en) 2010-06-03
CN104593747A (zh) 2015-05-06
US8637396B2 (en) 2014-01-28
CN102232125B (zh) 2015-01-28
TWI439565B (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
CN102232125B (zh) 使用含氧前体的介电阻挡层沉积
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
US6596627B2 (en) Very low dielectric constant plasma-enhanced CVD films
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
CN100437933C (zh) 改善层间附着的方法
KR100437068B1 (ko) 탄소질 산화실리콘의 형성방법
TW518693B (en) In situ deposition and integration of silicon nitride in a high density plasma reactor
CN101886255B (zh) 使用含氮前体的介电阻挡层沉积
US20080099920A1 (en) Multi-stage curing of low k nano-porous films
WO2000019508A1 (en) Silicon carbide deposition method and use as a barrier layer and passivation layer
US20230142684A1 (en) Single Precursor Low-K Film Deposition and UV Cure for Advanced Technology Node
TWI744727B (zh) 1-甲基-1-異丙氧基-矽環烷及使用其製造的緻密有機二氧化矽膜
JP2001196365A (ja) 成膜方法、成膜装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170601

Address after: Arizona, USA

Patentee after: Versum Materials US, LLC

Address before: American Pennsylvania

Patentee before: Air Products and Chemicals, Inc.