KR20030007494A - 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법 - Google Patents

실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법 Download PDF

Info

Publication number
KR20030007494A
KR20030007494A KR1020027013236A KR20027013236A KR20030007494A KR 20030007494 A KR20030007494 A KR 20030007494A KR 1020027013236 A KR1020027013236 A KR 1020027013236A KR 20027013236 A KR20027013236 A KR 20027013236A KR 20030007494 A KR20030007494 A KR 20030007494A
Authority
KR
South Korea
Prior art keywords
layer
silicon carbide
amorphous carbon
fluorinated amorphous
silicon nitride
Prior art date
Application number
KR1020027013236A
Other languages
English (en)
Other versions
KR100495896B1 (ko
Inventor
양홍닝
엔구옌튜
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030007494A publication Critical patent/KR20030007494A/ko
Application granted granted Critical
Publication of KR100495896B1 publication Critical patent/KR100495896B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Abstract

플라즈마 강화 화학 기상 증착 (PECVD) 공정은 집적 회로의 배선 구조용 기판상에서 하나 이상의 유전 물질를 증착시키기 위해 제공된다. 약 28 ㎫ 의 내부 압축응력을 갖는 a-F:C 층을 증착시키기 위해, 본 방법은 플루오르 함유 가스, 바람직하게는 옥타플루오로시클로부탄과, 탄소 함유 가스, 바람직하게는 메탄을 제공함으로써, 기판상에 플루오르화 비결정 가스 (a-F:C) 층을 증착시키는 단계를 포함한다. 증착시킨 후에, 막은 약 400℃ 에서 약 2 시간동안 어닐링된다. 그 후, 상대적으로 수소가 없는 수소결합 실리콘 카바이드의 접착 프로모터층은 증착 가스로 실란 (SiH4) 과 메탄 (CH4) 을 이용하는 a-F:C 층상에 증착된다. 실리콘 카바이드층은 분당 약 180 Å 의 비율로 증착될 수도 있고, 통상적으로 약 400 ㎫ 의 내부 압축응력을 갖는 실리콘 카바이드의 증착으로 귀착한다. 증착된 실리콘 카바이드층은 상대적으로 적은 수소결합을 가지며, 그것에 의하여 실리콘 질화물층과 a-F:C 에 대한 a-F:C 층의 접착성을 증진시키는 콤팩트한 구조를 생산하고, 그것은 실리콘 카바이드층을 통해서 플루오르의 확산을 감소시킨다. 그 후, 실리콘 질화물층은 접착 프로모터층상에 증착되고, 바람직하게는 증착 물질은 400℃ 에서 30 : 100 비율로 실란 (SiH4) 과 질소 (N2) 로 구성된다. 형성된 실리콘 질화물층은 상대적으로 적은 수소결합을 가지며, 그 결과 약 240 ㎫ 의 내부 압축응력을 갖는 층을 생산한다. 이 스택층 구조는 열 안정성을 가지며, 450 ℃ 까지 박리와 크랙킹에 저항하며, a-F:C 유전층은 2.5 보다 더 낮은 유전 상수 (k) 를 갖는다.

Description

실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수 플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을 강화하는 방법 {A METHOD TO ENHANCE THE ADHESION OF SILICON NITRIDE TO LOW-K FLUORINATED AMORPHOUS CARBON USING A SILICON CARBIDE ADHESION PROMOTER LAYER}
기술분야
본 발명은 단일 레벨 및 다중 레벨 다마신 구조 (damascene structure) 에서 저유전상수 (low-k) 플루오르화 비결정 탄소 (a-F:C) 를 갖는 화학 기상 증착 구리 (Cu) 를 집적하는 방법에 관한 것으로, 더 상세히 설명하면 다마신 구조의 접착 및 기계적 특성을 강화하기 위해, 실리콘 질화물 (Si3N4) 과 a-F:C 사이에, 상대적으로 수소없이 수소결합된 실리콘 카바이드 (SiC:H) 와 같은 접착 프로모터 물질의 얇은 층을 제공하는 방법에 관한 것이다.
배경기술
대용량 집적회로의 고안자들 및 제조업자들은 계속하여 더 큰 속도와 증가되는 팩킹 밀도를 가능하게 하는 더 작은 장치를 제조한다. 극초대규모 집적 회로 (ULSI) 에 관한 각각의 특징 (즉, 트랜지스터 게이트 길이) 의 크기는 0.25 ㎛ 이하로 떨어진다. 이로 인한 반도체 칩상의 팩킹 밀도의 증가, 관련 기능성의 증가는 각각의 칩상의 배선 (interconnection) 의 숫자 및 밀도를 증가시킨다.
기능성 및 복잡성이 증가됨에 따라, 더 조밀하게 팩킹된 소형 온-칩 장치는, 더 작고 더 복잡하며 (즉, 와이어링 레벨) 조밀하게 배치되는 배선 (라인, 바이어스 등) 이 필요하다. 배선의 더 작은 크기는 레지스턴스를 증가시키며, 더 조밀한 배선은 레벨간의 (inter-level) 도체들 사이의 전파 지연 및 크로스 토크 노이즈 (cross talk noise) 를 포함하는 레지스턴스-커패시턴스 (RC) 커플링 문제들을 야기한다. 레벨간 및 레벨내 (intra-level) 의 배선 라인들이 더 작게 되고 조밀하게 공간 배치됨에 따라, RC 지연은 전체 신호 지연의 증가하는 부분이 되며, 더 작은 장치 크기로부터 얻어지는 어떤 속도 이점을 상쇄하게 된다. 따라서, RC 지연은 장치 성능의 향상을 제한한다. 도체의 작은 크기는 금속 라인 대 라인간의 고유 저항 (R) 을 증가시키고, 레벨간의 배치는 라인사이의 커패시턴스 (C) 를 증가시킨다. 구리와 같은 낮은 고유 저항을 갖는 금속들의 이용 및 개발은 배선 라인들의 고유 저항을 감소시킨다. 커패시컨스는 더 낮은 유전 상수 (즉, low-k) 유전 물질를 이용함으로써 감소시킬 수 있다.
커패시턴스 (C) 가 배선 유전체의 유전 상수 (k) 에 직접적으로 비례하기 때문에, 레벨 사이 및 레벨 내부 도체 사이에 배치되거나 이들 주위의 절연물질로서, 낮은 유전 상수 (low-k) 물질을 (여기에서, "배선 유전체" 또는 "배선 유전 물질" 함) 이용하면, ULSI 회로에 의해 제공된 RC 문제들을 감소시킬 수 있다. 산업계에서는 집적 회로의 유전체로 오랫동안 이용되었던 실리콘 다이옥사이드 (SiO2) 에 대한 적당한 대체물을 구하고 있다. 실리콘 다이옥사이드는 우수한 열 안정성 및 상대적으로 우수한 유전 특성을 가지며, 약 4.0 의 유전 상수를 갖는다. 그러나, IC 회로 배선용으로 안정하고, SiO2보다 더 낮은 유전 상수를 갖는 배선 유전 물질이 필요하다.
ULSI 회로들의 배선 유전체로서 이용되는 가능한 낮은 유전 상수를 갖는 물질을 오랫동안 찾아온 결과, 원하는 애플리케이션에 따라서, 후보 물질은 몇 가지로 좁혀지게 되었다. 최근에 활발하게 연구되고 상당히 관심을 받았던, 기대되는 물질들중 하나는 플루오르화 비결정 탄소 (a-F:C) 이다.
a-F:C 막의 유전 상수는 물질내의 플루오르 농도에 따라 낮아질 수 있다. 플라즈마 강화 화학 기상 증착 (PECVD) 공정에서, 막의 플루오르 농도는 입력 가스 혼합물, RF 전력 입력, 및 전체 압력에 의해 이루어지는 방전에서 탄소 대한 플루오르의 비율에 의존한다. 열 안정성은 폴리머 체인들 사이에 교차 결합의 정도에 밀접하게 관련된다. 교차 결합의 정도가 클수록, 구조는 더 단단히 결합되고, 열 안정성은 더 높아진다. PECVD 공정에서, 기판 온도를 상승시키거나, 이온 충격 (ion bambardment) 을 강화하거나, 저주파수 플라즈마 에너지를 이용하는 것은 플루오르 탄소 막에서 교차 결합을 증가시킨다. 더 높은 온도의 증착은 플루오르 농도가 불필요하게 감소되는 단점을 갖게 되어, 유전 상수를 증가시킨다. 또한, 더 높은 온도의 증착은 증가된 열 압력에 기인하여, 불량한 폴리머 레이어와 SiO2및 Si3N4층들 간의 접착을 야기하고, 막에서 더 높은 누설 전류를 야기한다.
플루오르화 비결정 탄소 3.0 이하의 유전 상수를 갖고, 막의 플루오르 (F)의 비에 따라, 2.0 내지 2.5 의 범위의 유전 상수를 갖는다. 이 폴리머들과의 초기 실험은 실온에서 증착된 막이 2.1 만큼이나 낮은 유전 상수를 갖고, 300℃ 에 이르는 열 안정성을 갖는 것으로 나타낸다. 또한, 실험은 a-F:C 막을 더 높은 기판 온도에서 증착하면, 열 안정성은 400℃ 까지 향상될 수 있지만, 유전 상수는 2.5 이상으로 증가되는 것으로 나타났다. 지금까지는, 적당한 저유전상수 특성 (2.5 이하의 k) 및 400℃ 이상의 열 안정성을 갖는 a-F:C 막을 제조하는 것이 불가능하였다. 통상적인 ULSI 칩들을 제조하기 위한 신터링 (sintering) 범위내의 온도 (450℃) 는 플루오르 휘발에 기인하여 a-F:C 막을 과도하게 수축시킨다. 또한, 기계적인 강도 및 접착력 문제도 a-F:C 의 고밀도 집적 회로에서의 배선으로서의 이용에 대한 장애들이다. 특히, a-F:C 와 실리콘 질화물과 같은 (Si3N4) 장벽층 사이의 불충분한 접착은 수년동안 문제가 되어왔다.
낮은 유전 상수 (low-k) 물질에 대한 최근의 연구 및 개발이, 단일 레벨 및 다중 레벨의 다마신 구조에서 장래의 내층 유전체에 대한 후보들을 선택하는데 있어, 저유전상수 물질인 구리 (Cu) 의 집적이 중요한 당면 과제임을 나타낸다. 많은 저유전상수 후보들은 우수한 전기 특성을 나타내지만, 성공적인 Cu/low-k 집적은 다마신 구조들에 기초한 Cu/low-k 구조의 제조상의 어려움 때문에 아직 달성되지 않았다. 이 구조에서, 주요 신뢰성의 문제는 SiO2, Si3N4및 장벽층 (라이너) 을 갖는 a-F:C 와 같은 저유전상수 막의 접착, 화학 기계적 연마 (CMP) 동안 저유전상수 물질의 기계적 강도, 및 열 공정, 패터닝, 및 플라즈마 에칭하에서의단일 레벨 및 다중 레벨 다마신 구조의 안정성이다. Cu/저유전상수 배선에 있어서, 다중 레벨 와이어링이 궁극적인 목표이므로, 그러한 다중 레벨 다마신 구조의 제조가 중요하다.
따라서, 낮은 유전 상수 (k 는 3.0 이하) 및 개량된 열 안정성 (450℃ 까지) 을 갖는 집적 회로의 배선 구조에 이용하기 위한, 여기에서는 선택적으로 "배선 유전체" 라고 지칭되는 유전 물질을 갖는 것이 유리할 것이며, 따라서 실리콘 다이옥사이드 유전체에 대한 적당한 저유전상수 대체물을 제공한다.
또한, 열적으로 450℃ 까지 안정한 2.5 이하의 유전 상수를 갖는 a-F:C 막을 갖는 것이 바람직하다.
또한, 플라즈마 강화 화학 기상 증착 (PECVD) 기술을 이용하여 실리콘 기판상에 저유전상수 a-F:C 막을 형성하는 방법을 갖는 것이 바람직하고, 그 결과로서 생기는 a-F:C 막은 실질적으로 450℃ 까지 안정하다.
또한, 실리콘 기판상에 다중 a-F:C 막을 형성하는 방법을 갖는 것이 바람직하고, 그 결과로서 생기는 다중층의 a-F:C/Si3N4구조가 450℃ 까지 안정하다.
SiO2및/또는 Si3N4층들을 갖는 a-F:C 막의 접착과 기계적 특성들을 강화하기 위해, SiC와 같은 프로모터 물질의 얇은 층을 형성하는 방법을 갖는 것이 바람직하다.
또한, 층구조를 통해 플루오르 원자의 확산을 감소하는 장벽으로서 기능할 수 있는 프로모터의 얇은 층을 형성하는 방법을 갖는 것이 바람직하다.
CMP, 열 공정, 패터닝, 및 플라즈마 에칭의 공정을 유지할 수 있는 Cu/SiO2/a-F:C 다마신 스택층을 형성하는 방법을 갖는 것이 바람직하다.
발명의 개시
집적 회로의 배선 구조용 기판상에 하나 이상의 유전 물질층을 증착하기 위해, 플라즈마 강화 화학 기상 증착 (PECVD) 공정이 제공된다. 상기 방법은, 약 28 ㎫ 의 내부 압축 응력을 갖는 a-F:C 층을 증착하기 위해, 약 5.6 의 비율로 플루오르 함유 가스, 바람직하게는 옥타플루오로시클로부탄 (octafluorocyclobutane), 및 탄소 함유 가스, 바람직하게는 메탄을 제공함으로써 기판상에 플루오르화 비결정 탄소 (a-F:C) 층을 증착하는 단계를 포함한다. 증착후, 막은 약 2 시간 동안 약 400℃ 에서 어닐링되고, 30MPa 의 내부 인장 응력을 갖는 층이 형성된다.
그 후, 실리콘 함유 가스, 즉 바람직하게는 실란 (silane), 및 탄소 함유 가스, 즉 바람직하게는 메탄을 약 0.735 유량비로 제공함으로써, a-F:C 층상에 상대적으로 수소가 없는 수소결합 실리콘 카바이드의 접착 프로모터층이 증착된다. 통상적으로, 증착은 약 2.4 Torr 의 압력, 200 Watt 와 13.56 ㎒ 의 고주파수 전력, 200 Watt 와 500 ㎑ 의 저주파수 전력, 및 약 400℃ 의 온도에서 발생한다. 실리콘 카바이드층은 분당 약 180Å 의 속도로 증착될 수 있고, 통상적으로 약 400㎫ 의 내부 압축응력을 갖는 실리콘 카바이드층이 증착된다. 이러한 증착의 조건은 상대적으로 적은 실리콘-수소 결합을 갖는 실리콘 카바이드를 증착시켜, 서로에 대해 다마신 구조의 접착력을 증진시키는 콤팩트한 구조를 제조함으로써, 실리콘 카바이드층을 통한 플루오르의 확산을 감소시킨다.
그 후, 실리콘 질화물 층은 접착 프로모터층상에 증착되고, 증착 물질은 400℃ 에서 0.539 의 유량비로 실란 (SiH4) 과 질소 (N2) 로 구성되는 것이 바람직하다. 형성된 실리콘 질화물 층은 상대적으로 적은 실리콘-수소 결합을 갖고, 그것에 의하여 약 240㎫ 의 내부 압축 응력을 갖는 층이 된다. 이 스택층 구조는 열 안정성을 가지며, 450℃ 까지 박리 및 크래킹을 방지하며, a-F:C 층은 2.5 보다 더 낮은 유전 상수를 갖는다.
도면의 간단한 설명
도 1 은 본 발명의 PECVD 챔버의 개략도이며;
도 2 은, 본 발명에 따른, 도 1 에서 나타낸 PECVD 챔버의 기판상에 플루오르화 비결정 탄소를 증착하는 공정에서 단계를 나타낸 블록 다이어그램이며;
도 3 은 a-F:C 층을 증착함으로써 이용되는 수개의 물질의 특성을 나타내는 표이며;
도 4 은 a-F:C 층상에 실리콘 카바이드 접착 프로모터를 증착하는 공정 단계를 나타낸 블록 다이어그램이며;
도 5 은 접착 프로모터 층을 증착하는데 이용되는 수개의 물질의 특성을 나타내는 표이며;
도 6 은 실리콘 카바이드 접착 프로모터 층상에 실리콘 질화물 층을 증착시키는 공정 단계를 나타낸 블록 다이어그램이며;
도 7 은 어닐링 시간에 대한 a-F:C 층의 막응력을 나타내는 그래프이며;
도 8 은 실리콘 질화물 층을 증착하는데 이용되는 수개의 물질의 특성을 나타내는 표이며;
도 9 은 본 발명의 방법에 의하여 형성된 1-레벨 이중 다마신 구조의 개략도이며;
도 10 은 상대적으로 적은 Si-H 결합을 포함하는 본 발명의 실리콘 카바이드 막의 FTIR 스펙트럼이며;
도 11 은 도 10 의 막보다 상대적으로 더 많은 Si-H 결합을 포함하는 본 발명의 실리콘 카바이드 막의 FTIR 스펙트럼이며;
도 12 은 접착 및 안정성 테스트에서 이용되는 본 발명의 층상 구조의 개략도이며, 구조는 2 개의 a-F:C 층을 포함하며;
도 13 은 접착 및 안정성 테스트에서 이용되는, 한개의 a-F:C 층을 포함하는, 본 발명의 또 다른 층상 구조의 개략도;
도 14 은, 에칭 후, 본 발명의 단일 다마신 구조의 SEM 단면 이미지이며;
도 15 은, 화학 기계적 연마 후, 본 발명의 2-레벨 다마신 구조의 SEM 단면 이미지이며;
도 16 은 콤브 (comb) 구조로부터 측정된 라인 대 라인 누설 전류를 나타내는 그래프이며;
도 17 은 Al/a-F:C/p-SI MOS 커패시터로부터 측정된 누설 전력을 나타내는그래프이며; 및
도 18 은 측정된 라인 커패시턴스의 통계 분포를 나타내는 그래프이다.
본 발명을 실시하기 위한 최선의 모드
본 발명은 실리콘 웨이퍼 기판상에 플루오르화 비결정 탄소 (a-F:C) 를 증착하는 공정을 제공한다. 본 방법을 실시하는 방법에서, 웨이퍼 기판은 웨이퍼상의 집적 회로 (IC) 특징 (트랜지스터, 다른 능동 장치, 및 수동 장치) 을 형성하기 위해 종래의 기술에 의해 가공되었다. 기판상의 집적 회로 특징의 유형과 수는, 저유전상수 플루오르화 비결정 탄소 유전 물질이 극초대 규모 집적 (ULSI) 고 밀도 IC 상에서 가장 바람직하게 이용되는 경우를 제외하고는, 본 발명의 공정에 중요하지 않다. 유전 물질은 일반적으로 형성된 도체성 배선 특징으로 알려진 도체성 라인 및 바이어스와 같은 배선 구조와 결합하는데 이용되며, 본 발명의 방법으로 증착된 a-F:C 유전체를 포함하며, 웨이퍼상에 증착되는 배선 유전체 막을 통해 연장한다. 배선 구조에 이용되는 형태, 구조, 도체성 물질 뿐만 아니라 그러한 구조의 방법은 여기에서 개시되지 않고, 당업자들에게 잘 알려진 설계의 선택에 관한 문제이다. 본 발명은, 웨이퍼에 증착되며, ULSI 및 유사한 IC 의 도체성 라인, 바이어스, 및 다른 도체 사이에서 이용하기에 적당한 저유전상수 상수 유전체막을 형성하는 방법에 관한 것이다.
도 1 은 본 발명의 공정에서 선택된 단계를 행하는 PECVD 챔버의 개략도이다. 장치 (10) 는 웨이퍼 (12) 와 같은 기판상에 플라즈마 강화 화학 기상 증착 (PECVD) 를 행하기에 적합하다. 장치 (10) 는 하나 이상의 웨이퍼 (12) 를유지하기에 적당한 크기의 PECVD 챔버 (16) 를 구비하고, 그것은 처크 (chuck; 20) 상의 챔버에서 지지된다. 전형적인 챔버와 마찬가지로, 내부 (22) 는 펌프 (26) 으로 개략적으로 나타낸 적당한 펌프 및 밸브 장치에 의해 원하는 바에 따라 배기시킬 수 있으며, 가압될 수 있다. 각각의 웨이퍼 (12) 는 챔버벽의 게이트 밸브 (32) 를 통해서 적당한 웨이퍼 핸들러 (30) 에 의해 챔버 (16) 의 내외로 이동되어, 처크 (20) 상으로 이동되고, 그 후 챔버로부터 제거된다.
PECVD 공정동안 이용된 선택 가스는, 밸브 (42) 에 의해 제어되며, 도 1 의 40 으로 집합적으로 나타낸 각종 가스 공급 저장소로부터 적당한 매니폴더 (manifold) 시스템 (36) 을 통해서, 챔버로 도입된다. 가스는 쇼어 헤드 (shower head; 46) 로 언급되는 것을 통해서 챔버로 도입되며, 그것은 필요한만큼 가스를 분배한다. 처크 (20) 은 원하는 온도로 가열되며, 이러한 목적으로 가열 요소는 가열기 (50) 로 개략적으로 나타낸다. 가열기와 처크은 PECVD 공정동안 웨이퍼 (12) 의 온도를 선택하도록 이용된다.
플라즈마 에너지는 쇼어 헤드 (46) 를 통하여 방사되는 고주파수 (HF) RF 전력을 공급하는 RF 발생기 (52)를 통하여 챔버에 공급된다. 본 발명은 임의의 주파수 값에 제한되는 것은 아니지만, PECVD 챔버에서 이용되는 HF 플라즈마 에너지에 대한 산업 표준은 13.56 메가 헤르쯔 (㎒) 이다. 또한, 장치 (10) 는 바람직하게는 챔버의 내부에 LF 전력을 공급하는 저주파수 (LF) 발생기 (56) 을 구비한다. LF 전력은 PECVD 공정동안 웨이퍼 (12) 상에 증착된 비결정 플루오르화 탄소 (a-F:C) 막의 교차결합을 증가시키는 데 사용된다.
도 2 는, 본 발명에 따라서 PECVD 챔버의 기판상에 플루오르화 비결정 탄소을 증착하는 공정의 단계들을 나타내는 도면이다. 도 1 및 2 를 참조하면, 우선 웨이퍼 기판 (12) 이 웨이퍼 핸들러 (30) 에 의해서 PECVD 챔버 (16) 의 처크 (20) 상에 배치된다. 임의의 적당한 장치를 이용할 수 있지만, 바람직하게는, 장치 (10) 는 OXFORD 플라즈마랩 (100; plasmalab) 시스템을 구비한다. 통상적으로, 기판 (12) 은 a-F:C 막을 수용하도록 준비된 실리콘 기판이며, a-F:C 는 기판의 상부면 (58) 상에 증착된다. 도 2 에 나타낸 제 1 단계는 단계 70 으로서, 이는 기판 (12) 을 200℃ 이상의 온도로 가열하는 단계이다. 바람직하게는, 웨이퍼 (12) 는 일반적으로 200℃ 내지 300℃ 범위의 온도로 가열되고, 더욱 바람직하게는 250℃ 의 온도로 가열된다. 일반적으로, 이 증착 단계중에 공급된 전력은 이중 주파수 RF 방전 (dual frequency RF discharge) 을 포함한다.
제 2 단계 (76) 는 플로오르 함유 가스 (FCG) 및 탄소 함유 가스 (CCG) 를 적당한 서플라이 (40; supply) 로부터 매니폴드 (36) 를 통하여 챔버 (16) 로 도입하는 단계이다. FCG 와 CCG 의 비는 기판상에 플로오르화 비결정 탄소을 증착할 수 있도록 선택한다. 본 발명의 공정에서 이용하는 바람직한 플로오르 함유 가스 (FCG) 는 옥타플루오로시클로부탄 (C4F8) 이다. 공정에서 이용하는 바람직한 탄소 함유 가스 (CGC) 는 메탄 (CH4) 이다. 일반적으로, 기판상에 플루오르화 비결정 탄소을 증착하기 위한 FCG 와 CCG 의 적당한 비는 5.5 내지 5.7 의 범위이며, 보다 바람직하게는 대략 5.6 이다. 또한, 5.6 비는 유속, 즉 분당 112큐빅 센티메터 (sccm) 의 옥타플루오로시클로부탄 유속 및 20 sccm 의 메탄 유속로 나타낼 수 있다. 바람직하게는, FCG 와 CCG를 챔버로 도입하는 동안 PECVD 챔버에 유지되는 공기 압력은 일반적으로 0.3 Torr 내지 0.5 Torr 의 범위이며, 보다 바람직하게는 약 0.4 Torr 이다.
단계 78 에서 충분한 에너지가 챔버 16 에 공급되어, 챔버내에 플로오르 및 탄소 가스 플라즈마를 형성한다. 대략 13.56 MHz (산업 표준임) 의 HF 에너지를 갖는 플라즈마 전력이, 150 내지 250 Watt 의 에너지 레벨로, 더욱 바람직하게는 대략 200 Watt 의 에너지 레벨로 챔버 (16) 에 공급되며, 일반적으로 5KHz 내지 50 KHz 범위의 주파수의 LF 에너지, 그리고 통상적으로는 10 KHz 의 LF 에너지가 150 내지 250 Watt, 보다 바람직하게는 대략 200 Watt 의 에너지 레벨로 공급된다.
PECVD 공정의 당업자에게 알려진 바와 같이, 챔버 (16) 의 플라즈마 에너지는 도입된 가스를 이온화하여, 웨이퍼 (12) 의 표면 (58) 에 증착된 폴리머 래디칼 (polymer radicals) 을 발생시킨다. C4F8은 2 종류의 롱라이프 래디칼의 방전을 제공한다. 한가지는, a-F:C 증착용 빌딩 블록인 플루오르화탄소 래디칼 (CFx) (여기서, 1〈/= x 〉/=2) 이다. 다른 한가지는 기판 (12) 상에 증착된 a-F:C 막을 약화시키는 휘발성 플루오르화물을 형성하는 파괴성 에챤트 (destructive etchant) 인 F 및 F2원자이다. 챔버에 추가되는 메탄은 휘발성 HF 를 형성함으로써 플루오르 (F) 원자를 유착할 수 있는 수소 (H) 래디칼을 배출하도록 기능하여, F 및 F2원자로부터의 에칭을 감소시키고 웨이퍼상에 증착된 a-F:C 막의 안정성를 향상시킨다. a-F:C 막의 증착률과 플루오르 농도는, 챔버 (16) 내의 챔버 압력뿐만 아니라 FCG 및 CCG 가스의 유속에 의해 선택적으로 조절된다. 상술한 바와 같이, FCG 와 CCG 의 비율은 일반적으로 대략 5.6 이다. 단계 76 내지 78 동안 챔버 내에서 유지되는 분위기 압력은 바람직하게는 0.3 Torr 내지 0.5 Torr 의 범위이다.
단계 76 내지 78 동안, a-F:C 막은 18 MPa 내지 38 MPa 범위, 더욱 바람직하게는 약 28 MPa (증착된 경우) 의 막압축응력을 갖도록 증착된다. 또한, 공정은, 증착된 a-F:C 막의 두께에 따라서 적당한 기간에 대하여 대략 400℃ 의 온도에서 증착된 a-F:C 막을 어닐링하는 단계 80 을 더 포함한다. 약 0.5 ㎛ 의 두께를 갖는 일반적인 막에 대하여 400℃ 에서의 2 시간 어닐링 기간이 바람직하다. 일반적으로, 어닐링된 막은 20 MPa 내지 40 MPa 의 범위, 더욱 바람직하게는 대략 30 MPa (어닐링됨) 인 내부막 인장 응력을 갖기 때문에, 막은 400℃ 까지와 그 이상의 온도에서 열 안정성를 갖는다. 본 발명의 제 1 단계 생성물인, 기판 (12) 상에 증착된 비결정 플루오르화 탄소은, 다른 가스로 증착된 a-F:C, 그리고 다른 비율에서는, 여기서 설명하는 바와 같이 C4H8와 CH4의 희망 비율인 5.6 으로 증착된 생성물보다 더 큰 열 안정성와 저유전상수 유전물질을 갖는 스택층을 생성하기 위해 이용된다.
일반적으로, 열 안정성는 IC 웨이퍼의 레벨간 배선의 완성시에 행해지는 고온 어닐링 동안에 증착된 a-F:C 막의 최소 내지 0 수축 (1% 이내의 수축) 으로서정의된다. IC 웨이퍼 제조에서는, 최소 대략 20분, 바람직하게는 30 분 내지 수시간 사이에 440℃ 이상의 온도에서 제조된 웨이퍼를 어닐링하는 것이 바람직하다. 일반적으로, 어닐링은 웨이퍼 상의 장치에 대한 완성 공정의 일부이다. 웨이퍼상의 a-F:C 유전체의 이용이 갖는 한가지 중요한 문제점은 350℃ 내지 400℃ 이상, 그리고 더 높은 온도에서의 그들의 열악한 열 안정성이다. 종래기술의 공정을 이용하여 증착된 스택층 구조의 플루오프화 비결정 탄소막은, 고온 어닐링 (440℃ 이상) 을 거칠 때, 예를들어, 2.0% 내지 5.0% 또는 그 이상의 바람직하지 않은 수축을 나타낸다. 본 발명은 440℃ 이상의 제 1 어닐링에서 우수한 열 안정성 (최소 내지 0 수축) 을 갖고, 대략 1.0% 보다 작은 수축값을 갖는 a-F:C 스택층 구조를 제공할 수 있다.
도 3 은 a-F:C 층을 증착하기 위해 이용되는 여러가지 물질의 특성을 나타낸다. 나타낸 바와 같이, 4.4 의 인렛 가스 할당량 (inlet gas ration) 은 접착 테스트동안 박리하는 막을 생성한다. FCG (C4F8) 과 CCG(CH4) 가스를 대략 5.6 의 비율로 제공하는 이득은, 약 -75 MPa 의 압축응력을 갖는 막을 생성하는 서로 다른 인렛 가스 비율 (4.4 의 C4F8/CH4비율) 로 생성된 막 보다 낮은 압축응력, 대략적으로 증착한 것이 28 MPa (여기서 음의 응력은 압축응력을 나타내고 양의 응력은 인장응력을 나타냄) 를 갖는 막의 제조를 돕는 것으로 믿어지고 있다. 양쪽 막은 어닐링 후에 대략 30MPa 의 응력을 갖는다. 그러나, 5.6 의 인렛 가스 비율로 생성한 막은 표준 테이프 테스트동안 박리되지 않으며, 반면에, 4.4 의 인렛가스 할당량으로 생성된 막은 표준 테이프 테스트 동안 박리된다. 즉, 막이 더 낮은 내부 막 응력을 갖게 하는, 5.6 비율로 증착된 막은, 박리를 견디고 400℃ 이상의 온도에서 열 안정성을 갖게 한다.
도 4 는 도 2 에 관하여 설명한 바와 같이 형성된 a-F:C 막상에 실리콘 카바이드 접착 프로모터 층을 증착하는 공정의 단계들을 나타내는 도면이다. 도 2 의 생성물 (86), 즉 그 위에 증착된 단일의 a-F:C 층을 갖는 기판은 웨이퍼 핸들러 (30) 에 의해 PECVD 챔버 (16) 의 처크 (20) 상에 배치된다. 도 4 에 나타낸 제 1 단계는 단계 100 으로서, 기판 (12) 을 증착온도로 가열하는 것이다. 바람직하게는, 웨이퍼는 일반적으로 300℃ 내지 500℃ 범위, 더욱 바람직하게는 대략 400℃ 의 온도로 가열된다.
제 2 단계 (102) 는 적당한 서플라이 (40) 으로부터 매니폴드 (36) 를 통하여 챔버 (16) 으로 실란 (SiH4) 과 메탄 (CH4) 의 흐름을 도입한다. 실리콘 카바이드막은 분당 100Å 내지 분당 300Å 범위의 속도로, 그리고 일반적으로는 분당 180Å 의 속도로 대략 400℃ 의 증착 온도에서 기판 (12) 상에 증착된다. 바람직하게는, 실리콘 카바이드의 증착동안 PECVD 챔버내에 유지되는 주위 압력은 일반적으로 0.3Torr 내지 0.5Torr 의 범위이고, 더욱 바람직하게는 약 0.4Torr 이다. 실리콘 카바이드 막의 증착동안 공급된 전력은 일반적으로 200 Watt 와 13.56 MHZ 의 HF 전력, 및 200Watt 와 500 KHz 의 LF 전력이다.
단계 100 과 102 에서, 실리콘 카바이드 막은 350 MPa 내지 450 MPa 범위의,그리고 더욱 바람직하게는 대략 400 MPa (증착됨) 의 내부 압축 막 응력을 갖도록 증착된다. 바람직하게는, 실리콘 카바이드 층은 50Å 내지 300Å 범위의 두께로 증착되고, 바람직하게는 100Å 의 두께를 갖는다. 이들 공정 변수는 실리콘 카바이드 막이 그 안에 포함된 매우 작은 수소를 갖는 콤팩트한 구조를 갖도록 한다. 생성물은 104 로서 나타낸다. 막내에 있는 수소의 낮은 레벨은 실리콘 카바이드 구조 400℃ 까지의 그리고 그 이상의 온도에서 브레이크다운에 견디도록 더 타이트하고/더 콤팩트하게 만든다고 믿어진다. 또한, 타이트하게 콤팩트하고, 실질적으로 수소가 없는 실리콘 카바이드 구조 (그 안에 합성된 수소가 상대적으로 작음) 는 느슨하게 팩킹된 수소결합 실리콘 카바이드 구조보다 그것을 통하는 플루오르화물의 확산에 대하여 더 적은 채널을 제공한다. 따라서, 창조적인 공정은 스택된 층상 구조가 400℃ 까지의 그리고 그 이상의 열 안정성를 갖도록 한다. 또한, 본 발명의 실리콘 카바이드 층은 일반적으로 분당 10Å 보다 낮은 상대적으로 저속으로 증착되고, 대략 - 2000MPa 의 내부 응력을 갖고 400℃ 이상의 온도에서 단지 불충분하게 안정적인 다이아몬드 형 탄소 (DLC) 의 막보다 큰 열 안정성를 갖는다.
도 5 는 접착 프로모터 층을 증착하기 위하여 이용하는 여러 물질의 특성을 나타내는 표이다. 표은 다이아몬드형 탄소 (DLC) 막이 단지 400℃ 에서 불충분하게 안정적인 반면, 실리콘 카바이드막이 400℃ 에서 안정적인 것을 나타낸다.
도 6 은 a-F:C 층에 증착된 저레벨 수소-실리콘 카바이드 접착 프로모터 층을 갖는 생성물 (104) 상에 실리콘 질화물을 증착하는 공정의 단계들을 나타내는블록 다이어그램이다. 제 1 단계 (110) 는 적당한 온도로 기판 (12) 을 가열하는 것을 포함한다. 바람직하게는, 챔버로 증착 가스를 도입하는 동안 PECVD 챔버내에 유지되는 온도는 일반적으로 350℃ 내지 450℃ 의 범위이며, 더욱 바람직하게는 400℃ 이다. 제 2 단계 (112) 챔버 (16) 로 증착 가스를 제공하는 단계를 포함한다. 본 발명의 공정에서 이용하는 바람직한 실리콘 함유 가스 (SCG) 는 실란 (SiH4) 이다. 공정에서 이용하는 바람직한 질소 함유 가스 (NGC) 는 질소 가스 (N2) 이다. 실리콘 카바이드 접착 프로모터층에 질화 실리콘을 증착하기 위한 NCG 에 대한 SCG 의 적당한 비율은 일반적으로 30 : 50 내지 30 : 200 사이의 범위이고, 보다 바람직하게는 대략 30 : 100 의 비율이다. 또한, 이 비율은 73.5 sccm 의 SCG 유속과 136.2 sccm 의 NGC 유속으로 설명할 수도 있다. 단계 114 는 300 ℃ 내지 450℃ 의 범위의 온도로, 바람직하게는 대략 400℃ 의 온도로 대략 4 시간동안 샌드위치된 층들을 어닐링하는 것을 포함한다. 이 공정은 질화 실리콘 층에 실리콘-질소 및 실리콘-실리콘 결합, 즉 생성물 116 에 나타낸 바와 같이 실리콘-포화 및 본질적으로는 수소가 없는 실리콘 질화물 막을 생성시킨다. 실리콘 질화물 막은, 약 13.56 MHz 의 고주파수 전력 입력을 이용하여 증착을 행함으로써, 5 MPa 내지 15 MPa 범위, 더욱 바람직하게는 약 10 MPa 의 내부 인장 막 응력을 갖도록 증착된다. 고주파 전력 입력을 이용하는 것은 기판상에 바이어스된 전압을 감소시켜서, a-F:C 막상의 이온 충격이 현저하게 감소할 수 있게 한다. 증착된 실리콘 질화물 막의 상대적으로 수소가 없는 구조는 이런 고주파수 전력 입력 상태하에서 막을 형성한 결과이다. 즉, LF 전력 (500 KHz 이하, 및 바람직하게는 100 KHz 이하) 의 이용은 증착 단계 동안에는 피해야한다. 그 후, 샌드위치된 층들은 테이프 테스트를 행하기 위하여 실내온도로 냉각된다. 표준 테이프 테스트에서의 샌드위치된 층들의 테스트는 증착된 막이 우수한 접착 특성을 갖고 막의 박리와 크래킹을 방지하는 것을 나타낸다.
도 7 은 막의 어닐링 시점에 관하여 a-F:C 층의 막 응력을 나타내는 그래프이다. 특히, 열 어닐링 단계는 a-F:C 막의 응력이 압축 응력 (0 보다 낮은) 에서 인장 응력 (0 보다 큼) 으로 변화시킨다. 기판 (12) 상에 증착된 실리콘 질화물 막의 내부 응력은, a-F:C 와 Si3F4막의 구조에서 전단 응력을 감소시키기 위해서, a-F:C 막의 내부 응력과 매칭한다. 따라서, 상술한 바와 같이, 약 10MPa 의 응력과 같은 약한 전단 응력으로 실리콘 질화물 막을 증착하는 것이 바람직하다. 증착된 a-F:C 와 Si3N4 막의 유사한 내부 응력은 스택층 구조가 고온 상태동안 막의 박리와 크래킹에 견디도록 한다.
도 8 은 질화 실리콘 층을 증착하기 위하여 이용하는 여러 물질의 특성을 나타내는 표이다. 400℃ 의 증착 온도에서 SiH4:N2:NH3에 대한 73.5:272:10 의 유량비는, 막이 N-H 결합, +240 MPa 의 내부 응력을 갖고, 접착 테스트중에 크랙하도록 한다. 400℃ 에서의 증착 온도에서 SiH4:N2에 대한 73.5:272.5 의 유량비는, 막이 Si-H 결합, -300MPa 의 내부 응력을 갖고, 접착 테스트 중에 박리되도록 한다. 250℃ 에서의 증착 온도에서 SiH4:N2에 대하여 73.5:272.5 의 유량비는, 막이 Si-H 나 N-H 결합, -10 MPa 의 내부 응력을 갖고, 접착 테스트 중에 박리되도록 한다. 400℃ 에서의 증착 온도에서 SiH4:N2에 대한 73.5: 136.2 의 유량비는, 막이 Si-H 또는 N-H 결합을 갖지 않고, -24 MPa 의 내부 응력을 갖고, 접착 테스트 중에 박리 또는 크랙하지 않도록 한다.
실시예
a-F:C 및 SiC:H 막은 시판중인 PECVD 시스템, 즉 OXFORD 플라즈마랩 (100) 시스템에서 증착된다. 이중 주파수 RF 방전을 이용하여 200℃ 에서 교차 결합 a-F:C 막을 수득하고, 그 후 사후 열 처리를 행하였다. 분광 타원 분석기 (spectroscopic ellipsometer) 에 의해 a-F:C 및 SiC:H 막의 두께 및 굴절률을 측정하였다 (SENTECH Instruments Gmbh). 퓨리에 변환 적외선 (FTIR) 및 X-레이 포토 스펙트럼 (XPS) 테스트를 이용하여, 각각 막의 결합 및 화학 농도를 측정하였다.
스택층의 열 안정성의 등온 테스트를 10-5Torr 기본 압력을 갖는 진공 챔버에서 행하였고, 이 때 증착 웨이퍼는 약 2 시간의 주기, 2% 의 시간변동, 및 5℃ 이하의 비균일 온도의 조건에서 가열된 처크상에서 어닐하였다. 표준 테이프-풀링 (tape-pulling) 테스트 및 화학-기계 연마 (CMP) 에 의해, 접착 테스트를 행하였다.
금속 유기 화학 기상 증착 (MOCVD) 구리는, 분당 약 2000Å 의 높은 증착률, 약 2 μΩ-cm 의 낮은 저항, 우수한 접착성, 및 우수한 간극 충전성을 가진 Cu-hfac-tmvs 전구물질을 이용하여 증착되었다. 당업자들에 의해 이해된 바와 같이, 티타늄 질화물 (TiN) 확산 장벽막에 대한 MOCVD 구리막의 뛰어난 접착은 공정의 결합과 장비 설계를 통해 성취되었다.
a-F:C 스택층의 패터닝은 산소 (O2) 를 갖는 종래의 플라즈마 에칭 방법을 이용하여 행하였다. 하드-마스크 물질로서, 얇은 PECVD 산화물은 플라즈마 에칭 및 저항 스트립핑 단계동안 a-F:C 막을 보호하도록 이용되었다. 구리 증착 단계전에, 티타늄 질화물 (TiN) 은 확산 장벽으로서 스퍼터되었다. 구리는 상업적으로 이용가능한 시스템 및 슬러리 (slurry) 를 갖는 표준 CMP 방법을 이용하여 패턴되었다. 구조의 표면상에 전단 응력 (shearing stress) 을 감소시키고, 연마동안 구조의 크래킹을 방지하기 위해, 2-단계 연마 공정을 이용하였다.
도 9 은 본 발명의 방법에 의하여 생산된 전형적인 1-레벨 이중 다마신의 개략도이며, 여기서 구리는 비어 (via) 와 트렌치 (trench) 라인 사이에 충전된다. 구조는 실리콘 웨이퍼 기판 (120), 실리콘 다이옥사이드 (SiO2) 층 (122), 실리콘 질화물 (SiN4) 층 (124), 실리콘 카바이드 (SiC) 층 (126), 플루오르화 비결정 탄소 (a-F:C) 층 (128), 실리콘 카바이드 (SiC) 층 (130), 실리콘 질화물 (SiN4) 층 (132), 실리콘 다이옥사이드 (SiO2) 층 (134), TiN 과 같은 장벽 금속 (136), 구리 (Cu) 로 구성된 비어 (138), 및 구리 (Cu) 로 구성된 트렌치 (140) 로 구성된다.
비어 접촉층 (138) 에서, 0.5㎛ 두께의 SiO2층은 유전층으로 이용된다. 라인 연결층 (140) 에 있어서, 저유전상수 a:F:C 층 (128) 은 금속간 유전체로 이용된다. SiO2(0.1㎛) 의 최상위 층 (134) 은 하드마스크로 이용된다. Si3N4의 얇은 층 (124 및 132 ; ∼0.05㎛) 은 SiO2와 a-F:C 층 (122, 128, 및 134) 사이에 삽입되고, 그것은 에칭 정지과 구리 (Cu) 확산 장벽의 역할을 할 수 있다.
a-F:C 와 Si3N4사이의 접착은 약하다는 것이 알려져 있다. 따라서, SiC:H 물질의 접착 프로모션 층 (126 및/또는 130) 은 접착 프로모터로 선택된다. 특히, SiC:H 막은 SiH4와 C2H4, C2H6, 또는 CH4와 같은 탄화수소 가스의 혼합물을 이용하는 PECVD 공정에서 증착될 수 있다. 접착성 프로모터 층으로서의 SiC:H 의 질은 막에서 Si-H 결합 농도에 따른다. Si-H 결합의 양은 증착 온도, 바이어스 전력, 및 가스 유량비와 같은 증착 조건을 조절함으로써 제어될 수 있다.
도 10 은 상대적으로 작은 Si-H 결합을 포함하는 본 발명의 실리콘 카바이드 막의 FTIR 스펙트럼이고, 도 11 은 상대적으로 많은 Si-H 결합을 포함하는 실리콘 카바이드 막의 FTIR 스펙트럼이다. 특히, 약 2270 cm-1에서의 피크는 일반적으로 Si-H 결합의 진동에 관계된다. 따라서, 도 10 에서 나타낸 막은 도 11 에서 나타낸 막과 비교하여 더 적은 Si-H 결합을 포함한다. 막이 우수한 접착성을 갖는가를 조사하기 위해, 어닐 테스트는 도 12 및 도 13 에서 나타낸 2 종류의 스택층 구조상에서 3 시간동안 약 400℃ 에서 행해진다.
도 12 은 접착성 및 안정성 테스트에 이용되는 본 발명의 층 구조의 개략도이며, 여기의 구조는 2 개의 a-F:C 층을 구비하고, 도 13 은 접착성 및 안정성 테스트에 이용되는 본 발명의 또 다른 층 구조의 개략도이며, 여기의 구조는 1 개의 a-F:C 층을 구비한다. 도 12 에서 나타낸 구조는 최상부 또는 최하부 a-F:C 층으로부터의 플루오르 원자의 수직 확산을 테스트하도록 이용된다. 구조는 실리콘 웨이퍼 기판 (150), 약 100Å 의 두께를 갖는 실리콘 카바이드 (SiC) 층 (152), 약 5000Å 두께를 갖는 플루오르화 비결정 탄소 (a-F:C) 층 (154), 약 100Å 의 두께를 갖는 실리콘 카바이드 (SiC) 층 (156), 약 500Å 의 두께를 갖는 실리콘 질화물 (Si3N4) 층 (158), 약 100Å 의 두께를 갖는 실리콘 카바이드 (SiC) 층 (160), 약 5000Å 두께를 갖는 플루오르화 비결정 탄소 (a-F:C) 층 (162) 으로 구성된다.
도 13 에서 나타낸 구조는 다마신 구조를 제조하도록 이용된 스택층 구조이고, 여기서 최상위 SiO2는 하드마스크로 이용된다. 구조는 실리콘 웨이퍼 기판 (164), 약 100Å 의 두께를 갖는 실리콘 카바이드 (SiC) 층 (166), 약 5000Å 두께를 갖는 플루오르화 비결정 탄소 (a-F:C) 층 (168), 약 100Å 의 두께를 갖는 실리콘 카바이드 (SiC) 층 (170), 약 500Å 의 두께를 갖는 실리콘 질화물 (Si3N4) 층 (172), 약 3000Å 의 두께를 갖는 실리콘 다이옥사이드 (SiO2) 층 (174) 으로 구성된다.
도 12 및 도 13 의 SiC:H 층 구조를 이용하며, 도 10 에서 나타낸 최소한의 Si-H 결합을 갖는다면, 어떠한 기포나 박리도 발생되지 않는다. 또한, 도 9 및 도 10 의 테스팅 구조는 어닐링후에 표준 테이프 풀 테스트를 통과하였다. 반대로, 도 12 및 도 13 의 SiC:H 층 구조를 이용하며 도 11 에서 나타낸 Si-H 결합을 갖는 것은 어닐링후에 층 구조의 기포와 박리를 발생시킨다. 구조의 접착 불량은 도 11 에 의해 설명한 바와 같이 Si-H 의 존재와 결합에 기인하는 것으로 생각된다.
적은 Si-H 결합을 갖는 SiC:H 막은 더 좋은 접착성을 나타낸다. 이것에 의해서, 실리콘-수소 (및/또는 질소-수소) 결합의 존재는 인접 실리콘 원자들 사이의 교차 결합 네트워크 접속을 종결시키고, 더욱 개방된 내부 구조를 형성한다. 따라서, SiC:H 막의 높은 실리콘-수소 결합의 농도는 접촉면의 접착성 결합을 감소시킬 뿐만 아니라, SiC 막을 통해서 플루오르 원자의 확산을 효과적으로 방해하는 것을 실패한다. 테스트의 접착 실패의 주요 이유는, 플루오르 원자가 SiC:H 층을 통해 확산할 때, 플루오르와 Si3N4사이의 상호작용에 기인한다. 그러므로, 최소한의 Si-H 결합을 갖는 SiC:H 막을 갖는 것이 바람직하며, a-F:C 막을 포함하며 Si3N4층으로 플루오르 원자의 확산을 방지하기 위하여, 완전히 교차 결합되며 밀집된 구조를 가질수 있다. 따라서, 본 발명은 실리콘 카바이드 층에서 감소된 실리콘-수소 결합을 갖는 스택층 구조를 증착하는 방법을 제공하는 것이다.
도 14 은 에칭후 본 발명의 단일 다마신 구조의 주사 전자 현미경 (SEM) 단면 이미지이고, 도 15 은 화학 기계적 연마후 본 발명의 2-레벨 다마신 구조의 SEM 단면 이미지이다. 다마신 스택층상에 패터닝하는 포토레지스터 (photoresist) 후에, 트렌치 라인에서 SiO2는 윈도우를 개방하기 위해 첫번째로 플라즈마 에칭된다. 그 후, 하층 a-F:C 막과 최상위 포토레지스터는 산소 (O2) 화학반응을 이용하여 동시에 에칭될 수 있다. 특히, 도 14 은 에칭후 단일 다마신 구조에 대한 SEM 단면 이미지이다. SiO2핸드 마스크 층의 충분한 두께는 플라즈마 에칭동안 언더컷 (undercut) 되지 않도록 하층 a-F:C 막을 보호하는데 중요하다. 최상위 핸드 마스크 층이 오버컷을 나타냄에도 불구하고 (CMP 후에 시너 (thinner) 가 연마되어야만 함), 하층은 심한 언더컷을 나타내지 않는다.
TiN 및 구리 (Cu) CVD 증착 단계후에, CMP 연마 단계는 다마신 스택층 구조의 접착 및 기계 강도를 테스트하도록 이용된다. 접착층 (도 10 에서 도시) 으로서 최소한의 S-H 결합을 갖는 SiC:H 막을 이용하여, 스택층은 CMP 공정을 유지할 수 있다. 그러한 테스트는 다중레벨 다마신 구조에 더 연장될 수 있다.
도 15 를 참조하면, 도면은 CMP 후에 2-레벨 다마신 구조의 SEM 단면 이미지를 나타낸다. 또한, SiO2핸드 마스크층의 충분한 두께는 CMP 슬러리 부식으로부터 하층 a-F:C 막을 보호하는데 중요하다.
도 16 은 콤브 (comb) 구조로부터 측정된 누설 전류를 나타내는 그래프이며, 도 17 은 Al/a-F:C/p-SI MOS 커패시터로부터 측정된 누설 전류를 나타내는 그래프이다. 라인 대 라인 누설 전류의 측정은 단일 다마신 구조에 기초하여Cu/a-F:C 에서 패턴된 콤브 회로상에서 행해진다. 도 16 은 스위핑 볼트의 기능으로서 라인 누설 전류의 파일럿을 나타낸다. 코브 구조의 0.3㎛ 라인 공간에 대하여, 3 - 5 ×10-8의 통상적인 누설 전류는 2.5 V 의 동작 전압에서 얻어진다. 비교하면, 도 14 은 Al/a-F:C/p-Si MOS 커패시터로부터 측정된 누설 전류를 나타내며, 0.8 ×106V/cm 의 전기장에서, 누설 전류 밀도는 400℃ 에서 어닐링 전후에 약 10-8 A/㎠ 이다.
도 18 은 측정된 라인 커패시턴스의 통계 분포를 나타낸 그래프이다. 단일 다마신 구조에 기초한 Cu/a-F:C 에서 패턴된 콤브 회로로부터의 라인 대 라인 커패시턴스는 단일 다마신 구조에 기초한 Cu/SiO2의 그것과 비교하여 측정된다. 도면은 양쪽의 구조로부터 측정된 라인 커패시턴스의 통계 분포를 나타낸다. Cu/a-F:C 구조에 있어서, 평균 커패시턴스는 약 22 nF 인 반면, Cu/SiO2구조에 있어서, 평균 커패시턴스는 약 30 nF 이다. 그러므로, 저유전상수 a-F:C 막은 약 25% 까지 라인 대 라인 커패시턴스를 감소시킨다 (a-F:C 막에 있어서, k 는 2.5 이며, SiO2막에 있어서, k 는 4.0). 도 18 에서, a-F:C 막에 대한 커패시턴스의 분포는 더 넓고, 그것은 기존의 작은 PECVD 시스템에서 증착된 a-F:C 막의 비균일한 두께에 기인한다.
요약하면, 단일 레벨 및 다중레벨 다마신 구조에서, 저유전상수 a-F:C 막으로 CVD 구리의 집적 과정은 증명된다. 특히, 최소한의 Si-H 결합을 갖는 SiC:H와 같은 접착 프로모터 물질의 얇은 층은 다마신 스택층의 접착성 및 기계적 특성을 강화시키는데 이용된다. 또한, SiC:H 층은 확산으로부터 플루오르 원자를 포함하는 장벽으로서 역할할 수도 있다. 테스팅은 다마신 스택층에 기초한 a-F:C 가 CMP 공정, 열공정, 패터닝, 및 플라즈마 에칭을 유지할 수 있음을 나타낸다. 따라서, 다중레벨 다마신 구조 제조의 성공 가능성은 성공적으로 증명된다. 또한, 마지막으로 다마신 구조상의 라인 누설 전류 및 커패시턴스의 평가가 제공되고, 그것은 저유전상수 a-F:C 유전 구조의 합리적이고 좋은 전기적인 실시를 나타낸다.
산업상이용가능성
따라서, 개량된 열 안정성을 갖는 다마신 구조를 형성하는 방법과 구조 자체는 개시된다. 구조를 형성하는 우선 방법이 개시됨에도 불구하고, 첨부된 청구항에서 한정된 바와 같이, 더한 변화와 변경이 발명의 범위를 벗어나지 않고 가능할 수도 있다.

Claims (20)

  1. 집적 회로를 제조하는 방법으로서,
    기판을 제공하는 단계;
    상기 기판상에 플루오르화 비결정 탄소층을 증착시키는 단계;
    상기 플루오르화 비결정 탄소층상에 실리콘 카바이드층을 증착시키는 단계; 및
    상기 플루오르화 비결정 탄소층상에 실리콘 질화물층을 증착시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 카바이드층을 증착시키는 상기 단계는 0.735 의 유량비로 실란 (SiH4) 및 탄소 함유 가스를 제공하는 단계를 포함하며,
    상기 탄소 함유 가스는 C2H4, C2H6, 및 CH4로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 실리콘 카바이드층은 300 내지 500 ㎫ 의 범위인 내부 압축응력과, 콤팩트하고 실질적으로 수소가 없는 구조를 갖도록 증착되는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    상기 실리콘 카바이드층은 분당 150Å 내지 분당 250 Å 의 범위의 속도로 증착되며,
    상기 실리콘 카바이드층은 50 Å 이상의 최종 두께를 갖는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서,
    상기 각각의 증착하는 단계는 200 내지 500 ℃ 의 범위의 온도인 플라즈마 강화 화학 기상 증착 챔버에서 발생하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서,
    상기 플루오르화 비결정 탄소층을 증착시키는 단계는 5.5 내지 5.7 의 비율 범위로 옥타플루오로시클로부탄 (C4H8) 및 수소-탄소 가스를 제공하는 단계를 포함하며,
    상기 수소-탄소 가스는 C2H4, C2H6, 및 CH4로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서,
    350 ℃ 이상 온도에서 50 분이상 상기 플루오르화 비결정 탄소층을 어닐링하는 단계를 더 포함하되,
    상기 플루오르화 비결정 탄소층은 18 내지 38 ㎫ 범위의 내부 압축응력을 가지며, 어닐링 후에 20 내지 40 ㎫ 범위의 내부 인장응력을 가지며, 및 2.5 이하의 유전 상수를 갖는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서,
    상기 실리콘 질화물층을 증착시키는 상기 단계는,
    실란 (SiH4) 과 질소 (N2) 를 30 : 50 내지 30 : 150 의 비율로 제공하는 단계, 및
    1000 ㎑ 이하의 저주파 전력을 제공하지 않고, 약 13.56 ㎒ 의 고주파 전력을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서,
    플루오르화 비결정 탄소층, 실리콘 카바이드층, 및 실리콘 질화물층을 갖는 기판을 1 시간이상 동안 350 내지 500 ℃ 온도의 범위까지 가열시키는 단계를 더 포함하되,
    상기 플루오르화 비결정 탄소층, 상기 실리콘 카바이드층, 및 상기 실리콘질화물층은 상기 가열 단계 동안 또는 후에 기포가 발생되지 않거나 또는 서로 박리되지 않는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서,
    증착된 상기 실리콘 카바이드층은 플루오르의 확산을 금지시키는, 콤팩트하고 실질적으로 수소가 없는 구조를 갖는 것을 특징으로 하는 방법.
  11. 실리콘 질화물 (Si3H4) 층과 플루오르화 비결정 탄소층 사이에 위치된 실리콘 카바이드 접착 프로모션층을 구비하는 것을 특징으로 하는 집적 회로.
  12. 제 11 항에 있어서,
    상기 실리콘 카바이드층은 상기 실리콘 질화물층 및 상기 플루오르화 비결정 탄소층과 직접 접촉하는 것을 특징으로 하는 집적 회로.
  13. 제 11 항에 있어서,
    구리로 충전된 리세스 (recessed) 영역을 더 구비하는 것을 특징으로 하는 집적 회로.
  14. 제 11 항에 있어서,
    상기 실리콘 카바이드층은 증착에 의해 기판상에 형성되고,
    상기 증착은 실란 (SiH4) 과 탄소 함유 가스를 0.735 의 유량비로 제공하는 것을 포함하며,
    상기 탄소 함유 가스는 C2H4, C2H6, 및 CH4로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 집적 회로.
  15. 제 11 항에 있어서,
    상기 실리콘 카바이드층은 300 내지 500 ㎫ 의 범위인 내부 압축응력과, 플루오르의 확산을 실질적으로 방지하는 콤팩트하고 실질적으로 수소가 없는 구조를 갖는 것을 특징으로 하는 집적 회로.
  16. 제 11 항에 있어서,
    상기 실리콘 카바이드층은 증착에 의해 분당 150Å 내지 분당 250 Å 의 범위의 비율로 기판상에 형성되며,
    상기 실리콘 카바이드층은 50 Å 이상의 최종 두께를 갖는 것을 특징으로 하는 집적 회로.
  17. 제 11 항에 있어서,
    상기 회로는 플라즈마 강화 화학 기상 증착 챔버에서, 200 내지 500 ℃ 의범위의 온도에서 형성되는 것을 특징으로 하는 집적 회로.
  18. 제 11 항에 있어서,
    상기 플루오르화 비결정 탄소층은 옥타플루오로시클로부탄 (C4H8) 및 수소-탄소 가스를 5.5 내지 5.7 의 비율로 제공하는 단계, 및 상기 플루오르화 비결정 탄소층을 어닐링시키는 단계를 포함하는 증착 단계에 의해서 형성되며,
    상기 수소-탄소 가스는 C2H4, C2H6, 및 CH4로 구성된 그룹으로부터 선택되며,
    상기 플루오르화 비결정 탄소는 어닐링 이전에 18 내지 38 ㎫ 범위의 내부 압축응력을 가지며, 어닐링 후에 20 내지 40 ㎫ 범위의 내부 인장응력을 갖는 것을 특징으로 하는 집적 회로.
  19. 제 11 항에 있어서,
    상기 실리콘 질화물층은 실란 (SiH4) 과 질소 (N2) 를 73.5 : 136.2 내지 73.5 : 400 의 비율로 제공하는 단계, 및
    1000 ㎑ 이하의 저주파 전력을 제공하지 않고, 약 13.56 ㎒ 의 고주파 전력을 제공하는 단계를 포함하는 증착시키는 단계에 의해 형성되며,
    상기 실리콘 질화물층은 10 ㎫ 의 내부 인장응력을 갖는 것을 특징으로 하는 집적 회로.
  20. 제 11 항에 있어서,
    상기 플루오르화 비결정 탄소층은 2.5 이하의 유전 상수를 가지며,
    상기 회로는 350 내지 500 ℃ 온도의 범위에서 1 시간이상 동안 가열될 수 있으며,
    상기 플루오르화 비결정 탄소층, 상기 실리콘 카바이드층, 및 상기 실리콘 질화물층은 가열되는 동안 또는 가열된 후에 기포가 발생되지 않거나 또는 박리되지 않는 것을 특징으로 하는 집적 회로.
KR10-2002-7013236A 2000-04-03 2001-04-02 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법 KR100495896B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/541,255 US6440878B1 (en) 2000-04-03 2000-04-03 Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
US09/541,255 2000-04-03
PCT/JP2001/002871 WO2001080309A2 (en) 2000-04-03 2001-04-02 A method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer

Publications (2)

Publication Number Publication Date
KR20030007494A true KR20030007494A (ko) 2003-01-23
KR100495896B1 KR100495896B1 (ko) 2005-06-16

Family

ID=24158818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7013236A KR100495896B1 (ko) 2000-04-03 2001-04-02 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법

Country Status (4)

Country Link
US (2) US6440878B1 (ko)
JP (1) JP4090740B2 (ko)
KR (1) KR100495896B1 (ko)
WO (1) WO2001080309A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881397B1 (ko) * 2007-06-29 2009-02-05 주식회사 하이닉스반도체 비정질 카본막의 형성방법 및 이를 이용한 반도체 소자의패턴 형성방법
KR100882054B1 (ko) * 2006-06-29 2009-02-09 어플라이드 머티어리얼스, 인코포레이티드 탄소 첨가에 의한 실리콘 질화물의 에칭률 감소
KR101025821B1 (ko) * 2006-07-05 2011-03-30 도쿄엘렉트론가부시키가이샤 아모퍼스 카본막의 후처리 방법, 이를 이용한 반도체 장치의 제조 방법 및, 제어 프로그램이 기억된 컴퓨터 판독가능한 기억 매체

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465366B1 (en) * 2000-09-12 2002-10-15 Applied Materials, Inc. Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
DE10136400B4 (de) * 2001-07-26 2006-01-05 Infineon Technologies Ag Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators
US7459763B1 (en) * 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US7390726B1 (en) 2001-10-02 2008-06-24 Actel Corporation Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US6965156B1 (en) * 2002-12-27 2005-11-15 Actel Corporation Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US20030183905A1 (en) * 2002-02-14 2003-10-02 Fujitsu Limited Interconnection structure and interconnection structure formation method
US20040115341A1 (en) * 2002-06-28 2004-06-17 Rantala Juha T. Adhesion promoter and wetting agent
US6803313B2 (en) * 2002-09-27 2004-10-12 Advanced Micro Devices, Inc. Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JPWO2005013356A1 (ja) 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
US6992003B2 (en) * 2003-09-11 2006-01-31 Freescale Semiconductor, Inc. Integration of ultra low K dielectric in a semiconductor fabrication process
US6903004B1 (en) 2003-12-16 2005-06-07 Freescale Semiconductor, Inc. Method of making a semiconductor device having a low K dielectric
US7803705B2 (en) * 2004-01-13 2010-09-28 Tokyo Electron Limited Manufacturing method of semiconductor device and film deposition system
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
JP4737552B2 (ja) * 2004-07-22 2011-08-03 国立大学法人京都大学 フルオロカーボン膜及びその形成方法
CN100397592C (zh) * 2004-12-08 2008-06-25 旺宏电子股份有限公司 半导体工艺与内层介电层的制造方法
JP4521349B2 (ja) * 2005-10-13 2010-08-11 富士通セミコンダクター株式会社 半導体集積回路装置
DE102005056262A1 (de) * 2005-11-25 2007-05-31 Infineon Technologies Ag Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
DE602005015040D1 (de) 2005-12-23 2009-07-30 Telecom Italia Spa Verfahren zur herstellung eines tintenstrahldruckkopfs
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US20070210421A1 (en) * 2006-03-13 2007-09-13 Texas Instruments Inc. Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer
JP5119606B2 (ja) * 2006-03-31 2013-01-16 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US7459388B2 (en) * 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
CN100442438C (zh) * 2006-12-20 2008-12-10 南京大学 一种非晶碳膜半导体制备方法
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
WO2009040670A2 (en) * 2007-09-26 2009-04-02 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US20090104541A1 (en) * 2007-10-23 2009-04-23 Eui Kyoon Kim Plasma surface treatment to prevent pattern collapse in immersion lithography
WO2009101474A2 (en) * 2007-11-27 2009-08-20 Tokyo Electron Limited Semiconductor device and method for manufacturing the same
US20090197086A1 (en) * 2008-02-04 2009-08-06 Sudha Rathi Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
TWI475594B (zh) * 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
US8861170B2 (en) 2009-05-15 2014-10-14 Entegris, Inc. Electrostatic chuck with photo-patternable soft protrusion contact surface
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
CN103681475A (zh) * 2013-11-13 2014-03-26 上海华力微电子有限公司 沟槽优先铜互连制作方法
US9281238B2 (en) * 2014-07-11 2016-03-08 United Microelectronics Corp. Method for fabricating interlayer dielectric layer
JP6300773B2 (ja) * 2015-10-23 2018-03-28 三菱電機株式会社 半導体圧力センサ
US20200058497A1 (en) * 2018-08-20 2020-02-20 Applied Materials, Inc Silicon nitride forming precursor control
US11694902B2 (en) 2021-02-18 2023-07-04 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634648A (en) * 1985-07-05 1987-01-06 Xerox Corporation Electrophotographic imaging members with amorphous carbon
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
KR100295380B1 (ko) * 1997-04-02 2001-08-07 가네꼬 히사시 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법
JP3178375B2 (ja) * 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
US6184572B1 (en) * 1998-04-29 2001-02-06 Novellus Systems, Inc. Interlevel dielectric stack containing plasma deposited fluorinated amorphous carbon films for semiconductor devices
US6066196A (en) * 1998-09-18 2000-05-23 Gelest, Inc. Method for the chemical vapor deposition of copper-based films and copper source precursors for the same
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US6265319B1 (en) * 1999-09-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Dual damascene method employing spin-on polymer (SOP) etch stop layer
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
US6429129B1 (en) * 2000-06-16 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method of using silicon rich carbide as a barrier material for fluorinated materials
TW471134B (en) * 2001-02-27 2002-01-01 United Microelectronics Corp Manufacturing method for multilevel interconnects

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882054B1 (ko) * 2006-06-29 2009-02-09 어플라이드 머티어리얼스, 인코포레이티드 탄소 첨가에 의한 실리콘 질화물의 에칭률 감소
KR101025821B1 (ko) * 2006-07-05 2011-03-30 도쿄엘렉트론가부시키가이샤 아모퍼스 카본막의 후처리 방법, 이를 이용한 반도체 장치의 제조 방법 및, 제어 프로그램이 기억된 컴퓨터 판독가능한 기억 매체
US8377818B2 (en) 2006-07-05 2013-02-19 Tokyo Electron Limited Aftertreatment method for amorphous carbon film
KR100881397B1 (ko) * 2007-06-29 2009-02-05 주식회사 하이닉스반도체 비정질 카본막의 형성방법 및 이를 이용한 반도체 소자의패턴 형성방법

Also Published As

Publication number Publication date
WO2001080309A3 (en) 2002-06-20
JP4090740B2 (ja) 2008-05-28
WO2001080309A2 (en) 2001-10-25
US6630396B2 (en) 2003-10-07
JP2003531493A (ja) 2003-10-21
KR100495896B1 (ko) 2005-06-16
US6440878B1 (en) 2002-08-27
US20030003771A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR100495896B1 (ko) 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법
US7867922B2 (en) Film forming method for dielectric film
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
US6951810B2 (en) Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US6812043B2 (en) Method for forming a carbon doped oxide low-k insulating layer
KR20010075563A (ko) 실리콘 카바이드 증착 방법 및 배리어 층과 패시베이션층으로써의 용도
KR20050020612A (ko) 저유전율막을 형성하는 방법
KR20010106215A (ko) 반도체 장치 및 그 제조 방법
JP3178375B2 (ja) 絶縁膜の形成方法
JP2005033203A (ja) シリコンカーバイド膜の形成方法
KR20040038606A (ko) 집적유전층 형성을 위한 방법
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
JP2000277515A (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
JP2985789B2 (ja) 半導体装置の製造方法
US20040147115A1 (en) Two-step formation of etch stop layer
JP2000332011A (ja) 層間絶縁膜の形成方法及び半導体装置
TWI251896B (en) Semiconductor device and the manufacturing device thereof
US7125794B2 (en) Method of manufacturing semiconductor device
JPH10209148A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
US7253121B2 (en) Method for forming IMD films
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
JP4882893B2 (ja) 半導体装置の製造方法
JP2004304177A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee