JP2001244540A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JP2001244540A JP2001244540A JP2000055012A JP2000055012A JP2001244540A JP 2001244540 A JP2001244540 A JP 2001244540A JP 2000055012 A JP2000055012 A JP 2000055012A JP 2000055012 A JP2000055012 A JP 2000055012A JP 2001244540 A JP2001244540 A JP 2001244540A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- active layer
- stripe
- layer
- emitting region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 断面形状が凸型である半導体レーザをフリッ
プチップ実装する際にも、傾いた状態でチップキャリヤ
にマウントされ、半導体レーザの光軸とチップキャリヤ
の中心軸とが平行の状態で固定され得ることなく半導体
レーザを提供すること。 【解決手段】 発光領域の両側または周囲に発光領域と
同一層構造を有する支持部を設け、両側から発光領域を
支え、傾きを防止し得るとともに、支持部と発光領域と
に実装時の荷重を分散させ得る半導体レーザ。
プチップ実装する際にも、傾いた状態でチップキャリヤ
にマウントされ、半導体レーザの光軸とチップキャリヤ
の中心軸とが平行の状態で固定され得ることなく半導体
レーザを提供すること。 【解決手段】 発光領域の両側または周囲に発光領域と
同一層構造を有する支持部を設け、両側から発光領域を
支え、傾きを防止し得るとともに、支持部と発光領域と
に実装時の荷重を分散させ得る半導体レーザ。
Description
【０００１】
【発明の属する技術分野】本発明は半導体レーザに関す
る。
る。
【０００２】
【従来の技術】従来の半導体レーザは、活性層ストライ
プとこの活性層ストライプを埋め込んだ埋込層からなる
発光部分と、この発光部分の両側に電気的絶縁のために
設けられた分離溝とから構成されていた。分離溝の外側
には活性層ストライプが設けられておらず、基板上に成
長された埋込層のみが形成されていた。
プとこの活性層ストライプを埋め込んだ埋込層からなる
発光部分と、この発光部分の両側に電気的絶縁のために
設けられた分離溝とから構成されていた。分離溝の外側
には活性層ストライプが設けられておらず、基板上に成
長された埋込層のみが形成されていた。
【０００３】図６は、従来の半導体レーザの１例を示す
断面図である。ｎ−ＩｎＰ基板６００上に、ｎ−ＩｎＰ
層６０１、ｎ−ＩｎＧａＡｓＰ導波路層６０２、活性層
６０３、ｐ−ＩｎＧａＡｓＰ導波路層６０４、およびｐ
−ＩｎＰ層６０５がこの順に積層され、ストライプ形状
に加工されて、活性層ストライプ６０６を形成してい
る。活性層ストライプ６０６の側面および上面には、ｐ
−ＩｎＰ埋込層６０７、ｎ−ＩｎＰ埋込層６０８、およ
びｐ−ＩｎＰ埋込層６０９がこの順に積層されている。
活性層ストライプ６０６上面には、絶縁膜６１０とｐ型
電極６１１とが形成されている。活性層ストライプ６０
６、ｐ−ＩｎＰ埋込層６０７、ｎ−ＩｎＰ埋込層６０
８、ｐ−ＩｎＰ埋込層６０９、絶縁膜６１０およびｐ型
電極６１１が、凸型の断面を有する発光領域６１２を規
定している。また、ｎ−ＩｎＰ基板６００裏面にはｎ型
電極６１８が被着されている。
断面図である。ｎ−ＩｎＰ基板６００上に、ｎ−ＩｎＰ
層６０１、ｎ−ＩｎＧａＡｓＰ導波路層６０２、活性層
６０３、ｐ−ＩｎＧａＡｓＰ導波路層６０４、およびｐ
−ＩｎＰ層６０５がこの順に積層され、ストライプ形状
に加工されて、活性層ストライプ６０６を形成してい
る。活性層ストライプ６０６の側面および上面には、ｐ
−ＩｎＰ埋込層６０７、ｎ−ＩｎＰ埋込層６０８、およ
びｐ−ＩｎＰ埋込層６０９がこの順に積層されている。
活性層ストライプ６０６上面には、絶縁膜６１０とｐ型
電極６１１とが形成されている。活性層ストライプ６０
６、ｐ−ＩｎＰ埋込層６０７、ｎ−ＩｎＰ埋込層６０
８、ｐ−ＩｎＰ埋込層６０９、絶縁膜６１０およびｐ型
電極６１１が、凸型の断面を有する発光領域６１２を規
定している。また、ｎ−ＩｎＰ基板６００裏面にはｎ型
電極６１８が被着されている。
【０００４】以上のような構成のため、半導体レーザの
断面は、中心付近に位置する発光領域のみが凸型とな
り、分離溝の外側部分より高くなっていた。活性層スト
ライプの上部が分離溝の外側より盛り上がっているた
め、半導体レーザをフリップチップ実装した際、傾いた
状態でマウントされ易くなり、半導体レーザの光軸がチ
ップキャリヤの中心線からずれやすくなることが生じて
いた。その結果、レンズまたは光ファイバの光軸と半導
体レーザの光軸とがずれ、調芯に手間取ったり、光ファ
イバとの結合効率が低下したりしていた。また、断面が
凸型である発光領域に実装時の荷重が集中して加わりや
すく、結果として半導体レーザの特性および信頼性の低
下が生じていた。
断面は、中心付近に位置する発光領域のみが凸型とな
り、分離溝の外側部分より高くなっていた。活性層スト
ライプの上部が分離溝の外側より盛り上がっているた
め、半導体レーザをフリップチップ実装した際、傾いた
状態でマウントされ易くなり、半導体レーザの光軸がチ
ップキャリヤの中心線からずれやすくなることが生じて
いた。その結果、レンズまたは光ファイバの光軸と半導
体レーザの光軸とがずれ、調芯に手間取ったり、光ファ
イバとの結合効率が低下したりしていた。また、断面が
凸型である発光領域に実装時の荷重が集中して加わりや
すく、結果として半導体レーザの特性および信頼性の低
下が生じていた。
【０００５】
【発明が解決しようとする課題】近年、半導体レーザモ
ジュールの低コスト化を目指した開発が非常に活発にな
ってきている。これを実現するためには、半導体レーザ
をモジュールにフリップチップ実装し、光ファイバとの
アライメントをパッシブアライメントで高精度に行い、
高い結合効率を得なければならない。ところが、上記従
来の技術では、発光領域の断面のみが凸型となってお
り、フリップチップ実装を行う際、半導体レーザチップ
が傾いて実装されやすい。そのため光ファイバの光軸と
半導体レーザの光軸とがずれ、高結合効率を容易に実現
することができない。また、発光領域への荷重による特
性・信頼性の劣化も課題となっていた。
ジュールの低コスト化を目指した開発が非常に活発にな
ってきている。これを実現するためには、半導体レーザ
をモジュールにフリップチップ実装し、光ファイバとの
アライメントをパッシブアライメントで高精度に行い、
高い結合効率を得なければならない。ところが、上記従
来の技術では、発光領域の断面のみが凸型となってお
り、フリップチップ実装を行う際、半導体レーザチップ
が傾いて実装されやすい。そのため光ファイバの光軸と
半導体レーザの光軸とがずれ、高結合効率を容易に実現
することができない。また、発光領域への荷重による特
性・信頼性の劣化も課題となっていた。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、以下に述べる構成をとる。
に、本発明は、以下に述べる構成をとる。
【０００７】本発明によれば、基板と、互いに平行に形
成された複数の活性層ストライプと、埋込積層部とを備
えた半導体レーザであって、該活性層ストライプはそれ
ぞれ、該基板上に形成された第１の導波路層と、該第１
の導波路層上に形成された活性層と、該活性層上に形成
された第２の導波路層とを含み、該埋込積層部は、該活
性層ストライプの上面および側面に結晶成長によって形
成され、該活性層ストライプの１つとその周囲の該埋込
積層部とは発光領域を規定し、該発光領域の両外側に平
行に第１および第２の分離構造が形成され、該第１の分
離構造は、該１つの活性層ストライプと、その一方に隣
接する別の活性層ストライプとの間で、該埋込積層部を
分離し、該第２の分離構造は、該１つの活性層ストライ
プと、その他方に隣接する別の活性層ストライプとの間
で、該埋込積層部を分離し、該別の活性層ストライプの
少なくとも一部と、その周囲の該埋込積層部とは、該第
１および第２の分離構造の外側に、それぞれ第１および
第２の支持部を形成する、半導体レーザが提供される。
成された複数の活性層ストライプと、埋込積層部とを備
えた半導体レーザであって、該活性層ストライプはそれ
ぞれ、該基板上に形成された第１の導波路層と、該第１
の導波路層上に形成された活性層と、該活性層上に形成
された第２の導波路層とを含み、該埋込積層部は、該活
性層ストライプの上面および側面に結晶成長によって形
成され、該活性層ストライプの１つとその周囲の該埋込
積層部とは発光領域を規定し、該発光領域の両外側に平
行に第１および第２の分離構造が形成され、該第１の分
離構造は、該１つの活性層ストライプと、その一方に隣
接する別の活性層ストライプとの間で、該埋込積層部を
分離し、該第２の分離構造は、該１つの活性層ストライ
プと、その他方に隣接する別の活性層ストライプとの間
で、該埋込積層部を分離し、該別の活性層ストライプの
少なくとも一部と、その周囲の該埋込積層部とは、該第
１および第２の分離構造の外側に、それぞれ第１および
第２の支持部を形成する、半導体レーザが提供される。
【０００８】上記活性層ストライプおよび埋込積層部中
の各層は、適切な導電型を有するように選択される。通
常、第１の導波路層は第１の導電型（例えばｎ型）であ
り、第２の導波路層は第２の導電型（例えばｐ型）であ
る。「埋込積層部」は、通常、活性層ストライプの上面
および側面にそれぞれ形成された複数の層の組み合わせ
からなり、これを総称していう。
の各層は、適切な導電型を有するように選択される。通
常、第１の導波路層は第１の導電型（例えばｎ型）であ
り、第２の導波路層は第２の導電型（例えばｐ型）であ
る。「埋込積層部」は、通常、活性層ストライプの上面
および側面にそれぞれ形成された複数の層の組み合わせ
からなり、これを総称していう。
【０００９】上記発光領域および支持部は、半導体レー
ザの共振器長方向に垂直な切断面において、それぞれ凸
型の形状を有する。「凸型」とは、基板から遠位にある
レーザの上面において、中央部分が平坦部を形成し、こ
の平坦部から両側の周辺部分に向かって、高さが減少し
ている形状を表す。「高さ」とは、基板からレーザ上面
までの垂直方向の距離をいう。
ザの共振器長方向に垂直な切断面において、それぞれ凸
型の形状を有する。「凸型」とは、基板から遠位にある
レーザの上面において、中央部分が平坦部を形成し、こ
の平坦部から両側の周辺部分に向かって、高さが減少し
ている形状を表す。「高さ」とは、基板からレーザ上面
までの垂直方向の距離をいう。
【００１０】上記「分離構造」は、隣接する２つの活性
層ストライプの間で埋込積層部を電気的に分離する、任
意の構造を表す。分離構造は、埋込積層部および基板の
一部を除去することにより形成された分離溝であり得、
または、埋込積層部および基板の一部を高抵抗化するこ
とにより形成された絶縁領域であり得る。
層ストライプの間で埋込積層部を電気的に分離する、任
意の構造を表す。分離構造は、埋込積層部および基板の
一部を除去することにより形成された分離溝であり得、
または、埋込積層部および基板の一部を高抵抗化するこ
とにより形成された絶縁領域であり得る。
【００１１】上記第１および第２の支持部はそれぞれス
トライプ状に形成され得、または、それぞれ分離された
２以上の小支持部として形成され、上記発光領域に対し
て線対称に配置され得る。「ストライプ状に形成され」
とは、半導体レーザのへき開面の間で実質的に連続した
ストライプ形状を有することをいう。「小支持部」と
は、第１および第２の支持部がそれぞれ２以上に分離し
て形成された個々の構造を表す。小支持部は、合計の個
数が４以上の偶数として、すなわち、線対称に配置され
た２対以上として形成され得る。小支持部の合計の個数
は、６以上の偶数、すなわち３対以上であり得る。
トライプ状に形成され得、または、それぞれ分離された
２以上の小支持部として形成され、上記発光領域に対し
て線対称に配置され得る。「ストライプ状に形成され」
とは、半導体レーザのへき開面の間で実質的に連続した
ストライプ形状を有することをいう。「小支持部」と
は、第１および第２の支持部がそれぞれ２以上に分離し
て形成された個々の構造を表す。小支持部は、合計の個
数が４以上の偶数として、すなわち、線対称に配置され
た２対以上として形成され得る。小支持部の合計の個数
は、６以上の偶数、すなわち３対以上であり得る。
【００１２】上記小支持部はそれぞれ同一形状の円形ま
たは多角形であり得、好ましくは多角形である。小支持
部の「形状」とは、半導体レーザの上面から観察される
形状をいい、形状が同一とは、外形および面積が同一で
あることをいう。多角形は、より好ましくは、［０１
０］方向と平行である少なくとも一辺と、［００１］方
向と平行である少なくとも一辺とを含む。
たは多角形であり得、好ましくは多角形である。小支持
部の「形状」とは、半導体レーザの上面から観察される
形状をいい、形状が同一とは、外形および面積が同一で
あることをいう。多角形は、より好ましくは、［０１
０］方向と平行である少なくとも一辺と、［００１］方
向と平行である少なくとも一辺とを含む。
【００１３】上記発光領域の高さと、上記第１および第
２の支持部の高さとは同じであり得、または、発光領域
の高さは、第１および第２の支持部の高さよりも低くあ
り得る。発光領域の高さを、第１および第２の支持部の
高さよりも低くするための構成の例として、第１および
第２の支持部がそれぞれ、その内部において活性層スト
ライプ（上記にいう「別の活性層ストライプ」）の上方
に埋込積層部を介して配置された電極を有する半導体レ
ーザがある。この場合、各支持部の電極の厚さが、発光
領域の高さと第１および第２の支持部の高さとの差を与
える。
２の支持部の高さとは同じであり得、または、発光領域
の高さは、第１および第２の支持部の高さよりも低くあ
り得る。発光領域の高さを、第１および第２の支持部の
高さよりも低くするための構成の例として、第１および
第２の支持部がそれぞれ、その内部において活性層スト
ライプ（上記にいう「別の活性層ストライプ」）の上方
に埋込積層部を介して配置された電極を有する半導体レ
ーザがある。この場合、各支持部の電極の厚さが、発光
領域の高さと第１および第２の支持部の高さとの差を与
える。
【００１４】本発明によれば、さらに、光ファイバを備
えたチップキャリヤと、該キャリヤにフリップチップ実
装された上記の半導体レーザとを含み、半導体レーザは
その光軸が該光ファイバの光軸と一致するように配置さ
れた、半導体レーザモジュールが提供される。
えたチップキャリヤと、該キャリヤにフリップチップ実
装された上記の半導体レーザとを含み、半導体レーザは
その光軸が該光ファイバの光軸と一致するように配置さ
れた、半導体レーザモジュールが提供される。
【００１５】以上の構成により、本発明の半導体レーザ
においては、共振器長方向に対して垂直に切断した断面
を見たとき、発光領域のみが凸型になっているのではな
く、発光領域の両外側にある第１および第２の支持部も
同時に凸型になっている。そのため、フリップチップ実
装した場合に半導体レーザが傾いて実装されることがな
く、モジュールの中心軸と半導体レーザの中心軸がずれ
ることが避けられる。さらに、フリップチップ実装時に
荷重が支持部に加わるために、活性層への荷重による劣
化を防止することが出来る。
においては、共振器長方向に対して垂直に切断した断面
を見たとき、発光領域のみが凸型になっているのではな
く、発光領域の両外側にある第１および第２の支持部も
同時に凸型になっている。そのため、フリップチップ実
装した場合に半導体レーザが傾いて実装されることがな
く、モジュールの中心軸と半導体レーザの中心軸がずれ
ることが避けられる。さらに、フリップチップ実装時に
荷重が支持部に加わるために、活性層への荷重による劣
化を防止することが出来る。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図５を用いて説明する。
て、図１から図５を用いて説明する。
【００１７】（実施形態１）図１は、本発明における一
実施形態の半導体レーザの断面図である。ｎ−ＩｎＰ基
板１００上に、ｎ−ＩｎＰ層１０１、ｎ−ＩｎＧａＡｓ
Ｐ導波路層１０２、活性層１０３、ｐ−ＩｎＧａＡｓＰ
導波路層１０４、およびｐ−ＩｎＰ層１０５がこの順に
液相成長法または気相成長法により積層され、ストライ
プ形状に加工されて、活性層ストライプ１０６を形成し
ている。活性層の材料としては、代表的には、導波路層
１０２、１０４とは組成の異なる（バンドギャップの小
さな）ＩｎＧａＡｓＰを用い得る。（以下の各実施形態
においても同じ。）活性層ストライプ１０６は、図１の
紙面に垂直な方向（［０１１］方向）が共振器長方向と
なるように形成されており、両端面（図１の紙面と平
行。図示せず）は、結晶のへき開面である。活性層スト
ライプ１０６の側面および上面には、液相成長法または
気相成長法により、ｐ−ＩｎＰ埋込層１０７、ｎ−Ｉｎ
Ｐ埋込層１０８、およびｐ−ＩｎＰ埋込層１０９がこの
順に積層されている。活性層ストライプ１０６上面に
は、絶縁膜１１０とｐ型電極１１１とが形成されてい
る。活性層ストライプ１０６、ｐ−ＩｎＰ埋込層１０
７、ｎ−ＩｎＰ埋込層１０８、ｐ−ＩｎＰ埋込層１０
９、絶縁膜１１０およびｐ型電極１１１が、凸型の断面
を有する発光領域１１２を規定している。また、ｎ−Ｉ
ｎＰ基板１００裏面にはｎ型電極１１８が被着されてい
る。
実施形態の半導体レーザの断面図である。ｎ−ＩｎＰ基
板１００上に、ｎ−ＩｎＰ層１０１、ｎ−ＩｎＧａＡｓ
Ｐ導波路層１０２、活性層１０３、ｐ−ＩｎＧａＡｓＰ
導波路層１０４、およびｐ−ＩｎＰ層１０５がこの順に
液相成長法または気相成長法により積層され、ストライ
プ形状に加工されて、活性層ストライプ１０６を形成し
ている。活性層の材料としては、代表的には、導波路層
１０２、１０４とは組成の異なる（バンドギャップの小
さな）ＩｎＧａＡｓＰを用い得る。（以下の各実施形態
においても同じ。）活性層ストライプ１０６は、図１の
紙面に垂直な方向（［０１１］方向）が共振器長方向と
なるように形成されており、両端面（図１の紙面と平
行。図示せず）は、結晶のへき開面である。活性層スト
ライプ１０６の側面および上面には、液相成長法または
気相成長法により、ｐ−ＩｎＰ埋込層１０７、ｎ−Ｉｎ
Ｐ埋込層１０８、およびｐ−ＩｎＰ埋込層１０９がこの
順に積層されている。活性層ストライプ１０６上面に
は、絶縁膜１１０とｐ型電極１１１とが形成されてい
る。活性層ストライプ１０６、ｐ−ＩｎＰ埋込層１０
７、ｎ−ＩｎＰ埋込層１０８、ｐ−ＩｎＰ埋込層１０
９、絶縁膜１１０およびｐ型電極１１１が、凸型の断面
を有する発光領域１１２を規定している。また、ｎ−Ｉ
ｎＰ基板１００裏面にはｎ型電極１１８が被着されてい
る。
【００１８】活性層ストライプ１０６の両側には、活性
層ストライプ１０６を挟んで、その共振器長方向と平行
に、第１の支持部１１５と第２の支持部１１６とが形成
されている。第１の支持部では、ｎ−ＩｎＰ層１０１
１、ｎ−ＩｎＧａＡｓＰ導波路層１０２１、活性層１０
３１、ｐ−ＩｎＧａＡｓＰ導波路層１０４１、およびｐ
−ＩｎＰ層１０５１が所定の形状に加工されて、活性層
ストライプ１０６１を形成している。活性層ストライプ
１０６１、ｐ−ＩｎＰ埋込層１０７、ｎ−ＩｎＰ埋込層
１０８、ｐ−ＩｎＰ埋込層１０９、および絶縁膜１１０
から、凸型の断面を有する第１の支持部が形成される。
同様に第２の支持部１１６では、ｎ−ＩｎＰ層１０１
２、ｎ−ＩｎＧａＡｓＰ導波路層１０２２、活性層１０
３２、ｐ−ＩｎＧａＡｓＰ導波路層１０４２、およびｐ
−ＩｎＰ層１０５２が所定の形状に加工されて、活性層
ストライプ１０６２を形成している。活性層ストライプ
１０６２、ｐ−ＩｎＰ埋込層１０７、ｎ−ＩｎＰ埋込層
１０８、ｐ−ＩｎＰ埋込層１０９および絶縁膜１１０か
ら、凸型の断面を有する第２の支持部が形成される。従
って、発光領域１１２と、第１の支持部１１５および第
２の支持部１１６とは、半導体レーザの上面においてそ
れぞれ平行に配置されたリッジ形状のストライプを有す
る。
層ストライプ１０６を挟んで、その共振器長方向と平行
に、第１の支持部１１５と第２の支持部１１６とが形成
されている。第１の支持部では、ｎ−ＩｎＰ層１０１
１、ｎ−ＩｎＧａＡｓＰ導波路層１０２１、活性層１０
３１、ｐ−ＩｎＧａＡｓＰ導波路層１０４１、およびｐ
−ＩｎＰ層１０５１が所定の形状に加工されて、活性層
ストライプ１０６１を形成している。活性層ストライプ
１０６１、ｐ−ＩｎＰ埋込層１０７、ｎ−ＩｎＰ埋込層
１０８、ｐ−ＩｎＰ埋込層１０９、および絶縁膜１１０
から、凸型の断面を有する第１の支持部が形成される。
同様に第２の支持部１１６では、ｎ−ＩｎＰ層１０１
２、ｎ−ＩｎＧａＡｓＰ導波路層１０２２、活性層１０
３２、ｐ−ＩｎＧａＡｓＰ導波路層１０４２、およびｐ
−ＩｎＰ層１０５２が所定の形状に加工されて、活性層
ストライプ１０６２を形成している。活性層ストライプ
１０６２、ｐ−ＩｎＰ埋込層１０７、ｎ−ＩｎＰ埋込層
１０８、ｐ−ＩｎＰ埋込層１０９および絶縁膜１１０か
ら、凸型の断面を有する第２の支持部が形成される。従
って、発光領域１１２と、第１の支持部１１５および第
２の支持部１１６とは、半導体レーザの上面においてそ
れぞれ平行に配置されたリッジ形状のストライプを有す
る。
【００１９】活性層ストライプ１０６と第１の支持部１
１５との間には、第１の分離溝１１３が、活性層ストラ
イプ１０６と平行でかつｎ−ＩｎＰ基板１００に到達す
る深さで、例えばエッチングにより、形成されている。
同様に活性層ストライプ１０６と第２の支持部１１６と
の間には、第２の分離溝１１４が、活性層ストライプ１
０６と平行でかつｎ−ＩｎＰ基板１００に到達する深さ
で、形成されている。第１の分離溝１１３および第２の
分離溝１１４は、活性層ストライプ１０６と第１の支持
部１１５および第２の支持部１１６とを電気的に分離す
ることにより、発光領域１１２の容量を低減している。
１５との間には、第１の分離溝１１３が、活性層ストラ
イプ１０６と平行でかつｎ−ＩｎＰ基板１００に到達す
る深さで、例えばエッチングにより、形成されている。
同様に活性層ストライプ１０６と第２の支持部１１６と
の間には、第２の分離溝１１４が、活性層ストライプ１
０６と平行でかつｎ−ＩｎＰ基板１００に到達する深さ
で、形成されている。第１の分離溝１１３および第２の
分離溝１１４は、活性層ストライプ１０６と第１の支持
部１１５および第２の支持部１１６とを電気的に分離す
ることにより、発光領域１１２の容量を低減している。
【００２０】以上で説明した半導体レーザは、ｐ型電極
１１１が下向きになるように、光ファイバを備えたチッ
プキャリヤにフリップチップ実装することができる。半
導体レーザの表面に形成されたアライメントマーカ（図
示せず）と、チップキャリヤ側に形成されたアライメン
トマーカを用いて、半導体レーザの精密な位置決めが行
われる。この位置決めで、半導体レーザの光軸とチップ
キャリヤに備えられた光ファイバの光軸とが一致する。
次に、荷重が加えられ、チップキャリヤ上面に設けられ
た電極と接合される。発光領域１１２と、第１の支持部
１１５および第２の支持部１１６とは、高さが等しく形
成されているため、実装時に発光領域１１２は両側の支
持部に支えられるので傾いて実装されることはない。そ
のため、発光領域１１２の光軸と光ファイバの光軸と
が、上記の位置決め工程で一致させた状態からずれるこ
とが避けられる。また、半導体レーザに加えられる荷重
は、発光領域１１２、第１の支持部１１５および第２の
支持部１１６の３個所に分散されるため、上記従来技術
の半導体レーザに比べて、発光領域１１２への荷重を大
きく低減できる。そのため、荷重により誘起されるダメ
ージを低減し、初期特性の劣化および信頼性の低下を防
止することができる。
１１１が下向きになるように、光ファイバを備えたチッ
プキャリヤにフリップチップ実装することができる。半
導体レーザの表面に形成されたアライメントマーカ（図
示せず）と、チップキャリヤ側に形成されたアライメン
トマーカを用いて、半導体レーザの精密な位置決めが行
われる。この位置決めで、半導体レーザの光軸とチップ
キャリヤに備えられた光ファイバの光軸とが一致する。
次に、荷重が加えられ、チップキャリヤ上面に設けられ
た電極と接合される。発光領域１１２と、第１の支持部
１１５および第２の支持部１１６とは、高さが等しく形
成されているため、実装時に発光領域１１２は両側の支
持部に支えられるので傾いて実装されることはない。そ
のため、発光領域１１２の光軸と光ファイバの光軸と
が、上記の位置決め工程で一致させた状態からずれるこ
とが避けられる。また、半導体レーザに加えられる荷重
は、発光領域１１２、第１の支持部１１５および第２の
支持部１１６の３個所に分散されるため、上記従来技術
の半導体レーザに比べて、発光領域１１２への荷重を大
きく低減できる。そのため、荷重により誘起されるダメ
ージを低減し、初期特性の劣化および信頼性の低下を防
止することができる。
【００２１】（実施形態２）図２は、本発明における一
実施形態の半導体レーザの断面図である。ｎ−ＩｎＰ基
板２００上に、ｎ−ＩｎＰ層２０１、ｎ−ＩｎＧａＡｓ
Ｐ導波路層２０２、活性層２０３、ｐ−ＩｎＧａＡｓＰ
導波路層２０４、およびｐ−ＩｎＰ層２０５がこの順に
液相成長法または気相成長法により積層され、ストライ
プ形状に加工されて、活性層ストライプ２０６を形成し
ている。活性層ストライプ２０６は、図２の紙面に垂直
な方向（［０１１］方向）が共振器長方向となるように
形成されており、両端面（図２の紙面と平行。図示せ
ず）は、結晶のへき開面である。活性層ストライプ２０
６の側面および上面には、液相成長法または気相成長法
により、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋込層２
０８、およびｐ−ＩｎＰ埋込層２０９がこの順に積層さ
れている。活性層ストライプ２０６上面には、絶縁膜２
１０とｐ型電極２１１とが形成されている。活性層スト
ライプ２０６、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋
込層２０８、ｐ−ＩｎＰ埋込層２０９、絶縁膜２１０お
よびｐ型電極２１１が、凸型の断面を有する発光領域２
１２を規定している。また、ｎ−ＩｎＰ基板２００裏面
にはｎ型電極２１８が被着されている。
実施形態の半導体レーザの断面図である。ｎ−ＩｎＰ基
板２００上に、ｎ−ＩｎＰ層２０１、ｎ−ＩｎＧａＡｓ
Ｐ導波路層２０２、活性層２０３、ｐ−ＩｎＧａＡｓＰ
導波路層２０４、およびｐ−ＩｎＰ層２０５がこの順に
液相成長法または気相成長法により積層され、ストライ
プ形状に加工されて、活性層ストライプ２０６を形成し
ている。活性層ストライプ２０６は、図２の紙面に垂直
な方向（［０１１］方向）が共振器長方向となるように
形成されており、両端面（図２の紙面と平行。図示せ
ず）は、結晶のへき開面である。活性層ストライプ２０
６の側面および上面には、液相成長法または気相成長法
により、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋込層２
０８、およびｐ−ＩｎＰ埋込層２０９がこの順に積層さ
れている。活性層ストライプ２０６上面には、絶縁膜２
１０とｐ型電極２１１とが形成されている。活性層スト
ライプ２０６、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋
込層２０８、ｐ−ＩｎＰ埋込層２０９、絶縁膜２１０お
よびｐ型電極２１１が、凸型の断面を有する発光領域２
１２を規定している。また、ｎ−ＩｎＰ基板２００裏面
にはｎ型電極２１８が被着されている。
【００２２】活性層ストライプ２０６の両側には、活性
層ストライプ２０６を挟んで、その共振器長方向と平行
に第１の支持部２１５と第２の支持部２１６とが形成さ
れている。第１の支持部では、ｎ−ＩｎＰ層２０１１、
ｎ−ＩｎＧａＡｓＰ導波路層２０２１、活性層２０３
１、ｐ−ＩｎＧａＡｓＰ導波路層２０４１、およびｐ−
ＩｎＰ層２０５１が所定の形状に加工されて、活性層ス
トライプ２０６１を形成している。活性層ストライプ２
０６１、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋込層２
０８、ｐ−ＩｎＰ埋込層２０９および絶縁膜２１０か
ら、凸型の断面を有する第１の支持部が形成される。同
様に、第２の支持部２１６では、ｎ−ＩｎＰ層２０１
２、ｎ−ＩｎＧａＡｓＰ導波路層２０２２、活性層２０
３２、ｐ−ＩｎＧａＡｓＰ導波路層２０４２、およびｐ
−ＩｎＰ層２０５２が所定の形状に加工されて、活性層
ストライプ２０６２を形成している。活性層ストライプ
２０６２、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋込層
２０８、ｐ−ＩｎＰ埋込層２０９および絶縁膜２１０か
ら、凸型の断面を有する第２の支持部が形成される。従
って、発光領域２１２と、第１の支持部２１５および第
２の支持部２１６とは、半導体レーザの上面においてそ
れぞれ平行に配置されたリッジ形状のストライプを有す
る。
層ストライプ２０６を挟んで、その共振器長方向と平行
に第１の支持部２１５と第２の支持部２１６とが形成さ
れている。第１の支持部では、ｎ−ＩｎＰ層２０１１、
ｎ−ＩｎＧａＡｓＰ導波路層２０２１、活性層２０３
１、ｐ−ＩｎＧａＡｓＰ導波路層２０４１、およびｐ−
ＩｎＰ層２０５１が所定の形状に加工されて、活性層ス
トライプ２０６１を形成している。活性層ストライプ２
０６１、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋込層２
０８、ｐ−ＩｎＰ埋込層２０９および絶縁膜２１０か
ら、凸型の断面を有する第１の支持部が形成される。同
様に、第２の支持部２１６では、ｎ−ＩｎＰ層２０１
２、ｎ−ＩｎＧａＡｓＰ導波路層２０２２、活性層２０
３２、ｐ−ＩｎＧａＡｓＰ導波路層２０４２、およびｐ
−ＩｎＰ層２０５２が所定の形状に加工されて、活性層
ストライプ２０６２を形成している。活性層ストライプ
２０６２、ｐ−ＩｎＰ埋込層２０７、ｎ−ＩｎＰ埋込層
２０８、ｐ−ＩｎＰ埋込層２０９および絶縁膜２１０か
ら、凸型の断面を有する第２の支持部が形成される。従
って、発光領域２１２と、第１の支持部２１５および第
２の支持部２１６とは、半導体レーザの上面においてそ
れぞれ平行に配置されたリッジ形状のストライプを有す
る。
【００２３】活性層ストライプ２０６と第１の支持部２
１５との間には、第１の絶縁領域２１３が、活性層スト
ライプ２０６と平行にかつｎ−ＩｎＰ基板２００に到達
する深さで、例えばエッチングにより、形成されてい
る。同様に活性層ストライプ２０６と第２の支持部２１
６の間には、第２の絶縁領域２１４が、活性層ストライ
プ２０６と平行にかつｎ−ＩｎＰ基板２００に到達する
深さで、形成されている。第１の絶縁領域２１３および
第２の絶縁領域２１４は、活性層ストライプ２０６と第
１の支持部２１５および第２の支持部２１６とを電気的
に分離することにより、発光領域２１２の容量を低減し
ている。第１の絶縁領域２１３および第２の絶縁領域２
１４の形成方法は特に限定されないが、例えば、イオン
注入法により形成することができる。酸素あるいは水素
を高電圧で加速して、半導体レーザの所定の部分に打ち
込むことにより、その部分が高抵抗化されて、絶縁領域
を形成し得る。
１５との間には、第１の絶縁領域２１３が、活性層スト
ライプ２０６と平行にかつｎ−ＩｎＰ基板２００に到達
する深さで、例えばエッチングにより、形成されてい
る。同様に活性層ストライプ２０６と第２の支持部２１
６の間には、第２の絶縁領域２１４が、活性層ストライ
プ２０６と平行にかつｎ−ＩｎＰ基板２００に到達する
深さで、形成されている。第１の絶縁領域２１３および
第２の絶縁領域２１４は、活性層ストライプ２０６と第
１の支持部２１５および第２の支持部２１６とを電気的
に分離することにより、発光領域２１２の容量を低減し
ている。第１の絶縁領域２１３および第２の絶縁領域２
１４の形成方法は特に限定されないが、例えば、イオン
注入法により形成することができる。酸素あるいは水素
を高電圧で加速して、半導体レーザの所定の部分に打ち
込むことにより、その部分が高抵抗化されて、絶縁領域
を形成し得る。
【００２４】活性層ストライプと支持部とを電気的に分
離するための分離構造としては、上記のような分離溝
（図１）が、作製プロセスを簡単にする観点から好都合
であり、より一般的に利用され得る。ただし、プロセス
条件の変動により分離溝が深くなり過ぎると、絶縁膜１
１０の被覆不良が発生し、電気的なショートが起こる。
分離構造として絶縁領域を利用する本実施態様によれ
ば、分離溝の場合と比べて、作製プロセスが幾分複雑に
なり得るものの、このような被覆不良が発生しない点で
好都合である。
離するための分離構造としては、上記のような分離溝
（図１）が、作製プロセスを簡単にする観点から好都合
であり、より一般的に利用され得る。ただし、プロセス
条件の変動により分離溝が深くなり過ぎると、絶縁膜１
１０の被覆不良が発生し、電気的なショートが起こる。
分離構造として絶縁領域を利用する本実施態様によれ
ば、分離溝の場合と比べて、作製プロセスが幾分複雑に
なり得るものの、このような被覆不良が発生しない点で
好都合である。
【００２５】以上で説明した半導体レーザは、ｐ型電極
２１１が下向きになるように、光ファイバを備えたチッ
プキャリヤにフリップチップ実装することができる。半
導体レーザの表面に形成されたアライメントマーカ（図
示せず）と、チップキャリヤ側に形成されたアライメン
トマーカを用いて、半導体レーザの精密な位置決めが行
われる。この位置決めで、半導体レーザの光軸とチップ
キャリヤに備えられた光ファイバの光軸とが一致する。
次に、荷重が加えられ、チップキャリヤ上面に設けられ
た電極と接合される。発光領域２１２と、第１の支持部
２１５および第２の支持部２１６とは、高さが等しく形
成されているため、実装時に発光領域２１２は両側の支
持部に支えられるので傾いて実装されることはない。そ
のため、発光領域２１２の光軸と光ファイバの光軸と
が、上記の位置決め工程で一致させた状態からずれるこ
とが避けられる。また、半導体レーザに加えられる荷重
は、発光領域２１２、第１の小支持部２１５および第２
の小支持部２１６の３個所に分散されるため、上記従来
技術の半導体レーザに比べて、発光領域１１２への荷重
を大きく低減できる。そのため、荷重により誘起される
ダメージを低減し、初期特性の劣化や信頼性の低下を防
止することができる。
２１１が下向きになるように、光ファイバを備えたチッ
プキャリヤにフリップチップ実装することができる。半
導体レーザの表面に形成されたアライメントマーカ（図
示せず）と、チップキャリヤ側に形成されたアライメン
トマーカを用いて、半導体レーザの精密な位置決めが行
われる。この位置決めで、半導体レーザの光軸とチップ
キャリヤに備えられた光ファイバの光軸とが一致する。
次に、荷重が加えられ、チップキャリヤ上面に設けられ
た電極と接合される。発光領域２１２と、第１の支持部
２１５および第２の支持部２１６とは、高さが等しく形
成されているため、実装時に発光領域２１２は両側の支
持部に支えられるので傾いて実装されることはない。そ
のため、発光領域２１２の光軸と光ファイバの光軸と
が、上記の位置決め工程で一致させた状態からずれるこ
とが避けられる。また、半導体レーザに加えられる荷重
は、発光領域２１２、第１の小支持部２１５および第２
の小支持部２１６の３個所に分散されるため、上記従来
技術の半導体レーザに比べて、発光領域１１２への荷重
を大きく低減できる。そのため、荷重により誘起される
ダメージを低減し、初期特性の劣化や信頼性の低下を防
止することができる。
【００２６】（実施形態３）図３は、本発明における一
実施形態の半導体レーザの断面図である。図３は、図4
のＡＡ’線の断面図である。図４は、図３における半導
体レーザの上面図である。ｎ−ＩｎＰ基板３００上に、
ｎ−ＩｎＰ層３０１、ｎ−ＩｎＧａＡｓＰ導波路層３０
２、活性層３０３、ｐ−ＩｎＧａＡｓＰ導波路層３０
４、およびｐ−ＩｎＰ層３０５がこの順に液相成長法ま
たは気相成長法により積層され、ストライプ形状に加工
されて、活性層ストライプ３０６を形成している。活性
層ストライプ３０６は、図３の紙面に垂直な方向（［０
１１］方向）が共振器長方向となるように形成されてお
り、両端面（図３の紙面と平行。図示せず）は、結晶の
へき開面である。活性層ストライプ３０６の側面および
上面には、液相成長法または気相成長法により、ｐ−Ｉ
ｎＰ埋込層３０７、ｎ−ＩｎＰ埋込層３０８、ｐ−Ｉｎ
Ｐ埋込層３０９がこの順に積層される。活性層ストライ
プ３０６上面には、絶縁膜３１０とｐ型電極３１１とが
形成されている。活性層ストライプ３０６、ｐ−ＩｎＰ
埋込層３０７、ｎ−ＩｎＰ埋込層３０８、ｐ−ＩｎＰ埋
込層３０９、絶縁膜３１０およびｐ型電極３１１が、凸
型の断面を有する発光領域３１２を規定している。ｎ−
ＩｎＰ基板３００裏面にはｎ型電極３１８が被着されて
いる。
実施形態の半導体レーザの断面図である。図３は、図4
のＡＡ’線の断面図である。図４は、図３における半導
体レーザの上面図である。ｎ−ＩｎＰ基板３００上に、
ｎ−ＩｎＰ層３０１、ｎ−ＩｎＧａＡｓＰ導波路層３０
２、活性層３０３、ｐ−ＩｎＧａＡｓＰ導波路層３０
４、およびｐ−ＩｎＰ層３０５がこの順に液相成長法ま
たは気相成長法により積層され、ストライプ形状に加工
されて、活性層ストライプ３０６を形成している。活性
層ストライプ３０６は、図３の紙面に垂直な方向（［０
１１］方向）が共振器長方向となるように形成されてお
り、両端面（図３の紙面と平行。図示せず）は、結晶の
へき開面である。活性層ストライプ３０６の側面および
上面には、液相成長法または気相成長法により、ｐ−Ｉ
ｎＰ埋込層３０７、ｎ−ＩｎＰ埋込層３０８、ｐ−Ｉｎ
Ｐ埋込層３０９がこの順に積層される。活性層ストライ
プ３０６上面には、絶縁膜３１０とｐ型電極３１１とが
形成されている。活性層ストライプ３０６、ｐ−ＩｎＰ
埋込層３０７、ｎ−ＩｎＰ埋込層３０８、ｐ−ＩｎＰ埋
込層３０９、絶縁膜３１０およびｐ型電極３１１が、凸
型の断面を有する発光領域３１２を規定している。ｎ−
ＩｎＰ基板３００裏面にはｎ型電極３１８が被着されて
いる。
【００２７】活性層ストライプ３０６の両側には、第１
の小支持部３１５、第２の小支持部３１６、第３の小支
持部３１５’および第４の小支持部３１６’が形成さ
れ、図４に示すように配置されている。これら第１から
第４の小支持部は、全てその上面が正方形に形成されて
おり、正方形の四辺の内、二辺は［０１０］方向と平行
であり、残りの二辺は［００１］方向と平行である。
の小支持部３１５、第２の小支持部３１６、第３の小支
持部３１５’および第４の小支持部３１６’が形成さ
れ、図４に示すように配置されている。これら第１から
第４の小支持部は、全てその上面が正方形に形成されて
おり、正方形の四辺の内、二辺は［０１０］方向と平行
であり、残りの二辺は［００１］方向と平行である。
【００２８】第１の小支持部は、レーザ光の出射端に近
い位置に形成されている。第１の小支持部３１５では、
ｎ−ＩｎＰ層３０１１、ｎ−ＩｎＧａＡｓＰ導波路層３
０２１、活性層３０３１、ｐ−ＩｎＧａＡｓＰ導波路層
３０４１、およびｐ−ＩｎＰ層３０５１から形成される
活性層ストライプ３０６１が、ｐ−ＩｎＰ埋込層３０
７、ｎ−ＩｎＰ埋込層３０８、およびｐ−ＩｎＰ埋込層
３０９により埋め込まれ、その上部に絶縁膜３１０が堆
積されている。ｐ−ＩｎＰ埋込層３０９は、上面が正方
形のメサを有し、これにより第１の小支持部ならびに第
２、第３および第４の小支持部が形成される。
い位置に形成されている。第１の小支持部３１５では、
ｎ−ＩｎＰ層３０１１、ｎ−ＩｎＧａＡｓＰ導波路層３
０２１、活性層３０３１、ｐ−ＩｎＧａＡｓＰ導波路層
３０４１、およびｐ−ＩｎＰ層３０５１から形成される
活性層ストライプ３０６１が、ｐ−ＩｎＰ埋込層３０
７、ｎ−ＩｎＰ埋込層３０８、およびｐ−ＩｎＰ埋込層
３０９により埋め込まれ、その上部に絶縁膜３１０が堆
積されている。ｐ−ＩｎＰ埋込層３０９は、上面が正方
形のメサを有し、これにより第１の小支持部ならびに第
２、第３および第４の小支持部が形成される。
【００２９】これら小支持部のメサ形状は、選択成長と
一般に呼ばれる手法によって形成され得る。すなわち、
活性層ストライプ３０６、３０６１および３０６２を形
成するときに用いられる、絶縁体からなるマスクの形状
を、小支持部に対応する領域においては予め正方形（ま
たは、小支持部について所望される任意の他の形状）に
しておく。活性層ストライプの形成のためには、ウエッ
トエッチングおよびドライエッチングのいずれも用い得
る。なお、３０６１および３０６２の形状は実際にはス
トライブ状ではないので、ここでの用語「活性層ストラ
イプ」は便宜的な表現であることに注意すべきである。
活性層ストライプを形成した後、所定の形状に加工され
た絶縁体マスクを残したまま、ｐ−ＩｎＰ埋込層３０７
およびｎ−ＩｎＰ埋込層３０８の成長を行う。その結
果、ｐ−ＩｎＰ埋込層３０７およびｎ−ＩｎＰ埋込層３
０８は、活性層ストライプ３０６に対応するストライプ
状の開口部と共に、各小支持部に対応する所定の形状の
開口部を有して形成される。絶縁体マスクを除去し、ｐ
−ＩｎＰ埋込層３０９を成長することによって、所望の
形状の小支持部が得られる。
一般に呼ばれる手法によって形成され得る。すなわち、
活性層ストライプ３０６、３０６１および３０６２を形
成するときに用いられる、絶縁体からなるマスクの形状
を、小支持部に対応する領域においては予め正方形（ま
たは、小支持部について所望される任意の他の形状）に
しておく。活性層ストライプの形成のためには、ウエッ
トエッチングおよびドライエッチングのいずれも用い得
る。なお、３０６１および３０６２の形状は実際にはス
トライブ状ではないので、ここでの用語「活性層ストラ
イプ」は便宜的な表現であることに注意すべきである。
活性層ストライプを形成した後、所定の形状に加工され
た絶縁体マスクを残したまま、ｐ−ＩｎＰ埋込層３０７
およびｎ−ＩｎＰ埋込層３０８の成長を行う。その結
果、ｐ−ＩｎＰ埋込層３０７およびｎ−ＩｎＰ埋込層３
０８は、活性層ストライプ３０６に対応するストライプ
状の開口部と共に、各小支持部に対応する所定の形状の
開口部を有して形成される。絶縁体マスクを除去し、ｐ
−ＩｎＰ埋込層３０９を成長することによって、所望の
形状の小支持部が得られる。
【００３０】上述のように第１の小支持部は正方形であ
り、構成する辺は［０１０］方向と［００１］方向をむ
いている。通常［０１１］方向を有するストライプが結
晶により埋め込まれるとき（１１１）Ｂあるいはこの面
に近い角度を有する面が出現する。［０１１］方向と直
交する方向である［０−１１］方向のストライプが結晶
により埋め込まれるとき（１１１）Ａ面あるいはこれに
近い角度を有する面が出現する。（０１０）面と（００
１）面とは、それぞれ、（０１１）面と（０−１１）面
との間の方位を有する結晶面なので、結晶により埋め込
まれる場合、（１１１）Ａ面と（１１１）Ｂ面が交差
し、垂直または垂直に近い面が出現する。従って、第１
の小支持部３１５の四辺（すなわち、メサの側面）は斜
面から形成されるのではなく、垂直に近い面から形成さ
れるので、上から見た場合、非常に明瞭に見える。
り、構成する辺は［０１０］方向と［００１］方向をむ
いている。通常［０１１］方向を有するストライプが結
晶により埋め込まれるとき（１１１）Ｂあるいはこの面
に近い角度を有する面が出現する。［０１１］方向と直
交する方向である［０−１１］方向のストライプが結晶
により埋め込まれるとき（１１１）Ａ面あるいはこれに
近い角度を有する面が出現する。（０１０）面と（００
１）面とは、それぞれ、（０１１）面と（０−１１）面
との間の方位を有する結晶面なので、結晶により埋め込
まれる場合、（１１１）Ａ面と（１１１）Ｂ面が交差
し、垂直または垂直に近い面が出現する。従って、第１
の小支持部３１５の四辺（すなわち、メサの側面）は斜
面から形成されるのではなく、垂直に近い面から形成さ
れるので、上から見た場合、非常に明瞭に見える。
【００３１】第２の小支持部３１６は、第１の小支持部
３１５と活性層ストライプ３０６に対して線対称の位置
に形成されており、第１の小支持部３１５と同一構造、
形状をしている。第３の小支持部３１５’は、半導体レ
ーザの後端部近くに形成されており、第１の小支持部３
１５と同一構造、形状を有している。第４の小支持部３
１６’は、第３の小支持部３１５’と活性層ストライプ
３０６に対して線対称の位置に形成されており、第１の
小支持部３１５と同一構造、形状をしている。
３１５と活性層ストライプ３０６に対して線対称の位置
に形成されており、第１の小支持部３１５と同一構造、
形状をしている。第３の小支持部３１５’は、半導体レ
ーザの後端部近くに形成されており、第１の小支持部３
１５と同一構造、形状を有している。第４の小支持部３
１６’は、第３の小支持部３１５’と活性層ストライプ
３０６に対して線対称の位置に形成されており、第１の
小支持部３１５と同一構造、形状をしている。
【００３２】第１の小支持部３１５および第３の小支持
部３１５’は第１の分離溝３１３の外側に形成され、第
２の小支持部３１６および第４の小支持部３１６’は第
２の分離溝３１４の外側に形成されている。第１の分離
溝３１３および第２の分離溝３１４は活性層ストライプ
３０６と平行でかつｎ−ＩｎＰ基板３００に到達する深
さで、例えばエッチングにより、形成され、発光領域３
１２と上記４つの小支持部との電気的絶縁を行ってい
る。
部３１５’は第１の分離溝３１３の外側に形成され、第
２の小支持部３１６および第４の小支持部３１６’は第
２の分離溝３１４の外側に形成されている。第１の分離
溝３１３および第２の分離溝３１４は活性層ストライプ
３０６と平行でかつｎ−ＩｎＰ基板３００に到達する深
さで、例えばエッチングにより、形成され、発光領域３
１２と上記４つの小支持部との電気的絶縁を行ってい
る。
【００３３】以上で説明した半導体レーザは、ｐ型電極
３１１が下向きになるように光ファイバを備えたチップ
キャリヤにフリップチップ実装することができる。半導
体レーザの表面に形成されたアライメントマーカ３２０
と、チップキャリヤ側に形成されたアライメントマーカ
を用いて、半導体レーザの精密な位置決めが行われる。
この位置決めで、半導体レーザの光軸とチップキャリヤ
に備えられた光ファイバの光軸とが一致する。次に、荷
重が加えられ、チップキャリヤ上面に設けられた電極と
接合される。発光領域３１２と、第１の小支持部３１
５、第２の小支持部３１６、第３の小支持部３１５’お
よび第４の小支持部３１６’とは、高さが等しく形成さ
れているため、実装時に発光領域３１２はこれらの小支
持部に支えられるので傾いて実装されることはない。そ
のため、発光領域３１２の光軸と光ファイバの光軸と
が、上記の位置決め工程で一致させた状態からずれるこ
とが避けられる。また、半導体レーザに加えられる荷重
は、発光領域３１２、第１の小支持部３１５、第２の小
支持部３１６、第３の小支持部３１５’および第４の小
支持部３１６’の５個所に分散されるため、発光領域３
１２への荷重を大きく低減できる。そのため、荷重によ
り誘起されるダメージを低減し、初期特性の劣化および
信頼性の低下を防止することができる。
３１１が下向きになるように光ファイバを備えたチップ
キャリヤにフリップチップ実装することができる。半導
体レーザの表面に形成されたアライメントマーカ３２０
と、チップキャリヤ側に形成されたアライメントマーカ
を用いて、半導体レーザの精密な位置決めが行われる。
この位置決めで、半導体レーザの光軸とチップキャリヤ
に備えられた光ファイバの光軸とが一致する。次に、荷
重が加えられ、チップキャリヤ上面に設けられた電極と
接合される。発光領域３１２と、第１の小支持部３１
５、第２の小支持部３１６、第３の小支持部３１５’お
よび第４の小支持部３１６’とは、高さが等しく形成さ
れているため、実装時に発光領域３１２はこれらの小支
持部に支えられるので傾いて実装されることはない。そ
のため、発光領域３１２の光軸と光ファイバの光軸と
が、上記の位置決め工程で一致させた状態からずれるこ
とが避けられる。また、半導体レーザに加えられる荷重
は、発光領域３１２、第１の小支持部３１５、第２の小
支持部３１６、第３の小支持部３１５’および第４の小
支持部３１６’の５個所に分散されるため、発光領域３
１２への荷重を大きく低減できる。そのため、荷重によ
り誘起されるダメージを低減し、初期特性の劣化および
信頼性の低下を防止することができる。
【００３４】なお、本実施形態では、小支持部とは別に
アライメントマーカ３２０を形成した場合を用いて説明
したが、上述のように第１の小支持部３１５、第２の小
支持部３１６、第３の小支持部３１５’および第４の小
支持部３１６’は明瞭な四辺を持つため、これらの小支
持部をアライメントマーカ３２０の代わりとしても構わ
ない。
アライメントマーカ３２０を形成した場合を用いて説明
したが、上述のように第１の小支持部３１５、第２の小
支持部３１６、第３の小支持部３１５’および第４の小
支持部３１６’は明瞭な四辺を持つため、これらの小支
持部をアライメントマーカ３２０の代わりとしても構わ
ない。
【００３５】また、小支持部の形状は、正方形ではな
く、円形または他の多角形であっても構わない。多角形
の場合、好ましくは［００１］方向および［０１０］方
向の少なくとも１方と平行な辺、より好ましくは各々と
平行な２辺を含むように形成されるが、これらに限定は
されない。小支持部の個数は４個に限定されず、６個以
上の偶数であってもよい。好ましくは、各々の一対の小
支持部が、活性層ストライプを挟んで線対称の位置に形
成される。
く、円形または他の多角形であっても構わない。多角形
の場合、好ましくは［００１］方向および［０１０］方
向の少なくとも１方と平行な辺、より好ましくは各々と
平行な２辺を含むように形成されるが、これらに限定は
されない。小支持部の個数は４個に限定されず、６個以
上の偶数であってもよい。好ましくは、各々の一対の小
支持部が、活性層ストライプを挟んで線対称の位置に形
成される。
【００３６】（実施形態４）図５は、本発明における一
実施形態の半導体レーザの断面図である。ｎ−ＩｎＰ基
板５００上に、ｎ−ＩｎＰ層５０１、ｎ−ＩｎＧａＡｓ
Ｐ導波路層５０２、活性層５０３、ｐ−ＩｎＧａＡｓＰ
導波路層５０４、およびｐ−ＩｎＰ層５０５がこの順に
液相成長法または気相成長法により積層され、ストライ
プ形状に加工されて、活性層ストライプ５０６を形成し
ている。活性層ストライプ５０６は、図５の紙面に垂直
な方向（［０１１］方向）が共振器長方向となるように
形成されており、両端面（図５の紙面と平行。図示せ
ず）は、結晶のへき開面である。活性層ストライプ５０
６の側面および上面には、液相成長法または気相成長法
により、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋込層５
０８、およびｐ−ＩｎＰ埋込層５０９がこの順に積層さ
れている。活性層ストライプ５０６上面には、絶縁膜５
１０とｐ型電極５１１とが形成されている。活性層スト
ライプ５０６、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋
込層５０８、ｐ−ＩｎＰ埋込層５０９、絶縁膜５１０お
よびｐ型電極５１１が、凸型の断面を有する発光領域５
１２を規定している。また、ｎ−ＩｎＰ基板５００裏面
にはｎ型電極５１８が被着されている。
実施形態の半導体レーザの断面図である。ｎ−ＩｎＰ基
板５００上に、ｎ−ＩｎＰ層５０１、ｎ−ＩｎＧａＡｓ
Ｐ導波路層５０２、活性層５０３、ｐ−ＩｎＧａＡｓＰ
導波路層５０４、およびｐ−ＩｎＰ層５０５がこの順に
液相成長法または気相成長法により積層され、ストライ
プ形状に加工されて、活性層ストライプ５０６を形成し
ている。活性層ストライプ５０６は、図５の紙面に垂直
な方向（［０１１］方向）が共振器長方向となるように
形成されており、両端面（図５の紙面と平行。図示せ
ず）は、結晶のへき開面である。活性層ストライプ５０
６の側面および上面には、液相成長法または気相成長法
により、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋込層５
０８、およびｐ−ＩｎＰ埋込層５０９がこの順に積層さ
れている。活性層ストライプ５０６上面には、絶縁膜５
１０とｐ型電極５１１とが形成されている。活性層スト
ライプ５０６、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋
込層５０８、ｐ−ＩｎＰ埋込層５０９、絶縁膜５１０お
よびｐ型電極５１１が、凸型の断面を有する発光領域５
１２を規定している。また、ｎ−ＩｎＰ基板５００裏面
にはｎ型電極５１８が被着されている。
【００３７】活性層ストライプ５０６の両側には、活性
層ストライプ５０６を挟んで、その共振器長方向と平行
に、第１の支持部５１５と第２の支持部５１６とが形成
されている。第１の支持部５１５では、ｎ−ＩｎＰ層５
０１１、ｎ−ＩｎＧａＡｓＰ導波路層５０２１、活性層
５０３１、ｐ−ＩｎＧａＡｓＰ導波路層５０４１、およ
びｐ−ＩｎＰ層５０５１が所定の形状に加工されて、活
性層ストライプ５０６１を形成している。活性層ストラ
イプ５０６１、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋
込層５０８、ｐ−ＩｎＰ埋込層５０９および絶縁膜５１
０を含んで、第１の支持部が形成される。絶縁膜５１０
上にはＴｉＡｕ５１９が蒸着されており、発光領域５１
２のｐ型電極５１１と電気的に導通している。第１の支
持部５１５上には、ＴｉＡｕ５１９上にさらにＡｕ５２
０が被着されている。被着方法としては、通常の電界メ
ッキ法または電子ビーム蒸着法が用いられ、電界メッキ
法が一般的である。Ａｕ５２０は、活性層ストライプ５
０６に対して、下記の第１の分離溝５１３の外側にのみ
形成されている。本実施形態では、第１の支持部はＴｉ
Ａｕ５１９およびＡｕ５２０も含むものと定義される。
層ストライプ５０６を挟んで、その共振器長方向と平行
に、第１の支持部５１５と第２の支持部５１６とが形成
されている。第１の支持部５１５では、ｎ−ＩｎＰ層５
０１１、ｎ−ＩｎＧａＡｓＰ導波路層５０２１、活性層
５０３１、ｐ−ＩｎＧａＡｓＰ導波路層５０４１、およ
びｐ−ＩｎＰ層５０５１が所定の形状に加工されて、活
性層ストライプ５０６１を形成している。活性層ストラ
イプ５０６１、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋
込層５０８、ｐ−ＩｎＰ埋込層５０９および絶縁膜５１
０を含んで、第１の支持部が形成される。絶縁膜５１０
上にはＴｉＡｕ５１９が蒸着されており、発光領域５１
２のｐ型電極５１１と電気的に導通している。第１の支
持部５１５上には、ＴｉＡｕ５１９上にさらにＡｕ５２
０が被着されている。被着方法としては、通常の電界メ
ッキ法または電子ビーム蒸着法が用いられ、電界メッキ
法が一般的である。Ａｕ５２０は、活性層ストライプ５
０６に対して、下記の第１の分離溝５１３の外側にのみ
形成されている。本実施形態では、第１の支持部はＴｉ
Ａｕ５１９およびＡｕ５２０も含むものと定義される。
【００３８】第２の支持部５１６では、ｎ−ＩｎＰ層５
０１２、ｎ−ＩｎＧａＡｓＰ導波路層５０２２、活性層
５０３２、ｐ−ＩｎＧａＡｓＰ導波路層５０４２、およ
びｐ−ＩｎＰ層５０５２が所定の形状に加工されて、活
性層ストライプ５０６２を形成している。活性層ストラ
イプ５０６２、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋
込層５０８、ｐ−ＩｎＰ埋込層５０９および絶縁膜５１
０を含んで、第２の支持部が形成される。上記のよう
に、絶縁膜５１０上にはＴｉＡｕ５１９が蒸着されてお
り、発光領域５１２のｐ型電極５１１と電気的に導通し
ている。第２の支持部５１６上には、ＴｉＡｕ５１９上
にさらにＡｕ５２１が被着されている。Ａｕ５２１は、
活性層ストライプ５０６に対して、下記の第２の分離溝
５１４の外側にのみ形成されている。本実施形態では、
第２の支持部はＴｉＡｕ５１９およびＡｕ５２１も含む
ものと定義される。
０１２、ｎ−ＩｎＧａＡｓＰ導波路層５０２２、活性層
５０３２、ｐ−ＩｎＧａＡｓＰ導波路層５０４２、およ
びｐ−ＩｎＰ層５０５２が所定の形状に加工されて、活
性層ストライプ５０６２を形成している。活性層ストラ
イプ５０６２、ｐ−ＩｎＰ埋込層５０７、ｎ−ＩｎＰ埋
込層５０８、ｐ−ＩｎＰ埋込層５０９および絶縁膜５１
０を含んで、第２の支持部が形成される。上記のよう
に、絶縁膜５１０上にはＴｉＡｕ５１９が蒸着されてお
り、発光領域５１２のｐ型電極５１１と電気的に導通し
ている。第２の支持部５１６上には、ＴｉＡｕ５１９上
にさらにＡｕ５２１が被着されている。Ａｕ５２１は、
活性層ストライプ５０６に対して、下記の第２の分離溝
５１４の外側にのみ形成されている。本実施形態では、
第２の支持部はＴｉＡｕ５１９およびＡｕ５２１も含む
ものと定義される。
【００３９】Ａｕ５２０とＡｕ５２１とは、高さが等し
く形成される限り、その形状については特に限定されな
い。第１および第２の支持部（５１５および５１６）が
ない場合、ｐ側の導通は、チップキャリヤ上の電極と活
性層ストライプ５０６上面の凸部のＴｉＡｕ５１９とで
行われることになる。他方、本実施形態の半導体レーザ
では、支持部５１５および５１６があることで、チップ
キャリヤ上の電極とＡｕ５２０／５２１とが導通する。
Ａｕ５２０／５２１から、ＴｉＡｕ５１９およびｐ型電
極５１１を介して、活性層５０３に電流が流れ込む。
く形成される限り、その形状については特に限定されな
い。第１および第２の支持部（５１５および５１６）が
ない場合、ｐ側の導通は、チップキャリヤ上の電極と活
性層ストライプ５０６上面の凸部のＴｉＡｕ５１９とで
行われることになる。他方、本実施形態の半導体レーザ
では、支持部５１５および５１６があることで、チップ
キャリヤ上の電極とＡｕ５２０／５２１とが導通する。
Ａｕ５２０／５２１から、ＴｉＡｕ５１９およびｐ型電
極５１１を介して、活性層５０３に電流が流れ込む。
【００４０】活性層ストライプ５０６と第１の支持部５
１５との間には、第１の分離溝５１３が、活性層ストラ
イプ５０６と平行でかつｎ−ＩｎＰ基板５００に到達す
る深さで、例えばエッチングにより、形成されている。
同様に、活性層ストライプ５０６と第２の支持部５１６
との間には、第２の分離溝５１４が、活性層ストライプ
５０６と平行でかつｎ−ＩｎＰ基板５００に到達する深
さで形成されている。第１の分離溝５１３および第２の
分離溝５１４は、活性層ストライプ５０６と第１の支持
部５１５および第２の支持部５１６とを電気的に分離す
ることにより、発光領域５１２の容量を低減している。
１５との間には、第１の分離溝５１３が、活性層ストラ
イプ５０６と平行でかつｎ−ＩｎＰ基板５００に到達す
る深さで、例えばエッチングにより、形成されている。
同様に、活性層ストライプ５０６と第２の支持部５１６
との間には、第２の分離溝５１４が、活性層ストライプ
５０６と平行でかつｎ−ＩｎＰ基板５００に到達する深
さで形成されている。第１の分離溝５１３および第２の
分離溝５１４は、活性層ストライプ５０６と第１の支持
部５１５および第２の支持部５１６とを電気的に分離す
ることにより、発光領域５１２の容量を低減している。
【００４１】以上で説明した半導体レーザは、ｐ型電極
５１１が下向きになるように、光ファイバを備えたチッ
プキャリヤにフリップチップ実装することができる。半
導体レーザの表面に形成されたアライメントマーカ（図
示せず）と、チップキャリヤ側に形成されたアライメン
トマーカを用いて、半導体レーザの精密な位置決めが行
われる。この位置決めで、半導体レーザの光軸とチップ
キャリヤに備えられた光ファイバの光軸とが一致する。
次に、荷重が加えられ、チップキャリヤ上面に設けられ
た電極と接合される。本実施形態では、発光領域５１２
に比べて、第１の支持部５１５のＡｕ５２０および第２
の支持部５１６のＡｕ５２１はより高いため、実装時に
発光領域５１２は両側の支持部に支えられるので傾いて
実装されることはない。そのため、発光領域５１２の光
軸と光ファイバの光軸とが、上記の位置決め工程で一致
させた状態からずれることが避けられる。また、発光領
域５１２より、第１の支持部５１５および第２の支持部
５１６の方が高いため、加えられる荷重はまったく活性
領域４１２には加わらない。そのため、荷重により誘起
されるダメージを回避し、初期特性の劣化および信頼性
の低下を防止することができる。
５１１が下向きになるように、光ファイバを備えたチッ
プキャリヤにフリップチップ実装することができる。半
導体レーザの表面に形成されたアライメントマーカ（図
示せず）と、チップキャリヤ側に形成されたアライメン
トマーカを用いて、半導体レーザの精密な位置決めが行
われる。この位置決めで、半導体レーザの光軸とチップ
キャリヤに備えられた光ファイバの光軸とが一致する。
次に、荷重が加えられ、チップキャリヤ上面に設けられ
た電極と接合される。本実施形態では、発光領域５１２
に比べて、第１の支持部５１５のＡｕ５２０および第２
の支持部５１６のＡｕ５２１はより高いため、実装時に
発光領域５１２は両側の支持部に支えられるので傾いて
実装されることはない。そのため、発光領域５１２の光
軸と光ファイバの光軸とが、上記の位置決め工程で一致
させた状態からずれることが避けられる。また、発光領
域５１２より、第１の支持部５１５および第２の支持部
５１６の方が高いため、加えられる荷重はまったく活性
領域４１２には加わらない。そのため、荷重により誘起
されるダメージを回避し、初期特性の劣化および信頼性
の低下を防止することができる。
【００４２】なお、上記の各実施形態において、活性層
ストライプの両端面には、必要に応じて、低反射膜また
は高反射膜が堆積されてもよい。
ストライプの両端面には、必要に応じて、低反射膜また
は高反射膜が堆積されてもよい。
【００４３】上記の各実施形態は本発明の例示であり、
本発明を限定するものではない。例えば、実施形態３ま
たは４の半導体レーザにおいて、分離溝の代わりに実施
形態２のような絶縁領域を設けてもよい。半導体材料と
しては、上記の各実施形態で用いたＩｎＰ／ＩｎＧａＡ
ｓＰ系に代えて、ＧａＡｓ／ＡｌＧａＡｓ系，ＧａＡｓ
／ＩｎＧａＡｓ系，ＧａＡｓ／ＡｌＧａＩｎＰ系，Ｇａ
ＩｎＰ／ＡｌＧａＩｎＰ系およびＧａＮ／ＩｎＧａＮ系
などを用いてもよい。ＴｉＡｕに代えて、ＣｒＡｕ，Ｔ
ｉ単体，Ａｕ単体，ＴｉＰｔＡｕおよびＰｔＡｕなどを
用いてもよく、そしてＡｕに代えて、ＡｕＳｎ、Ｂｉ、
ＰｂＳｎおよびＰｂＢｉなどを用いてもよい。活性層ス
トライプおよび他の部分は、必要に応じて、さらなる層
を有していてもよい。これらを含めて、当業者に容易な
任意の改変または修正が、本発明の範囲に含まれ得る。
本発明を限定するものではない。例えば、実施形態３ま
たは４の半導体レーザにおいて、分離溝の代わりに実施
形態２のような絶縁領域を設けてもよい。半導体材料と
しては、上記の各実施形態で用いたＩｎＰ／ＩｎＧａＡ
ｓＰ系に代えて、ＧａＡｓ／ＡｌＧａＡｓ系，ＧａＡｓ
／ＩｎＧａＡｓ系，ＧａＡｓ／ＡｌＧａＩｎＰ系，Ｇａ
ＩｎＰ／ＡｌＧａＩｎＰ系およびＧａＮ／ＩｎＧａＮ系
などを用いてもよい。ＴｉＡｕに代えて、ＣｒＡｕ，Ｔ
ｉ単体，Ａｕ単体，ＴｉＰｔＡｕおよびＰｔＡｕなどを
用いてもよく、そしてＡｕに代えて、ＡｕＳｎ、Ｂｉ、
ＰｂＳｎおよびＰｂＢｉなどを用いてもよい。活性層ス
トライプおよび他の部分は、必要に応じて、さらなる層
を有していてもよい。これらを含めて、当業者に容易な
任意の改変または修正が、本発明の範囲に含まれ得る。
【００４４】
【発明の効果】以上のように本発明によれば、半導体レ
ーザの発光領域の両側あるいは周囲に、発光領域と同じ
高さのまたは発光領域よりも高い支持部を設けること
で、半導体レーザをフリップチップ実装する際、傾いた
状態でチップキャリヤに固定されることを回避し得る。
つまり、半導体レーザの光軸とチップキャリヤの中心軸
とを平行に保ったまま実装することができる。また、実
装時に半導体レーザに加えられる荷重が発光領域に集中
することがないので、荷重による初期特性の劣化、信頼
性の低下を防止することができる。特に、支持部が発光
領域より高い場合、荷重は全く発光領域に加わらず、荷
重による特性の劣化、信頼性の低下をほぼ完全に防ぐこ
とができる。
ーザの発光領域の両側あるいは周囲に、発光領域と同じ
高さのまたは発光領域よりも高い支持部を設けること
で、半導体レーザをフリップチップ実装する際、傾いた
状態でチップキャリヤに固定されることを回避し得る。
つまり、半導体レーザの光軸とチップキャリヤの中心軸
とを平行に保ったまま実装することができる。また、実
装時に半導体レーザに加えられる荷重が発光領域に集中
することがないので、荷重による初期特性の劣化、信頼
性の低下を防止することができる。特に、支持部が発光
領域より高い場合、荷重は全く発光領域に加わらず、荷
重による特性の劣化、信頼性の低下をほぼ完全に防ぐこ
とができる。
【図１】 本発明の一実施形態における半導体レーザの
断面図。
断面図。
【図２】 本発明の一実施形態における半導体レーザの
断面図。
断面図。
【図３】 本発明の一実施形態における半導体レーザの
断面図。
断面図。
【図４】 図３に示された実施形態における半導体レー
ザの平面図。
ザの平面図。
【図５】 本発明の一実施形態における半導体レーザの
断面図。
断面図。
【図６】 従来の半導体レーザの１例を示す断面図。
１００，２００，３００，５００，６００ ｎ−ＩｎＰ
基板 １０１，２０１，３０１，５０１，６０１ ｎ−ＩｎＰ
層 １０２，２０２，３０２，５０２，６０２ ｎ−ＩｎＧ
ａＡｓＰ導波路層 １０３，２０３，３０３，５０３，６０３ 活性層 １０４，２０４，３０４，５０４，６０４ ｐ−ＩｎＧ
ａＡｓＰ導波路層 １０５，２０５，３０５，５０５，６０５ ｐ−ＩｎＰ
層 １０６，２０６，３０６，５０６，６０６ 活性層スト
ライプ １０７，２０７，３０７，５０７，６０７ ｐ−ＩｎＰ
埋込層 １０８，２０８，３０８，５０８，６０８ ｎ−ＩｎＰ
埋込層 １０９，２０９，３０９，５０９，６０９ ｐ−ＩｎＰ
埋込層 １１０，２１０，３１０，５１０，６１０ 絶縁膜 １１１，２１１，３１１，５１１，６１１ ｐ型電極 １１２，２１２，３１２，５１２，６１２ 発光領域 １１３，３１３，５１３，６１３ 第１の分離溝 １１４，３１４，５１４，６１４ 第２の分離溝 ２１３ 第１の絶縁領域 ２１４ 第２の絶縁領域 １１５，２１５，５１５ 第１の支持部 １１６，２１６，５１６ 第２の支持部 １１８，２１８，３１８，５１８，６１８ ｎ型電極 ３１５ 第１の小支持部 ３１６ 第２の小支持部 ３１５’第３の小支持部 ３１６’第４の小支持部 ３２０ アライメントマーカ ５１９ ＴｉＡｕ ５２０ Ａｕ ５２１ Ａｕ １０１１，２０１１，３０１１，５０１１ ｎ−ＩｎＰ
層 １０２１，２０２１，３０２１，５０２１ ｎ−ＩｎＧ
ａＡｓＰ導波路層 １０３１，２０３１，３０３１，５０３１ 活性層 １０４１，２０４１，３０４１，５０４１ ｐ−ＩｎＧ
ａＡｓＰ導波路層 １０５１，２０５１，３０５１，５０５１ ｐ−ＩｎＰ
層 １０６１，２０６１，３０６１，５０６１ 活性層スト
ライプ １０１２，２０１２，３０１２，５０１２ ｎ−ＩｎＰ
層 １０２２，２０２２，３０２２，５０２２ ｎ−ＩｎＧ
ａＡｓＰ導波路層 １０３２，２０３２，３０３２，５０３２ 活性層 １０４２，２０４２，３０４２，５０４２ ｐ−ＩｎＧ
ａＡｓＰ導波路層 １０５２，２０５２，３０５２，５０５２ ｐ−ＩｎＰ
層 １０６２，２０６２，３０６２，５０６２ 活性層スト
ライプ
基板 １０１，２０１，３０１，５０１，６０１ ｎ−ＩｎＰ
層 １０２，２０２，３０２，５０２，６０２ ｎ−ＩｎＧ
ａＡｓＰ導波路層 １０３，２０３，３０３，５０３，６０３ 活性層 １０４，２０４，３０４，５０４，６０４ ｐ−ＩｎＧ
ａＡｓＰ導波路層 １０５，２０５，３０５，５０５，６０５ ｐ−ＩｎＰ
層 １０６，２０６，３０６，５０６，６０６ 活性層スト
ライプ １０７，２０７，３０７，５０７，６０７ ｐ−ＩｎＰ
埋込層 １０８，２０８，３０８，５０８，６０８ ｎ−ＩｎＰ
埋込層 １０９，２０９，３０９，５０９，６０９ ｐ−ＩｎＰ
埋込層 １１０，２１０，３１０，５１０，６１０ 絶縁膜 １１１，２１１，３１１，５１１，６１１ ｐ型電極 １１２，２１２，３１２，５１２，６１２ 発光領域 １１３，３１３，５１３，６１３ 第１の分離溝 １１４，３１４，５１４，６１４ 第２の分離溝 ２１３ 第１の絶縁領域 ２１４ 第２の絶縁領域 １１５，２１５，５１５ 第１の支持部 １１６，２１６，５１６ 第２の支持部 １１８，２１８，３１８，５１８，６１８ ｎ型電極 ３１５ 第１の小支持部 ３１６ 第２の小支持部 ３１５’第３の小支持部 ３１６’第４の小支持部 ３２０ アライメントマーカ ５１９ ＴｉＡｕ ５２０ Ａｕ ５２１ Ａｕ １０１１，２０１１，３０１１，５０１１ ｎ−ＩｎＰ
層 １０２１，２０２１，３０２１，５０２１ ｎ−ＩｎＧ
ａＡｓＰ導波路層 １０３１，２０３１，３０３１，５０３１ 活性層 １０４１，２０４１，３０４１，５０４１ ｐ−ＩｎＧ
ａＡｓＰ導波路層 １０５１，２０５１，３０５１，５０５１ ｐ−ＩｎＰ
層 １０６１，２０６１，３０６１，５０６１ 活性層スト
ライプ １０１２，２０１２，３０１２，５０１２ ｎ−ＩｎＰ
層 １０２２，２０２２，３０２２，５０２２ ｎ−ＩｎＧ
ａＡｓＰ導波路層 １０３２，２０３２，３０３２，５０３２ 活性層 １０４２，２０４２，３０４２，５０４２ ｐ−ＩｎＧ
ａＡｓＰ導波路層 １０５２，２０５２，３０５２，５０５２ ｐ−ＩｎＰ
層 １０６２，２０６２，３０６２，５０６２ 活性層スト
ライプ
Claims (12)
- 【請求項１】 基板と、互いに平行に形成された複数の
活性層ストライプと、埋込積層部とを備えた半導体レー
ザであって、 該活性層ストライプはそれぞれ、該基板上に形成された
第１の導波路層と、該第１の導波路層上に形成された活
性層と、該活性層上に形成された第２の導波路層とを含
み、 該埋込積層部は、該活性層ストライプの上面および側面
に結晶成長によって形成され、該活性層ストライプの１
つとその周囲の該埋込積層部とは発光領域を規定し、 該発光領域の両外側に平行に第１および第２の分離構造
が形成され、 該第１の分離構造は、該１つの活性層ストライプと、そ
の一方に隣接する別の活性層ストライプとの間で、該埋
込積層部を分離し、 該第２の分離構造は、該１つの活性層ストライプと、そ
の他方に隣接する別の活性層ストライプとの間で、該埋
込積層部を分離し、 該別の活性層ストライプの少なくとも一部と、その周囲
の該埋込積層部とは、該第１および第２の分離構造の外
側に、それぞれ第１および第２の支持部を形成する、 半導体レーザ。 - 【請求項２】 前記分離構造が、前記埋込積層部および
基板の一部を除去することにより形成された分離溝であ
る、請求項１に記載の半導体レーザ。 - 【請求項３】 前記分離構造が、前記埋込積層部および
基板の一部を高抵抗化することにより形成された絶縁領
域である、請求項１に記載の半導体レーザ。 - 【請求項４】 前記第１および第２の支持部がそれぞれ
ストライプ状に形成された、請求項１に記載の半導体レ
ーザ。 - 【請求項５】 前記第１および第２の支持部がそれぞれ
分離された２以上の小支持部として形成され、前記発光
領域に対して線対称に配置された、請求項１に記載の半
導体レーザ。 - 【請求項６】 前記小支持部の合計の個数が６以上の偶
数である、請求項５に記載の半導体レーザ。 - 【請求項７】 前記小支持部がそれぞれ同一形状の円形
または多角形である、請求項５に記載の半導体レーザ。 - 【請求項８】 前記多角形が、［０１０］方向と平行で
ある少なくとも一辺と、［００１］方向と平行である少
なくとも一辺とを含む、請求項７に記載の半導体レー
ザ。 - 【請求項９】 前記発光領域の高さと、前記第１および
第２の支持部の高さとが同じである、請求項１に記載の
半導体レーザ。 - 【請求項１０】 前記発光領域の高さが、前記第１およ
び第２の支持部の高さよりも低い、請求項１に記載の半
導体レーザ。 - 【請求項１１】 前記第１および第２の支持部がそれぞ
れ、前記別の活性層ストライプの上方に前記埋込積層部
を介して配置された電極を有し、該電極の厚さが、前記
発光領域の高さと第１および第２の支持部の高さとの差
を与える、請求項１０に記載の半導体レーザ。 - 【請求項１２】 光ファイバを備えたチップキャリヤ
と、該キャリヤにフリップチップ実装された請求項１か
ら１１のいずれか１項に記載の半導体レーザとを包含
し、該半導体レーザはその光軸が該光ファイバの光軸と
一致するように配置された、半導体レーザモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055012A JP2001244540A (ja) | 2000-02-29 | 2000-02-29 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055012A JP2001244540A (ja) | 2000-02-29 | 2000-02-29 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244540A true JP2001244540A (ja) | 2001-09-07 |
Family
ID=18576200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055012A Pending JP2001244540A (ja) | 2000-02-29 | 2000-02-29 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244540A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183927A (ja) * | 2003-11-27 | 2005-07-07 | Sharp Corp | 半導体レーザ素子、光ディスク装置および光伝送システム |
| JP2009188435A (ja) * | 2003-11-11 | 2009-08-20 | Sharp Corp | 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134889A (ja) * | 1983-01-24 | 1984-08-02 | Oki Electric Ind Co Ltd | 半導体レ−ザアレイの製造方法 |
| JPH0442588A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | 半導体レーザ |
| JPH0513866A (ja) * | 1991-06-28 | 1993-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光素子 |
| JPH0582907A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | 半導体レーザアレイおよびその駆動方法 |
| JPH05206573A (ja) * | 1992-01-28 | 1993-08-13 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法 |
| JPH06275485A (ja) * | 1993-03-23 | 1994-09-30 | Mitsubishi Electric Corp | 半導体光素子製造用アライメントマーカの製造方法およびマスクアライメント方法 |
| JPH10229244A (ja) * | 1997-02-13 | 1998-08-25 | Rohm Co Ltd | 半導体レーザおよびその製法 |
| JPH1140878A (ja) * | 1997-07-15 | 1999-02-12 | Hitachi Ltd | 半導体レーザアレイ及び半導体レーザアレイモジュール |
| JPH11238942A (ja) * | 1998-02-24 | 1999-08-31 | Hitachi Ltd | 光システム、光モジュールおよびこれに適した半導体レーザ装置 |
| JPH11266058A (ja) * | 1998-03-16 | 1999-09-28 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体レーザダイオード |
| JPH11330604A (ja) * | 1998-05-08 | 1999-11-30 | Sony Corp | 光電変換素子およびその製造方法 |
| JPH11354886A (ja) * | 1998-06-10 | 1999-12-24 | Nec Corp | 半導体レーザおよびその製造方法 |
| JP2000058965A (ja) * | 1998-08-17 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及び半導体レーザ素子 |
-
2000
- 2000-02-29 JP JP2000055012A patent/JP2001244540A/ja active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134889A (ja) * | 1983-01-24 | 1984-08-02 | Oki Electric Ind Co Ltd | 半導体レ−ザアレイの製造方法 |
| JPH0442588A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | 半導体レーザ |
| JPH0513866A (ja) * | 1991-06-28 | 1993-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光素子 |
| JPH0582907A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | 半導体レーザアレイおよびその駆動方法 |
| JPH05206573A (ja) * | 1992-01-28 | 1993-08-13 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法 |
| JPH06275485A (ja) * | 1993-03-23 | 1994-09-30 | Mitsubishi Electric Corp | 半導体光素子製造用アライメントマーカの製造方法およびマスクアライメント方法 |
| JPH10229244A (ja) * | 1997-02-13 | 1998-08-25 | Rohm Co Ltd | 半導体レーザおよびその製法 |
| JPH1140878A (ja) * | 1997-07-15 | 1999-02-12 | Hitachi Ltd | 半導体レーザアレイ及び半導体レーザアレイモジュール |
| JPH11238942A (ja) * | 1998-02-24 | 1999-08-31 | Hitachi Ltd | 光システム、光モジュールおよびこれに適した半導体レーザ装置 |
| JPH11266058A (ja) * | 1998-03-16 | 1999-09-28 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体レーザダイオード |
| JPH11330604A (ja) * | 1998-05-08 | 1999-11-30 | Sony Corp | 光電変換素子およびその製造方法 |
| JPH11354886A (ja) * | 1998-06-10 | 1999-12-24 | Nec Corp | 半導体レーザおよびその製造方法 |
| JP2000058965A (ja) * | 1998-08-17 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及び半導体レーザ素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188435A (ja) * | 2003-11-11 | 2009-08-20 | Sharp Corp | 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム |
| JP2005183927A (ja) * | 2003-11-27 | 2005-07-07 | Sharp Corp | 半導体レーザ素子、光ディスク装置および光伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7961768B2 (en) | Integrated semiconductor laser device and method of fabricating the same | |
| US8085825B2 (en) | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus | |
| US8223814B2 (en) | Semiconductor laser | |
| JP2008252069A (ja) | 半導体レーザ素子の製造方法および半導体レーザ素子 | |
| US11374384B2 (en) | Light-emitting device and method of manufacturing light-emitting device | |
| US20030210721A1 (en) | Semiconductor optical device | |
| JPH08172242A (ja) | 半導体装置及びその製造方法 | |
| US8027370B2 (en) | Semiconductor device | |
| US20150063393A1 (en) | Vertical cavity surface emitting laser | |
| JP2011014632A (ja) | 半導体レーザ | |
| JP2002344061A (ja) | 半導体レ−ザ装置 | |
| US20100054292A1 (en) | Semiconductor laser device and manufacturing method thereof | |
| US20110013659A1 (en) | Semiconductor laser device and method of manufacturing the same | |
| JP2001244540A (ja) | 半導体レーザ | |
| JP2009200341A (ja) | 窒化物系半導体ウェハ、窒化物系半導体レーザ素子および窒化物系半導体レーザ素子の製造方法 | |
| JP5103818B2 (ja) | 半導体レーザ素子 | |
| KR101521574B1 (ko) | 반도체 발광소자를 제조하는 방법 | |
| US20050224837A1 (en) | Two-wavelength semiconductor laser device and method of manufacturing the same | |
| CN112290376A (zh) | 表面发射激光器及其制造方法 | |
| JP5122708B2 (ja) | マルチビーム半導体レーザ装置 | |
| JP2004087564A5 (ja) | ||
| EP4293842A1 (en) | Vertical cavity surface emitting laser element | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JP4081897B2 (ja) | 積層型半導体レーザ装置およびその製造方法 | |
| JP2002026465A (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091026 |