JPS59134889A - 半導体レ−ザアレイの製造方法 - Google Patents
半導体レ−ザアレイの製造方法Info
- Publication number
- JPS59134889A JPS59134889A JP865783A JP865783A JPS59134889A JP S59134889 A JPS59134889 A JP S59134889A JP 865783 A JP865783 A JP 865783A JP 865783 A JP865783 A JP 865783A JP S59134889 A JPS59134889 A JP S59134889A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- cladding layer
- laser array
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、レーザビームプリンタや光通信などに使用
される半導体レーザアレイの製造方法に関するものであ
る。
される半導体レーザアレイの製造方法に関するものであ
る。
（従来技術）
従来の半導体レーザアレイをＩｎＧａＡｓＰ ／ Ｉｎ
Ｐを例として第１図に示す。第１図において、１はヘッ
ダ、２はプラス電極、３はオーミック電極、４はＰ −
ＩｎＧａＡｓＰキャップ層、５はｐ −ＩｎＰクラッド
層、６はＩｎＧａＡｓＰ活性層、７はｎ −ＩｎＰ埋込
み層、８はｐ −ＩｎＰ埋込み層、９はｎ −ＩｎＰク
ラッド層、１０はマイナス電極である。
Ｐを例として第１図に示す。第１図において、１はヘッ
ダ、２はプラス電極、３はオーミック電極、４はＰ −
ＩｎＧａＡｓＰキャップ層、５はｐ −ＩｎＰクラッド
層、６はＩｎＧａＡｓＰ活性層、７はｎ −ＩｎＰ埋込
み層、８はｐ −ＩｎＰ埋込み層、９はｎ −ＩｎＰク
ラッド層、１０はマイナス電極である。
このような従来の半導体レーザアレイは第２図に示すよ
うにして製造される。その製造方法について説明すれば
、まず、ｎ−ＩｎＰクラッド層９上にＩｎＧａＡｓＰ活
性層６ 、 Ｐ −ＩｎＰクラッド層５およびＰ −Ｉ
ｎＧａＡｓＰキャップ層４をこれらの順で成長させる（
第２図（ａ）参照）。
うにして製造される。その製造方法について説明すれば
、まず、ｎ−ＩｎＰクラッド層９上にＩｎＧａＡｓＰ活
性層６ 、 Ｐ −ＩｎＰクラッド層５およびＰ −Ｉ
ｎＧａＡｓＰキャップ層４をこれらの順で成長させる（
第２図（ａ）参照）。
次に、Ｐ −ＩｎＧａＡｓＰキャップ層４上にストライ
プ状の複数のエツチングマスク１１（幅は通常１０μｍ
以下）を設けて、前記キャップ層４およびクラッド層５
ならびに活性層６さらにはクラッド層９の底面側を選択
的にエツチングすることによシ、残されたそれらからな
る複数の逆メサ部１２を形成する（第２図（ｂ）参照）
。
プ状の複数のエツチングマスク１１（幅は通常１０μｍ
以下）を設けて、前記キャップ層４およびクラッド層５
ならびに活性層６さらにはクラッド層９の底面側を選択
的にエツチングすることによシ、残されたそれらからな
る複数の逆メサ部１２を形成する（第２図（ｂ）参照）
。
しかる後、前記エツチング部を埋めるようにＰ −Ｉｎ
Ｐ埋込み層８およびｎ −ＩｎＰ埋込み層７を２回目の
結晶成長によシ成長させる（第２図（ｅ）参照）。
Ｐ埋込み層８およびｎ −ＩｎＰ埋込み層７を２回目の
結晶成長によシ成長させる（第２図（ｅ）参照）。
その後、電極分離のため、隣接する逆メサ部１２の中間
において埋込み層７，８に溝１３を形成する（第２図（
ｄ）参照）。
において埋込み層７，８に溝１３を形成する（第２図（
ｄ）参照）。
しかる後、キャップ層４上にり７トオ７法で互いに分離
してオーミック電極３（第１図に示す）を形成し、さら
にｎ −ＩｎＰクラッド層９の裏面に第１図に示すマイ
ナス電極１ｏを形成する。♀して、その後、プラス電極
２を形成したヘッダ１（第１図に示す）にオーミック電
極３仙をビンディングする。
してオーミック電極３（第１図に示す）を形成し、さら
にｎ −ＩｎＰクラッド層９の裏面に第１図に示すマイ
ナス電極１ｏを形成する。♀して、その後、プラス電極
２を形成したヘッダ１（第１図に示す）にオーミック電
極３仙をビンディングする。
しかるに、このような従来の製造方法では、２回の結晶
成長、電極分離用のエツチング（溝１３の形成）、リフ
トオフなどを必要とし、製造工程が複雑であるという欠
点があった。
成長、電極分離用のエツチング（溝１３の形成）、リフ
トオフなどを必要とし、製造工程が複雑であるという欠
点があった。
（発明の目的）
この発明は上記の点に鑑みなされたもので、製造工程を
大幅に簡単にすることができ、しかも低閾値で発伽させ
ることが可能となる半導体レーザアレイの製造方法を提
供することを目的とする。
大幅に簡単にすることができ、しかも低閾値で発伽させ
ることが可能となる半導体レーザアレイの製造方法を提
供することを目的とする。
（実施例）
以下この発明の一実施例を図面を参照して説明するが、
それに先立ち、この発明の一実施例によシ製造された半
導体し〜ザアレイを第３図に示す。
それに先立ち、この発明の一実施例によシ製造された半
導体し〜ザアレイを第３図に示す。
第３図において、２１はＰ −ＩｎＰクラッド層であり
、上面（裏面）にはプラス電極２２が形成される。一方
、クラッド層２１の下面（表面）側には１．このクラッ
ド層２１の下面側およびＩｎＧａＡｓＰ活性層２３さら
にはｎ −ＩｎＰクラッド層２層外４なる逆メサ部（た
だし、ＩｎＧａＡｓＰ活性層２３はその上下のクラッド
層２１．２４より狭い幅に絞り込まれている）３５が複
数個所定間隔に隣接して形成される。この各逆メサ部２
５のｎ −ＩｎＰクラッド層２層外４面（表面）にはオ
ーミック電極２６が形成される。そして、このオーミッ
ク電極２６および前記半導体層などからなる一体物は、
ヘッダ２７上のマイナス電極２８に前記オーミック電極
２６を合わせて前記ヘッダ２７上にポンディングされる
。なお２６′は、オーミック電極２６の形成時、逆メサ
部２５の相互間においてＰ −ＩｎＰクラッド層２１の
下面に付着したオニミック電極である。
、上面（裏面）にはプラス電極２２が形成される。一方
、クラッド層２１の下面（表面）側には１．このクラッ
ド層２１の下面側およびＩｎＧａＡｓＰ活性層２３さら
にはｎ −ＩｎＰクラッド層２層外４なる逆メサ部（た
だし、ＩｎＧａＡｓＰ活性層２３はその上下のクラッド
層２１．２４より狭い幅に絞り込まれている）３５が複
数個所定間隔に隣接して形成される。この各逆メサ部２
５のｎ −ＩｎＰクラッド層２層外４面（表面）にはオ
ーミック電極２６が形成される。そして、このオーミッ
ク電極２６および前記半導体層などからなる一体物は、
ヘッダ２７上のマイナス電極２８に前記オーミック電極
２６を合わせて前記ヘッダ２７上にポンディングされる
。なお２６′は、オーミック電極２６の形成時、逆メサ
部２５の相互間においてＰ −ＩｎＰクラッド層２１の
下面に付着したオニミック電極である。
このような半導体レーザアレイは、第４図に示すこのｙ
Ａ明の一実施例にょシ製造される。この一実施例を説明
すると、２１はＰ −ＩｎＰクラッド層（第１のクラッ
ド層）であり、まず、このクラッド層２１上にＩｎＧａ
ＡｓＰ活性層２３およびｎ −ＩＨｐクラッド／ｉｉｌ
（第２のクラッド層）２４をこれらの順で成長させる
（第４図（ａ） 参照）。
Ａ明の一実施例にょシ製造される。この一実施例を説明
すると、２１はＰ −ＩｎＰクラッド層（第１のクラッ
ド層）であり、まず、このクラッド層２１上にＩｎＧａ
ＡｓＰ活性層２３およびｎ −ＩＨｐクラッド／ｉｉｌ
（第２のクラッド層）２４をこれらの順で成長させる
（第４図（ａ） 参照）。
次に、ｎ −ＩｎＰクラッド層２層上４上トライプ状の
複数のエツチングマスク２９（幅は５０μｍ程度）を設
けて、前記ｎ −ＩｎＰクラッド層２層外４びＹ＾性層
２３さらにはＰ −ＩｎＰクラッド層２１の表面側を選
択的にエツチングすることにょシ、残されたそれらから
なる複数の逆メサ部２５を形成する（第４図（ｂＪ 参
照）。この時、エッチャントとしては、たとえば臭素十
メタノールを用いる。そして、コノエツチング終了後、
前記エツチングマスク２９は除去する。
複数のエツチングマスク２９（幅は５０μｍ程度）を設
けて、前記ｎ −ＩｎＰクラッド層２層外４びＹ＾性層
２３さらにはＰ −ＩｎＰクラッド層２１の表面側を選
択的にエツチングすることにょシ、残されたそれらから
なる複数の逆メサ部２５を形成する（第４図（ｂＪ 参
照）。この時、エッチャントとしては、たとえば臭素十
メタノールを用いる。そして、コノエツチング終了後、
前記エツチングマスク２９は除去する。
しかる後、ＩｎＰ （クラッド層２１．２４）に対して
は不活性で、ＩｎＧａＡｓＰ （活性Ｍ２３）に対して
は活性であるエッチャントを用いて、各逆メサ部２５の
活性層２３をその上下のクラッド層２４゜２１よシ狭い
幅に絞シ込む（第４図（ｃ）参照）。この時のエッチャ
ントとしては、具体的には、たとえば７エリシアン化カ
リウム＋水酸化カリウム＋水を用いる。
は不活性で、ＩｎＧａＡｓＰ （活性Ｍ２３）に対して
は活性であるエッチャントを用いて、各逆メサ部２５の
活性層２３をその上下のクラッド層２４゜２１よシ狭い
幅に絞シ込む（第４図（ｃ）参照）。この時のエッチャ
ントとしては、具体的には、たとえば７エリシアン化カ
リウム＋水酸化カリウム＋水を用いる。
その後、ｎ−ＩｎＰクラッド層２層側４側電極金属を蒸
着することによ勺、各逆メサ部２５のｎ −ＩｎＰクラ
ッド層２層外４面にオーミック電極２６を形成する（第
４図（ｄ）参照）。この時、逆メサ部２５相互間ノエッ
チング部鳳面のクラッド層２１表面ニオ−ミック電極２
６′が付層するが、このオーミック電極２６′は逆メサ
構造により前記オーミック電憔２６と分離される。した
がって、オーミック電極２６のみが電極として作用する
。
着することによ勺、各逆メサ部２５のｎ −ＩｎＰクラ
ッド層２層外４面にオーミック電極２６を形成する（第
４図（ｄ）参照）。この時、逆メサ部２５相互間ノエッ
チング部鳳面のクラッド層２１表面ニオ−ミック電極２
６′が付層するが、このオーミック電極２６′は逆メサ
構造により前記オーミック電憔２６と分離される。した
がって、オーミック電極２６のみが電極として作用する
。
しかる後、Ｐ−ＩｎＰクラッド層２１の裏面に第３図に
示したグラス電極２２を形成する。その後、このプラス
電＆２２を含む第４図（ｄ）の一体物を上下逆にしてヘ
ッダ２７（第３図に示す）上にポンディングする。この
時、ヘッダ２７上のマイナス電極２８（第３図に示す）
にオーミック電極２６を合わせ、その状態でポンディン
グを行う。
示したグラス電極２２を形成する。その後、このプラス
電＆２２を含む第４図（ｄ）の一体物を上下逆にしてヘ
ッダ２７（第３図に示す）上にポンディングする。この
時、ヘッダ２７上のマイナス電極２８（第３図に示す）
にオーミック電極２６を合わせ、その状態でポンディン
グを行う。
（発明の効果）
以上の一実施例から明らかなように、この発明の製造方
法によれば、結晶成長が１回行われるのみである。しか
も、逆メサ構造による分離を利用することによシ、電極
分離のだめのエツチングやリフトオフ工程を不要にして
、各逆メサ部上に互いに分離された電極を形成できる。
法によれば、結晶成長が１回行われるのみである。しか
も、逆メサ構造による分離を利用することによシ、電極
分離のだめのエツチングやリフトオフ工程を不要にして
、各逆メサ部上に互いに分離された電極を形成できる。
したがって、この発明の方法によれは、製造工程を大幅
に簡単にすることができる。また、この発明の方法によ
れば、迎メサ部の活性層の幅を狭く絞シ込んでいるので
、低閾値で発振させることが可能となる。
に簡単にすることができる。また、この発明の方法によ
れば、迎メサ部の活性層の幅を狭く絞シ込んでいるので
、低閾値で発振させることが可能となる。
第１図は従来の半導体レーザアレイを示す断面図、第２
図は第１図のレーザアレイの製造方法を示す断面図、第
３図はこの発明の一実施例により製造された半導体レー
ザアレイを示す断面図、第４図はこの発明の半導体レー
ザアレイの製造方法の一実施例を示す断面図である。 ２１−＝Ｐ −ＩｎＰクラッド層、２３ ・ＩｎＧａＡ
ｓＰ活性層、２４・・・ｎ −ＩｎＰクラッド層、２５
・・・逆メサ部、２６・・・オーミック電極。 特許出願人 沖電気工業株式会社 第１図 第３図 手続補正書 昭和５８年、’ｅ 月２５日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年特 許 願第 ８６５７ 号２、発明の
名称 半導体レーザアレイの製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２，９）沖
電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）６、補正の対象 明細書の発明の詳細な説明の欄 ＩｎＧａＡａＰ Ｊと訂正する。
図は第１図のレーザアレイの製造方法を示す断面図、第
３図はこの発明の一実施例により製造された半導体レー
ザアレイを示す断面図、第４図はこの発明の半導体レー
ザアレイの製造方法の一実施例を示す断面図である。 ２１−＝Ｐ −ＩｎＰクラッド層、２３ ・ＩｎＧａＡ
ｓＰ活性層、２４・・・ｎ −ＩｎＰクラッド層、２５
・・・逆メサ部、２６・・・オーミック電極。 特許出願人 沖電気工業株式会社 第１図 第３図 手続補正書 昭和５８年、’ｅ 月２５日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年特 許 願第 ８６５７ 号２、発明の
名称 半導体レーザアレイの製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２，９）沖
電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）６、補正の対象 明細書の発明の詳細な説明の欄 ＩｎＧａＡａＰ Ｊと訂正する。
Claims (1)
- 第１のクラッド層上に活性層および第２のクラッドノー
をこの順で成長させる工程と、前記第２のクラッド層お
よび活性層さらには第１のクラッド層の表面側を選択的
にエツチングすることにより、残されたそれら力・らな
る逆メサ部を形成する工程と、この逆メサ部の活性層を
その上下のクラッド層より狭い幅に絞９込む工程と、前
記第２のクラッド層側から電極金属を蒸着して、第２の
クラッド層の表面に電極を形成する工程とを具備するこ
とを特徴とする半導体レーザアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP865783A JPS59134889A (ja) | 1983-01-24 | 1983-01-24 | 半導体レ−ザアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP865783A JPS59134889A (ja) | 1983-01-24 | 1983-01-24 | 半導体レ−ザアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59134889A true JPS59134889A (ja) | 1984-08-02 |
Family
ID=11699000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP865783A Pending JPS59134889A (ja) | 1983-01-24 | 1983-01-24 | 半導体レ−ザアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59134889A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270245A (en) * | 1992-11-27 | 1993-12-14 | Motorola, Inc. | Method of forming a light emitting diode |
| US5574308A (en) * | 1992-12-07 | 1996-11-12 | Fujitsu Limited | Semiconductor device and its manufacturing method |
| JP2001244540A (ja) * | 2000-02-29 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 半導体レーザ |
| KR101018106B1 (ko) | 2008-11-19 | 2011-02-25 | 삼성엘이디 주식회사 | 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법 |
-
1983
- 1983-01-24 JP JP865783A patent/JPS59134889A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270245A (en) * | 1992-11-27 | 1993-12-14 | Motorola, Inc. | Method of forming a light emitting diode |
| US5574308A (en) * | 1992-12-07 | 1996-11-12 | Fujitsu Limited | Semiconductor device and its manufacturing method |
| JP2001244540A (ja) * | 2000-02-29 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 半導体レーザ |
| KR101018106B1 (ko) | 2008-11-19 | 2011-02-25 | 삼성엘이디 주식회사 | 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59134889A (ja) | 半導体レ−ザアレイの製造方法 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JPS61182292A (ja) | 半導体レ−ザ−の製造方法 | |
| JPS61276284A (ja) | 埋込型半導体レ−ザの製造方法 | |
| JPH0637389A (ja) | 半導体レーザ素子の製造方法 | |
| JPS6041232A (ja) | 半導体装置の製造方法 | |
| JPS6057990A (ja) | 半導体レ−ザ | |
| JPS61154091A (ja) | 半導体発光素子の製造方法 | |
| JPH0526359B2 (ja) | ||
| JPS6349918B2 (ja) | ||
| JPS599990A (ja) | 半導体レ−ザの製造方法 | |
| JPH03173487A (ja) | 半導体発光素子の製造方法 | |
| JPS5882585A (ja) | 半導体レ−ザの製造方法 | |
| JPH03125488A (ja) | 半導体発光素子およびその製造方法 | |
| JPS58110086A (ja) | 半導体レ−ザ及びその製造方法 | |
| JPS6477982A (en) | Machining method of substrate | |
| JPS62158385A (ja) | 半導体レーザ素子の製造方法 | |
| JPH01318276A (ja) | 半導体レーザの製造方法 | |
| JPH05152679A (ja) | 半導体レーザ | |
| JPS61248582A (ja) | 半導体レ−ザアレイ装置の製造方法 | |
| JPS6094783A (ja) | 半導体発光装置及び製造方法 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JPH0282679A (ja) | 半導体発光装置の製造方法 | |
| JPS59232478A (ja) | 埋め込み構造分布反射型半導体レ−ザ及びその製造方法 | |
| JPH04163984A (ja) | 半導体発光素子の製造方法 |