JP2009188435A - 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム - Google Patents

Abstract

【課題】簡単な構成で低閾値電流で高出力動作ができると共に、信頼性が高く低コストな半導体レーザ素子とその製造方法および光ディスク装置および光伝送システムを提供する。
【解決手段】ドーピング濃度が１×１０¹⁸ｃｍ^-3以上のｐ⁺-ＧaＡsコンタクト層１１３上およびドーピング濃度が１×１０¹⁷ｃｍ^-3以下のｐ-ＡlＧaＡs第２上クラッド層１０９上にｐ側電極１１４を形成する。ｐ側電極１１４と接する各々の半導体層の界面に、ｐ側電極１１４の材料と各々の半導体層材料とが合金化した化合物層１１５を形成する。ｐ-ＡlＧaＡs第２上クラッド層１０９と多重歪量子井戸活性層１０６との間に、ドーピング濃度が１×１０¹⁸ｃｍ^-3のｐ-ＡlＧaＡs第１上クラッド層１０８を形成する。
【選択図】図１

Description

本発明は、半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システムに関し、光ディスク装置や光伝送システム等に用いられる高出力で低消費電力の半導体レーザ素子に関するものである。

今日の情報化社会の中で、情報記録メディアである光ディスク装置や、情報をやり取りする光伝送システムの重要性はますます高まっており、その需要は大きくなる一方である。半導体レーザ素子は、これら光ディスク装置や光伝送システムの基幹デバイスであり、その果す役割は非常に大きい。

この半導体レーザ素子では、より大容量の情報をより速く光ディスクに書き込んだり伝送したりするためには、レーザ発振出力を大きくしなければならない。しかし、半導体レーザ素子を高出力発振させると、一般に劣化が早く進むようになるので、素子の信頼性を確保しつつ高出力化を実現することが重要である。さらに、光ディスク装置や光伝送システムの携帯機器への搭載や、装置使用時や製造時の環境に与える負荷をできるだけ低減することなどを考えると、消費電力はより小さく、またできるだけ安いコストで製造できることも要求される。

高い信頼性と低い消費電力(低閾値電流)を両立した従来の第１の半導体レーザ素子として、図１９に示すリッジ埋め込み構造のものがある(例えば、特開平５−１６０５０３号公報(特許文献１)参照)。この従来の第１の半導体レーザ素子は、ｎ-ＧaＡs基板６０１上に、ｎ-ＧaＡsバッファ層６０２、ｎ-Ａl_0.5Ｇa_0.5Ａs下部クラッド層６０３、Ａl_0.15Ｇa_0.85Ａs活性層６０４が順に積層され、さらにリッジ部以外の領域にｐ-Ａl_0.5Ｇa_0.5Ａs上部クラッド層６０５を一部残しつつ、ｐ-Ａl_0.5Ｇa_0.5Ａs上部クラッド層６０５とｐ-ＧaＡsキャップ層６０６がリッジ部６０８を形成している。リッジ部６０８の両脇は、ｎ-ＡlＧaＡs電流ブロック層６０９、ｎ-ＧaＡs保護層６１０が埋め込み形成され、ｐ-ＧaＡsキャップ層６０６、ｎ-ＡlＧaＡs電流ブロック層６０９、およびｎ-ＧaＡs保護層６１０上にｐ-ＧaＡsコンタクト層６１１が設けられている。

この半導体レーザ素子は、次のようにして作製される。

(ａ) まず、ｎ-ＧaＡs基板６０１上に第１回目の半導体層の結晶成長としてｎ-ＧaＡsバッファ層６０２(層厚０.５μｍ)、ｎ-Ａl_0.5Ｇa_0.5Ａs下部クラッド層６０３(層厚１.０μｍ)、Ａl_0.15Ｇa_0.85Ａs活性層６０４(層厚０.０７μｍ)、ｐ-Ａl_0.5Ｇa_0.5Ａs上部クラッド層６０５(層厚１.０μｍ)、ｐ-ＧaＡsキャップ層６０６(層厚０.２μｍ)を順次、ＭＯＣＶＤ(有機金属化学気相成長)法またはＭＢＥ(分子線エピタキシー)法にて成長させる(図２０Ａ参照)。

(ｂ) 次に、ｐ-ＧaＡsキャップ層６０６上にストライプ状に窒化シリコンまたは酸化シリコンなどの誘電体膜６０７を形成し、この誘電体膜６０７をマスクとしてｐ-ＧaＡsキャップ層６０６およびｐ-ＡlＧaＡs上部クラッド層６０５の一部を除去し、リッジ部６０８を形成する(図２０Ｂ参照)。

(ｃ) 第２回目の半導体層の結晶成長として、誘電体膜６０７をマスクとしてＭＯＣＶＤ成長技術により、ｐ-ＧaＡsキャップ層６０６の側面およびｐ-ＡlＧaＡs上部クラッド層６０５上にのみ選択的にｎ-ＡlＧaＡs電流ブロック層６０９、ｎ-ＧaＡs保護層６１０を順次形成する(図２０Ｃ参照)。

(ｄ) 次に、誘電体膜６０７を除去し、第３回目の半導体層の結晶成長として、表面に現れているｐ-ＧaＡsキャップ層６０６、ｎ-ＡlＧaＡs電流ブロック層６０９、およびｎ-ＧaＡs保護層６１０の全てを覆うように、ｐ-ＧaＡsコンタクト層６１１を形成する(図２０Ｄ参照)。

最後に、ｎ-ＧaＡs基板６０１およびｐ-ＧaＡsコンタクト層６１１のそれぞれに電極を形成することで半導体レーザ素子が完成する。この半導体レーザ素子は、光と電流をＡlＧaＡs活性層６０４のリッジ部６０８直下の領域に閉じ込めることでレーザ発振を行う。

前記従来の第１の半導体レーザ素子は、ｐ-ＡlＧaＡs上部クラッド層６０５にリッジ形状の領域を持たせた構造いわゆるリッジ埋め込み構造を用いている。この構造では、製造工程中のリッジ部形成後の工程(ｂ)の段階において、酸化しやすいＡlを含んだｐ-ＡlＧaＡs上部クラッド層６０５が一旦大気にさらされる。一般に、ＡlＧaＡs層において一旦大気にさらされた部分は、深い準位を形成して光吸収を起こし、レーザ素子の信頼性を低下させる。しかし、このリッジ埋め込み構造は、大気にさらされた部分がレーザ発振時の活性領域から離れているために、この部分での光吸収は低く抑えられ信頼性を確保できる。

また、前記従来の第１の半導体レーザ素子は、ｐ-ＡlＧaＡs上部クラッド層６０５のリッジ形状部分の外側にｐ-ＡlＧaＡs上部クラッド層６０５よりも屈折率の小さいｎ-ＡlＧaＡs電流ブロック層６０９を設けることで、電流狭窄と実屈折率のみによる水平方向の光の閉じ込めを行っている。このいわゆる実屈折率ガイド型のレーザは水平方向の光閉じ込めに光吸収を用いていないため、レーザ発振時の導波路損失が小さく、消費電力を低く抑えることができる。

このように、一般にリッジ埋め込み構造の半導体レーザ素子は、高信頼性と低消費電力を両立できる構造として広く多用されている。しかしながらこの構造の作製においては、活性層等があらかじめ積層された半導体基板に対し、さらに２回の結晶(再)成長を行うことが必要となる。

２度の結晶再成長を行うことは、半導体レーザ素子を作成する上で非常に大きなコストアップ要因となる。そのため、従来の第２の半導体レーザ素子として、クラッド層とショットキー接合しコンタクト層とオーミック接合する電極を積層することにより製造工程を簡略化したものが提案されている(例えば、特開平４−１１１３７５号公報(特許文献２)参照)。

前記従来の第２の半導体レーザ素子について、以下に説明する。図２１は、従来の第２の半導体レーザ素子の断面模式図である。この従来の第２の半導体レーザ素子は次のようにして製造される。

まず、ＭＯＣＶＤ法により、ｎ-ＧaＡs基板７０１上にｎ-ＩnＧaＰクラッド層７０２、ＩnＧaＡs/ＧaＡs歪量子井戸活性層７０３、ｐ-ＩnＧaＰクラッド層７０４、ｐ-ＩnＧaＡsコンタクト層７０５を順次積層し、フォトリソグラフィなどの手法により、ｐ-ＩnＧaＰクラッド層７０４の途中までエッチングを行い、メサを形成した後、ｐ側電極７０６としてＴi/Ｐt/Ａuを、ｎ側電極７０７としてＡu-Ｇe-Ｎi/Ａuを順次蒸着する。このようにして製作された素子に電流を流すと、ｐ-ＩnＧaＰクラッド層７０４とｐ側電極７０６の間にはショットキー接合部７０８が形成され、ｐ側電極とｐ-ＩnＧaＡsコンタクト層７０５の間にのみ電流が流れ、電流狭窄が行われる。

従来の第２の半導体レーザ素子のような構造とすることで、従来の第１の半導体レーザ素子のような埋め込みヘテロ構造における合計３度の結晶成長工程を1度にすることができ、その結果、大幅に製造工程を削減することができる。

この種のショットキー接合を用いて電流狭窄を行う従来の第３の半導体レーザ素子としては、他に図２２に示すものがある(例えば、特開昭６２−２８１３８４号公報(特許文献３)参照)。図２２において、８０１はｎ-ＧaＡs基板、８０２はｎ-ＡlＧaＡs第１クラッド層、８０３は高補償ＳiドープＧaＡs活性層、８０４はｐ-ＡlＧaＡs第２クラッド層、８０５はｐ-ＧaＡs層、８０６はｐ-ＡlＧaＡs第３クラッド層、８０７はｐ-ＧaＡs層、８０８,８０９は電極である。

図２２に示すように、ＧaＡs基板８０１上において、ＡlＧaＡsとＧaＡsの選択エッチングを利用してｐ-ＡlＧaＡs第２クラッド層８０４を露出させ、それにショットキー接合し、ｐ-ＧaＡsコンタクト層８０７にオーミック接合するような構造が開示されている。この従来の第３の半導体レーザ素子では、選択エッチングを用いることにより製造工程を容易かつ制御性の良いものにでき、かつ高出力動作を期待できるとしている。

上述したように、従来のリッジ埋め込み型の第１の半導体レーザ素子では、高信頼性と低消費電力を両立できるものの、その製造コストが高いという課題があった。また、従来のショットキー接合を用いて電流狭窄を行う第２,第３の半導体レーザ素子では、現在リッジ埋め込み構造の半導体レーザ素子で実現されているような低閾値電流(例えば３０ｍＡ以下)、高出力(例えば１５０ｍＷを超える出力)動作を行うことができなかった。また、さまざまな用途に合わせて要求される光学特性仕様に合わせた素子設計をすることが困難であった。さらに、ショットキー接合部の信頼性に乏しく、長期信頼性を実現できていない。

低閾値電流、高出力動作を実現できていなかった原因としては、ショットキー接合部分の電流狭窄性が不十分であり、特に微細ストライプ構造としたときの漏れ電流を十分に低減できなかったことにある。

また、低素子抵抗と電流狭窄性を両立できる構成が開示されておらず、結果として素子抵抗が上昇し、このことも高出力動作を妨げる一因である。

また、電流狭窄性を確保するためには、価電子帯のエネルギー差ΔＥvの大きい(ＧaＡsに格子整合するような)ＩnＧaＰや高混晶のＡlＧaＡsの材料系をクラッド層に使用せざるを得ず、クラッド層の屈折率を変更する余地が小さかった。そのため光学特性を設計する際の自由度が制限されていた。さらに、ブレークダウンに強いショットキー接合の構成が開示されておらず、長期信頼性に欠けたものしかなかった。

その他にも、例えば上述の従来の第２における半導体レーザ素子およびその製造方法では、途中までエッチングで除去したｐ-ＩnＧaＰクラッド層の層厚が変動することにより、レーザ素子の光学特性に大きく影響を与え、水平方向のファーフィールド・パターン(ＦＦＰ)がばらついたり、横モードの安定性が悪くなったりするという課題があった。さらに、ＩnＧaＰ層厚が変動することにより、その上に作成したショットキー接合特性も変動し、電流狭窄が十分に行えない場合がある。また、ＧaＡsに対して格子整合条件のＩnＧaＰ層の屈折率は一意に決定されるので、光学設計の際、ＩnＧaＰ膜厚を変更することでしか調整ができず、その自由度が小さい。さらに、ＩnＧaＰをｐクラッド側に用いることによりΔＥvが大きくなり、活性層へのホールの注入効率が制限される等の課題がある。

また、従来の第３の半導体レーザ素子では、ＡlＧaＡsとＧaＡsの選択エッチングを用いることにより製造工程の制御性が上がるが、ＡlＧaＡsに対して高出力動作に耐えうる十分な電流狭窄性を有したショットキー接合を得ることが困難であり、長期信頼性の面でも課題があった。

特開平５−１６０５０３号公報 特開平４−１１１３７５号公報 特開昭６２−２８１３８４号公報

本発明は、上述した課題を克服し、低閾値電流でかつ高出力動作が可能で、長期信頼性が得られると共に、製造工程の簡略化によりコストを低減できる半導体レーザ素子を提供することを目的とし、さらに光学特性設計の自由度に富み、かつ安定した光学特性が得られる半導体レーザ素子を提供することを目的としている。

さらに、本発明は、前記半導体レーザ素子とその製造方法およびその半導体レーザ素子を用いた光ディスク装置および光伝送システムを提供することを目的とする。

前記目的を達成するため、本発明の半導体レーザ素子は、第１導電型の基板と、前記第１導電型の基板上に形成された活性層と、前記活性層上に形成された第２導電型の半導体層群とを有する半導体レーザ素子において、前記第２導電型の半導体層群は、少なくともドーピング濃度が１×１０¹⁷ｃｍ^-3以下の低濃度半導体層とドーピング濃度が１×１０¹⁸ｃｍ^-3以上の高濃度半導体層とを含み、前記第２導電型の半導体層群上に電極が形成され、前記電極と前記低濃度半導体層の界面に、前記電極の材料と前記低濃度半導体層の材料からなる低濃度側の化合物層が形成され、前記電極と前記高濃度半導体層の界面に、前記電極の材料と前記高濃度半導体層の材料からなる高濃度側の化合物層が形成されており、前記低濃度半導体層と前記活性層の間に、少なくとも１×１０¹⁷ｃｍ^-3以上のドーピング濃度を有する第２導電型の半導体層が形成されていることを特徴とする。

前記構成の半導体レーザ素子によれば、ドーピング濃度が１×１０¹⁸ｃｍ^-3以上の高濃度半導体層と電極とのオーミック接合では、前記高濃度側の化合物層によってより低コンタクト抵抗が得られると共に、ドーピング濃度が１×１０¹⁷ｃｍ^-3以下の低濃度半導体層と電極とのショットキー接合では、前記低濃度側の化合物層によって十分な電流狭窄が得られる。このようにオーミック接合性とショットキー接合性がともにより強化されるので、電流狭窄を行うための埋め込み層(電流ブロック層)の結晶再成長工程と、低コンタクト抵抗を得るためのコンタクト層の結晶再成長工程を別途行うことなく、十分な電流狭窄性と低コンタクト抵抗を実現でき、熱的,電気的信頼性が向上する。したがって、低閾値電流でかつ高出力動作が可能で、長期信頼性が得られると共に、製造工程の簡略化によりコストを低減でき、従来構造を有する半導体レーザ素子と同等以上の信頼性と高出力特性を低消費電力にて実現できる半導体レーザ素子を提供することができる。

また、前記低濃度半導体層と前記活性層の間に、少なくともドーピング濃度が１×１０¹⁷ｃｍ^-3以上の第２導電型の半導体層をさらに形成することによって、ショットキー接合特性を考慮した制限を受けることなく、要求される光学特性仕様に応じて自在に第２導電型の半導体層の層厚・組成等を変更することができるために光学設計の自由度が増すと共に、素子抵抗の上昇を抑えることができ、一層の低消費電力化を図ることができる。

また、一実施形態の半導体レーザ素子は、前記高濃度半導体層がリッジ構造の最上部に設けられ、前記低濃度半導体層が少なくとも前記リッジ構造の最上部以外の領域に設けられていることが好ましい。

前記実施形態の半導体レーザ素子によれば、最上部に高濃度半導体層が設けられ、その最上部以外の領域に低濃度半導体層が設けられたリッジ構造において、第２導電型の半導体層群の高濃度半導体層上と低濃度半導体層上に形成された同一の電極によって、電流狭窄を行うショットキー接合部分と電流注入を行うオーミック接合部分を同時に形成できるため、製造コストを大幅に低減できる半導体レーザ素子を提供することができる。

また、一実施形態の半導体レーザ素子は、前記高濃度半導体層がＧaＡsまたはＩnＧaＡsであることが好ましい。

前記実施形態の半導体レーザ素子によれば、ＧaＡsまたはＩnＧaＡsである前記高濃度半導体層と前記電極とのオーミック接合により、電極コンタクト層を結晶再成長により形成する工程を行うことなく、素子抵抗を低減できるため、半導体レーザ素子を製造するコストを大幅に低減できる効果がある。

また、一実施形態の半導体レーザ素子は、前記低濃度半導体層がＡlＧaＡsであることが好ましい。

前記実施形態の半導体レーザ素子によれば、ＡlＧaＡsである前記低濃度半導体層と前記電極とのショットキー接合により、電流ブロック層を結晶再成長した構造にすることなく、十分に電流狭窄性に優れた半導体レーザ素子を提供することができるので、製造コストを大幅に低減することができる。

また、一実施形態の半導体レーザ素子は、前記低濃度半導体層が少なくともＩnとＰを含むことが好ましい。

前記実施形態の半導体レーザ素子によれば、少なくともＩnとＰを含む前記低濃度半導体層と前記電極とのショットキー接合により、電流ブロック層を結晶再成長した構造にすることなく、十分に電流狭窄性に優れた半導体レーザ素子を提供することができるので、製造コストを大幅に低減することができる。

また、一実施形態の半導体レーザ素子は、前記低濃度半導体層が、ＩnＧaＰ,ＩnＧaＡsＰ,ＩnＧaＡlＰまたはＩnＡlＡsＰのうちのいずれか１つであることが好ましい。

前記実施形態の半導体レーザ素子によれば、前記低濃度半導体層が、ＩnＧaＰ、ＩnＧaＡsＰ、ＩnＧaＡlＰ、ＩnＡlＡsＰのうちのいずれか１つであることによって、リッジ形成プロセスに選択エッチングを利用することができ、それによって製造工程を簡略化して歩留りを向上できる。

また、一実施形態の半導体レーザ素子は、前記第２導電型の半導体層群のドーパントとしてＣまたはＭgまたはＢeが用いられていることが好ましい。

前記実施形態の半導体レーザ素子によれば、前記第２導電型の半導体層群のドーパントにＣまたはＭgまたはＢeを用いることによって、結晶成長時や素子通電動作時のショットキー接合を形成する低濃度半導体層への上下の層からのドーパントの拡散が抑制されるので、ドーパント拡散による電流狭窄性の低下を防ぐことができる。したがって、良好な電流狭窄性を有する半導体レーザ素子を制御性よく製造でき、さらに量産時のばらつきの低減や通電時の信頼性を向上できる効果がある。

また、一実施形態の半導体レーザ素子は、前記低濃度側の化合物層の厚みが０.２μｍ未満であることが好ましい。

前記実施形態の半導体レーザ素子によれば、前記低濃度側の化合物層の厚みを０.２μｍ未満にすることによって、前記低濃度半導体層の厚みの増加による必要以上の素子の高抵抗化を防止でき、消費電力を下げる効果がある。

また、一実施形態の半導体レーザ素子は、前記電極が多層金属薄膜であって、その多層金属薄膜の最下層が白金族元素または白金族元素化合物からなることが好ましい。ここで、白金族元素とは、ルテニウムＲu，ロジウムＲh，パラジウムＰd，オスミウムＯs，イリジウムＩrおよび白金Ｐtの総称であり、白金族元素化合物とは、Ｒu,Ｒh,Ｐd,Ｏs,ＩrおよびＰtのうちの少なくとも１つを含む化合物のことである。

前記実施形態の半導体レーザ素子によれば、多層金属薄膜である前記電極の最下層が白金族元素または白金族元素化合物からなることにより、白金族元素と低濃度半導体層との間に合金化反応を起こさせて、低濃度半導体層に対して安定なショットキー接合が得られるので、十分な電流狭窄性と熱的,電気的信頼性を両立した半導体レーザ素子を提供することが可能となる。

また、一実施形態の半導体レーザ素子は、前記低濃度側の化合物層が白金族元素を含むことが好ましい。

前記実施形態の半導体レーザ素子によれば、前記化合物層が白金族元素を含むことにより、低濃度半導体層に対して安定なショットキー接合が得られるので、十分な電流狭窄性と熱的,電気的な信頼性を両立した半導体レーザ素子を提供することが可能となる。

また、一実施形態の半導体レーザ素子は、前記電極が多層金属薄膜であって、その多層金属薄膜の最下層がＴiからなることが好ましい。

前記実施形態の半導体レーザ素子によれば、前記電極の最下層がＴiからなることにより、Ｔiと低濃度半導体層との間に合金化反応を起こさせて、低濃度半導体層に対して安定なショットキー接合が得られるので、十分な電流狭窄性と熱的,電気的信頼性を両立した半導体レーザ素子を提供することが可能となる。

また、一実施形態の半導体レーザ素子は、前記低濃度側の化合物層が少なくともＴiを含むことが好ましい。

前記実施形態の半導体レーザ素子によれば、前記化合物層がＴiを含むことにより、低濃度半導体層に対して安定なショットキー接合が得られるので、十分な電流狭窄性と熱的,電気的信頼性を両立した半導体レーザ素子を提供することが可能となる。

また、一実施形態の半導体レーザ素子は、前記リッジ構造の両脇に、前記リッジ構造の最上部よりも最上部が高いストライプ状構造体を有することが好ましい。

前記実施形態の半導体レーザ素子によれば、前記リッジ構造の最上部よりも最上部が高いストライプ状構造体が前記リッジ構造の両脇に形成され、そのストライプ状構造体が前記リッジ構造に対する保護構造体として作用するため、リッジ構造の破損を防止でき、歩留りを向上させることができる。

また、一実施形態の半導体レーザ素子は、前記リッジ構造の両脇にリッジ構造の最上部よりも最上部が高いストライプ状構造体を有する半導体レーザ素子において、前記ストライプ状構造体の最上部側が実装面であることが好ましい。ここで、実装面とは、半導体レーザ素子を実装するステムや放熱体に対して、半導体レーザチップが接触する面のことを指す。

前記実施形態の半導体レーザ素子によれば、前記リッジ構造の最上部よりも最上部が高いストライプ状構造体の最上部(頂部)側が実装面となっているために、前記半導体レーザ素子のリッジ構造側に設けられた電極をステムや放熱体にダイボンドするいわゆるジャンクションダウン型の実装を行う際にも、リッジ構造が破損したりすることを防止する効果がある。

また、一実施形態の半導体レーザ素子は、前記ストライプ状構造体が導電体からなってもよい。

前記実施形態の半導体レーザ素子によれば、前記ストライプ状構造体が導電体からなることにより、前記ジャンクションダウン型実装を行った場合、ストライプ状構造体を介してリッジ構造上に設けられた電極への通電が実現できるとともに、逆に活性層で発生した熱をストライプ状構造体を介して効率よく外部に放出できる効果がある。この放熱効果は、当然ながら半導体層よりも熱伝導率の良い導電体を用いてストライプ状構造体を形成したほうが大きくなる。さらに、電流遮断を行うための絶縁体膜やドーピング濃度が１×１０¹⁷ｃｍ^-3以下の低濃度半導体層をストライプ状構造体上に形成する必要がなくなるため、製造工程がより簡略化でき、歩留りがよく製造コストの安い半導体レーザ装置を提供することが可能となる。

また、一実施形態の半導体レーザ素子は、前記導電体が金または金を含む合金からなることが好ましい。

前記実施形態の半導体レーザ素子によれば、前記導電体が金または金を含む合金であることにより、低い電極抵抗と良好な放熱特性を両立し、かつ上述したジャンクションダウン型実装が容易なストライプ状構造体の構成を提供することが可能となる。

また、一実施形態の半導体レーザ素子は、前記ストライプ状構造体を覆うように絶縁体膜が形成され、前記絶縁体膜上に前記電極の一部が形成されていてもよい。

前記実施形態の半導体レーザ素子によれば、前記ストライプ状構造体と前記電極との間に絶縁体膜が挿入されているために、前記ストライプ状構造体を介して前記電極から活性層へ電流が流れることがない。したがって、余分なリーク電流を生じさせることがなく、低い閾値電流値を有する半導体レーザ素子を提供することができるようになる。

また、本発明の半導体レーザ素子の製造方法は、第１導電型の基板上に前記活性層を形成する工程と、前記活性層上に、少なくともドーピング濃度が１×１０¹⁷ｃｍ^-3以下の低濃度半導体層とドーピング濃度が１×１０¹⁸ｃｍ^-3以上の高濃度半導体層とを含む第２導電型の半導体層群を形成する工程と、前記第２導電型の半導体層群上に電極を形成する工程と、前記電極形成後に熱処理を行うことによって、前記電極と前記第２導電型の半導体層群の界面に化合物層を形成する工程とを含み、前記第２導電型の半導体層群を形成する工程において、前記低濃度半導体層と前記活性層の間に、少なくとも１×１０¹⁷ｃｍ^-3以上のドーピング濃度を有する第２導電型の半導体層を形成することを特徴とする。

前記実施形態の半導体レーザ素子の製造方法によれば、ドーピング濃度が１×１０¹⁷ｃｍ^-3以下の低濃度半導体層と電極とのショットキー接合において前記化合物層によって十分な電流狭窄が得られると共に、ドーピング濃度が１×１０¹⁸ｃｍ^-3以上の高濃度半導体層と電極とのオーミック接合において前記化合物層によってより低コンタクト抵抗が得られる。このようにショットキー接合性とオーミック接合性がより強化されるので、電流ブロック層の埋め込み再成長工程や電極コンタクト層の結晶再成長工程を行うことなしに、低閾値電流でかつ高出力動作が可能で、長期信頼性が得られると共に、製造工程の簡略化によりコストを低減できる。したがって、十分な電流狭窄性と優れた素子信頼性が得られ、かつ、低消費電力で高出力動作が可能な半導体レーザ素子を製造することが可能となる。

また、前記低濃度半導体層と前記活性層の間に、少なくともドーピング濃度が１×１０¹⁷ｃｍ^-3以上の第２導電型の半導体層をさらに形成することによって、ショットキー接合特性を考慮した制限を受けることなく、要求される光学特性仕様に応じて自在に第２導電型の半導体層の層厚・組成等を変更することができるため、光学設計の自由度が増すと共に、素子抵抗の上昇を抑えることができ、一層の低消費電力化を図ることができる。

また、一実施形態の半導体レーザ素子の製造方法は、前記電極を形成する工程が、前記第２導電型の半導体層群上に前記電極の最下層となる白金族元素または白金族元素化合物からなる層を形成する工程を含むと共に、前記化合物層が、前記電極の最下層の白金族元素または白金族元素化合物の材料と前記第２導電型の半導体層群の材料からなることが好ましい。

前記実施形態の半導体レーザ素子の製造方法によれば、前記電極の最下層が白金族元素または白金族元素化合物からなることにより、白金族元素と低濃度半導体層との間に合金化反応を起こさせて、低濃度半導体層に対して安定なショットキー接合が得られるので、十分な電流狭窄性と熱的,電気的な信頼性を両立した半導体レーザ素子を製造することができる。

また、一実施形態の半導体レーザ素子の製造方法は、前記電極の最下層が白金族元素または白金族元素化合物からなる場合に、前記化合物層を形成する工程における熱処理が３５０℃乃至４５０℃で行われることが好ましい。

前記実施形態の半導体レーザ素子の製造方法によれば、前記化合物層を形成する工程において、３５０℃乃至４５０℃で熱処理を行うことによって、信頼性に優れたショットキー接合と、十分に低抵抗なオーミック接合を得ることができる。したがって、十分な電流狭窄性を有し、素子信頼性に優れ、かつ低消費電力で高出力動作が可能な半導体レーザ素子を製造することができる。なお、３５０℃以下の熱処理では十分な合金化反応が起こらず、４５０℃以上ではオーミック接合のコンタクト抵抗が増大し、ショットキー接合性も悪化する。

また、一実施形態の半導体レーザ素子の製造方法は、前記電極を形成する工程は、前記第２導電型の半導体層群上に前記電極の最下層となるＴiからなる層を形成する工程を含むと共に、前記化合物層が少なくとも前記電極の最下層の構成元素のＴiを含むことが好ましい。

前記実施形態の半導体レーザ素子の製造方法によれば、前記電極の最下層がＴiからなることにより、Ｔiと低濃度半導体層との間に合金化反応を起こさせて、低濃度半導体層に対して安定なショットキー接合が得られるので、十分な電流狭窄性と熱的,電気的信頼性を両立した半導体レーザ素子を提供することが可能となる。したがって、電流ブロック層の埋め込み再成長工程や電極コンタクト層の結晶再成長工程を行うことなしに、十分な電流狭窄性を有し、素子信頼性に優れ、かつ低消費電力で高出力動作が可能な半導体レーザ素子を製造することが可能となる。

また、一実施形態の半導体レーザ素子の製造方法は、前記電極の最下層がＴiからなる場合に、前記化合物層を形成する工程における熱処理が３５０℃乃至４３０℃で行われることが好ましい。

前記実施形態の半導体レーザ素子の製造方法によれば、信頼性に優れたショットキー接合と、低抵抗なオーミック接合を同時に得ることができる。したがって、十分な電流狭窄性を有し、素子信頼性に優れ、かつ低消費電力で高出力動作が可能な半導体レーザ素子を製造することが可能となる。なお、３５０℃以下では、合金化による化合物層の生成の反応が十分に進まず、４３０℃を超えるとオーミック接合において、徐々にコンタクト抵抗が悪化してくる。

また、一実施形態の半導体レーザ素子の製造方法は、前記第２導電型の半導体層群を形成する工程の後、前記第２導電型の半導体層群を加工して前記高濃度半導体層を最上部に有するリッジ構造を形成する工程と、前記リッジ構造の両脇に、前記リッジ構造の最上部よりも最上部が高いストライプ状構造体を形成する工程とを含むことが好ましい。

前記実施形態の半導体レーザ素子の製造方法によれば、前記リッジ構造の両脇にリッジ構造の最上部よりも最上部が高いストライプ状構造体を形成するために、その後の工程におけるリッジ構造部分の破損を防止できるようになる。

また、一実施形態の半導体レーザ素子の製造方法は、前記電極と前記第２導電型の半導体層群の界面に化合物層を形成する工程の後、前記電極のうちの前記ストライプ状構造体上の領域を支持体に接合させる工程を含むことが好ましい。

前記実施形態の半導体レーザ素子の製造方法によれば、リッジ構造を形成した側の電極をステムや放熱体などの支持体に接合させるいわゆるジャンクションダウン型の実装工程を行う際にこのリッジ構造部分の破損を防止できる効果が大きい。

また、一実施形態の半導体レーザ素子の製造方法は、前記ストライプ状構造体を形成する工程において、前記電極のうちの少なくとも前記低濃度半導体層上の領域に、前記電極を給電メタルとして使用する電解メッキにより金または金を含む合金からなる前記ストライプ状構造体が形成されることが好ましい。

前記実施形態の半導体レーザ素子の製造方法によれば、前記リッジ構造側に設けられた電極を、電解メッキを行う際の給電メタルとして使用するために、別途給電メタルの形成・除去の必要がなく、製造工程が簡略になり、低コストで製造することができる。このとき、前記ストライプ状構造体が金または金を含む合金であることにより、低い電極抵抗と良好な放熱特性を両立した半導体レーザ素子を製造でき、かつ上述したジャンクションダウン型実装の歩留りを向上させることが可能となる。

また、本発明の光ディスク装置は、前記いずれか１つの半導体レーザ素子を用いていることを特徴とする。

前記光ディスク装置によれば、従来の光ディスク装置に比べて、より安価で高速書き込みが可能な信頼性に優れた光ディスク装置を提供することができる。

また、本発明の光伝送システムは、前記いずれか１つの半導体レーザ素子を用いていることを特徴とする。

前記光伝送システムによれば、従来よりも圧倒的に安価でかつ信頼性を兼ね備えた光伝送モジュールを提供することができ、光伝送システムの低価格化を図ることができる。

以上より明らかなように、本発明の半導体レーザ素子によれば、電流狭窄のための埋め込み層の結晶再成長工程や低コンタクト抵抗を得るためのコンタクト層の結晶再成長工程を別途行うことなく、従来の半導体レーザ素子と同等以上の信頼性と高出力特性を低消費電力にて実現できる半導体レーザ素子を提供することができる。

本発明の半導体レーザ素子の製造方法は、電流ブロック層の埋め込み再成長工程や電極コンタクト層の結晶再成長工程を行うことなしに、十分な電流狭窄性を有し、素子信頼性に優れ、かつ低消費電力で高出力動作が可能な半導体レーザ素子を製造することが可能となる。

本発明の光ディスク装置によれば、本発明の半導体レーザ素子を用いることで、従来の光ディスク装置に比べて、より安価で高速書き込みが可能、かつ信頼性に優れた光ディスク装置を提供
また、本発明の光伝送システムによれば、本発明の半導体レーザ素子をその光伝送モジュールに用いることで、従来よりも圧倒的に安価でかつ信頼性を兼ね備えた光伝送モジュールを提供することができ、光伝送システムの低価格化を図ることができる。

図１は本発明の第１実施形態にかかる半導体レーザ素子のストライプ方向に対して垂直な面の断面模式図である。 図２は前記半導体レーザ素子のストライプ形成用マスクプロセス終了後のストライプ方向に対して垂直な面の断面模式図である。 図３は前記半導体レーザ素子のメサストライプ形成エッチングプロセス終了後のストライプ方向に対して垂直な面の断面模式図である。 図４は前記半導体レーザ素子のｐ側電極の形成工程終了後のストライプ方向に対して垂直な面の断面模式図である。 図５はＰtの合金化した化合物層を説明する断面模式図である。 図６は前記半導体レーザ素子の電流−光出力特性を表すグラフである。 図７は本発明の第２実施形態にかかる半導体レーザ素子のストライプ方向に対して垂直な面の断面模式図である。 図８Ａは前記半導体レーザ素子の改変例の製造工程を説明する図である。 図８Ｂは図８Ａに続く前記半導体レーザ素子の製造工程を説明する図である。 図８Ｃは図８Ｂに続く前記半導体レーザ素子の製造工程を説明する図である。 図９は本発明の第３実施形態にかかる半導体レーザ素子のストライプ方向に対して垂直な面の断面模式図である。 図１０は前記半導体レーザ素子のストライプ形成用マスクプロセス終了後のストライプ方向に対して垂直な面の断面模式図である。 図１１は前記半導体レーザ素子のメサストライプ形成エッチングプロセス終了後のストライプ方向に対して垂直な面の断面模式図である。 図１２は前記半導体レーザ素子のｐ側電極とｎ側電極形成後のストライプ方向に対して垂直な面の断面模式図である。 図１３は本発明の第４実施形態にかかる半導体レーザ素子のストライプ方向に対して垂直な面の断面模式図である。 図１４は前記半導体レーザ素子の製造工程を説明する断面模式図である。 図１５は本発明の第５実施形態にかかる半導体レーザ素子のストライプ方向に対して垂直な面の断面模式図である。 図１６は本発明の第６実施形態の光ディスク装置の概略図である。 図１７は本発明の第７実施形態の光伝送システムに使用される光伝送モジュールの概略図である。 図１８は前記光伝送システムのレーザマウントの斜視図である。 図１９は従来の第１の半導体レーザ素子のリッジ埋め込み構造を示す断面模式図である。 図２０Ａは従来の第１の半導体レーザ素子の製造工程を説明する図である。 図２０Ｂは図２０Ａに続くリッジ埋め込み型の半導体レーザ素子の製造工程を説明する図である。 図２０Ｃは図２０Ｂに続くリッジ埋め込み型の半導体レーザ素子の製造工程を説明する図である。 図２０Ｄは図２０Ｃに続くリッジ埋め込み型の半導体レーザ素子の製造工程を説明する図である。 図２１は従来の第２の半導体レーザ素子の断面模式図である。 図２２は従来の第３の半導体レーザ素子の断面模式図である。 図２３は電圧とリーク電流との関係を示す図である。 図２４は電圧とリーク電流との関係を示す図である。 図２５は本発明の第７実施形態の光伝送システムの一実施形態を示す概略図である。

以下、本発明の半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システムを図示の実施の形態により詳細に説明する。

〔第１実施形態〕
図１は、本発明の第１実施形態における半導体レーザ素子の構造を示したものである。なお、この第１実施形態では、第１導電型はｎ型であり、第２導電型はｐ型である。

この半導体レーザ素子は、図１に示すように、ｎ-ＧaＡs基板１０１上に、ｎ-ＧaＡsバッファ層１０２、ｎ-Ａl_0.453Ｇa_0.547Ａs第１下クラッド層１０３、ｎ-Ａl_0.5Ｇa_0.5Ａs第２下クラッド層１０４、Ａl_0.4278Ｇa_0.5722Ａs下ガイド層１０５、多重歪量子井戸活性層１０６、Ａl_0.4278Ｇa_0.5722Ａs上ガイド層１０７、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第１上クラッド層１０８、および低濃度半導体層の一例としてのｐ-Ａl_0.4885Ｇa_0.5115Ａs第２上クラッド層１０９を順次積層している。この第２上クラッド層１０９上に、ｐ-ＧaＡsエッチングストップ層１１０、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第３上クラッド層１１１、ｐ-ＧaＡsコンタクト層１１２および高濃度半導体層の一例としてのｐ⁺-ＧaＡsコンタクト層１１３を設けている。前記ｐ-ＧaＡsエッチングストップ層１１０とｐ-Ａl_0.4885Ｇa_0.5115Ａs第３上クラッド層１１１とｐ-ＧaＡsコンタクト層１１２およびｐ⁺-ＧaＡsコンタクト層１１３で順メサストライプ状のリッジ構造(メサストライプ部)１３０を形成している。そのリッジ構造１３０の頂部と側面部および第２上クラッド層１０９上部に、Ｐt/Ｔi/Ｐt/Ａuの順に積層して形成された多層金属薄膜からなるｐ側電極１１４を有する。さらに、ｐ側電極１１４と接する各々の半導体層の界面には、それぞれＰtと各々の半導体層材料とが合金化した化合物層１１５が形成されている。また、基板１０１の裏面には、ｎ側電極１１６として、ＡuＧe/Ｎi/Ａuの多層金属薄膜が形成されている。

前記ｐ-ＡlＧaＡs第１上クラッド層１０８,ｐ-ＡlＧaＡs第２上クラッド層１０９,ｐ-ＧaＡsエッチングストップ層１１０,ｐ-ＡlＧaＡs第３上クラッド層１１１,ｐ-ＧaＡsコンタクト層１１２およびｐ⁺-ＧaＡsコンタクト層１１３で第２導電型の半導体層群を構成している。

次に図２〜図４を参照しながら、前記半導体レーザ素子の製造方法を説明する。

まず、図２に示すように、(１００)面を有するｎ-ＧaＡs基板１０１上に、ｎ-ＧaＡsバッファ層１０２(層厚：０.５μｍ、Ｓiドープ：８×１０¹⁷ｃｍ^-3)、ｎ-Ａl_0.453Ｇa_0.547Ａs第１下クラッド層１０３(層厚：３.０μｍ、Ｓiドープ：５×１０¹⁷ｃｍ^-3)、ｎ-Ａl_0.5Ｇa_0.5Ａs第２下クラッド層１０４(層厚：０.２４μｍ、Ｓiドープ：５×１０¹⁷ｃｍ^-3)、Ａl_0.4278Ｇa_0.5722Ａs下ガイド層１０５(層厚０.１μｍ)、多重歪量子井戸活性層１０６、Ａl_0.4278Ｇa_0.5722Ａs上ガイド層１０７(層厚：０.１μｍ)、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第１上クラッド層１０８(層厚：０.２μｍ、Ｃドーピング：１×１０¹⁸ｃｍ^-3)、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第２上クラッド層１０９(層厚：０.１μｍ、Ｃドーピング：１×１０¹⁷ｃｍ^-3)、ｐ-ＧaＡsエッチングストップ層１１０(層厚３０Å、Ｃドーピング：２×１０¹⁸ｃｍ^-3)、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第３上クラッド層１１１(層厚１.２８μｍ、Ｃドーピング：２.７×１０¹⁸ｃｍ^-3)、ｐ-ＧaＡsコンタクト層１１２(層厚：０.２μｍ、Ｃドープ：３.３×１０¹⁸ｃｍ^-3)、ｐ⁺-ＧaＡsコンタクト層１１３(層厚：０.３μｍ、Ｃドープ：１×１０²¹ｃｍ^-3)を順次、ＭＯＣＶＤ法にて結晶成長させる。前記多重歪量子井戸活性層１０６は、Ｉn_0.2655Ｇa_0.7345Ａs_0.5914Ｐ_0.4086圧縮歪量子井戸層(歪０.４７％、層厚５０Å、２層)とＩn_０.126Ｇa_０.874Ａs_０.4071Ｐ_０.5929障壁層(歪−１.２％、基板側から層厚９０Å・５０Å・９０Åの３層であり、基板に最も近いものがｎ側障壁層、最も遠いものがｐ側障壁層となる)を交互に配置している。

次に、図２において、リッジ構造(メサストライプ部)を形成すべきリッジ構造形成領域１１８aに、レジストマスク１１７(マスク幅３.５μｍ)を、ストライプ方向が<０-１１>方向になるようにフォトリソグラフィ工程により作製する。

次に、前記レジストマスク１１７以外の部分をエッチング除去し、リッジ構造１３０を形成する。エッチングは硫酸と過酸化水素水の混合水溶液およびフッ酸を用いて二段階で行い、エッチングストップ層１１０直上まで行う。ＧaＡsはフッ酸によるエッチングレートが非常に遅いということを利用し、エッチング面の平坦化およびメサストライプの幅制御を可能にしている。最後に、アンモニアと過酸化水素水の混合水溶液でｐ-ＧaＡsエッチングストップ層１１０を除去しつつ、ＧaＡsコンタクト層１１２および１１３のオーバーハング部分をとる。このときのエッチングの深さは１.７８μｍであり、順メサストライプの最下部の幅は約３.２μｍである(図３)。エッチング後、前記レジストマスク１１７を除去する。

続いて電子ビーム蒸着法を用いて、Ｐt(２５０Å)/Ｔi(５００Å)/Ｐt(５００Å)/Ａu(４０００Å)の順に金属薄膜を積層してｐ側電極１１４を形成する(図４)。

その後、基板１０１を裏面側から所望の厚み(ここでは、約１００μｍ)にまで、ラッピング法により研削し、裏面側から抵抗加熱蒸着法を用いて、ＡuＧe合金(Ａu：８８％、Ｇe：１２％)を１０００Å、続いてＮi(１５０Å)、Ａu(３０００Å)を積層して、ｎ側電極１１６を形成する。

その後、Ｎ₂雰囲気中で、４００℃１分間加熱し、ｐ側電極１１４およびｎ側電極１１６の材料両方の合金化処理を行う。その結果、ｐ側電極１１４と、ｐ側電極１１４と接する各々の半導体層の界面には、Ｐtと各々の半導体層材料とが合金化した化合物層１１５が形成される。

図５は前記化合物層１１５が形成される領域を説明する拡大模式図である。化合物層１１５の厚みはｐ側電極と半導体層との界面の法線方向に深さ約５００Åである。よって、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第２上クラッド層１０９は、順メサストライプ状のリッジ構造１３０がその上に形成されていない領域は、リッジ構造１３０直下の領域に比べて約５００Åその厚みが小さい。

次に、所望の共振器長(ここでは、８００μｍ)のバーに基板１０１を分割してから端面コーティングを行い、さらにチップ(８００μｍ×２５０μｍ)に分割することで、本発明の第１実施形態の半導体レーザ素子が完成する(図１)。

この第１実施形態の半導体レーザ素子は、ｐ型のドーピング濃度が異なる複数の半導体層上にｐ側電極１１４が形成されている。Ｐt/Ｔi/Ｐt/Ａuからなるｐ側電極１１４は、３５０〜４５０℃の熱処理を行うことで、ＧaＡs系半導体材料と合金化した化合物層１１５を形成する。この化合物層１１５は、ｐ型半導体層のドーピング濃度に応じて、ｐ型半導体層に対して良好なオーミック接合を形成したり、安定なショットキー接合を形成したりする。このことを利用し、この第１実施形態の半導体レーザ素子では、リッジ構造(メサストライプ部)１３０において、１×１０¹⁸ｃｍ^-3以上のドーピング濃度を有する高濃度半導体層の一例としてのｐ⁺-ＧaＡsコンタクト層１１３とｐ側電極１１４との界面に、良好なオーミック接合を実現するＰtとＧaＡsの高濃度側の化合物層を形成させ、かつ、メサストライプ外領域１１８bにおいて、１×１０¹⁷ｃｍ^-3以下のドーピング濃度を有する低濃度半導体層の一例としてのｐ-Ａl_0.4885Ｇa_0.5115Ａs第２上クラッド層１０９とｐ側電極１１４との界面に、通電時にも安定なショットキー接合性を示すＰtとＡlＧaＡsの低濃度側の化合物層を形成させる。３５０℃以下の熱処理では、十分な合金化反応が起こらず、４５０℃以上ではオーミック接合のコンタクト抵抗が増大し、ショットキー接合性も悪化してしまう。この第１実施形態では、ｎ側電極であるＡuＧe/Ｎi/Ａuの合金化処理の最適条件に合わせて４００℃で１分間の熱処理工程を加えている。

上述のように、高濃度半導体層として１×１０¹⁸ｃｍ^-3以上のドーピング濃度を有する半導体層と電極との間に高濃度側の化合物層を形成することによって、実用上十分なコンタクト抵抗を得ることができる。この時、前記第１実施形態の半導体レーザ素子のように、高濃度半導体層のドーピング濃度をより高く設定して形成することによって、さらに低いコンタクト抵抗を有するオーミック接合が実現可能となる。

また、後述するように、低濃度半導体層はそのドーピング濃度を１×１０¹⁷ｃｍ^-3以下とし、半導体層と電極との界面に低濃度側の化合物層を形成することで、信頼性に優れた電流狭窄を実現できる。低濃度半導体層のドーピング濃度は、より低いほどその電流狭窄性を向上できるが、通常のＭＯＣＶＤ法やＭＢＥ(分子線エピタキシャル)法を用いた結晶成長を行う場合、バックグラウンド不純物の影響を受けてその下限は１×１０¹⁶ｃｍ^-3程度に制限される。また、ドーピング濃度を下げすぎると素子抵抗が上昇してしまうため、その点からも低濃度半導体層のドーピング濃度は下げすぎない方がよく、１×１０¹⁶ｃｍ^-3以上１×１０¹⁷ｃｍ^-3以下の範囲が適当である。

さらに、第２上クラッド層１０９と多重歪量子井戸活性層１０６の間に、第２上クラッド層１０９よりもドーピング濃度の高い第１上クラッド層１０８を設けていることと、第１上クラッド層１０８と第２上クラッド層１０９の層厚を最適化することによって、必要以上の素子抵抗の上昇を抑えることに成功している。第２上クラッド層１０９の層厚は、化合物層１１５の厚みよりも大きくなるように設定する。本発明では、第２上クラッド層１０９の層厚０.１μｍに対し、化合物層１１５の厚みは５００Å(０.０５μｍ)である。十分な電流狭窄を行うために、化合物層１１５の直下には、１×１０¹⁷ｃｍ^-3以下のドーピング濃度を有する半導体層が必要となるため、化合物層１１５はあまり厚くない方がよい。発明者らの検討によると化合物層１１５の厚みは最大でも０.２μｍあればよい。それ以上になると１×１０¹⁷ｃｍ^-3以下のドーピング濃度を有する半導体層が厚くなったことによる素子抵抗増大の影響が大きくなってしまう。

これらの結果、この第１実施形態の半導体レーザ素子は、電極コンタクト層の結晶再成長工程を行うことなしに、良好な素子抵抗を実現し、かつ電流ブロック層の埋め込み再成長工程を追加することなしに、十分な電流狭窄を行うことを可能にした。

図６はこの第１実施形態の半導体レーザ素子の電流−光出力特性図を示している。この第１実施形態では光ディスク用途として、ＣＤ−Ｒ等に使用される７８０ｎｍ帯の半導体レーザ素子の例を挙げた。図６の例では、レーザ発振閾値電流Ｉth＝２７.３ｍＡ、スロープ効率ＳＥが０.９３Ｗ／Ａであり、光出力Ｐoが８０ｍＷ時の動作電流Ｉfは１１２ｍＡであった(周囲温度２５℃のとき)。これらの値は、従来のショットキー接合による電流狭窄を利用した半導体レーザ素子では実現し得なかったものであり、従来の再成長を要するリッジ埋め込み型半導体レーザ素子の特性と遜色の無いものである。この第１実施形態の半導体レーザ素子を信頼性試験にかけたところ、７０℃、２６０ｍＷのパルスエージングに対して３０００時間以上の安定した動作を確認できている。

また、光学特性は、縦方向放射角１７.５度、横方向放射角９度で、出力３００ｍＷ以上までキンクフリーを実現できた。この光学設計の自由度の大きさは、上クラッド層を複数に分割し、主にショットキー接合による電流狭窄を受け持つ第２上クラッド層１０９と、主に光学特性の調整に充てる第１上クラッド層１０８に分離したことによる。主にショットキー接合による電流狭窄を受け持つ第２上クラッド層１０９のドーピング濃度は１×１０¹⁷ｃｍ^-3以下とし、かつ厚みは化合物層１１５より厚い範囲でできるだけ薄い層厚とすることで、１×１０¹⁷ｃｍ^-3以下の層を追加したことによる素子抵抗の増大を必要最小限にとどめている。

このような構成とすることにより第１上クラッド層１０８は、ショットキー接合性を考慮した何らかの制限を受けることなく、要求される光学特性仕様に応じて自在に層厚・組成等を変更することができるようになった。

高出力特性が要求される光ディスク用途では、動作時の電流・電圧が大きくなり、信頼性については他用途より厳しい条件となるが、ＰtとＡlＧaＡs層が合金化した化合物層１１５を界面に有するｐ側電極１１４と第２上クラッド層１０９とのショットキー接合は、熱的,電気的に非常に安定であり、長期信頼性を実現するために非常に有効であった。

この第１実施形態の半導体レーザ素子では、ｐ型ドーパントとしてＭＯＣＶＤ法で一番ポピュラーなＺnではなくＣを用いている。Ｃを用いることによりショットキー接合を形成する第２上クラッド層１０９へのその上下の層からのドーパントの拡散を極めて低レベルに低減できるため、ドーパント拡散による電流狭窄性の低下がなく、量産時のばらつきの低減や、通電時の信頼性の向上に対して大きなメリットとなる。ＭＯＣＶＤ法において同様に拡散レベルを低くできる材料としてＭgがある。もちろん従来同様Ｚnを用いても良い。なお、この第１実施形態では、ＭＯＣＶＤ法を用いて結晶成長したため、ドーパントとしてＣを適用したが、前述のようにＭgや、ＭＢＥ法を使用する場合、Ｂeを用いることで全く同種の効果が得られる。

この第１実施形態の半導体レーザ素子では、その波長を７８０ｎｍとしたが、本発明はこれに限るものではない。例えば、ＤＶＤ用に用いられる波長６５０ｎｍ帯のＩnＧaＡlＰ/ＧaＡs系半導体レーザ素子や、波長４０５ｎｍ帯のＩnＧaＮ/ＧaＮ系半導体レーザ素子にも適用しうる。また、材料系の異なる半導体層間の界面に、この第１実施形態中で明示していないような界面保護層の類の半導体層を設けていても良い。また、この第１実施形態では、リッジ構造形成に際しウエットエッチング法を用いたが、もちろん、ドライエッチング法を用いても良い。さらに、ドライエッチングとウエットエッチングを組み合わせてリッジ構造を形成しても良い。

図２３は低濃度半導体層のドーピング濃度の違いによる電流狭窄性の差を示している。このときの半導体層はｐ型ＡlＧaＡs層であり、ｐ側電極はＴi/Ｐt/Ａuの順に積層して形成された多層金属薄膜である。ｐ側電極形成後の熱処理によって、Ｔｉとｐ型ＡlＧaＡs層の界面には、化合物層が形成されている。図２３において、ドーピング濃度が１×１０¹⁷ｃｍ^-3の半導体層のリーク電流が電圧−３Ｖ〜＋３Ｖの範囲で通電回数によらずほぼゼロであるのに対して、ドーピング濃度が１×１０¹⁸ｃｍ^-3の半導体層のリーク電流は、通電回数が多くなるほど大きくなっている。このことから、ｐ側電極と接合する半導体層のドーピング濃度が１×１０¹⁷ｃｍ^-3であれば、リーク電流のない良好なショットキー接合が得られる。

また、図２４は、図２３の半導体層のドーピング濃度が１×１０¹⁷ｃｍ^-3の条件において、半導体層上にＩnＧaＡsＰ保護層を設けたときと半導体層が剥き出しのときを比較した場合、いずれもリーク電流は十分に小さいが、保護層を設けたときの方がよりリーク電流を小さくできることがわかる。

〔第２実施形態〕
図７は、本発明の第２実施形態の半導体レーザ素子の構造を示したものであり、前記第１実施形態の半導体レーザ素子の好適な改変例を示す断面模式図である。この第２実施形態においては、リッジ構造１３０の両脇にストライプ状構造体１４０が形成されている点が第１実施形態の半導体レーザ素子とは異なっており、リッジ構造１３０側に設けられたｐ側電極１１４のうちのストライプ状構造体１４０上の領域を実装面としてダイボンドするジャンクションダウン型の実装を行っているという特徴がある。

以下、特にこのリッジ構造１３０の両脇に形成されたストライプ状構造体１４０の構成および製造方法について説明し、第１実施形態と共通の構成要素については説明を省略する。

この第２実施形態の半導体レーザ素子は、第１実施形態と同じくｎ-ＧaＡs基板１０１上に、ｎ-ＧaＡsバッファ層１０２、ｎ-Ａl_0.453Ｇa_0.547Ａs第１下クラッド層１０３、ｎ-Ａl_0.5Ｇa_0.5Ａs第２下クラッド層１０４、Ａl_0.4278Ｇa_0.5722Ａs下ガイド層１０５、多重歪量子井戸活性層１０６、Ａl_0.4278Ｇa_0.5722Ａs上ガイド層１０７、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第１上クラッド層１０８、および低濃度半導体層の一例としてのｐ-Ａl_0.4885Ｇa_0.5115Ａs第２上クラッド層１０９を順次積層している。この第２上クラッド層１０９上に、順メサストライプ状のリッジ構造(メサストライプ部)１３０をなすように、ｐ-ＧaＡsエッチングストップ層１１０、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第３上クラッド層１１１、ｐ-ＧaＡsコンタクト層１１２および高濃度半導体層の一例としてのｐ⁺-ＧaＡsコンタクト層１１３を設けている。一方、ストライプ状構造体１４０として、ｐ-ＧaＡsエッチングストップ層１１０、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第３上クラッド層１１１、ｐ-ＧaＡsコンタクト層１１２およびｐ⁺-ＧaＡsコンタクト層１１３に加えて、第２の低濃度半導体層の一例としてのｐ-ＩnＧaＰ電流遮断層１１９が設けられている。さらに、リッジ構造(メサストライプ部)１３０の頂部、側面部、第２上クラッド層１０９上部およびストライプ状構造体１４０の表面上に、Ｐt/Ｔi/Ｐt/Ａuの順に積層して形成された多層金属薄膜からなるｐ側電極１１４を有する。さらに、ｐ側電極１１４と接する各々の半導体層の界面には、それぞれＰtと各々の半導体層材料とが合金化した化合物層１１５が形成されており、また、第１実施形態の半導体レーザ素子同様、基板１０１の裏面には、ｎ側電極１１６としてＡuＧe/Ｎi/Ａuの多層金属薄膜が形成されている。

この第２実施形態の半導体レーザ素子は、次のようにして作製される。

まず、(１００)面を有するｎ-ＧaＡs基板１０１上に、ｎ-ＧaＡsバッファ層１０２、ｎ-Ａl_0.453Ｇa_0.547Ａs第１下クラッド層１０３、ｎ-Ａl_0.5Ｇa_0.5Ａs第２下クラッド層１０４、Ａl_0.4278Ｇa_0.5722Ａs下ガイド層１０５、多重歪量子井戸活性層１０６、Ａl_0.4278Ｇa_0.5722Ａs上ガイド層１０７、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第１上クラッド層１０８、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第２上クラッド層１０９(層厚：０.１μｍ、Ｃドーピング：１×１０¹⁷ｃｍ^-3)、ｐ-ＧaＡsエッチングストップ層１１０(層厚３０Å、Ｃドーピング：２×１０¹⁸ｃｍ^-3)、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第３上クラッド層１１１(層厚１.２８μｍ、Ｃドーピング：２.７×１０¹⁸ｃｍ^-3)、ｐ-ＧaＡsコンタクト層１１２(層厚：０.２μｍ、Ｃドープ：３.３×１０¹⁸ｃｍ^-3)、ｐ⁺-ＧaＡsコンタクト層１１３(層厚：０.３μｍ、Ｃドープ：１×１０²¹ｃｍ^-3)、ｐ-ＩnＧaＰ電流遮断層１１９(層厚０.２μｍ、Ｃドープ：１×１０¹⁷ｃｍ^-3)を順次、ＭＯＣＶＤ法にて結晶成長させる。

次に、図８Ａに示すように、ストライプ状構造体１４０(図７に示す)を形成すべきストライプ状構造体形成領域１１８c上に、エッチング用のレジストマスク１２０を作成し、塩酸とリン酸の１：３混合水溶液を用いてそれ以外の領域のｐ-ＩnＧaＰ電流遮断層１１９をエッチングにより除去する。このとき、リン酸を加えず塩酸単独でも同様に選択エッチングが可能である。

一旦レジストマスク１２０を剥離した後、図８Ｂに示すように、リッジ構造１３０を形成すべきリッジ構造体形成領域１１８a上およびストライプ状構造体１４０を形成すべきストライプ状構造体形成領域１１８c上にレジストマスク１２１を形成し、硫酸と過酸化水素水の混合水溶液、フッ酸およびアンモニアと過酸化水素水の混合水溶液を用いて不要な半導体層をエッチングにより除去する。

その後、図８Ｃに示すように、リッジ構造１３０の頂部、側面部、第２上クラッド層１０９(１１８b)およびストライプ状構造体１４０の表面を連なって被覆する態様で、Ｐt／Ｔi／Ｐt／Ａuの順に電子ビーム蒸着法を用いて多層金属薄膜からなるｐ側電極１１４を積層形成する。

次に、基板１０１を所望の厚みにした後、第１実施形態と同様にしてｎ側電極を形成する。その後、バー分割、端面コーティング、チップ分割を実施した後、この第２実施形態の半導体レーザ素子においては、ｐ側電極１１４のうち、ストライプ状構造体１４０の頂部の面を支持体の一例としてのステム(図示せず)に対して実装するジャンクションダウン型の実装を行う。

この第２実施形態の半導体レーザ素子においては、上述のようにレーザ発振が起こる活性層１０６に近いリッジ側の電極１１４をステムにダイボンドするジャンクションダウン型実装を行っているため、活性層１０６で発生した熱を放熱させやすく、そのことによって素子信頼性を向上させることができる。また。この第２実施形態においては、リッジ構造１３０よりも電流遮断層１１９の分だけその最上部が高いストライプ状構造体１４０をリッジ構造１３０の両脇に設けた構成としたために、ジャンクションダウン型実装を行った際にもリッジ構造１３０に余分な応力がかからず、リッジ構造１３０は破損することがない。

また、一連の結晶成長工程として、コンタクト層１１３に引き続いて電流遮断層１１９を形成する構成としたため、別途電流遮断用の絶縁体膜等を形成する工程を行う場合に比べて、製造工程を簡略化することができる。前記電流遮断層１１９としては、その不純物ドーピング濃度が１×１０¹⁷ｃｍ^-3以下となるように形成することによって、その上にｐ側電極１１４を直接設けても、界面に形成されるショットキーバリアのために十分な電流遮断を実現することができる。

前記第２実施形態においては、電流遮断層としてＩnＧaＰを用いた例を示したが、その他にＩnＧaＡsＰやＡｌＧaＡsを好適に使用することができる。これらを用いた場合もそのドーピング濃度は１×１０¹⁷ｃｍ^-3以下とすることによって、十分な電流遮断を実現することが可能となる。ＩnＧaＡsＰを用いる場合、この第２実施形態の製造方法と同様にして、塩酸とリン酸の混合水溶液、または塩酸単独でも良好な選択エッチングを実現することができる。また、ＡｌＧaＡsを電流遮断層として使用する際には、フッ酸が選択エッチャントとして好適である。

前記第２実施形態においては、リッジ構造１３０の最上部よりも最上部が高いストライプ状構造体１４０上に、ｐ側電極１１４が形成されているために、上述のジャンクションダウン型実装の際、ステムや放熱体の導電体に対して、前記ストライプ状構造体１４０上のｐ側電極１１４との間で電気的な導通を取る構成となり、レーザ発振に必要な電流注入を容易に行うことができる。

このように、前記ストライプ状構造体１４０を用いることによって、放熱性が良く素子信頼性を向上させることのできるジャンクション型実装を、リッジ構造１３０を破損させることなく実現でき、かつ安価な製造コストで製造可能な半導体レーザ装置とその製造方法を提供することが可能となる。

〔第３実施形態〕
図９は、本発明の第３実施形態の半導体レーザ素子の構造を示したものである。なお、この第３実施形態では、第１導電型はｎ型であり、第２導電型はｐ型である。

この半導体レーザ素子は、図９に示すように、ｎ-ＧaＡs基板２０１上に、ｎ-ＧaＡsバッファ層２０２、ｎ-Ａl_0.5Ｇa_0.5Ａs第１下クラッド層２０３、ｎ-Ａl_0.422Ｇa_0.578Ａs第２下クラッド層２０４、Ａl_0.25Ｇa_0.75Ａs下ガイド層２０５、多重歪量子井戸活性層２０６、Ａl_0.25Ｇa_0.75Ａs第１上ガイド層２０７、ｐ-Ａl_0.4Ｇa_0.6Ａs第２上ガイド層２０８、ｐ-Ａl_0.456Ｇa_0.544Ａs第１上クラッド層２０９、ｐ-Ａl_0.456Ｇa_0.544Ａs第２上クラッド層２１０、低濃度半導体層の一例としてのｐ-Ｉn_0.1568Ｇa_0.8432Ａs_0.4Ｐ_0.6半導体層２１１を順次積層している。この半導体層２１１上に、ｐ-Ａl_0.5Ｇa_0.5Ａs第３上クラッド層２１２、ｐ-ＧaＡsコンタクト層２１３、ｐ⁺-Ｉn_xＧa_1-xＡsグレーディッド層２１４(x=0→0.5)および高濃度半導体層の一例としてのｐ⁺-Ｉn_0.5Ｇa_0.5Ａsコンタクト層２１５を設けている。前記ｐ-Ａl_0.5Ｇa_0.5Ａs第３上クラッド層２１２とｐ-ＧaＡsコンタクト層２１３とｐ⁺-Ｉn_xＧa_1-xＡsグレーディッド層２１４およびｐ⁺-Ｉn_0.5Ｇa_0.5Ａsコンタクト層２１５で順メサストライプ状のリッジ構造(メサストライプ部)２３０を形成している。そのリッジ構造２３０の頂部と側面部および半導体層２１１上部にＴi/Ｐt/Ａuの順に積層して形成された多層金属薄膜からなるｐ側電極２１６を有する。さらにｐ側電極２１６と接する各々の半導体層の界面には、それぞれＴiと各々の半導体材料とが合金化した化合物層２１７が形成されている。詳しくは、リッジ構造(メサストライプ部)２３０において、１×１０¹⁸ｃｍ^-3以上のドーピング濃度を有する高濃度半導体層の一例としてのｐ⁺-Ｉn_0.5Ｇa_0.5Ａsコンタクト層２１５とｐ側電極２１６との界面に、良好なオーミック接合を実現するＴiとＩnＧaＡsの高濃度側の化合物層を形成し、かつ、メサストライプ外領域２２０bにおいて、１×１０¹⁷ｃｍ^-3以下のドーピング濃度を有する低濃度半導体層の一例としてのｐ-Ｉn_0.1568Ｇa_0.8432Ａs_0.4Ｐ_0.6半導体層２１１とｐ側電極２１６との界面に、通電時にも安定なショットキー接合性を示すＴiとＩnＧaＡsＰの低濃度側の化合物層を形成している。また、基板２０１の裏面には、ｎ側電極２１８として、ＡuＧe/Ｎi/Ａuの多層金属薄膜が形成されている。

前記ｐ-ＡlＧaＡs第２上ガイド層２０８,ｐ-ＡlＧaＡs第１上クラッド層２０９,ｐ-ＡlＧaＡs第２上クラッド層２１０,ｐ-ＩnＧaＡsＰ半導体層２１１,ｐ-ＡlＧaＡs第３上クラッド層２１２,ｐ-ＧaＡsコンタクト層２１３,ｐ⁺-ＩnＧaＡsグレーディッド層２１４およびｐ⁺-ＩnＧaＡsコンタクト層２１５で第２導電型の半導体層群を構成している。

次に、図１０〜図１２を参照しながら、前記半導体レーザ素子の製造方法を説明する。

まず、図１０に示すように、(１００)面をもつｎ-ＧaＡs基板２０１上に、ｎ-ＧaＡsバッファ層２０２(膜厚：０.５μｍ、Ｓiドープ：７.２×１０¹⁷ｃｍ^-3)、ｎ-Ａl_0.5Ｇa_0.5Ａs第１下クラッド層２０３(膜厚：２μｍ、Ｓiドープ：５.４×１０¹⁷ｃｍ^-3)、ｎ-Ａl_0.422Ｇa_0.578Ａs第２下クラッド層２０４(膜厚：０.１μｍ、Ｓiドープ：５.４×１０¹⁷ｃｍ^-3)、Ａl_0.25Ｇa_0.75Ａs下ガイド層２０５(膜厚：３０Å)、多重歪量子井戸活性層２０６、Ａl_0.25Ｇa_0.75Ａs第１上ガイド層２０７(膜厚：３０Å)、ｐ-Ａl_0.4Ｇa_0.6Ａs第２上ガイド層２０８(膜厚：０.１μｍ、Ｍgドープ：１.３５×１０¹⁸ｃｍ^-3)、ｐ-Ａl_0.456Ｇa_0.544Ａs第１上クラッド層２０９(膜厚：０.４μｍ、Ｍgドープ：１.３５×１０¹⁸ｃｍ^-3)、ｐ-Ａl_0.456Ｇa_0.544Ａs第２上クラッド層２１０(層厚：０.１μｍ、Ｍgドープ：１×１０¹⁷ｃｍ^-3)、ｐ-Ｉn_0.1568Ｇa_0.8432Ａs_0.4Ｐ_0.6半導体層２１１(層厚：１５０Å、Ｍgドープ：１×１０¹⁷ｃｍ^-3)、ｐ-Ａl_0.4885Ｇa_0.5115Ａs第３上クラッド層２１２(層厚１.２８μｍ、Ｍgドープ：２.４×１０¹⁸ｃｍ^-3)、ｐ-ＧaＡsコンタクト層２１３(層厚：０.２μｍ、Ｍgドープ：３×１０¹⁸ｃｍ^-3)、ｐ⁺-Ｉn_xＧa_1-xＡsグレーディッド層２１４(層厚：５００Å、x=0→0.5、Ｍgドープ：１×１０²⁰ｃｍ^-3)およびｐ⁺-Ｉn_0.5Ｇa_0.5Ａsコンタクト層２１５(層厚：０.１μｍ、Ｍgドープ：１×１０²⁰ｃｍ^-3)を順次、ＭＯＣＶＤ法にて結晶成長させる。前記多重歪量子井戸活性層２０６は、Ｉn_0.1001Ｇa_0.8999Ａs圧縮歪量子井戸層(歪０.７％、層厚：４６Å、２層)とＩn_0.238Ｇa_0.762Ａs_0.5463Ｐ_0.4537障壁層(歪０.１％、Ｅg≒１.６０Ｅv、基板側から層厚：２１５Å、７９Å、２１５Åの３層であり、基板２０１に最も近いものがｎ側障壁層、最も遠いものがｐ側障壁層となる)を交互に配置している。

次に、図１０において、リッジ構造(メサストライプ部)２３０を形成すべきリッジ構造形成領域２２０aに、レジストマスク２１９(マスク幅４.５μｍ)を、ストライプ方向が<０-１１>方向になるようにフォトリソグラフィ工程により作製する。

次に、図１１に示すように、前記レジストマスク２１９以外の部分をエッチング除去し、リッジ構造(メサストライプ部)２３０を形成する。エッチングは硫酸と過酸化水素水の混合水溶液でｐ-ＩnＧaＡsＰ半導体層２１１が露出するまで行い、フッ酸およびアンモニアと過酸化水素水の混合水溶液でＧaＡsコンタクト層２１３、ＩnＧaＡsグレーディッド層２１４および２１５がｐ-ＡlＧaＡs第３上クラッド層２１２に対してオーバーハング形状にならないような順メサの形状に整える。エッチングの深さは１.６３μｍ、順メサストライプ状のリッジ構造２３０の最下部の幅は約３.５μｍである。エッチング後、前記レジストマスク２１９を除去する。

続いて、図１２に示すように、電子ビーム蒸着法を用いて、Ｔi(１０００Å)/Ｐt(５００Å)/Ａu(４０００Å)の順に金属薄膜を積層してｐ側電極２１６を形成する。

その後、基板２０１を裏面側から所望の厚み(ここでは、約１００μｍ)にまで、ラッピング法により研削し、裏面側から抵抗加熱蒸着法を用いて、ｎ側電極２１８(図９に示す)としてＡuＧe合金(Ａu：８８％、Ｇe：１２％)を１０００Å、続いてＮi(１５０Å)、Ａu(３０００Å)を積層形成する。その後、Ｎ₂雰囲気中で、３９０℃１分間加熱し、ＴiおよびＡuＧe/Ｎi材料の合金化処理を行う。

続いて、所望の共振器長(ここでは、５００μｍ)のバーに基板２０１を分割した後、端面コーティングを行い、さらにチップ(５００μｍ×２００μｍ)に分割することで、本発明の第３実施形態の図９に示す半導体レーザ素子が完成する。

この第３実施形態は、波長８９０ｎｍの赤外線通信用半導体レーザ素子である。第１実施形態と同様の構成については説明を省略し、相違点について以下に述べる。

この第３実施形態では、ｐ側電極２１６としてＴi/Ｐt/Ａuの多層金属薄膜を用いており、電極形成後に熱処理を加えることで、Ｔiと半導体層との間に合金化反応を起こさせている。Ｔiを半導体層に蒸着形成した後４００℃程度に加熱すると、製造プロセス中に半導体層の表面に形成された酸化物層が除去され、１×１０¹⁷ｃｍ^-3以下の低ドーピング半導体層に対しては、安定なショットキー接合を得ることができる。この第３実施形態のようなＩnＧaＡsＰ層やあるいは第１実施形態のＡlＧaＡs層に対してＴiを形成し適切に加熱した場合、特に熱的,電気的に安定なショットキー接合を得ることができる。これは電極と半導体層との間の界面にごく薄いＴi合金化物層が形成されているためと考えられ、熱処理を実施しないとこのような安定なショットキー接合を得る効果は見られない。

また、１×１０¹⁸ｃｍ^-3以上にドーピングしたＧaＡsやＩnＧaＡs層に対しては、前述の酸化物層除去効果に加え、ＴiＡs層が形成されることで低コンタクト抵抗を実現させることができる。

これら反応に適当な熱処理温度は３５０℃以上４３０℃以下である。３５０℃以下の場合、合金化による化合物層の生成の反応が十分に進まず、４３０℃を超えるとオーミック接合において、徐々にコンタクト抵抗が悪化してくる。４３０℃以上での抵抗悪化は、Ｔi₁Ｇa_1-x層の生成およびＴiより上層の金属材料のミキシングによるものと考えられる。この第３実施形態でも裏面側のＡuＧe/Ｎi/Ａu電極材料の最適熱処理条件を鑑み３９０℃で１分の熱処理を加えた。

この第３実施形態のように、ＡlＧaＡs第２上クラッド層２１０上に、少なくともＩnとＰを含む半導体層２１１を有し、その半導体層２１１をリッジ形成時のエッチング停止層とすることで、素子製造時の製造ばらつきが低減され、安定した素子特性を有する半導体レーザ素子を容易に得ることができるようになる。

特に、ＡlＧaＡs第２上クラッド層２１０を露出させず、表面をＡlが含まれないＩnＧaＡsＰ層にすることで、大気にさらされたＡlＧaＡsにみられる深い準位の形成が無く、また表面再結合も抑制されるため、素子動作時の信頼性が大幅に向上するという効果がある。この効果は、同じくＡlを含まないＩnＧaＰでも得られるが、ＩnＧaＰを用いた場合、ＧaＡsに格子整合するＩn混晶比が一意に決定されるため組成変更の余地が無く、またホール側のバリアとなるΔＥvが大きいため、活性層へのホール注入効率が低下するというデメリットがある。ＩnＧaＡsＰを用いた場合、組成選択の自由度が大きく、かつＩnＧaＰよりもホール注入効率を向上させることができる。

この第３実施形態の半導体レーザ素子は、発振閾値電流Ith＝１０.０ｍＡ、スロープ効率ＳＥ＝０.８５Ｗ／Ａ、光出力１５０ｍＷ時の動作電流は１８６.５ｍＡである(周囲温度２５℃のとき)。また、ＣＯＤ(端面破壊)レベルは、２００ｍＷ以上であり、リッジ埋め込み構造半導体レーザと遜色の無い低閾値でかつ高出力の半導体レーザ素子が実現できる。さらに、この第３実施形態の半導体レーザ素子を用いた８５℃、１２０ｍＷの信頼性試験において、１０００時間以上の安定動作を確認でき、赤外線通信用途として十分な信頼性を有することが分かった。

〔第４実施形態〕
図１３は、本発明の第４実施形態の半導体レーザ素子の構造を示したものであり、前記第３実施形態の半導体レーザ素子の好適な改変例(その１)を示したものである。

図１３に示す第４実施形態の半導体レーザ素子においては、上述した第３実施形態の半導体レーザ素子の構造に加えて、リッジ構造２３０の両脇のストライプ状構造体形成領域２２０cに、金メッキ法によって形成された導電体からなるストライプ状構造体２４０を備えていることを特徴とする。

この第４実施形態の半導体レーザ素子の製造方法は、第３実施形態の半導体レーザ素子のｐ側電極２１６を形成する工程までは同一である。その後、図１４に示すように基板エッチング工程に先立ってストライプ状構造体形成領域２２０c以外をフォトレジスト２２２によりマスクし、前記ｐ側電極２１６を給電メタルとして使用した金の電解メッキ法により、リッジ構造１３０の最上部よりも最上部が高いストライプ状構造体２４０を形成する。このとき、ストライプ状構造体２４０の最上部の高さを２.５μｍとし、前記リッジ構造１３０の最上部の高さ(１.６３μｍ)よりも高くなるようにしている。メッキが終了した後、前記フォトレジスト２２２は除去する。

その後、基板エッチング、ｎ側電極蒸着・アロイを行い、所望のチップサイズに分割する。

この第４実施形態の以下の製造工程においては、通常のチップ状態の半導体レーザ素子に対するワイヤボンディングは行わず、代わってストライプ状構造体２４０の最上部(頂部)を支持体の一例としてのステムに対する実装面としたジャンクションダウン型の実装を行う。

この第４実施形態の半導体レーザ素子においても、上述のようにレーザ発振が起こる活性層２０６側に形成された導電体からなるストライプ状構造体２４０をステムにダイボンドするジャンクションダウン型実装を行っているため、活性層２０６で発生した熱を放熱させやすく、以って素子信頼性を向上させることができる。この時、前記ストライプ状構造体２４０は、リッジ構造２３０の最上部よりもその最上部が高くなるよう形成したために、ジャンクションダウン型実装を行った際にもリッジ構造２３０に余分な応力がかからず、リッジ構造２３０は破損することがない。

さらに、この第４実施形態の半導体レーザ素子においては、活性層２０６からステムあるいは放熱体の間の放熱経路に形成されるストライプ状構造体２４０が熱伝導に優れた導電体からなるため、特に放熱性がよく、信頼性を向上させる効果が大きい。

また、この第４実施形態の構成によれば、前述した第２実施形態における電流遮断層やあるいはそれに代わる絶縁体膜を形成する工程が不要となるという効果もある。

前記この第４実施形態の半導体レーザ素子においては、ストライプ状構造体２４０を金メッキを用いて形成する構成としたが、もちろんそれに限られるものではない。ステムや放熱体への電気的導通および放熱の観点からは導電体であればよい。

しかし、酸化しにくく、他の金属との接触抵抗を低くできるという点から、金または金を含んだ合金であることが好ましい。金または金を含んだ合金をストライプ状構造体の材料として用いる場合、その柔らかいという材料特性から実装時、変形により高さが減じやすく、リッジ構造に対する高さの差は０.５μｍ程度以上とった方がよい。

なお、前記第３実施形態の半導体レーザ素子は、ワイヤボンディングを行いやすいようリッジ構造をチップ中央からオフセットさせるようにチップ分割しているが、この第４実施形態においては、リッジ構造２３０の両脇にワイヤボンディングを行わないため、リッジ構造をオフセットさせて形成する必要はなく、逆にリッジ構造の両脇の２つのストライプ状構造体それぞれに対して実装時均等に力が加わるよう、チップの中央にリッジ構造が形成されているほうが好ましい。

〔第５実施形態〕
図１５は、本発明の第５実施形態の半導体レーザ素子の構造を示したものであり、前記第３実施形態の半導体レーザ素子をジャンクションダウン型実装する場合に好適な改変例(その２)を示したものである。

この第５実施形態の半導体レーザ素子は、リッジ構造２３０と同一の半導体層(ｐ-Ａl_0.5Ｇa_0.5Ａs第３上クラッド層２１２、ｐ-ＧaＡsコンタクト層２１３、ｐ⁺-Ｉn_xＧa_1-xＡsグレーディッド層２１４(x=0→0.5)およびｐ⁺-Ｉn_0.5Ｇa_0.5Ａsコンタクト層２１５)を有する。また、その半導体層の表面に窒化シリコン(ＳiＮx)からなる絶縁体膜２２３を２０００Åの厚みで形成し、さらにその絶縁体膜２２３上にｐ側電極２１６を設けている。これにより、ストライプ状構造体２４０をリッジ構造２３０の両脇のストライプ状構造体形成領域２２０cに形成した構成となっている。このストライプ状構造体２４０は、リッジ構造２３０と比較して絶縁体膜２２３が形成されている分、その最上部がリッジ構造２３０の最上部よりも高い。

ジャンクションダウン型実装の際には、前記ストライプ状構造体２４０の最上部(頂部)側を実装面とし、ワイヤボンディングを行う代わりに支持体の一例としてのサブマウントと呼ばれる放熱体にダイボンドする形態とした。このサブマウント上にジャンクションダウン型実装されたチップをステムにさらにマウントすることで第５実施形態の半導体レーザ素子が完成する。リッジ構造２３０の最上部よりその最上部が高いストライプ状構造体２４０をリッジ構造２３０の両脇に設けていることによって、リッジ構造２３０の破損を防止することができる。

前記第５実施形態では、ストライプ状構造体２４０を構成する半導体層とｐ側電極２１６との界面に絶縁体膜２２３が挿入されているために、ｐ側電極２１６からストライプ状構造体２４０を介して活性層２０６側へ電流が流れることがない。したがって、余分なリーク電流を生じさせることがなく、よって低い閾値電流値を有し、リッジ構造２３０が破損することなくジャンクションダウン型実装を行うことのできる半導体レーザ素子を提供することが可能となる。

また、前記第５実施形態では、絶縁体膜２２３として窒化シリコン膜を使用したが、これに代わるものとして酸化シリコン膜も好適に使用できる。有機系の絶縁体膜材料に対して、これらの絶縁体膜は比較的簡単に形成でき、膜形成後の加工も容易で、かつ信頼性に優れるという利点がある。

また、ストライプ状構造体２４０上に形成する絶縁体膜２２３の厚みは、リッジ構造２３０との高さの差と、十分な絶縁性とを確保するため、少なくとも１０００Å以上形成することが好ましい。しかし、膜形成時間や厚膜化したときの応力発生の兼ね合いもあり、その上限は２５００Å以下とした方がよい。この第５実施形態では、厚さは２０００Åとしたが、電流リークに対する絶縁性やジャンクションダウン型実装時のリッジ保護性は十分であった。

なお、前記第３実施形態の半導体レーザ素子は、ワイヤボンディングを行いやすいようリッジ構造をチップ中央からオフセットさせるようにチップ分割しているが、この第５実施形態においては、リッジ構造２３０の両脇にワイヤボンディングを行わないため、リッジ構造をオフセットさせて形成する必要はなく、逆にリッジ構造の両脇の２つのストライプ状構造体それぞれに対して実装時均等に力が加わるよう、チップの中央にリッジ構造が形成されているほうが好ましい。

また、これまで上述してきたそれぞれの実施形態の構成要素は相互に入れ替えられることは当然である。

〔第６実施形態〕
図１６は、本発明にかかる第６実施形態の光ディスク装置３００の構造の一例を示したものである。これは光ディスク３０１にデータを書き込んだり、書き込まれたデータを再生したりするためのものであり、そのときに用いられる発光素子として、先に説明した本発明の第１または第２実施形態の半導体レーザ素子３０２を備えている。

この光ディスク装置についてさらに詳しく説明する。書き込みの際は、半導体レーザ素子３０２から出射された信号光がコリメートレンズ３０３により平行光とされ、ビームスプリッタ３０４を透過し、λ／４偏光板３０５で偏光状態が調節された後、対物レンズ３０６で集光されて光ディスク３０１に照射される。

読み出し時には、データ信号がのっていないレーザ光が書き込み時と同じ経路をたどって光ディスク３０１に照射される。このレーザ光がデータの記録された光ディスク３０１の表面で反射され、レーザ光照射用対物レンズ３０６、λ／４偏光板３０５を経た後、ビームスプリッタ３０４で反射されて９０°角度を変えた後、受光素子用対物レンズ３０７で集光され、信号検出用受光素子３０８に入射する。信号検出用受光素子内で入射したレーザ光の強弱によって記録されたデータ信号が電気信号に変換され、信号光再生回路３０９において元の信号に再生される。

この第６実施形態の光ディスク装置は、従来よりも低いコストで作成可能でかつ高い光出力で動作する半導体レーザ素子を用いているため、ディスクの回転数を従来よりさらに高速化してもデータの読み書きが可能となった。従って特に書き込み時に問題となっていたディスクへのアクセス時間が従来の半導体レーザ素子を用いた装置よりも格段に短くなり、より快適に操作できる光ディスク装置を安価に提供することができる。

なお、ここでは本発明の半導体レーザ素子を記録再生型の光ディスク装置に適用した例について説明したが、同じ波長７８０ｎｍ帯を用いる光ディスク記録装置、光ディスク再生装置や、他の波長帯(例えば６５０ｎｍ帯)の光ディスク装置にも適用可能であることはいうまでもない。

〔第７実施形態〕
図１７は、本発明の第７実施形態における光伝送システムの光伝送モジュール４００を示す断面図である。また、図１８は光源の部分を示す斜視図である。この第７実施形態では、光源として第３実施形態で説明した発振波長８９０ｎｍのＩnＧaＡs系半導体レーザ素子(レーザチップ４０１)を用い、また受光素子４０２としてシリコン(Ｓi)のｐｉｎフォトダイオードを用いている。この光伝送システムでは、信号を送受信する相手側も、前記と同じ光伝送モジュールを備えていることを前提としている。

図１７において、回路基板４０６上には、半導体レーザ駆動用の正負両電極のパターンが形成され、図示のとおり、レーザチップを搭載する部分には深さ３００μｍの凹部４０６aが設けられている。この凹部４０６aに、レーザチップ４０１を搭載したレーザマウント(マウント材)４１０をはんだで固定する。レーザマウント４１０の正電極４１２の平坦部４１３は、回路基板４０６上のレーザ駆動用正電極部(図示せず)とワイヤー４０７aによって電気的に接続される。凹部４０６aはレーザ光の放射を妨げない程度の深さとなっており、また、面の粗さが放射角に影響を与えないようにされている。

受光素子４０２は、やはり回路基板４０６に実装され、ワイヤー４０７bにより電気信号が取り出される。この他に、回路基板４０６上にレーザ駆動用／受信信号処理用のＩＣ(集積回路)４０８が実装されている。

次いで、はんだで凹部４０６aに固定されたレーザマウント４１０を搭載した部分に液状のシリコン樹脂４０９を適量滴下する。シリコン樹脂４０９中には、光を拡散させるフィラーが混入されている。シリコン樹脂４０９は表面張力のために凹部内に留まり、レーザマウント４１０を覆い凹部４０６aに固定する。この第７実施形態では、回路基板４０６上に凹部を設け、レーザマウント４１０を実装したが、上述のように、シリコン樹脂４０９は表面張力のためにレーザチップ表面およびその近傍に留まるので、凹部は必ずしも設ける必要はない。

この後、８０℃で約５分間加熱して、ゼリー状になるまで硬化させる。次いで、透明なエポキシ樹脂モールド４０３により被覆する。レーザチップの上面には、放射角制御のためのレンズ部４０４が、また、受光素子の上面には信号光を集光するためのレンズ部４０５がそれぞれ一体的にモールドレンズとして形成される。

次に、レーザマウント４１０について、図１８を用いて説明する。図１８に示すように、Ｌ字型のヒートシンク４１１にレーザチップ４０１がＩn糊剤を用いてダイボンドされている。レーザチップ４０１は、第３実施形態で説明したＩnＧaＡs系の半導体レーザ素子であり、そのレーザチップ下面４０１bには高反射膜がコーティングされており、一方、レーザチップ上面４０１aには低反射膜がコーティングされている。これらの反射膜は、レーザチップ端面の保護も兼ねている。

ヒートシンク４１１の基部４１１bには正電極４１２が、ヒートシンク４１１と導通しないように絶縁物により固着されている。この正電極４１２とレーザチップ４０１の表面のショットキー接合部上に設けられた電極領域４０１cとは、金ワイヤー４０７cによって接続されている。上述のように、このレーザマウント４１０を、図１７の回路基板４０６の負電極(図示せず)にはんだ固定して、正電極４１２の上部の平坦部４１３と回路基板４０６の正電極部(図示せず)とをワイヤー４０７cで接続する。このような配線の形成により、レーザビーム４１４を発振により得ることができる光伝送モジュール４００が完成する。

なお、光伝送モジュール４００の光源（レーザチップ）としては、上述した第３実施形態の半導体レーザ素子だけでなく、第４または第５実施形態の半導体レーザ素子を使用することもできる。その場合、レーザチップ４０１はヒートシンク４１１に対してジャンクションダウン型実装されるので、回路基板４０６上の正負両電極のパターンを変更し、上記実施形態の場合とは正電極と負電極が逆につながるような構成とすればよい。

第４または第５実施形態の半導体レーザ素子を使用することで、レーザ発振時の発熱がより効果的に放熱できるようになるため、さらに信頼性に優れた光伝送モジュールを実現することができる。

上述したように、この光伝送システムでは、相手側が同じ光伝送モジュールをもう１台保持して、光信号の送受信を行うことを前提としている。光源から情報を持って発した光信号は、相手の光伝送モジュールの受光素子によって受信され、また、相手から発信された光信号は前記受光素子によって受信する。

この光伝送モジュール４００を用いた光伝送システムの例を図２５に示す。この光伝送システムは、前述の光伝送モジュール４００をパーソナルコンピュータ４１５と部屋の天井に設置した基地局４１６の両方に備え、それぞれ端末とサーバーとして使用し、光(赤外線)によるデータ通信を実現するものである。

この第７実施形態の光伝送モジュール４００は、前述の低コストで製造できる１回成長タイプの半導体レーザ素子を使用しているため、そのモジュール単価を従来に比べて大幅に低く抑えることができる。

なお、本発明の半導体レーザ素子、光ディスク装置および光伝送システムは、上述の実施形態にのみ限定されるものではなく、たとえば井戸層・障壁層の層厚や層数など、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、第１または第２実施形態ではp側電極としてＰt/Ｔi/Ｐt/Ａu、第３〜第５実施形態ではＴi/Ｐt/Ａuをそれぞれ用いているが、これらは入れ替わっていても構わない。

前記第１〜第５実施形態では、第１導電型をｎ型とし、第２導電型をｐ型としたが、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。

１０１,２０１…ｎ-ＧaＡs基板
１０２,２０２…ｎ-ＧaＡsバッファ層
１０３,２０３…ｎ-ＡlＧaＡs第１下クラッド層
１０４,２０４…ｎ-ＡlＧaＡs第２下クラッド層
１０５,２０５…ＡlＧaＡs下ガイド層
１０６,２０６…多重歪量子井戸活性層
１０７…ＡlＧaＡs上ガイド層
１０８,２０９…ｐ-ＡlＧaＡs第１上クラッド層
１０９,２１０…ｐ-ＡlＧaＡs第２上クラッド層
１１０…ｐ-ＧaＡsエッチングストップ層
１１１,２１２…ｐ-ＡlＧaＡs第３上クラッド層
１１２,２１３…ｐ-ＧaＡsコンタクト層
１１３…ｐ⁺-ＧaＡsコンタクト層
１１４,２１６…ｐ側電極
１１５,２１７…化合物層
１１６,２１８…ｎ側電極
１１７,２１９…レジストマスク
１１８a,２２０a…リッジ構造形成領域
１１８b,２２０b…メサストライプ外領域
１１８c,２２０c…ストライプ状構造体形成領域
１１９…ｐ-ＩnＧaＰ電流遮断層
１２０,１２１…レジストマスク
１３０,２３０…リッジ構造
１４０,２４０…ストライプ状構造体
２０７…ＡlＧaＡs第１上ガイド層
２０８…ｐ-ＡlＧaＡs第２上ガイド層
２１１…ｐ-ＩnＧaＡsＰ半導体層
２１４…ｐ⁺-ＩnＧaＡsグレーディッド層
２１５…ｐ⁺-ＩnＧaＡsコンタクト層
２２２…レジストマスク
２２３…絶縁体膜
３００…光ディスク装置
３０１…光ディスク
３０２…半導体レーザ素子
３０３…コリメートレンズ
３０４…ビームスプリッタ
３０５…λ／４偏光板
３０６…対物レンズ
３０７…受光素子用対物レンズ
３０８…信号検出用受光素子
３０９…信号光再生回路
４００…光伝送モジュール
４０１…レーザチップ
４０１a…レーザチップ上面
４０１b…レーザチップ下面
４０１c…電極領域
４０２…受光素子
４０３…エポキシ樹脂モールド
４０４,４０５…レンズ部
４０６…回路基板
４０６a…凹部
４０７a,４０７b,４０７c…ワイヤー
４０８…ＩＣ
４０９…シリコン樹脂
４１０…レーザマウント
４１１…ヒートシンク
４１１b…基部
４１２…正電極
４１３…平坦部
４１４…レーザビーム
４１５…パーソナルコンピュータ
４１６…基地局
６０１…ｎ-ＧaＡs基板
６０２…ｎ-ＧaＡsバッファ層
６０３…ｎ-ＡlＧaＡs下部クラッド層
６０４…ＡlＧaＡs活性層
６０５…ｐ-ＡlＧaＡs上部クラッド層
６０６…ｐ-ＧaＡsキャップ層
６０７…誘電体膜
６０８…リッジ部
６０９…ｎ-ＡlＧaＡs電流ブロック層
６１０…ｎ-ＧaＡs保護層
６１１…ｐ-ＧaＡsコンタクト層
７０１…ｎ-ＧaＡs基板
７０２…ｎ-ＩnＧaＰクラッド層
７０３…ＩnＧaＡs／ＧaＡs歪量子井戸活性層
７０４…ｐ-ＩnＧaＰクラッド層
７０５…ｐ-ＩnＧaＡsコンタクト層
７０６…ｐ側電極
７０７…ｎ側電極
７０８…ショットキー接合部
８０１…ｎ-ＧaＡs基板
８０２…ｎ型ＡlＧaＡs第１クラッド層
８０３…高補償ＳiドープＧaＡs活性層
８０４…ｐ-ＡlＧaＡs第２クラッド層
８０５…ｐ-ＧaＡs層
８０６…ｐ-ＡlＧaＡs第３クラッド層
８０７…ｐ-ＧaＡs層
８０８…電極
８０９…電極

Claims (27)

1. 第１導電型の基板と、前記第１導電型の基板上に形成された活性層と、前記活性層上に形成された第２導電型の半導体層群とを有する半導体レーザ素子において、
   前記第２導電型の半導体層群は、少なくともドーピング濃度が１×１０¹⁷ｃｍ^-3以下の低濃度半導体層とドーピング濃度が１×１０¹⁸ｃｍ^-3以上の高濃度半導体層とを含み、
   前記第２導電型の半導体層群上に電極が形成され、
   前記電極と前記低濃度半導体層の界面に、前記電極の材料と前記低濃度半導体層の材料からなる低濃度側の化合物層が形成され、
   前記電極と前記高濃度半導体層の界面に、前記電極の材料と前記高濃度半導体層の材料からなる高濃度側の化合物層が形成されており、
   前記低濃度半導体層と前記活性層の間に、少なくとも１×１０¹⁷ｃｍ^-3以上のドーピング濃度を有する第２導電型の半導体層が形成されていることを特徴とする半導体レーザ素子。
2. 請求項１に記載の半導体レーザ素子において、
   前記高濃度半導体層がリッジ構造の最上部に設けられ、
   前記低濃度半導体層が少なくとも前記リッジ構造の最上部以外の領域に設けられていることを特徴とする半導体レーザ素子。
3. 請求項１または２に記載の半導体レーザ素子において、
   前記高濃度半導体層がＧaＡsまたはＩnＧaＡsであることを特徴とする半導体レーザ素子。
4. 請求項１乃至３のいずれか１つに記載の半導体レーザ素子において、
   前記低濃度半導体層がＡlＧaＡsであることを特徴とする半導体レーザ素子。
5. 請求項１乃至３のいずれか１つに記載の半導体レーザ素子において、
   前記低濃度半導体層が少なくともＩnとＰを含むことを特徴とする半導体レーザ素子。
6. 請求項５に記載の半導体レーザ素子において、
   前記低濃度半導体層が、ＩnＧaＰ,ＩnＧaＡsＰ,ＩnＧaＡlＰまたはＩnＡlＡsＰのうちのいずれか１つであることを特徴とする半導体レーザ素子。
7. 請求項１乃至６のいずれか１つに記載の半導体レーザ素子において、
   前記第２導電型の半導体層群のドーパントとしてＣまたはＭgまたはＢeが用いられていることを特徴とする半導体レーザ素子。
8. 請求項１乃至７のいずれか１つに記載の半導体レーザ素子において、
   前記低濃度側の化合物層の厚みが０.２μｍ未満であることを特徴とする半導体レーザ素子。
9. 請求項１乃至８のいずれか１つに記載の半導体レーザ素子において、
   前記電極が多層金属薄膜であって、その多層金属薄膜の最下層が白金族元素または白金族元素化合物からなることを特徴とする半導体レーザ素子。
10. 請求項１乃至８のいずれか１つに記載の半導体レーザ素子において、
    前記低濃度側の化合物層が白金族元素を含むことを特徴とする半導体レーザ素子。
11. 請求項１乃至８のいずれか１つに記載の半導体レーザ素子において、
    前記電極が多層金属薄膜であって、その多層金属薄膜の最下層がＴiからなることを特徴とする半導体レーザ素子。
12. 請求項１乃至８のいずれか１つに記載の半導体レーザ素子において、
    前記低濃度側の化合物層が少なくともＴiを含むことを特徴とする半導体レーザ素子。
13. 請求項２に記載の半導体レーザ素子において、
    前記リッジ構造の両脇に、前記リッジ構造の最上部よりも最上部が高いストライプ状構造体を有することを特徴とする半導体レーザ素子。
14. 請求項１３に記載の半導体レーザ素子において、
    前記ストライプ状構造体の最上部側が実装面であることを特徴とする半導体レーザ素子。
15. 請求項１３に記載の半導体レーザ素子において、
    前記ストライプ状構造体が導電体からなることを特徴とする半導体レーザ素子。
16. 請求項１５に記載の半導体レーザ素子において、
    前記導電体が金または金を含む合金からなることを特徴とする半導体レーザ素子。
17. 請求項１３に記載の半導体レーザ素子において、
    前記ストライプ状構造体を覆うように絶縁体膜が形成され、
    前記絶縁体膜上に前記電極の一部が形成されていることを特徴とする半導体レーザ素子。
18. 第１導電型の基板上に前記活性層を形成する工程と、
    前記活性層上に、少なくともドーピング濃度が１×１０¹⁷ｃｍ^-3以下の低濃度半導体層とドーピング濃度が１×１０¹⁸ｃｍ^-3以上の高濃度半導体層とを含む第２導電型の半導体層群を形成する工程と、
    前記第２導電型の半導体層群上に電極を形成する工程と、
    前記電極形成後に熱処理を行うことによって、前記電極と前記第２導電型の半導体層群の界面に化合物層を形成する工程とを含み、
    前記第２導電型の半導体層群を形成する工程において、前記低濃度半導体層と前記活性層の間に、少なくとも１×１０¹⁷ｃｍ^-3以上のドーピング濃度を有する第２導電型の半導体層を形成することを特徴とする半導体レーザ素子の製造方法。
19. 請求項１８に記載の半導体レーザ素子の製造方法において、
    前記電極を形成する工程は、前記第２導電型の半導体層群上に前記電極の最下層となる白金族元素または白金族元素化合物からなる層を形成する工程を含むと共に、
    前記化合物層が、前記電極の最下層の白金族元素または白金族元素化合物の材料と前記第２導電型の半導体層群の材料からなることを特徴とする半導体レーザ素子の製造方法。
20. 請求項１９に記載の半導体レーザ素子の製造方法において、
    前記化合物層を形成する工程における熱処理が３５０℃乃至４５０℃で行われることを特徴とする半導体レーザ素子の製造方法。
21. 請求項１８に記載の半導体レーザ素子の製造方法において、
    前記電極を形成する工程は、前記第２導電型の半導体層群上に前記電極の最下層となるＴiからなる層を形成する工程を含むと共に、
    前記化合物層が少なくとも前記電極の最下層の構成元素のＴiを含むことを特徴とする半導体レーザ素子の製造方法。
22. 請求項２１に記載の半導体レーザ素子の製造方法であって、
    前記化合物層を形成する工程における熱処理が３５０℃乃至４３０℃で行われることを特徴とする半導体レーザ素子の製造方法。
23. 請求項１８に記載の半導体レーザ素子の製造方法において、
    前記第２導電型の半導体層群を形成する工程の後、前記第２導電型の半導体層群を加工して前記高濃度半導体層を最上部に有するリッジ構造を形成する工程と、
    前記リッジ構造の両脇に、前記リッジ構造の最上部よりも最上部が高いストライプ状構造体を形成する工程とを含むことを特徴とする半導体レーザ素子の製造方法。
24. 請求項２３に記載の半導体レーザ素子の製造方法において、
    前記電極と前記第２導電型の半導体層群の界面に化合物層を形成する工程の後、前記電極のうちの前記ストライプ状構造体上の領域を支持体に接合させる工程を含むことを特徴とする半導体レーザ素子の製造方法。
25. 請求項２３に記載の半導体レーザ素子の製造方法において、
    前記ストライプ状構造体を形成する工程において、前記電極のうちの少なくとも前記低濃度半導体層上の領域に、前記電極を給電メタルとして使用する電解メッキにより金または金を含む合金からなる前記ストライプ状構造体が形成されることを特徴とする半導体レーザ素子の製造方法。
26. 請求項１乃至１７のいずれか１つに記載の半導体レーザ素子を用いていることを特徴とする光ディスク装置。
27. 請求項１乃至１７のいずれか１つに記載の半導体レーザ素子を用いていることを特徴とする光伝送システム。

Images