JPH08172242A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08172242A
JPH08172242A JP33389294A JP33389294A JPH08172242A JP H08172242 A JPH08172242 A JP H08172242A JP 33389294 A JP33389294 A JP 33389294A JP 33389294 A JP33389294 A JP 33389294A JP H08172242 A JPH08172242 A JP H08172242A
Authority
JP
Japan
Prior art keywords
electrode
bonding pad
semiconductor substrate
convex portion
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33389294A
Other languages
English (en)
Other versions
JP3270278B2 (ja
Inventor
Chisato Furukawa
千里 古川
Takayuki Matsuyama
隆之 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP33389294A priority Critical patent/JP3270278B2/ja
Priority to US08/571,407 priority patent/US5683937A/en
Priority to EP19950119641 priority patent/EP0717477B1/en
Priority to KR1019950049622A priority patent/KR0184372B1/ko
Publication of JPH08172242A publication Critical patent/JPH08172242A/ja
Priority to US08/901,432 priority patent/US5880487A/en
Application granted granted Critical
Publication of JP3270278B2 publication Critical patent/JP3270278B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体レーザのように表面に段差のある素子
に自転，公転等の複雑高価な機構を含まない簡単な装置
で大電流を流し得る電極や配線を形成する。 【構成】 ストライプ状の活性層１０、これに電流を注
入するオーミックコンタクトになる電極１２、これに接
続する引き出し電極１３、引き出し電極のボンディング
パッド部１４及びこれと電極１３とを接続する配線部を
基板上に形成した半導体レーザにおいて、ストライプの
両側に溝を掘り側面を絶縁膜で被覆して注入電流を閉じ
込める。つぎに指向性の高い電子ビーム蒸着装置を用
い、上方又は斜め上方から金属粒子を照射する簡単な方
法で電極と配線部分を形成する。その際、素子表面の電
気的に接続したい部分は蒸発源を望めるように順メサ斜
面で電極間をつなぎ、分離したい部分は逆メサ斜面で蒸
発源に対して遮蔽して、自己整合的に分離や接続の構造
を作る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、と
くにボンディングパッド部を備えた半導体装置の電極構
造及びその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置は半導体基板表面が凹凸にな
っていることが多い、例えば、半導体レーザは半導体活
性層に電流を供給する電極がこの活性層の上にストライ
プ状に形成されているが、その構造として最近埋込みヘ
テロ構造（ＢＨ:Burid HeteroStructre）が知られてい
る。この構造の半導体レーザは、ストライプ状の活性層
の両側に溝部を形成して活性層の両側に形成された電流
ブロック層を切断する構造を採用することがある。この
構造は、ストライプ状の電極のほかにアノードと接続す
るボンディングパッド部を形成し、このボンディングパ
ッド部は、この溝部に形成した配線膜を介して電極と接
続されている。この様に半導体基板の電極部分は凹凸の
ある複雑な構造の平面に形成されることになる。したが
って、その形成方法もかなり複雑な工程が必要になる。
【０００３】図１８乃至図２３を参照してこの溝部を形
成した従来構造の半導体レーザを説明する。図１８及び
図１９は、光通信用のＩｎＧａＡｓＰ／ＩｎＰ系半導体
レーザの概略斜視図、図２０及至図２３は半導体レーザ
の製造工程断面図である。ｎ−ＩｎＰ半導体基板１の上
にストライプ状の複数の発光領域兼導波路（活性層）１
０が結晶成長により形成される。成長法としては、液相
エピタキシャル成長法（ＬＰＥ:Liquid Phase Epitaxy)
やＭＯＣＶＤ成長法などを用い、以下の化合物半導体層
の形成にも順次この様な方法を用いる。活性層１０は、
アンドープドＩｎＧａＡｓＰ系の化合物半導体から構成
されている。そして、活性層１０の両側には電流ブロッ
ク層となるｎ型ＩｎＰ層２とこの電流ブロック層を挟む
上層及び下層のｐ型ＩｎＰクラッド層３、４が結晶成長
により形成されている。この電流ブロック層２を含む積
層体の一部は、ストライプ状の溝部５を介して活性層１
０と隔てられている。溝部５は、この積層体の一部が活
性層１０の両側に残るように形成される。このｐ型Ｉｎ
Ｐクラッド層３の上には、ｐ型ＩｎＧａＡｓコンタクト
層６が形成されている。活性層１０は、両側に溝が形成
されているので、メサ型構造になっている。溝部５は、
積層体の一部が活性層の両側に残るように形成されるの
で、メサ型構造には活性層の両側にこの積層体の一部が
挟む様に構成されている。その半導体基板１の表面は、
電極部分を除いてＳｉＯ2 絶縁膜７で被覆されている。
又、活性層１０の上を被覆する様に電流を注入するオー
ミックコンタクト電極（ＡｕＺｎ）１２がストライプ状
に形成されている。
【０００４】このオーミックコンタクト電極１２を被覆
し、且つ電気的接続が行われるように引き出し電極（Ｔ
ｉ／Ｐｔ／Ａｕ）１３が形成されている。また半導体基
板１の表面にはボンディングパッド（Ｔｉ／Ｐｔ／Ａ
ｕ）１４が真空蒸着法により形成される。そしてこの引
き出し電極１３とボンディングパッド１４とは半導体基
板１の表面の溝部５内部にも形成されている配線によっ
て電気的に接続されている。従って、引き出し電極１
３、ボンディングパッド１４及びこの両者を電気的に接
続する配線は、一体化されており、全体で１つの電極を
構成している。
【０００５】次に、図２０及び図２１を参照して図１８
及び図１９に示す半導体装置のフォトリソグラフィを用
いた第１の製造工程を説明する。図は、図１８のＡ−
Ａ′線に沿う部分の断面図である。半導体基板１には活
性層、クラッド層、電流ブロック層、溝部は既に形成さ
れており、ストライプ状の活性層の上に被覆されるよう
に形成されたストライプ状の電流を注入する電極１２が
形成されている。この半導体基板１の主面のこの電極が
形成されている部分以外の領域はＳｉＯ2 絶縁膜７で被
覆されている（図２０（ａ））。この半導体基板１主面
の全面にＴｉ／Ｐｔ／Ａｕの積層膜から構成された金属
膜１６を真空蒸着法によって均一に堆積させる。ここで
用いる真空蒸着法には、指向性の高い電子ビーム蒸着法
がある。この電子ビーム蒸着装置（電子ビーム装置とい
う）で電極材料を半導体基板１の主面に蒸着し、金属膜
１６を堆積させる。半導体基板１の主面には溝部５が形
成されており、段差があるのでその段差の側面にも均一
に金属膜が堆積されるように自公転式の機構を有する電
子ビーム装置を通常用いる。この電子ビーム装置の蒸着
源に被処理体である半導体基板主面を金属粒子１５が主
面に対して斜めになるように向け、この半導体基板１を
図のＡ方向に自転させながら、例えば、図のＢ方向に公
転させてあらゆる方向から金属粒子１５を蒸着させる。
この方法によって金属膜１６は均一に堆積される（図２
０（ｂ））。自公転式の機構を持つ電子ビーム装置を用
いると、段差の肩部分で金属膜の段切れを防ぐことがで
きる。
【０００６】次に、この半導体基板１１に、段差の肩部
分で段切れが発生しないようにフォトレジスト１７を塗
布する。そして、半導体基板１の電極が形成される領域
上にフォトマスク１８を配置し、このフォトマスクを介
して、フォトレジスト１７に紫外線１９を照射してこの
フォトレジストを露光し、パターニングする（図２１
（ａ）、図２１（ｂ））。次に、パターニングされたフ
ォトレジスト１７をマスクとして金属膜１６をエッチン
グしてＴｉ／Ｐｔ／Ａｕの積層膜から構成された電極２
０を形成する。この電極は、電流を注入する電極部１３
と他の回路や半導体素子からの信号を半導体装置内部に
入出力させるボンディングワイヤを接続させるボンディ
ングパッド部１４と、両者を接続する配線部から構成さ
れている。最後にフォトレジストを除去すると（図２１
（ｃ））、図１９に示す様な半導体装置が得られる。図
２１（ｃ）は、図１９に示すＢ−Ｂ′線に沿う部分の断
面図である。
【０００７】次に、図２２及び図２３を参照してリスト
オフ法を用いた第２の製造工程を説明する。半導体基板
１の形状は、図２０（ａ）と同じであるので省略する。
半導体基板１には活性層、クラッド層、電流ブロック
層、溝部等が既に形成されており、ストライプ状の活性
層の上に被覆されるように形成されたストライプ状の電
流を注入する電極１２が形成されいる。この半導体基板
１の主面のこの電極が形成されている部分以外の領域は
ＳｉＯ2 絶縁膜７で被覆されている。この半導体基板１
に、段差の肩部分で段切れが発生しないようにフォトレ
ジスト２１を塗布する。そして、半導体基板１の電極が
形成されない領域上にフォトマスク２２を配置し、この
フォトマスクを介してフォトレジスト２１に紫外線１９
を照射してこのフォトレジストを露光し、パターニング
する（図２２（ａ））。このパターニングによって半導
体基板１主面の電極形成領域は、フォトレジスト２１か
ら露出している。
【０００８】次に、自公転式の電子ビーム装置の蒸着源
に被処理体である半導体基板主面を金属粒子１５が主面
にに対して斜めになるように向け、この半導体基板１を
図のＡ方向に自転させながら、例えば、図のＢ方向に公
転させてあらゆる方向から金属粒子１５を蒸着させる。
この方法によって金属膜１６は均一に堆積される（図２
２（ｂ）、図２３（ａ））。自公転式の機構を持つ電子
ビーム装置を用いると段差の肩部分で金属膜の段切れを
防ぐことができる。このとき、フォトレジスト自身にオ
ーバーハングを持たせるか、多層フォトレジストとす
る。また、フォトレジスト厚は蒸着される金属膜厚以上
を確保する。いづれもリフトオフを容易にするために必
要な技術である。次に、フォトレジスト２１をリフトオ
フによってその不要部分を除去してＴｉ／Ｐｔ／Ａｕの
積層膜から構成された電極２０を形成する。この電極
は、電流を注入する電極部１３と他の回路や半導体素子
からの信号を半導体装置内部に入出力させるボンディン
グワイヤを接続させるボンディングパッド部１４と、両
者を接続する配線部から構成されている（図２３
（ｂ）、図１９）。
【０００９】
【発明が解決しようとする課題】この様に形成された従
来の半導体レーザには、その構造や方法において次に述
べるような問題がある。 １） 半導体基板表面に凹凸が形成されている場合、こ
の半導体基板に凹凸を越えて電極を真空蒸着等で成膜す
るためには半導体基板に角度を付けて前述のように自公
転させなければならない。このためには、本来簡便な手
法であるべき真空蒸着装置に複雑で特別な機構を設けな
ければならない。 ２） 例え、自公転式の真空蒸着方法が、特別な機構な
しに可能であるとした場合でも、複雑な凹凸を越えて行
うフォトリソグラフィ工程は、フォトレジストの凹凸方
部分での段切れなどの問題が発生し易く簡便な方法では
ない。 ３） また、自公転式の真空蒸着方法を行った場合、リ
フトオフ等を行うためには多層レジスト法などの難しい
技術を必要とする。 ４） また、例えば、図１９に示す半導体レーザは、活
性層１０が露出して見える手前の面とこの面とは反対の
面がレーザ共振面になる。この面に絶縁膜などからなる
無反射膜を形成したり、あるいは高反射膜を形成して共
振性を高める場合があるが、この高反射膜が半導体基板
主面の電極で被覆されていない領域を越えてボンディン
グパッド面表面にも前記絶縁膜が形成され、接触不良を
発生させる場合がある。
【００１０】これらの問題点（１〜３）は、本来簡便な
手法であるフォトリソグラフィ工程や、真空蒸着法に対
して難しい技術を付加することになる。そして、このよ
うな難しい技術の付加は簡易な構成で実験的に試作を行
う場合に障害となる。また、量産などに対しては、半導
体製造装置への負担や工程数の増大、歩留まりの発生な
どの障害原因となる。本発明は、このような事情により
なされたものであり、凹凸のある半導体基板の主面に電
極を形成する場合において、複雑な工程を付加しなくと
も容易な方法で電極と他の導電領域とを分離形成した
り、接続形成することができる半導体装置の製造方法を
提供することを目的にしている。また、この方法によっ
てボンディングパッド面が保護された半導体装置を提供
することを目的にしている。
【００１１】
【問題を解決するための手段】本発明は、凹凸のある半
導体基板主面に電流を注入するための電極とボンディン
グパッドとを配線により分離・接続する場合において、
配線と電極、あるいは配線とボンディングパッドとを連
続させたい部分にはその接続部分に順メサ斜面を形成
し、分離させたい部分にはその分断部分に逆メサ斜面を
形成することを特徴としている。また、この半導体基板
主面に形成した凸部に所定の結晶方向の辺を形成し、ウ
ェットエッチングによってこの結晶方向の辺に斜面を形
成することを特徴としている。また、電子ビーム装置な
どの指向性の高い真空蒸着装置を用い、これを上方、斜
上方などの１方向からの金属粒子の照射によって電極と
配線等との接続もしくは分離を確実に行うことを特徴と
している。また、半導体基板主面の電極が形成されてい
ない領域にダミー電極を形成してボンディングパッド面
を保護することを特徴としている。
【００１２】即ち本発明の半導体装置は、主面に凸部及
び凹部を有する半導体基板と、前記凸部の一部に形成さ
れた電極とを備え、前記電極は、電圧を印加するか又は
電流を注入するための電極部、この電極部に隣接し、周
囲が前記凹部に囲まれているボンディングパッド部及び
前記電極部とボンディングパッド部とを電気的に接続す
る配線部からなることを第１の特徴とする。また、主面
に凸部及び凹部を有する半導体基板と、前記凸部の一部
に形成された電極とを備え、前記電極は、電圧を印加す
るか又は電流を注入するための電極部、この電極部に隣
接し、周囲が凸部に囲まれているボンディングパッド部
及び前記電極部とボンディングパッド部とを電気的に接
続する配線部からなることを第２の特徴とする。前記半
導体基板主面には、前記電極とは前記凹部により分離さ
れ、かつ、電気的に接続されていないダミー電極が形成
されており、前記半導体基板主面の全面は前記電極と前
記ダミー電極とを分離する前記凹部以外は導電材料で被
覆されているようにしても良い。前記半導体基板主面
は、前記電極部が前記凸部の一部であるストライプ状の
電極部用凸部に形成され、底部が前記凹部を構成する溝
部がこの電極部の両側面に沿って形成され、且つこの溝
部のいづれか１方には幅広部が形成されており前記ボン
ディングパッド部は、前記幅広部又はこの幅広部に設け
られた前記凸部の一部であるボンディングパッド用凸部
に形成され、前記ダミー電極は、前記電極部とはこの溝
部を介して対向しているようにしても良い。
【００１３】前記ボンディングパッド用凸部は、少なく
とも１つの辺を有し、これらの辺の少なくとも１つは、
このボンディングパッド用凸部を囲む前記凹部に達する
斜面を有しており、前記ボンディングパッド部と前記配
線部とはこの斜面において電気的に接続されているよう
にしても良い。前記電極部用凸部には前記溝部の方向に
突出する少なくとも１つの辺を有する突出部が設けら
れ、これらの辺の少なくとも１つは、この溝部底部に達
する斜面を有しており、前記電極部と前記配線部とはこ
の斜面において電気的に接続されているようにしても良
い。前記ボンディングパッド用凸部及び前記突出部にお
いて斜面が設けられていない側面、前記ボンディングパ
ッド用凸部及び前記突出部以外の凸部の側面は、逆メサ
形状又は垂直形状に構成されており、この側面を介し
て、前記凸部の上面に形成された電極もしくは配線とこ
の側面に隣接した前記凹部のに形成された電極もしくは
配線とは分離されているようにしても良い。
【００１４】また、本発明の半導体装置の製造方法は、
半導体基板主面にストライプ状の凸部とその両側に、そ
のいづれか１方には部分的に幅広部を有する溝を形成す
る工程と、前記半導体基板主面の斜め上方から指向性の
高い真空蒸着法により電極金属をこの主面上に蒸着する
ことにより、電極及びダミー電極を同時に形成する工程
とを備え、前記電極と前記ダミー電極とは電気的に接続
されておらず、前記電極は前記ストライプ状の凸部に形
成された電圧を印加するか或いは電流を注入するための
電極部、前記幅広部に形成されたボンディングパッド部
及びこのボンディングパッド部と前記電極部とを電気的
に接続する配線部とを備えていることを第１の特徴とす
る。前記ボンディングパッド部は、前記幅広部内に設け
られたボンディングパッド用凸部に形成されるようにし
ても良い。前記ボンディングパッド用凸部は、少なくと
も１つの辺を有し、且つこの辺の少なくとも１つはこの
ボンディングパッド用凸部を囲む前記凹部に達する斜面
を有しており、前記ボンディングパッド部と前記配線部
とはこの斜面において電気的に接続するようにしても良
い。前記電極部が形成された前記ストライプ状の凸部に
は、前記ボンディングパッド部が形成されている前記溝
部にこの溝部方向に突出する少なくとも１つの辺を有す
る突出部を設け、この辺の少なくとも１つはこの溝部底
部に達する斜面を有しており、前記電極部と前記配線部
とはこの斜面において電気的に接続するようにしても良
い。
【００１５】また、半導体基板主面にストライプ状の凸
部と、このストライプ状の凸部の両側にそのいづれか１
方には部分的に幅広部を有する溝部を形成し、この幅広
部には少なくとも１つの辺を有し且つこの辺の少なくと
も１つはこの溝部の底部に達する斜面を有するボンディ
ングパッド用凸部を形成する工程と、前記半導体基板主
面の上方から指向性の高い真空蒸着法を用いて電極金属
をこの主面上に蒸着することにより、前記ストライプ状
の凸部に形成された電圧を印加するか又は電流を注入す
るための電極部、前記幅広部に形成されたボンディング
パッド部及びこのボンディングパッド部と前記電極部と
を電気的に接続する配線部とを有する電極を形成する工
程とを備え、前記ストライプ状の凸部には前記幅広部を
有する溝部方向に突出する少なくとも１つの辺を有しこ
の辺の少なくとも１つは前記溝部底部に達する斜面を有
する少なくとも１つの突出部を形成し、前記電極部と前
記配線部とは前記突出部の斜面において接続され、か
つ、前記電極部と前記ボンディングパッド部とは前記ボ
ンディングパッド用凸部の斜面で接続されることを第２
の特徴とする。前記半導体基板は、（１００）面を有す
る化合物半導体基板からなり、前記電極部が形成された
前記ストライプ状の凸部にはストライプ状の活性層が
（０１ /１）方向に形成され、前記突出部の斜面を有す
る辺及び前記ボンディングパッド用凸部の斜面を有する
辺は、前記活性層のストライプ方向とは直角方向に配置
されており、また、前記ボンディングパッド用凸部及び
前記突出部の斜面は、（１ /１１）面又は（１１ /１）
面を有しているようにしても良い。前記化合物半導体基
板はＩｎＰ半導体であり、前記活性層は、ＩｎＧａＡｓ
あるいはＩｎＧａＡｓＰを含む半導体からなるようにし
ても良い。前記真空蒸着法は電子ビーム蒸着法を用いる
ようにしても良い。
【００１６】
【作用】以上のように、電極、配線は、半導体基板表面
を予め分離したい周囲を凹凸によって光学的に影となる
ように設計すれば自己整合的に分離・接続が行われる。
また、半導体基板主面の凹凸部分の境界に斜面を形成す
ることによって、先の問題点で述べた段差を越えてのフ
ォトリソグラフィ工程や、自公転式蒸着装置を必要とし
ない方法で、表面が凹凸によって段差を有する半導体基
板に配線を行うことが可能になる。またダミー電極はボ
ンディングパッド面を保護する。さらに、半導体基板の
（１００）面の主面に所定パターンのマスクを介してＨ
Ｃｌによりウェットエッチングしたときに主面に形成さ
れた凸部の（０１１）方向の辺の側面に（１ /１１）面
又は（１１ /１）面もしくはその双方の面の斜面が容易
に形成される（ここで、前記（１１ /１）面などの「
/」は、１の上に付すバーを意味している、以下の記載
も同じである）。
【００１７】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。まず、図１乃至図６を参照して第１の実施例を説明
する。図１は、光通信用のＩｎＧａＡｓＰ／ＩｎＰ系化
合物半導体レーザの概略斜視図、図２は、図１に示すＣ
領域の拡大断面図、図６は、図１のＡ−Ａ′線及びＢ−
Ｂ′線に沿う部分の断面図、図３及至図６は、この半導
体レーザの製造工程斜視図である。ｎ−ＩｎＰ半導体基
板１の上にストライプ状の複数の発光領域兼導波路（活
性層）１０が結晶成長により形成されている。結晶成長
法としては、液相エピタキシャル成長法（ＬＰＥ）やＭ
ＯＣＶＤ成長法などを用い、以下の化合物半導体層の形
成にも順次この様な方法を用いる。活性層１０は、例え
ば、アンドープドＩｎＧａＡｓＰ系の化合物半導体から
構成されている。そして活性層１０の両側には電流ブロ
ック層となるｎ型ＩｎＰ層２とこの電流ブロック層を挟
む上層及び下層のｐ型ＩｎＰクラッド層３、４が結晶成
長により形成されている。この電流ブロック層２を含む
積層体の一部は、ストライプ状の溝部５を介して活性層
１０と隔てられている。この積層体には、活性層１０の
両側にこの積層体の一部が残るように溝部５が形成され
る（図４参照）。このｐ型ＩｎＰクラッド層３の上には
ｐ型ＩｎＧａＡｓコンタクト層６が形成されている（図
２参照）。
【００１８】活性層１０は両側に溝部５が形成されてい
るので、メサ型構造になっている。前述の様に活性層１
０の両側に前記積層体の一部が残るように溝部５が形成
されているので、メサ型構造は、活性層１０とその両側
を積層体の一部が囲むように構成されている。この活性
層１０の両側に形成された溝部５のいづれか一方に幅広
部が形成されており、この中に凸部が形成されている。
その半導体基板１の表面は、電極部分を除いてＳｉＯ2
絶縁膜７で被覆されている。また活性層１０の上を被覆
する様に電流を注入するオーミックコンタクト電極（Ａ
ｕＺｎ）１２がストライプ状に形成されている。このオ
ーミックコンタクト電極１２を被覆し、且つ電気的接続
が行われるように引き出し電極部（Ｔｉ／Ｐｔ／Ａｕ）
１３が形成されている。また半導体基板１の表面の前記
溝部５の幅広部に形成された凸部にボンディングパッド
（Ｔｉ／Ｐｔ／Ａｕ）１４が真空蒸着法により形成され
ている。そして、この引き出し電極部１３とボンディン
グパッド１４とは半導体基板１の表面の溝部５内部にも
形成されている配線によって電気的に接続されている。
したがって引き出し電極部１３、ボンディングパッド１
４及びこの両者を電気的に接続する配線は、一体化され
ており、全体で１つの電極２０を構成している。半導体
基板１の凹凸のある主面には、この引き出し電極２０の
他にダミー電極２３、２４が形成されていて、これら電
極がほぼ主面全体を被覆している。電極２３は、幅広部
を有する溝部５の底部において引き出し電極２０と分離
している。電極２４は、他の溝部５の底部において引き
出し電極２０と分離している。これら電極２０、２３、
２４は、同じ金属膜（Ｔｉ／Ｐｔ／Ａｕ膜）から形成さ
れる。
【００１９】次に、図３及至図６を参照してこの半導体
基板上の電極の形成方法について説明する。電極金属を
半導体基板に蒸着するには指向性の高い電子ビーム加熱
真空蒸着装置を用いる。この方法は電子ビームを蒸発材
に照射して加熱し、蒸発させる電子ビーム加熱衝撃利用
の蒸着装置である。ｎ−ＩｎＰ系半導体基板１に埋込み
活性層１０を形成し、活性層１０の両側には電流ブロッ
ク層２とこの電流ブロック層を挟む上層及び下層のｐ型
クラッド層３、４を結晶成長により形成する。そして、
ｐ型クラッド層３の上にはｐ型コンタクト層６を形成す
る（図３）。次に、半導体基板１の主面に所定パターン
のフォトレジスト２５を形成する。このフォトレジスト
２５は、電極を分離したい所が光学的に影となり、連続
した電極配線を得たい部分では影を作らないように設計
した設計パターンを転写したものである（図４）。次
に、このフォトレジスト２５をマスクにして半導体基板
主面をウェットエッチングする。選択的にコンタクト層
を除去するエッチャント、例えば、溶液（Ｈ2 ＳＯ4 ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝４：１：１）や溶液（ＨＣｌ：ＣＨ
3 ＣＯＯＨ：Ｈ2 Ｏ＝１：２：１）等でｐ型コンタクト
層６をエッチングし、さらに、このコンタクト層６をマ
スクとして電流ブロック層及びクラッド層をエッチャン
トであるＨＣｌでエッチングしてストライプ状の活性層
１０の両側に溝部５を形成する。エッチングは、このマ
スクにしたがって行われ、図４に記載された点線に示す
ように積層体を掘り進んで行く。一般的にはｐ型クラッ
ド層４が無くなるまで掘るが、このクラッド層４を多少
越えて半導体基板１表面を少しエッチングするまで掘り
進んで良い。溝部５の１つには幅広部が形成されてお
り、その中に凸部５１が形成されている（図５）。
【００２０】この活性層１０の上に形成されたｐ型コン
タクト層の上に電流を注入する電極であるオーミックコ
ンタクト電極（ＡｕＺｎ）１２を形成する。そして、電
流を注入する電極１２が形成されていない他の領域に
は、例えば、ＳｉＯ2 などの絶縁膜７をＣＶＤ法などで
施す。引き出し電極などの電極はこの上に形成する。こ
の実施例の半導体レーザの活性層が露出する面とこの面
と対向する面は共振面を構成するが、図５及びこれ以降
の図における共振面に示される各半導体層は、構成が同
じであるので、活性層以外は必要のない限り図示しな
い。次に、絶縁膜７及び電流を注入する電極１２が形成
された半導体基板１の主面に金属粒子１５を堆積させ
る。金属粒子１５は半導体基板１主面の全面に照射され
るが、図６ではその１部のみを表示する。金属粒子１５
の照射方向は、矢印の様に図の右上方から左下方に向い
ている。電子ビーム加熱蒸着装置から照射される金属粒
子は指向性が高く、従来は均一に堆積させるために自公
転機構を利用しなければならなかったが、本発明では、
この指向性と堆積する半導体基板主面の凹凸とを利用す
ることによって電極配線の分離・接合を自己整合的に容
易に行うことができる。
【００２１】例えば、図のような方向から金属粒子１５
を半導体基板上に照射すると、右側のダミー電極２３が
形成される凸部が障壁になって隣接する溝部５の側面近
傍には金属粒子は堆積しない。したがって、この溝部５
底部に形成される引き出し電極２０とダミー電極２３と
は分離される。一方、この溝部５の側面の反対側の側面
は、金属粒子１５に晒されているので、金属粒子は堆積
して配線などが形成される。電極２０は、電極部１３、
ボンディングパッド１４及び両者を接続する配線とから
構成されているが、電極部１３とボンディングパッド１
４とはこの側面の配線を介して確実に電気的に接続され
る。この半導体基板１に斜め上方から照射される金属粒
子１５の法線に対する照射角度は任意の値をとることが
できる。この法線とのなす角度が小さいと、半導体基板
上に照射される金属粒子の堆積面積が広くなり、電極２
０とダミー電極２３との間の分離間隔が小さくなる。逆
にその角度が大きいと前記分離間隔は大きくなる。
【００２２】次に、図７及び図８を参照して第２の実施
例を説明する。図７は、光通信用のＩｎＧａＡｓＰ／Ｉ
ｎＰ系半導体レーザの概略斜視図、図８は、図７のＡ−
Ａ′線及びＢ−Ｂ′線に沿う部分の断面図である。ｎ−
ＩｎＰ半導体基板１の上にストライプ状の、例えば、ア
ンドープドＩｎＧａＡｓＰ系の化合物半導体からなる活
性層１０が形成されている。活性層１０の両側には電流
ブロック層となるｎ型ＩｎＰ層とこの電流ブロック層を
挟む上層及び下層のｐ型ＩｎＰクラッド層が形成されて
いる。この電流ブロック層を含む積層体の一部はストラ
イプ状の溝部５を介して活性層１０と隔てられている。
積層体には活性層１０の両側にこの積層体の一部が残る
ように溝部５が形成される（図４参照）。ｐ型クラッド
層の上には、ｐ型ＩｎＧａＡｓコンタクト層が形成され
ている。活性層１０は両側に溝部５が形成されているの
でメサ型構造になっている。活性層１０の両側に前記積
層体の一部が残るように溝部５が形成されているので、
メサ型構造は活性層１０とその両側を積層体の一部が囲
むように構成されている。この活性層１０の両側に形成
された溝部５のいづれか一方に幅広部が形成されてお
り、この中に凸部が形成されている。また、半導体基板
１の表面は電極部分を除いてＳｉＯ2 絶縁膜７で被覆さ
れている。この活性層１０の上を被覆する様に電流を注
入するオーミックコンタクト電極（ＡｕＺｎ）１２がス
トライプ状に形成されている。
【００２３】この溝部５を形成するには前記第１の実施
例と同じ方法を用いる。まず、半導体基板１の主面に所
定パターンのフォトレジストを形成する。このフォトレ
ジストは、電極を分離したい所が光学的に影となり、連
続した電極配線を得たい部分では影を作らないように設
計した設計パターンを転写したものである。次に、この
フォトレジストをマスクにして半導体基板主面をウェッ
トエッチングする。前の実施例と同じ選択的にコンタク
ト層を除去するエッチャント等でｐ型コンタクト層をエ
ッチングし、さらにこのコンタクト層をマスクとして電
流ブロック層及びクラッド層をエッチャントであるＨＣ
ｌでエッチングしてストライプ状の活性層１０の両側に
溝部５を形成する。溝部５の１つには幅広部が形成され
ており、その中に凸部５１が形成されている（図８）。
このエッチングにおいて、半導体基板には溝部が形成さ
れた主面が（１００）面であるＩｎＰ半導体基板を用い
るので活性層１０のストライプ方向（０１ /1方向）と
直角に形成された前記凸部５１の辺の側面には結晶面が
（１１ /１）面及び（１ /１１）面の２つの斜面５２が
形成される。
【００２４】電極金属を半導体基板に蒸着するには指向
性の高い電子ビーム装置を用いて金属粒子１５を半導体
基板１の主面に堆積させる。金属粒子１５は半導体基板
１主面の全面に照射されるが、図８ではその１部のみを
表示する。金属粒子１５の照射方向は、矢印の様に図の
右上方から左下方に向いている。電子ビーム装置から照
射される金属粒子は指向性が高いので、この指向性と堆
積する半導体基板主面の凹凸とを利用することによって
電極配線の分離・接合を自己整合的に容易に行うことが
できる。例えば、図のような方向から金属粒子１５を半
導体基板上に照射すると、右側のダミー電極２３が形成
される凸部が障壁になって隣接する溝部５の側面近傍に
は金属粒子は堆積しない。したがって、この溝部５底部
に形成される引き出し電極２０とダミー電極２３とは分
離される。一方、この溝部５の側面の反対側の側面は、
金属粒子１５に晒されているので、金属粒子は堆積して
配線などが形成される。
【００２５】また、溝部５に形成されたボンディングパ
ッド用凸部５１には活性層１０のストライプ方向（０１
/１方向）とは直角方向（０１１方向）の辺に（１ /１
１）面と（１１ /１）面の２つの斜面が形成されてい
る。この斜面は金属粒子１５に晒されているので、金属
粒子はこの斜面に堆積してここに配線が形成される。し
たがって、電極２０においてボンディングパッド１４は
主として前記斜面を介して配線と電気的に接続されてい
る。なお、ダミー電極は、回路接続や素子間の接続には
寄与していない。また電極２０、２３、２４は、Ｔｉ／
Ｐｔ／Ａｕ膜から構成されている。
【００２６】次に、図９及び図１０を参照して第３の実
施例を説明する。図９は、光通信用のＩｎＧａＡｓＰ／
ＩｎＰ系半導体レーザの半導体基板の概略斜視図、図１
０は、この半導体基板に電極を形成した斜視図である。
ｎ−ＩｎＰ半導体基板１の上にストライプ状の、例え
ば、アンドープドＩｎＧａＡｓＰ系の化合物半導体から
なる活性層１０が形成されている。活性層１０の両側に
は電流ブロック層となるｎ型ＩｎＰ層とこの電流ブロッ
ク層を挟む上層及び下層のｐ型ＩｎＰクラッド層が形成
されている。この電流ブロック層を含む積層体の一部
は、ストライプ状の溝部５を介して活性層１０と隔てら
れている。積層体には、活性層１０の両側にこの積層体
の一部が残るように溝部５が形成される（図４参照）。
そして、ｐ型クラッド層の上には、ｐ型ＩｎＧａＡｓコ
ンタクト層が形成されている。活性層１０は両側に溝部
５が形成されているのでメサ型構造になっている。活性
層１０の両側に前記積層体の一部が残るように溝部５が
形成されているのでメサ型構造は、活性層１０とその両
側を積層体の一部が囲むように構成されている。この活
性層１０の両側に形成された溝部５のいづれか一方に幅
広部が形成されており、この中に凸部が形成されてい
る。また、半導体基板１の表面は電極部分を除いてＳｉ
Ｏ2 絶縁膜７で被覆されている。この活性層１０の上を
被覆する様に電流を注入するオーミックコンタクト電極
（ＡｕＺｎ）１２がストライプ状に形成されている。
【００２７】この溝部５を形成するには前記第１の実施
例と同じ方法を用いる。まず、半導体基板１の主面に所
定パターンのフォトレジストを形成する。このフォトレ
ジストは、電極を分離したい所が光学的に影となり、連
続した電極配線を得たい部分では影を作らないように設
計した設計パターンを転写したものである。次に、この
フォトレジストをマスクにして半導体基板主面をウェッ
トエッチングする。前の実施例と同じ選択的にコンタク
ト層を除去するエッチャント等でｐ型コンタクト層をエ
ッチングし、さらに、このコンタクト層をマスクとして
電流ブロック層及びクラッド層をエッチャントであるＨ
Ｃｌでエッチングしてストライプ状の活性層１０の両側
に溝部５を形成する。溝部５の１つには幅広部が形成さ
れておりその中に凸部５１が形成されている（図９）。
溝部５の幅広部の凸部５１のどの辺も活性層１０のスト
ライプ方向と直角にならないようにする。同じように幅
広部の側面に斜面を形成しないように、活性層のストラ
イプ方向と直角にならないようにする。
【００２８】このウェットエッチングにおいて、半導体
基板１には溝部５が形成された主面が（１００）面であ
るＩｎＰ半導体基板１を用い、しかも凸部５１のどの辺
も活性層１０のストライプ方向（０１ /１方向）とは直
角に配置されていないので、前記凸部５１のどの辺の側
面にも斜面が形成されない。したがってこの実施例で
は、斜面を介してボンディングパッドと電極部とを接続
しない。そして、電極金属を半導体基板に蒸着するには
指向性の高い電子ビーム加熱真空蒸着装置を用いて金属
粒子を半導体基板１の主面に堆積させて電極を形成する
（図１０）。金属粒子の照射方向は、図の右上方から左
下方に向いている。電子ビーム加熱蒸着装置から照射さ
れる金属粒子は指向性が高いので、この指向性と堆積す
る半導体基板主面の凹凸とを利用することによって電極
配線の分離・接合を自己整合的に容易に行う。
【００２９】例えば、図の右上方向から金属粒子を半導
体基板上に照射すると、右側のダミー電極２３が形成さ
れる凸部が障壁になって隣接する溝部５の側面近傍には
金属粒子は堆積しない。したがって、この溝部５底部に
形成される引き出し電極２０とダミー電極２３とは分離
される。一方、この溝部５の側面の反対側の側面は、金
属粒子に晒されているので、金属粒子は堆積して配線な
どが形成される。したがって、電極２０において、ボン
ディングパッド１４は垂直の側面を介して配線と電気的
に接続されている。同じ様に引き出し電極２０とダミー
電極２４は、幅広部の無い他の溝部５と電極２０が形成
されたストライプ状の凸部の境界で分離されている。ダ
ミー電極は回路接続や素子間の接続には寄与しない。電
極２０、２３、２４はＴｉ／Ｐｔ／Ａｕ膜から構成され
ている。
【００３０】次に、図１１及び図１２を参照して第４の
実施例を説明する。図１１は、光通信用のＩｎＧａＡｓ
Ｐ／ＩｎＰ系半導体レーザの半導体基板の概略斜視図、
図１２は、図１１のＡ−Ａ′線及びＢ−Ｂ′線に沿う部
分の断面図である。ｎ−ＩｎＰ半導体基板１の上にスト
ライプ状の、例えば、アンドープドＩｎＧａＡｓＰ系の
化合物半導体からなる活性層１０が形成されている。活
性層１０の両側には電流ブロック層となるｎ型ＩｎＰ層
とこの電流ブロック層を挟む上層及び下層のｐ型ＩｎＰ
クラッド層が形成されている。電流ブロック層を含む積
層体の一部はストライプ状の溝部５を介して活性層１０
と隔てられている。この積層体には、活性層１０の両側
にこの積層体の一部が残るように溝部５が形成される
（図４参照）。ｐ型クラッド層の上には、ｐ型ＩｎＧａ
Ａｓコンタクト層が形成されている。活性層１０は両側
に溝部５が形成されているのでメサ型構造になってい
る。活性層１０の両側に前記積層体の一部が残るように
溝部５が形成されているのでメサ型構造は、活性層１０
とその両側を積層体の一部が囲むように構成されてい
る。この活性層１０の両側に形成された溝部５のいづれ
か一方に幅広部が形成されており、この中に凸部が形成
されている。また、半導体基板１の表面は電極部分を除
いてＳｉＯ2 絶縁膜７で被覆されている。この活性層１
０の上を被覆する様に電流を注入するオーミックコンタ
クト電極（ＡｕＺｎ）１２がストライプ状に形成されて
いる。
【００３１】この溝部５を形成するには前記第１の実施
例と同じ方法を用いる。まず、半導体基板１の主面に所
定パターンのフォトレジストを形成する。このフォトレ
ジストは、電極を分離したい所が光学的に影となり、連
続した電極配線を得たい部分では影を作らないように設
計した設計パターンを転写したものである。次に、この
フォトレジストをマスクにして半導体基板主面をウェッ
トエッチングする。前の実施例と同じ選択的にコンタク
ト層を除去するエッチャント等でｐ型コンタクト層をエ
ッチングし、さらに、このコンタクト層をマスクとして
電流ブロック層及びクラッド層をエッチャントであるＨ
Ｃｌでエッチングしてストライプ状の活性層１０の両側
に溝部５を形成する。溝部５の１つには幅広部が形成さ
れておりその中に凸部５１が形成されている。さらに、
活性層１０が形成されているメサ部分には突出部２６、
２７が形成され、このストライプ方向（０１ /１方向）
と直角方向に向いている辺には（１ /１１）面と（１１
/１）面の斜面２８、２９が形成されている（図１
１）。溝部５の幅広部の凸部５１の活性層１０のストラ
イプ方向と直角の辺には（１ /１１）面と（１１ /１）
面の斜面が形成されている。しかし、溝部５の幅広部の
側面は、斜面を形成しないように、活性層のストライプ
方向と直角にならないようにする。また、この溝部５の
側面及び凸部５１の側面は、逆メサ形状になっている。
【００３２】このウェットエッチングにおいて、半導体
基板１には溝部５が形成された主面が（１００）面であ
るＩｎＰ半導体基板１を用い、しかも凸部５１及び活性
層１０が形成されているメサ部分の突出部２６、２７に
は活性層１０のストライプ方向とは直角に配置された辺
を備えているので、その辺２８、２９、５２には斜面が
形成されている。したがってこの実施例では、主として
斜面を介してボンディングパッドと電極部とを接続す
る。電極金属を半導体基板に蒸着するには指向性の高い
電子ビーム加熱真空蒸着装置を用いて金属粒子３０を半
導体基板１の主面に堆積させて電極を形成する（図１
２）。金属粒子３０の照射方向は、図のように上方から
下方に向いている。電子ビーム加熱蒸着装置から照射さ
れる金属粒子は指向性が高いので、この指向性と半導体
基板主面の溝部や凸部の側面の逆メサを利用することに
よって電極配線の分離を自己整合的に容易に行う。例え
ば、図の上方向から金属粒子３０を半導体基板１の上に
照射すると、溝部５の底部の金属粒子とその両側の凸部
の金属粒子は分離されて電極は電極２０、ダミー電極２
３及びダミー電極２４に分離される。また、電極２０に
おいて、ボンディングパッド１４は凸部５１の斜面を介
して配線と電気的に接続されている。ダミー電極は回路
接続や素子間の接続には寄与しない。電極２０、２３、
２４はＴｉ／Ｐｔ／Ａｕ膜から構成されている。
【００３３】次に、図１３を参照して前記実施例におい
て形成された半導体レーザ素子に電極及びリードを装着
して形成した半導体レーザ装置の１例を説明する。図
は、半導体レーザ装置の平面図及び断面図である。半導
体レーザ装置のアノードは、金でメタライズされた銅ベ
ース３２からなる。銅ベース３２の上面にヒートシンク
３１とその上に接合した半導体レーザ素子１００がが取
り付けられている。この銅ベース３２の上に表面にメタ
ライズされたカソード３３を有するセラミックベース３
４が接合されている。カソード３３にはカソードリード
３５が接着されている。電極２０は、アノード電極であ
り、Ａｕなどのボンディングワイヤ３６によってアノー
ド３２と電気的に接続されている。このときボンディン
グワイヤ３６は、電極２０のボンディングパッド１４に
接合されている。図示はしないが、半導体レーザ素子１
００の裏面にはカソード電極が形成されており、この電
極がヒートシンク３１を介してカソード３３に電気的に
接続される。このヒートシンク３１とカソード３３と
は、Ａｕなどのワイヤボンディング３７によって電気的
に接続されている。
【００３４】以上、前述の実施例では、光通信用化合物
半導体レーザについて説明したが、他の半導体材料でも
本発明の主旨を逸脱しなければ適用可能である。また実
施例で用いたエッチング液を用いたウェットエッチング
の他にＲＩＥ（Reactive IonEtching）等のドライエッ
チングを用いることも可能である。この発明の半導体装
置に用いられる凹凸のある主面を有する半導体基板は、
次にように形成される。つまり、図３及び図４を参照し
て述べたようにｎ−ＩｎＰ系半導体基板１に埋込み活性
層１０などを形成する。次に、半導体基板１の主面に所
定パターンのフォトレジスト２５を形成する。このフォ
トレジスト２５は電極を分離したい所が光学的に影とな
り、連続した電極配線を得たい部分では影を作らないよ
うに設計した設計パターンを転写したものである（図４
参照）。このフォトレジストをマスクにして半導体基板
主面をウェットエッチングする。選択的にコンタクト層
を除去するエッチャントでｐ型コンタクト層をエッチン
グし、さらに、このコンタクト層をマスクとして、電流
ブロック層及びクラッド層をエッチャントであるＨＣｌ
でエッチングしてストライプ状の活性層１０の両側に溝
部５を形成する。溝部５の１つには幅広部が形成されて
おり、その中に凸部５１が形成されている。この凸部５
１は、ストライプ方向とは直角に辺を有し、その辺の側
面は斜面５２になっている。
【００３５】このエッチングを行う際には主面の電極形
成領域や前記凸部にマスクを施し、この状態で、ＨＣｌ
などのエッチャントを用いてこの主面をウェットエッチ
ングする。すると溝部や凸部５１の側面の内、（０１
１）方向以外の方向を向いている辺は垂直にエッチング
されるが、前記（０１１）方向、すなわち、ストライプ
方向とは直角の方向の辺では、（１１ /１）面あるいは
（１ /１１）面を見せながらエッチングされていく。し
たがって、凸部５１においてストライプ方向とは直角の
方向の辺には斜面５２が形成される。このように結晶構
造はエッチングに対してこのような特性があるので、凸
部の側面に斜面の形成を防ぐ場合は、この方向の辺の形
成を避ける必要がある。
【００３６】次に、図１４及び図１５を参照して第５の
実施例を説明する。前の実施例では、ボンディングパッ
ド部は、すべて半導体基板主面の凸部に形成されていた
が、本発明ではこれを凹部に形成することもできる。こ
の場合は、ボンディングパッド部は、半導体基板主面の
凸部に囲まれることになる。図１４は、光通信用のＩｎ
ＧａＡｓＰ／ＩｎＰ系半導体レーザの半導体基板の概略
斜視図、図１５は、この半導体基板に電極を形成した斜
視図である。半導体基板１の組成及び内部の構造は図９
に示す第３の実施例と同じである。活性層１０は両側に
溝部５が形成されているのでメサ型構造になっている。
この活性層１０の両側に形成された溝部５のいづれか一
方に幅広部５３が形成されている。また半導体基板１の
表面は電極部分を除いてＳｉＯ2 絶縁膜７で被覆されて
いる。この活性層１０の上には電流を注入するオーミッ
クコンタクト電極（ＡｕＺｎ）１２がストライプ状に形
成されている。半導体基板主面に溝部５を形成するには
前記第１の実施例と同じウェットエッチング方法を用い
る。
【００３７】この方法で形成された溝部５の１つには幅
広部５３が形成されており、この部分にボンディングパ
ッド部が形成されている。したがって、ダミー電極が形
成される凸部５４がボンディングパッド部を囲んでい
る。この幅広部を囲む凸部５４はその側面に斜面が形成
されないようにどの辺も活性層１０のストライプ方向と
直角にならないようにする。このウェットエッチングに
おいて、基板には溝部５が形成された主面が（１００）
面であるＩｎＰ半導体基板１を用い、しかも凸部５４の
どの辺も活性層１０のストライプ方向（０１ /１方向）
とは直角に配置されていないのでどの側面にも斜面が形
成されない。したがってこの実施例では、斜面を介して
ボンディングパッドと電極部とを接続しない（図１
４）。そして、電極金属を半導体基板に蒸着するには指
向性の高い電子ビーム加熱真空蒸着装置を用いて金属粒
子を半導体基板１の主面に堆積させて電極を形成する
（図１５）。金属粒子の照射方向は、図の右上方から左
下方に向いている。電子ビーム加熱蒸着装置から照射さ
れる金属粒子は指向性が高いので、この指向性と堆積す
る半導体基板主面の凹凸とを利用することによって電極
配線の分離・接合を自己整合的に容易に行う。
【００３８】例えば、図の右上方向から金属粒子を半導
体基板１上に照射すると、右側のダミー電極２３が形成
される凸部５４が障壁になって隣接する溝部５の側面近
傍には金属粒子は堆積しない。したがって、この溝部５
底部に形成される引き出し電極２０とダミー電極２３と
は分離される。一方、この溝部５の側面の反対側の側面
は、金属粒子に晒されているので金属粒子は堆積して配
線などが形成される。したがって、引き出し電極２０に
おいて、ボンディングパッド部１４は垂直の側面を介し
て電極２０の電極部１３と電気的に接続されている。ま
た、幅広部の無い溝部５と電極部１３が形成されたスト
ライプ状の凸部との境界にも金属粒子が堆積しない領域
が存在するので、電極２０とダミー電極２４とは分離さ
れる。ダミー電極は回路接続や素子間の接続には寄与し
ない。そして電極２０、２３、２４はＴｉ／Ｐｔ／Ａｕ
膜から構成されている。図１６及び図１７は、本発明の
半導体装置に用いる化合物半導体基板の１例を示す斜視
図及び平面図である。この半導体基板１の活性層１０が
形成されている主面は、結晶面が（１００）面である。
ストライプ状の活性層１０のストライプ方向は、（０１
/１）方向であり、従って、活性層１０が露出している
共振面Ａは、（０１ /１）面を有している。また、凸部
５１の斜面５２は（１１ /１）面及び（１ /１１）面を
有している。なお、本発明は、共振面に高反射膜や無反
射膜を形成した半導体レーザにも適用することができ
る。
【００３９】
【発明の効果】以上のように、本発明においては断差の
ある半導体装置の配線を容易に行うことができる。ま
た、電極金属を断線させたい箇所を光学的な影とし、連
続させたい箇所を影とならないように溝やメサを配置す
ることで自己整合的に配線を行うことができ、その結果
製造工程が簡略化できる。また、ダミー電極を形成する
ことによってボンディングパッド面の保護が可能にな
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体レーザの斜視
図。
【図２】図１の領域Ｃの拡大断面図。
【図３】第１の実施例の製造工程断面図。
【図４】第１の実施例の製造工程断面図。
【図５】第１の実施例の製造工程断面図。
【図６】第１の実施例の製造工程断面図。
【図７】第２の実施例の半導体レーザの斜視図。
【図８】図７のＡ−Ａ′線及びＢ−Ｂ′線に沿う部分の
断面図。
【図９】第３の実施例の半導体レーザの斜視図。
【図１０】第３の実施例の半導体レーザの斜視図。
【図１１】第４の実施例の半導体レーザの平面図。
【図１２】図１１のＡ−Ａ′線及びＢ−Ｂ′線に沿う部
分の断面図。
【図１３】本発明の半導体レーザ装置の平面図及び断面
図。
【図１４】第５の実施例の半導体基板の斜視図。
【図１５】図１４の半導体基板に電極を形成した斜視
図。
【図１６】本発明の凹凸のある半導体基板の斜視図。
【図１７】図１６の半導体基板の平面図。
【図１８】従来の半導体レーザの斜視図。
【図１９】従来の半導体レーザの斜視図。
【図２０】従来の半導体レーザの製造工程断面図。
【図２１】従来の半導体レーザの製造工程断面図。
【図２２】従来の半導体レーザの製造工程断面図。
【図２３】従来の半導体レーザの製造工程断面図。
【符号の説明】
１ 半導体基板 ２ 電流ブロック層 ３、４ クラッド層 ５ 溝部 ６ コンタクト層 ７ 絶縁層 １０ 活性層 １２ 電流を注入する電極 １３ 引き出し電極の電極部 １４ 引き出し電極のボンディングパッド部 １５、３０ 金属粒子 １６ 金属膜 １７、２１、２５ フォトレジスト １８、２２ フォトマスク １９ 紫外線 ２０ 引き出し電極（アノード電極） ２３、２４ ダミー電極 ２６、２７ 突起部 ２８、２９ 突起部の斜面 ３１ ヒートシンク ３２ アノード ３３ カソード ３４ セラミックベース ３５ カソードリード ３６、３７ ボンディングワイヤ ５１ ボンディングパッド用凸部 ５２ ボンディングパッドの斜面 ５３ 溝部の幅広部 ５４ ダミー電極用凸部 １００ 半導体レーザ素子

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 主面に凸部及び凹部を有する半導体基板
    と、 前記凸部の一部に形成された電極とを備え、 前記電極は、電圧を印加するか又は電流を注入するため
    の電極部、この電極部に隣接し、周囲が前記凹部に囲ま
    れているボンディングパッド部及び前記電極部とボンデ
    ィングパッド部とを電気的に接続する配線部からなるこ
    とを特徴とする半導体装置。
  2. 【請求項２】 主面に凸部及び凹部を有する半導体基板
    と、 前記凸部の一部に形成された電極とを備え、 前記電極は、電圧を印加するか又は電流を注入するため
    の電極部、この電極部に隣接し、周囲が凸部に囲まれて
    いるボンディングパッド部及び前記電極部とボンディン
    グパッド部とを電気的に接続する配線部からなることを
    特徴とする半導体装置。
  3. 【請求項３】 前記半導体基板主面には、前記電極とは
    前記凹部により分離され、かつ、電気的に接続されてい
    ないダミー電極が形成されており、前記半導体基板主面
    の全面は、前記電極と前記ダミー電極とを分離する前記
    凹部以外は導電材料で被覆されていることを特徴とする
    請求項１又は請求項２に記載の半導体装置。
  4. 【請求項４】 前記半導体基板主面は、前記電極部が前
    記凸部の一部であるストライプ状の電極部用凸部に形成
    され、底部が前記凹部を構成する溝部がこの電極部の両
    側面に沿って形成され、且つこの溝部のいづれか１方に
    は幅広部が形成されており、前記ボンディングパッド部
    は、前記幅広部又はこの幅広部に設けられた前記凸部の
    一部であるボンディングパッド用凸部に形成され、前記
    ダミー電極は、前記電極部とはこの溝部を介して対向し
    ていることを特徴とする請求項１乃至請求項３のいづれ
    かに記載の半導体装置。
  5. 【請求項５】 前記ボンディングパッド用凸部は、少な
    くとも１つの辺を有し、これらの辺の少なくとも１つ
    は、このボンディングパッド用凸部を囲む前記凹部に達
    する斜面を有しており、前記ボンディングパッド部と前
    記配線部とはこの斜面において電気的に接続されている
    ことを特徴とする請求項４に記載の半導体装置。
  6. 【請求項６】 前記電極部用凸部には前記溝部の方向に
    突出する少なくとも１つの辺を有する突出部が設けら
    れ、これらの辺の少なくとも１つは、この溝部底部に達
    する斜面を有しており、前記電極部と前記配線部とはこ
    の斜面において電気的に接続されていることを特徴とす
    る請求項４又は請求項５に記載の半導体装置。
  7. 【請求項７】 前記ボンディングパッド用凸部及び前記
    突出部において斜面が設けられていない側面、前記ボン
    ディングパッド用凸部及び前記突出部以外の凸部の側面
    は、逆メサ形状又は垂直形状に構成されており、この側
    面を介して、前記凸部の上面に形成された電極もしくは
    配線とこの側面に隣接した前記凹部のに形成された電極
    もしくは配線とは分離されていることを特徴とする請求
    項４乃至請求項６のいづれかに記載の半導体装置。
  8. 【請求項８】 半導体基板主面にストライプ状の凸部と
    その両側に、そのいづれか１方には部分的に幅広部を有
    する溝を形成する工程と、 前記半導体基板主面の斜め上方から指向性の高い真空蒸
    着法により電極金属をこの主面上に蒸着することによ
    り、電極及びダミー電極を同時に形成する工程とを備
    え、 前記電極と前記ダミー電極とは電気的に接続されておら
    ず、前記電極は前記ストライプ状の凸部に形成された電
    圧を印加するか或いは電流を注入するための電極部、前
    記幅広部に形成されたボンディングパッド部及びこのボ
    ンディングパッド部と前記電極部とを電気的に接続する
    配線部とを備えていることを特徴とする半導体装置の製
    造方法。
  9. 【請求項９】 前記ボンディングパッド部は、前記幅広
    部内に設けられたボンディングパッド用凸部に形成され
    ることを特徴とする請求項８に記載の半導体装置の製造
    方法。
  10. 【請求項１０】 前記ボンディングパッド用凸部は、少
    なくとも１つの辺を有し、且つこの辺の少なくとも１つ
    はこのボンディングパッド用凸部を囲む前記凹部に達す
    る斜面を有しており、前記ボンディングパッド部と前記
    配線部とはこの斜面において電気的に接続することを特
    徴とする請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記電極部が形成された前記ストライ
    プ状の凸部には、前記ボンディングパッド部が形成され
    ている前記溝部にこの溝部方向に突出する少なくとも１
    つの辺を有する突出部を設け、この辺の少なくとも１つ
    はこの溝部底部に達する斜面を有しており、前記電極部
    と前記配線部とはこの斜面において電気的に接続するこ
    とを特徴とする請求項８乃至請求項１０のいづれかに記
    載の半導体装置の製造方法。
  12. 【請求項１２】 半導体基板主面にストライプ状の凸部
    と、このストライプ状の凸部の両側にそのいづれか１方
    には部分的に幅広部を有する溝部を形成し、この幅広部
    には少なくとも１つの辺を有し且つこの辺の少なくとも
    １つはこの溝部の底部に達する斜面を有するボンディン
    グパッド用凸部を形成する工程と、 前記半導体基板主面の上方から指向性の高い真空蒸着法
    を用いて電極金属をこの主面上に蒸着することにより、
    前記ストライプ状の凸部に形成された電圧を印加するか
    又は電流を注入するための電極部、前記幅広部に形成さ
    れたボンディングパッド部及びこのボンディングパッド
    部と前記電極部とを電気的に接続する配線部とを有する
    電極を形成する工程とを備え、 前記ストライプ状の凸部には前記幅広部を有する溝部方
    向に突出する少なくとも１つの辺を有しこの辺の少なく
    とも１つは前記溝部底部に達する斜面を有する少なくと
    も１つの突出部を形成し、前記電極部と前記配線部とは
    前記突出部の斜面において接続され、かつ、前記電極部
    と前記ボンディングパッド部とは前記ボンディングパッ
    ド用凸部の斜面で接続されることを特徴とする半導体装
    置の製造方法。
  13. 【請求項１３】 前記半導体基板は、（１００）面を有
    する化合物半導体基板からなり、前記電極部が形成され
    た前記ストライプ状の凸部にはストライプ状の活性層が
    （０１ /１）方向に形成され、前記突出部の斜面を有す
    る辺及び前記ボンディングパッド用凸部の斜面を有する
    辺は、前記活性層のストライプ方向とは直角方向に配置
    されており、また、前記ボンディングパッド用凸部及び
    前記突出部の斜面は、（１ /１１）面又は（１１ /１）
    面を有していることを特徴とする請求項７乃至請求項１
    １のいづれかに記載の半導体装置の製造方法。
  14. 【請求項１４】 前記化合物半導体基板はＩｎＰ半導体
    であり、前記活性層は、ＩｎＧａＡｓあるいはＩｎＧａ
    ＡｓＰを含む半導体からなることを特徴とする請求項８
    乃至請求項１３のいづれかに記載の半導体装置の製造方
    法。
  15. 【請求項１５】 前記真空蒸着法は、電子ビーム蒸着法
    を用いることを特徴とする請求項８乃至請求項１４のい
    づれかに記載の半導体装置の製造方法。
JP33389294A 1994-12-15 1994-12-15 半導体装置及びその製造方法 Expired - Lifetime JP3270278B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33389294A JP3270278B2 (ja) 1994-12-15 1994-12-15 半導体装置及びその製造方法
US08/571,407 US5683937A (en) 1994-12-15 1995-12-13 Method of making a semiconductor device
EP19950119641 EP0717477B1 (en) 1994-12-15 1995-12-13 Semiconductor device and method for manufacturing the same
KR1019950049622A KR0184372B1 (ko) 1994-12-15 1995-12-14 반도체장치 및 그 제조방법
US08/901,432 US5880487A (en) 1994-12-15 1997-07-25 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33389294A JP3270278B2 (ja) 1994-12-15 1994-12-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08172242A true JPH08172242A (ja) 1996-07-02
JP3270278B2 JP3270278B2 (ja) 2002-04-02

Family

ID=18271127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33389294A Expired - Lifetime JP3270278B2 (ja) 1994-12-15 1994-12-15 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US5683937A (ja)
EP (1) EP0717477B1 (ja)
JP (1) JP3270278B2 (ja)
KR (1) KR0184372B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542525B1 (en) 1999-09-20 2003-04-01 Mitsubishi Denki Kabushiki Kaisha Light modulator and integrated semiconductor laser-light modulator
WO2006030733A1 (ja) * 2004-09-13 2006-03-23 Rohm Co., Ltd 半導体発光装置
US7285734B2 (en) 2003-04-28 2007-10-23 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP2009259866A (ja) * 2008-04-11 2009-11-05 Hamamatsu Photonics Kk 半導体レーザの製造方法、及び、半導体レーザ
JP2013191701A (ja) * 2012-03-13 2013-09-26 Japan Oclaro Inc 半導体光素子、及びそれを備える光モジュール
JP2013211381A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 光半導体装置及びその製造方法
WO2020059607A1 (ja) * 2018-09-20 2020-03-26 住友精密工業株式会社 基板の加工方法
JP2020074473A (ja) * 2020-02-05 2020-05-14 日本ルメンタム株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール
JP2020145391A (ja) * 2019-03-08 2020-09-10 日本ルメンタム株式会社 半導体光素子、光モジュール、及び半導体光素子の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267675A (ja) * 2000-03-14 2001-09-28 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP3762640B2 (ja) * 2000-12-25 2006-04-05 ユーディナデバイス株式会社 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
US20030058650A1 (en) * 2001-09-25 2003-03-27 Kelvin Shih Light emitting diode with integrated heat dissipater
JP4238508B2 (ja) * 2001-09-28 2009-03-18 沖電気工業株式会社 光導波路型素子およびその製造方法
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007521648A (ja) 2003-06-26 2007-08-02 アール．ジェイ． メアーズ エルエルシー バンド設計超格子を有するｍｏｓｆｅｔを有する半導体装置
US7040016B2 (en) * 2003-10-22 2006-05-09 Hewlett-Packard Development Company, L.P. Method of fabricating a mandrel for electroformation of an orifice plate
JP4637097B2 (ja) * 2004-03-29 2011-02-23 三洋電機株式会社 発光ダイオードアレイ、発光ダイオード及びプリンタヘッド
JP4620401B2 (ja) * 2004-07-21 2011-01-26 三菱電機株式会社 半導体レーザ素子
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
WO2009029302A2 (en) * 2007-05-08 2009-03-05 University Of Washington Shadow edge lithography for nanoscale patterning and manufacturing
JP2010267871A (ja) * 2009-05-15 2010-11-25 Sony Corp 半導体レーザおよびその製造方法
US10641824B2 (en) * 2017-11-19 2020-05-05 Emcore Corporation Electrically conductive metal film for a semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448797A (en) * 1981-02-04 1984-05-15 Xerox Corporation Masking techniques in chemical vapor deposition
US4525919A (en) * 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
GB2156585B (en) * 1984-03-16 1987-10-21 Hitachi Ltd Light-emitting device electrode
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
FR2581482B1 (fr) * 1985-05-03 1987-07-10 Labo Electronique Physique Photodiode pin a faible courant de fuite
USH170H (en) * 1986-01-13 1986-12-02 United States Of America Self aligned notch for InP planar transferred electron oscillator
DE3713133A1 (de) * 1987-04-16 1988-11-03 Siemens Ag Laserdiode mit vergrabener aktiver schicht und seitlicher strombegrenzung und verfahren zu deren herstellung
WO1988008215A1 (en) * 1987-04-16 1988-10-20 Siemens Aktiengesellschaft Laser diode with buried active layer and lateral current limiting and process for its manufacture
JPS63276279A (ja) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp 半導体装置
EP0293185B1 (en) * 1987-05-26 1994-02-02 Kabushiki Kaisha Toshiba Semiconductor laser device and method for manufacturing the same
JPH022142A (ja) * 1988-06-13 1990-01-08 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
CA2011155C (en) * 1989-03-06 1994-04-19 Misuzu Sagawa Semiconductor laser device
GB8913070D0 (en) * 1989-06-07 1989-07-26 Bt & D Technologies Ltd Semiconductor device
JPH0832112A (ja) * 1994-07-20 1996-02-02 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542525B1 (en) 1999-09-20 2003-04-01 Mitsubishi Denki Kabushiki Kaisha Light modulator and integrated semiconductor laser-light modulator
US7285734B2 (en) 2003-04-28 2007-10-23 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
US7288729B2 (en) 2003-04-28 2007-10-30 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
US7294532B2 (en) 2003-04-28 2007-11-13 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
WO2006030733A1 (ja) * 2004-09-13 2006-03-23 Rohm Co., Ltd 半導体発光装置
JP2009259866A (ja) * 2008-04-11 2009-11-05 Hamamatsu Photonics Kk 半導体レーザの製造方法、及び、半導体レーザ
JP2013191701A (ja) * 2012-03-13 2013-09-26 Japan Oclaro Inc 半導体光素子、及びそれを備える光モジュール
JP2013211381A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 光半導体装置及びその製造方法
WO2020059607A1 (ja) * 2018-09-20 2020-03-26 住友精密工業株式会社 基板の加工方法
JPWO2020059607A1 (ja) * 2018-09-20 2021-08-30 住友精密工業株式会社 基板の加工方法
US11895779B2 (en) 2018-09-20 2024-02-06 Sumitomo Precision Products Co., Ltd. Substrate processing method
JP2020145391A (ja) * 2019-03-08 2020-09-10 日本ルメンタム株式会社 半導体光素子、光モジュール、及び半導体光素子の製造方法
JP2020074473A (ja) * 2020-02-05 2020-05-14 日本ルメンタム株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール

Also Published As

Publication number Publication date
KR960026250A (ko) 1996-07-22
US5880487A (en) 1999-03-09
EP0717477B1 (en) 1999-03-10
EP0717477A2 (en) 1996-06-19
KR0184372B1 (ko) 1999-04-15
US5683937A (en) 1997-11-04
JP3270278B2 (ja) 2002-04-02
EP0717477A3 (en) 1997-01-29

Similar Documents

Publication Publication Date Title
JP3270278B2 (ja) 半導体装置及びその製造方法
US6630366B2 (en) Manufacturing method for light emitting device
US5047364A (en) Method for making a multi-point emission type semiconductor laser device
JPH11168263A (ja) 光デバイス装置及びその製造方法
JPH0278280A (ja) 半導体発光装置
US7443901B2 (en) Opto-semiconductor devices
US5744857A (en) Semiconductor device
JP2012028676A (ja) 発光素子
US6584135B2 (en) Vertical cavity surface emitting laser diode and method for manufacturing same
US7998766B2 (en) Semiconductor element and manufacturing method thereof
JP4664742B2 (ja) 半導体光装置及びその製造方法
JP4238508B2 (ja) 光導波路型素子およびその製造方法
US6323530B1 (en) Optical semiconductor device
JP3928695B2 (ja) 面発光型の半導体発光装置およびその製造方法
CN111162447A (zh) 一种电极窗口、具有电极窗口的半导体器件的制作方法
JP3695812B2 (ja) プレーナ電極型半導体光素子及びその製造方法
JP2022007851A (ja) 半導体光素子及びその製造方法
JP2523110Y2 (ja) マルチビ−ム半導体レ−ザ装置
JPH05102615A (ja) 半導体装置およびその製造方法
JPH0786691A (ja) 発光装置
JPH11145558A (ja) 半導体光素子、送受信モジュールおよび光通信システム
JP3951689B2 (ja) 半導体レーザ素子
WO2023079726A1 (ja) 光半導体装置
JP2000252284A (ja) 半導体装置及び半導体装置の製造方法
JPH02251181A (ja) 発光ダイオード装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 12

EXPY Cancellation because of completion of term