JP2013211381A - 光半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 光半導体装置及びその製造方法に関し、簡単な構成で効率良く導波路を加熱する。
【解決手段】 コア層の上に形成された第２のクラッド層の前記コア層から離れた部分に光軸に垂直な断面が垂直メサ状或いは逆メサ状の光導波路となるストライプ状の凸状構造を設けるとともに、前記凸状構造の少なくとも側面に形成された絶縁膜の上に金属膜からなるヒータ要素を設ける。
【選択図】 図１

Description

本発明は、リッジ導波路或いはメサ型光導波路を有し、局所的な加熱機構により動作を制御する光半導体装置及びその製造方法に関する。

小型・低消費電力であることから様々な分野で応用されている光半導体素子において、特に、伝播光のモード制御やキャリア閉じ込めが重要となる半導体レーザや半導体光増幅器等では、屈折率導波型の光導波路が広く適用されている。

このような光導波路の温度をコントロールすることで光半導体素子の動作パラメータを制御することが可能である。例えば、分布帰還型（ＤｉｓｔｒｉｂｕｔｅｄＦｅｅｄ−Ｂａｃｋ：ＤＦＢ）半導体レーザは単一縦モード動作が可能なことから通信用や単色性の求められる映像デバイスの光源等として応用されている。

ＤＦＢレーザは光導波路内部に設けられた回折格子により、活性領域で発生した光を選択的にフィードバックすることでレーザ発振するため、光導波路の温度により屈折率を制御することで発振波長を調整することが可能である。また、例えば、半導体光増幅器（ＳｅｍｉｃｏｎｄｕｃｔｏｒＯｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ：ＳＯＡ）等では利得のコントロールに、電界吸収型（Ｅｌｅｃｔｒｏ−Ａｂｓｏｒｐｔｉｏｎ）光変調器では離調制御に温度制御が用いられる場合もある。

光導波路の温度は、素子全体を熱電クーラ（ＴｈｅｒｍｏｅｌｅｃｔｒｉｃＣｏｏｌｅｒ：ＴＥＣ）で制御する方法と、素子に積載されたマイクロヒータで制御する方法がある（例えば、特許文献１参照）。前者は素子全体の温度を制御しているため、素子に特別な構造を付与する必要はないが消費電力が大きい。後者は局所的に温度を制御しているため、前者に比べ消費電力が小さい。

マイクロヒータでは光導波路の温度を局所的に制御するため、光導波路の光分布強度が強いコア層の近傍をなるべく局所的に加熱することでより一層高い電力効率での温度制御が可能となる。しかしながら、同時に接合部へのキャリア注入或いは電圧印加による素子の駆動も求められるためマイクロヒータは素子駆動用電極の上に形成されることが多い。

図１８は、従来のマイクロヒータ装荷型半導体レーザの概略的断面図である。ｎ型ＧａＡｓ基板６１上に、ｎ型ＡｌＧａＡｓクラッド層６２、ＭＱＷ活性層６３、ｐ型ＡｌＧＡＡｓクラッド層６４、ｐ型ＩｎＧａＰクラッド層６５及びｐ型ＧａＡｓコンタクト層６６を順次成長させる。

次いで、ｐ型ＧａＡｓコンタクト層６６及びｐ型ＩｎＧａＰクラッド層６５をストライプ状にエッチングしてリッジ導波路を形成する。次いで、全面にＳｉＯ_２保護膜６７を形成したのち、リッジ導波路の側面部をＢＣＢ膜６８で埋め込む。

次いで、ｐ型ＧａＡｓコンタクト層６６にｐ側電極６９を形成したのち、全面に、ＳｉＯ_２保護膜７０を形成し、ｐ側電極６９に投影的に重なるようにマイクロヒータ７１を設ける。なお、ｎ型ＧａＡｓ基板６１の裏面には、ｎ側電極７２を設ける。

しかし、このような構造ではヒータと光導波路のコア層が遠く離れているためヒータの熱を効率的に光導波路のコア層に伝えることができない上に、素子駆動用電極の形状によっては放熱が大きく効率的な加熱ができないという問題がある。

また、ヒータと光導波路のコア部分の物理的な距離を遠ざけないために素子駆動用電極の厚さが制限されてしまい、電極抵抗の増大、ひいては素子全体の消費電力の増大を招くという問題がある。更には、素子駆動用電極の上に更にヒータ電極を形成するため、プロセス工程が煩雑化し、素子上面平坦性の悪化を招きプロセス歩留まりが低下するといった問題もある。

このような問題を解決するために、埋込ヘテロ接合型半導体レーザを利用して、埋込層中に加熱層を設けて活性層に加熱層を接近させることが提案されている（たとえば、特許文献２参照）。図１９は、従来の埋込ヒータ装荷型半導体レーザの説明図である。

ｎ型ＩｎＰ基板８１上に、ｎ型ＩｎＰバッファ層８２、ｎ型ＩｎＧａＡｓＰ回折格子層８３、ＩｎＧａＡｓＰＳＣＨ層８４、ＭＱＷ活性層８５、ＩｎＧａＡｓＰＳＣＨ層８６、ｐ型ＩｎＰクラッド層８７及びｐ型ＩｎＧａＡｓコンタクト層８８を順次成長させる。次いで、ｎ型ＩｎＰバッファ層８２に達するメサエッチングを行ってストライプ状メサを形成する。

次いで、ストライプ状メサの側面をＦｅドープＩｎＰ埋込層８９で埋め込んだのち、ＦｅドープＩｎＰ埋込層８９にＭＱＷ活性層８５の深さに達する凹部を形成し、この凹部をｎ型ＩｎＰ加熱層９０で埋め込む。次いで、ＳｉＯ_２保護膜９１を形成したのち、所定の開口部を形成して、ｐ側電極９２及びヒータ電極９４を形成する。なお、ｎ型ＩｎＰ基板８１の裏面にはn側電極９３を設ける。

特開２００５−２５０３２０号公報 特開２００２−２１７４８５号公報

しかし、特許文献２においては、加熱体にエピタキシャル成長により成長した半導体層を用いているため、成長回数が増え、コスト・工数が増加するという問題がある。

したがって、光半導体装置において、簡単な構成で効率良く導波路を加熱することを目的とする。

開示する一観点からは、半導体基板と前記半導体基板上に形成された第１のクラッド層と、前記第１のクラッド層上に形成されたコア層と前記コア層の上に形成された第２のクラッド層を有し、前記第２のクラッド層の前記コア層から離れた部分に光軸に垂直な断面が垂直メサ状或いは逆メサ状の光導波路となるストライプ状の凸状構造を有し、前記凸状構造の少なくとも側面に形成された絶縁膜と、前記絶縁膜の上に形成された金属膜からなるヒータ要素と、前記凸状構造の頂部に形成されて前記コア層に電流を注入或いは電圧を印加する主電極と、前記ヒータ要素に電流を流す一対のヒータ電極とを有することを特徴とする光半導体装置が提供される。

また、開示する別の観点からは、半導体基板上に、少なくとも第１のクラッド層と、コア層と、第２のクラッド層を結晶成長させる工程と、前記第２のクラッド層の成長層側の少なくとも一部を垂直メサ状或いは逆メサ状の凸状構造にエッチングする工程と、前記凸状構造の少なくとも側面に絶縁膜を形成する工程と、前記凸状構造を含む表面全体に金属膜を形成する工程と、前記金属膜にイオン化させたガスを衝突させ、前記金属膜のうちの前記表面全体の平坦な部分及び順メサ状の部分に形成されている金属膜を除去するとともに、前記凸状構造の側面に形成された絶縁膜の上に形成された金属膜上に前記除去された金属の一部を堆積してヒータ要素を形成する工程とを有することを特徴とする光半導体装置の製造方法が提供される。

開示の光半導体装置及びその製造方法によれば、簡単な構成で効率良く導波路を加熱することが可能になる。

本発明の実施の形態の光半導体装置の説明図である。 本発明の実施例１の光半導体装置の製造工程の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図２以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図３以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図４以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図５以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図６以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図７以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図８以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図９以降の途中までの説明図である。 本発明の実施例１の光半導体装置の製造工程の図１０以降の説明図である。 本発明の実施例２の光半導体装置の製造途中の構造図である。 本発明の実施例２の光半導体装置の各部断面図である。 本発明の実施例２の光半導体装置のＦ−Ｆ′断面図である。 本発明の実施例３の光半導体装置の製造途中の構造図である。 本発明の実施例３の光半導体装置のＧ−Ｇ′断面図である。 本発明の実施例３の光半導体装置のＨ−Ｈ′断面図である。 従来のマイクロヒータ装荷型半導体レーザの概略的断面図である。 従来の埋込ヒータ装荷型半導体レーザの説明図である。

ここで、図１を参照して、本発明の実施の形態の光半導体装置を説明する。図１は本発明の実施の形態の光半導体装置の説明図であり、図１（ａ）は平面図であり、図１（ｂ）は、図１（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った断面図である。なお、図１（ａ）においては、後述の実施例１の説明にために、Ａ−Ａ′方向及びＣ−Ｃ′方向も併せて示している。

本発明の実施の形態の光半導体装置は、半導体基板１に、第１のクラッド層２と、コア層と３と、第２のクラッド層４を順次堆積する。次いで、第２のクラッド層４の一部を光軸に垂直な断面が垂直メサ状或いは逆メサ状の光導波路となる幅が１μｍ〜２μｍのストライプ状の凸状構造５を形成する。例えば、半導体基板1が（１００）面を主面とするIII-Ｖ族化合物半導体からなる基板とし、リッジ形成部をＩｎＧａＰとすれば、光軸方向を（０１１）方向とすることで側面が（−１１−１）面が現れる逆メサ状になる。なお、III-Ｖ族化合物半導体としては、ＡｌＧａＡｓ／ＧａＡｓ系でも良いし或いはＩｎＧａＡｓＰ／ＩｎＰ系でも良く、さらには、他の材料系でも良い。また、ドライエッチングによってもエッチング条件を調整することにより逆メサ形状或いは垂直メサ形状を形成することが可能である。

凸状構造５の少なくとも側面に絶縁膜６を形成し、この絶縁膜６の上に金属膜からなるヒータ要素７を形成する。凸状構造５の頂部にはコア層３に電流を注入或いは電圧を印加する主電極８を形成するとともに、ヒータ要素７に電流を流す一対のヒータ電極と９，１０を形成する。

このように、リッジ導波路構造を利用してその側面にヒータ要素７を形成しているので、コア層３に十分物理的に近接した位置にヒータ要素７を形成することででき、ヒータ要素７による加熱を効率的にコア層３に伝達することができる。また、ヒータ要素７は金属薄膜で構成しているので、電源電圧に制約されることなく、効率良く導波路の温度を制御することが可能になる。

この場合のコア層３は、光半導体装置を半導体レーザ或いは半導体光増幅器として用いる場合には、バルク半導体活性層でも良いし、井戸層が１層のＳＱＷ活性層としても良いし、或いは、ＭＱＷ活性層でも良い。ＭＱＷ活性層とする場合には、ＭＱＷ活性層を形成する井戸層は２層でも良いし、２層以上でも良い。また、半導体レーザとする場合には、ＤＦＢレーザ、ＤＢＲレーザ或いはＤＲレーザ構造にする場合には、活性層の近傍の少なくとも一部に回折格子を設ければ良い。

また、凸状構造５は２本の互いに平行なトレンチ部によって形成しても良く、この場合のトレンチの幅は１０μｍ〜２０μｍとする。また、トレンチ部の一方に凸状構造５の延在方向に対して直角方向にその両側面が順メサ状になる突出する張出トレンチ部を形成しても良い。

２本の互いに平行なトレンチ部を形成する場合には、トレンチの両側面にヒータ要素が形成され、凸状構造５に対向する側面に形成されたヒータ要素はヒータ残渣として無効電流の原因になる。したがって、無効電流を発生させないためには、ヒータ電極９，１０を凸状構造５を挟んで互いに反対側に設ける必要がある。

また、張出トレンチ部を形成した場合には、ヒータ残渣は張出トレンチ部で切断されるので、張出トレンチ部を設けた側に一対のヒータ電極９，１０を設けても無効電流が流れることはない。それによって、素子幅の増大を回避することができる。

また、ヒータ要素７を形成するためには、指向性の低い成膜方法、例えば、スパッタリングによる成膜と、リスパッタリングによる再付着を利用する。凸状構造５の側面だけにヒータ要素７を形成するのは一般的な手法では容易ではない。例えば、素子の一部に選択的に金属を形成する場合、リフトオフと呼ばれるプロセスがしばしば用いられる。この方法は選択的に金属を形成する領域にはマスクを形成せず、金属を形成しない領域にマスクを形成し、マスク上から一様に金属を蒸着し、金属を形成しない領域はマスクと共に蒸着された金属を取り除く（リフトオフする）ことで所望の箇所に金属を形成する手法である。

しかしながら、この手法ではリフトオフする領域に形成されるマスクが数μｍ程度の厚みが必要である。光半導体素子のリッジやメサとよばれる凸状構造はせいぜい１μｍ〜２μｍ程度の高さでありリフトオフマスクを形成することができない。

また、指向性の高い蒸着を行わないとリフトオフマスクの側面にまで金属が形成されてしまいリフトオフ自体ができなくなる。このため指向性の高い蒸着を行う必要があるが、その場合、凸状構造５の側面にも金属を蒸着することができない。以上の理由から、リフトオフプロセスは平坦な部分に選択的に金属を形成する場合は有効であるが、本発明のように凸状構造の側面に選択的に金属を形成するという要求に対しては有効ではない。

また、例えば、スパッタリングのように指向性の低い蒸着方法で凸状構造側面に金属を形成し、その後マスクを形成し不要な部分の金属を除去する方法も考えられる。しかしながら凸状構造５の側面にだけ選択的にレジストマスクのようなものを形成することはマスクの位置合わせの精度を考えると非常に難しく現実的ではない。

そこで、まず、スパッタリングのように指向性の低い蒸着方法で凸状構造５の側面を含む素子表面全面に金属を形成する。その後、素子全体をスパッタリングプロセスにおけるターゲットのように捉え、高電圧をかけてイオン化させたガスを衝突させる。高エネルギーを持ったイオン化したガスは素子平面部に形成された金属膜に衝突することで金属をはじき出し（スパッタリングし）、更に凸状構造の側面にスパッタリングされた金属を再蒸着させる。

また、この時、ヒータ要素７への電流注入を行うためにパッド及びパッドとヒータを結ぶ入出力線となる領域には適宜パターニングを行い、スパッタリングされないように保護しておく。また、素子平面部からのスパッタリング効果による堆積分を考慮して、一度目のスパッタリングによる金属膜形成は最終的な目標ヒータ厚より薄く作っておくことで所望の厚さの金属薄膜からなるヒータ要素７を凸状構造５の側面に形成することが可能となる。

なお、絶縁材料については、保護膜としてはＳｉＯ_２膜が典型的なものであり、埋込絶縁膜としてＢＣＢ膜が典型的なものであるが、ＳｉＯ_２膜やＢＣＢ膜に限られるものではなく、ＳｉＯＮ膜やＳｉＮ膜等の他の絶縁膜を用いても良い。

また、光半導体装置としては、半導体レーザや半導体光増幅器に限られるものではなく、ＥＡ変調器でも良い。また、単独デバイスに限られるものではなく、半導体レーザと半導体光増幅器が集積された装置や、半導体レーザとＥＡ変調器が集積された装置でも良い。さらに、ヒータ要素７は、凸状構造５の側面の全長にわたって形成する必要はなく、その一部にのみ形成されていても良い。

次に、図２乃至図１１を参照して、本発明の実施例１の光半導体装置の製造工程を説明するが、ここでは、ＤＦＢレーザとして説明する。なお、図におけるＡ−Ａ′は、光軸に沿った断面図であり、Ｂ−Ｂ′は光軸に垂直な断面図であり、Ｃ−Ｃ′は素子端部近傍における光軸に垂直な断面図である。

まず、図２（ａ）に示すように、主面が（１００）面のｎ型ＧａＡｓ基板２１上に、有機金属気相成長法により厚さが３００ｎｍのｎ型ＧａＡｓバッファ層２２及び厚さが２０００ｎｍのｎ型ＡｌＧａＡｓクラッド層２３を順次エピタキシャル成長させる。次いで、４０ｎｍのｉ型ＧａＡｓＳＣＨ層で挟まれた２層の７ｎｍのｉ型ＩｎＧａＡｓ井戸層と１層の２０ｎｍのｉ型ＧａＡｓバリア層からなるＭＱＷ活性層２４を成長させる。次いで、２５０ｎｍのｐ型ＡｌＧａＡｓクラッド層２５と厚さが６０ｎｍのｐ型ＧａＡｓ回折格子層２６を順次形成する。

次いで、図２（ｂ）に示すように、化学気相成長法（ＣＶＤ法）によって、全面にＳｉＯ_２膜２７を形成したのち、フォトレジスト２８を塗布する。次いで、図２（ｃ）に示すように、フォトレジスト２８を露光・現像すること回折格子状のフォトレジストパターン２９を形成する。

次いで、図３（ｄ）に示すように、フォトレジストパターン２９をマスクとして、緩衝フッ酸溶液によりＳｉＯ_２膜２７をエッチングすることで回折格子状のＳｉＯ_２膜パターン３０を形成する。

次いで、図３（ｅ）に示すように、フォトレジストパターン２９を除去したのち、ＳｉＯ_２膜パターン３０をマスクとしてｐ型ＧａＡｓ回折格子層２６の露出表面をアンモニア水と過酸化水素水、水の混合溶液によりエッチングすることで、深さが２５ｎｍの回折格子３１を形成する。なお、回折格子３１の周期は作製する素子の波長帯によって異なるが、例えば１０６０ｎｍ帯のＤＦＢレーザであれば周期を１５５．６ｎｍとすれば１０６０ｎｍ付近のブラッグ波長が得られる。次いで、図３（ｆ）に示すように、ＳｉＯ_２膜パターン３０を除去して、再び結晶成長を開始する。

次いで、図４（ｇ）に示すように、再び、ＭＯＣＶＤ法を用いて、回折格子を埋め込む形でｐ型ＩｎＧａＰクラッド層３２を１０００ｎｍ成長させた後、３００ｎｍのｐ型ＧａＡｓコンタクト層３３を成長させる。この段階で結晶成長工程は完了する。

次いで、図４（ｈ）に示すように、ＣＶＤ法を用いて全面にＳｉＯ_２膜３４を形成したのち、フォトレジストを塗布して、露光・現像することによって、（０１１）面方向に延在する幅が２．０μｍのストライプ状のフォトレジストパターン３５を形成する。

次いで、図５（ｉ）に示すように、フォトレジストパターン３５をマスクとしてＳｉＯ_２膜３４を緩衝フッ酸溶液によりエッチングすること導波路パターンに対応するストライプ状のＳｉＯ_２膜パターン３６を形成する。次いで、フォトレジストパターン３５を除去したのち、ＳｉＯ_２膜パターン３６をマスクとして、アンモニア水、過酸化水素水、水の混合溶液を用いてｐ型ＧａＡｓコンタクト層３３をエッチングする。引き続いて、塩酸、酢酸の混合溶液を用いてｐ型ＩｎＧａＰクラッド層３２をエッチングすることによって凸状のリッジ導波路３７を形成する。この時、リッジ導波路３７の側面には（−１１−１）面が表れて逆メサ構造になる。なお、ｐ型ＩｎＧａＰクラッド層３２のエッチング工程において、ｐ型ＧａＡｓ回折格子層２６は塩酸、酢酸のエッチャントによりエッチングされないためエッチングが停止する。

次いで、図５（ｊ）に示すように、緩衝フッ酸溶液によりＳｉＯ_２膜パターン３６を除去したのち、ＣＶＤ法を用いて全面にＳｉＯ_２保護膜３８を形成する。次いで、スパッタリング法を用いて、厚さが３０ｎｍのＴｉ膜と厚さが４００ｎｍのＰｔ膜を順次堆積させてＴｉ／Ｐｔ膜３９を形成する。なお、後述するように、Ｔｉ／Ｐｔ膜３９のパターニング工程において、Ｐｔ及びＴｉが再付着して厚さが増加するので、この段階では、最終的な所望のヒータ厚より薄い膜厚とする。

次いで、図６（ｋ）に示すように、再び、ＣＶＤ法を用いてＳｉＯ_２膜（図示は省略）を形成したのち、フォトレジストを塗布し、露光・現像することによってリッジ導波路３７を跨ぐ接続パターンを有するフォトレジストパターン４０を形成する。次いで、フォトレジストパターン４０をマスクとして、緩衝フッ酸溶液を用いてＳｉＯ_２膜をエッチングしてＳｉＯ_２膜パターン（図示は省略）を形成する。

次いで、図６（ｌ）に示すように、フォトレジストパターン４０を除去したのち、ＳｉＯ_２膜パターンをマスクにしてイオン化したＡｒガスを用いたスパッタリングにより平坦部及びリッジ導波路３７の頂部に堆積したＰｔ膜を除去する。次いで、ＣＦ_４＋Ａｒからなる混合ガスをイオン化したスパッタリング法により平坦部及びリッジ導波路３７の頂部に堆積したＴｉ膜を除去する。これらのスパッタリング工程において、スパッタされＰｔ及びＴｉはリッジ導波路３７の側面に堆積しているＴｉ／Ｐｔ膜３９の上に順次付着してＴｉ／Ｐｔ／Ｐｔ／Ｔｉ膜４１となる。Ｔｉ／Ｐｔ／Ｐｔ／Ｔｉ膜４１は順に３０ｎｍ、４００ｎｍ、３００ｎｍ、２０ｎｍという膜厚となる。

次いで、図７（ｍ）に示すように、緩衝フッ酸溶液を用いてＳｉＯ_２膜パターンを除去する。この時、光の入出力端面の近傍においてはリッジ導波路３７を跨るヒータへの電力入出力線となるパターンが存在するので、この部分において、ヒータへの電力入出力線となるＴｉ／Ｐｔ膜３９とヒータとなるＴｉ／Ｐｔ／Ｐｔ／Ｔｉ膜４１は電気的に接続している。

次いで、図７（ｎ）に示すように、再び、ＣＶＤ法を用いて全面を覆うようにＳｉＯ_２膜４２を形成したのち、スピンコート等を用いて、有機絶縁材料であるＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）を塗布し、リッジ導波路３７をＢＣＢ膜４３で埋め込む。

次いで、図８（ｏ）に示すように、反応性イオンエッチング（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）を用いてＢＣＢ膜４３をエッチバックしてリッジ導波路３７の頂部を覆うＳｉＯ_２膜４２を露出させる。

次いで、図８（ｐ）に示すように、フォトレジストを塗布して露光・現像することによって、リッジ導波路３７に対応する開口部を有するフォトレジストパターン４４を形成する。次いで、フォトレジストパターン４４をマスクとして開口部において緩衝フッ酸溶液を用いてＳｉＯ_２膜４２及びＳｉＯ_２保護膜３８を順次除去してｐ型ＧａＡｓコンタクト層３３を露出させる。

次いで、図９（ｑ）に示すようにレジストパターン４４を除去した後、電子ビーム蒸着法を用いて素子全面にＴｉ／Ｐｔ／Ａｕ膜４５を形成する。次いで、図９（ｒ）に示すように、フォトレジストを塗布して、露光・現像することによって、ＤＦＢレーザのキャリア注入用電極及びその電極パッドとなる部分に対応する開口部を有するめっきフレーム４６を形成する。次いで、このめっきフレーム４６をマスクとして、露出しているＴｉ／Ｐｔ／Ａｕ膜４５を電極とした電解めっき法によってＡｕめっき層４７を形成する。

次いで、図１０（ｓ）に示すように、めっきフレーム４６を除去したのち、ドライエッチングにより、Ａｕめっき層４７をマスクとして、めっきシードであるＴｉ／Ｐｔ／Ａｕ膜４５の露出部を除去する。

次いで、図１１（ｔ）に示すように、フォトレジストを塗布して露光・現像することによってヒータの電極のパッド部分とヒータへの電力入出力線の一部に開口部を有するフォトレジストパターン（図示は省略）を形成する。次いで、開口部に露出してＢＣＢ膜４３を反応性イオンエッチングにより除去してＳｉＯ_２膜４２を露出させる。次いで、露出させたＳｉＯ_２膜４２を緩衝フッ酸溶液を用いて除去することによって、パッド及びヒータへの電力入出力線に対応するＴｉ／Ｐｔ膜３９を露出させる。

次いで、残されたレジストパターンをリフトオフマスクとして、ＥＢ蒸着法（電子ビーム蒸着法）を用いて、Ａｕ膜を全面に蒸着させたのち、開口部以外に形成されたＡｕ膜をレジストパターンごと除去することでパッド部分とヒータへの電力入出力線の一部にＡｕ膜４８を形成する。このＡｕ膜４８によって、パッドの抵抗が下がるとともに貫通を防止する下地厚さが得られるので、ワイヤボンディングも可能となる。

次いで、図１１（ｕ）に示すように、素子の厚さが約１５０μｍになるようにｎ型ＧａＡｓ基板の裏面を研磨した後、下部電極となるＡｕＧｅ／Ａｕ膜４９を形成し、次いで、Ａｕめっき層５０を形成する。

図示は省略するが、最後に、素子を適切な長さで劈開し、片方の端面に例えば反射率９５％の反射膜（ＨＲ膜）をコーティングし、もう一方の端面には例えば反射率１％以下の無反射膜（ＡＲ膜）コーティングする。出力側はＡＲ膜側となる。

本発明の実施例１においては、リッジ導波路の側面に金属薄膜からなるヒータが形成されているため、電源電圧に制約されることなく、効率良く光導波路を加熱することができる。また、我々の検討では、図１８に示した従来のマイクロヒータ装荷型半導体レーザに比べて概ね１０％程度電力効率が改善されている。

また、金属薄膜からなるヒータをリッジ側面に形成したことにより半導体レーザ電極を自由に設計できる。即ち、従来構造のように半導体レーザのキャリア注入用電極の上に薄膜ヒータを形成する場合は半導体レーザのキャリア注入用電極の厚さは１μｍ以下程度に抑える必要があるが、本実施例ではメッキ工程を用いることで４μｍ程度の厚さを確保できる。このため、半導体レーザの消費電力も低減することが可能である。これは特に半導体素子を直接変調する場合、半導体レーザの電極面積を小さくする必要があるためその厚さを厚くできることはより効果が大きい。

次に、図１２乃至図１４を参照して、本発明の実施例２の光半導体装置を説明する。この本発明の実施例２の光半導体装置は、上記の実施例１における凸状のリッジ導波路を互いに平行に延在する２本のトレンチ部で形成したものであり、基本的な結晶成長工程、絶縁膜の形成工程及びヒータの形成工程は上記の実施例１と同様である。なお、図１２（ａ）はトレンチ部形成直後の平面図であり、図１２（ｂ）は、各パッド形成後の平面図である。

まず、上記の実施例１の図４（ｇ）までの工程と同様に、ｎ型ＧａＡｓ基板２１上にｐ型ＧａＡｓコンタクト層３３までを成長させる。次いで、ＳｉＯ_２膜を形成したのち、フォトレジストを塗布して、露光・現像することによって、２本の平行な開口部を有するフォトレジストパターン（いずれも図示は省略）を形成する。次いで、フォトレジストパターンをマスクとして緩衝フッ酸溶液を用いてＳｉＯ_２膜をエッチングしてＳｉＯ_２膜パターンを形成する。

次いで、フォトレジストパターンを除去したのち、ＳｉＯ_２膜パターンをマスクとしてアンモニア水、過酸化水素水、水の混合溶液を用いてｐ型ＧａＡｓコンタクト層３３をエッチングする。引き続いて、塩酸、酢酸の混合溶液を用いてｐ型ＩｎＧａＰクラッド層３２をエッチングすることによって凸状のリッジ導波路３７とその両側に幅が１０μｍのトレンチ部５１を形成する。次いで、ＳｉＯ_２膜パターンを除去することによって、図１２（ａ）に示す平面構造が得られる。

以降は、再び、実施例１の図５（ｊ）乃至図１２（ｕ）の工程を行うことによって、本発明の実施例２の光半導体装置の基本的構成が完成する。但し、図６（ｋ）の工程において、図１２（ｂ）に示すように、ヒータパッドとヒータへの電力入出力線に対応するフォトレジストパターンをリッジ導波路を挟んで互いに反対側に設けることが必要である。

図１３（ａ）は図１２（ｂ）におけるＤ−Ｄ′断面図であり、トレンチ部５１の両側面にヒータ要素となるＴｉ／Ｐｔ／Ｐｔ／Ｔｉ膜４１とヒータ残渣５２，５３が形成される。図１３（ｂ）は、図１２（ｂ）におけるＥ−Ｅ′断面図であり、右側のトレンチ部５１の右側の側面にヒータ残渣５３が形成されるが、他の部分では、Ｔｉ／Ｐｔ膜３９のまま残存してヒータへの電力入出力線及びパッド下地部を形成し、このパッド下地部上にＡｕ膜４８からなるヒータパッド５４が形成される。また、図１４は、図１２（ｂ）におけるＦ−Ｆ′断面図であり、左側のトレンチ部５１の左側の側面にヒータ残渣５２が形成されるが、他の部分では、Ｔｉ／Ｐｔ膜３９のまま残存してヒータへの電力入出力線及びパッド下地部を形成し、このパッド下地部上にＡｕ膜４８からなるヒータパッド５５が形成される。

トレンチ部５１の両側を形成するテラス部はリッジ導波路３７とは１０μｍ離れているため、トレンチ部５１の側面に形成されたヒータ残渣５２，５３に流れ込む電流成分による温度変化は素子制御にほとんど寄与せず無効な消費電力となる。

しかし、図１３及び図１４に示すように、左側のヒータ残渣５２はヒータパッド５４に接続されているがヒータパッド５５には接続されていないので電流が流れることがない。また、右側のヒータ残渣５３もヒータパッド５５に接続されているがヒータパッド５４には接続されていないので電流が流れることがなく、無駄な電力投入を避けることができる。

また、本発明の実施例２においてはトレンチ部の両側はテラス構造となって表面全体が実施例１に比べて平坦になるので、露光工程、蒸着工程、或いは、エッチング工程を精度良く行うことが可能になるので、良好な作製歩留まりを得ることができる。

次に、図１５乃至図１７を参照して、本発明の実施例３の光半導体装置を説明する。この本発明の実施例３の光半導体装置は、上記の実施例２におけるトレンチ部の一方にリッジ導波路に対して直角方向に突出する張出トレンチ部５７を設けたものであり、基本的な結晶成長工程、絶縁膜の形成工程及びヒータの形成工程は実施例１，２と同様である。なお、図１５（ａ）はトレンチ部形成直後の平面図であり、図１５（ｂ）は、各パッド形成後の平面図である。

まず、上記の実施例１の図４（ｇ）までの工程と同様に、（１００）面を主面とするｎ型ＧａＡｓ基板２１上にｐ型ＧａＡｓコンタクト層３３までを成長させる。次いで、ＳｉＯ_２膜を形成したのち、フォトレジストを塗布して、露光・現像することによって、２本の平行な開口部と、張出トレンチ部に対応する開口部を有するフォトレジストパターン（いずれも図示は省略）を形成する。この時、２本の平行な開口部の延在方向を（０１１）面方向とする。次いで、フォトレジストパターンをマスクとして緩衝フッ酸溶液を用いてＳｉＯ_２膜をエッチングしてＳｉＯ_２膜パターンを形成する。

次いで、フォトレジストパターンを除去したのち、ＳｉＯ_２膜パターンをマスクとしてアンモニア水、過酸化水素水、水の混合溶液を用いてｐ型ＧａＡｓコンタクト層３３をエッチングする。引き続いて、塩酸、酢酸の混合溶液を用いてｐ型ＩｎＧａＰクラッド層３２をエッチングすることによって凸状のリッジ導波路３７とその両側に幅が１０μｍのトレンチ部５１を形成する。この時、張出トレンチ部５７の両側の側面には、（１１１）面が表れて順メサ構造になる。次いで、ＳｉＯ_２膜パターンを除去することによって、図１５（ａ）に示す平面構造が得られる。

以降は、再び、実施例１の図５（ｊ）乃至図１１（ｕ）の工程を行うことによって、本発明の実施例３の光半導体装置の基本的構成が完成する。但し、図６（ｋ）の工程において、図１５（ｂ）に示すように、ヒータパッドとヒータへの電力入出力線に対応するフォトレジストパターンをリッジ導波路を挟んで同じ側に設ける。

図１６は製造途中の図１５（ｂ）におけるＧ−Ｇ′断面図であり、図１６（ａ）に示すように、実施例１と同様に、トレンチ部５１を形成したのち、ＳｉＯ_２保護膜３８及びＴｉ／Ｐｔ膜３９を順次堆積する。次いで、図１６（ｂ）に示すように、スパッタリングにより平坦面に堆積したＴｉ／Ｐｔ膜３９を除去する。この時、除去されたＰｔ及びＴｉの一部が側面のＴｉ／Ｐｔ膜３９上に再付着してＴｉ／Ｐｔ／Ｐｔ／Ｔｉ膜からなるヒータ残渣５２となる。

一方、図１７は、製造途中の図１５（ｂ）におけるＨ−Ｈ′断面図であり、図１７（ａ）に示すように、実施例１と同様に、トレンチ部５１を形成したのち、ＳｉＯ_２保護膜３８及びＴｉ／Ｐｔ膜３９を順次堆積する。次いで、図１７（ｂ）に示すように、スパッタリングにより平坦面に堆積したＴｉ／Ｐｔ膜３９を除去する。この時、張出トレンチ部５７の両側面は（１１１）面が露出した順メサ状であるので、その上に堆積したＴｉ／Ｐｔ膜３９は除去されて欠落部となる。

この場合も、トレンチ部５１の両側を形成するテラス部はリッジ導波路３７とは１０μｍ離れているため、トレンチ部５１の側面に形成されたヒータ残渣５２，５３に流れ込む電流成分による温度変化は素子制御にほとんど寄与せず無効な消費電力となる。

また、ワイヤボンディング工程の歩留まりや作業性を考えるとパッドは８０μｍ角程度のサイズが必要となるため素子の横幅方向はパッドサイズにより制限されてしまう。また、例えば、曲がり導波路を有する素子の場合、曲がり導波路による横幅方向の占有長により素子幅が増大しないように予めリッジを素子中央からオフセットする場合がある。このような場合でも、ヒータの入出力パッド及びヒータへの電力入出力線をリッジに対して片側ずつ配置することは素子幅の増大を招く。

しかし、図１７に示すように、張出トレンチ部５７を設けているので、左側のヒータ残渣５２は張出トレンチ部５７で欠落している。したがって、素子幅の増大を回避するためにリッジ導波路３７に対して同じ側にヒータパッド５４，５５を設けても左側のヒータ残渣５２には電流が流れることがない。また、右側のヒータ残渣５３はヒータパッド５４，５５に接続されていないので電流が流れることがなく、無駄な電力投入を避けることができる。

ここで、実施例１乃至実施例３を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）半導体基板と、前記半導体基板上に形成された第１のクラッド層と、前記第１のクラッド層上に形成されたコア層と前記コア層の上に形成された第２のクラッド層を有し、前記第２のクラッド層の前記コア層から離れた部分に光軸に垂直な断面が垂直メサ状或いは逆メサ状の光導波路となるストライプ状の凸状構造を有し、前記凸状構造の少なくとも側面に形成された絶縁膜と、前記絶縁膜の上に形成された金属膜からなるヒータ要素と、前記凸状構造の頂部に形成されて前記コア層に電流を注入或いは電圧を印加する主電極と、前記ヒータ要素に電流を流す一対のヒータ電極とを有することを特徴とする光半導体装置。
（付記２）前記凸状構造の両側にストライプ状の溝状構造を有することを特徴とする付記１に記載された光半導体装置。
（付記３）前記一対のヒータ電極の一方を、前記ストライプ状の凸状構造の一方の側部側に配置するとともに、前記一対のヒータ電極の他方を、前記ストライプ状の凸状構造の他方の側部側に配置することを特徴とする付記１または付記２に記載の光半導体装置。
（付記４）前記ストライプ状の溝状構造の一方に、前記凸状構造から離れた側に突出する直角方向に突出する付加凹部を有し、前記付加凹部の両側面の断面形状が順メサ状であり、前記順メサ状の側面で前記ヒータ要素が欠落していることを特徴とする付記２に記載の光半導体装置。
（付記５）前記一対のヒータ電極を、前記ストライプ状の凸状構造の前記付加凹部を設けた側に設けたことを特徴とする付記４に記載の光半導体装置。
（付記６）前記一対のヒータ電極を形成する領域において、前記金属膜と前記ヒータ要素が電気的に接続していることを特徴とする付記１乃至付記３のいずれか５項に記載の光半導体装置。
（付記７）前記半導体基板が、（１００）面を主面とするＧａＡｓ基板であり、前記凸状構造の少なくとも一部がＩｎＧａＰよりなり、前記光軸方向が（０１１）面方向であり、前記凸状構造の側面が（−１１−１）面であることを特徴とする付記１乃至付記５のいずれか１に記載の光半導体装置。
（付記８）半導体基板上に、少なくとも第１のクラッド層と、コア層と、第２のクラッド層を結晶成長させる工程と、前記第２のクラッド層の成長層側の少なくとも一部を垂直メサ状或いは逆メサ状の凸状構造にエッチングする工程と、前記凸状構造の少なくとも側面に絶縁膜を形成する工程と、前記凸状構造を含む表面全体に金属膜を形成する工程と、前記金属膜にイオン化させたガスを衝突させ、前記金属膜のうちの前記表面全体の平坦な部分及び順メサ状の部分に形成されている金属膜を除去するとともに、前記凸状構造の側面に形成された絶縁膜の上に形成された金属膜上に前記除去された金属の一部を堆積してヒータ要素を形成する工程とを有することを特徴とする光半導体装置の製造方法。
（付記９）前記ヒータ要素を形成する工程において、一対のヒータ電極を形成する領域において、前記金属膜が除去されないようにマスクし、前記一対のヒータ電極を形成する領域において、前記金属膜と前記ヒータ要素が電気的に接続していることを特徴とする付記８に記載の光半導体装置の製造方法。

１ 半導体基板
２ 第１のクラッド層
３ コア層
４ 第２のクラッド層
５ 凸状構造
６ 絶縁膜
７ ヒータ要素
８ 主電極
９，１０ ヒータ電極
２１ ｎ型ＧａＡｓ基板
２２ ｎ型ＧａＡｓバッファ層
２３ ｎ型ＡｌＧａＡｓクラッド層
２４ ＭＱＷ活性層
２５ ｐ型ＡｌＧａＡｓクラッド層
２６ ｐ型ＧａＡｓ回折格子層
２７ ＳｉＯ_２膜
２８ フォトレジスト
２９ フォトレジストパターン
３０ ＳｉＯ_２膜パターン
３１ 回折格子
３２ ｐ型ＩｎＧａＰクラッド層
３３ ｐ型ＧａＡｓコンタクト層
３４ ＳｉＯ_２膜
３５ フォトレジストパターン
３６ ＳｉＯ_２膜パターン
３７ リッジ導波路
３８ ＳｉＯ_２保護膜
３９ Ｔｉ／Ｐｔ膜
４０ フォトレジストパターン
４１ Ｔｉ／Ｐｔ／Ｐｔ／Ｔｉ膜
４２ ＳｉＯ_２膜
４３ ＢＣＢ膜
４４ フォトレジストパターン
４５ Ｔｉ／Ｐｔ／Ａｕ膜
４６ めっきフレーム
４７ Ａｕめっき層
４８ Ａｕ膜
４９ ＡｕＧｅ／Ａｕ膜
５０ Ａｕめっき層
５１ トレンチ部
５２，５３ ヒータ残渣
５４，５５ ヒータパッド
５６ キャリア注入電極パッド
５７ 張出トレンチ部
６１ ｎ型ＧａＡｓ基板
６２ ｎ型ＡｌＧａＡｓクラッド層
６３ ＭＱＷ活性層
６４ ｐ型ＡｌＧａＡｓクラッド層
６５ ｐ型ＩｎＧａＰクラッド層
６６ ｐ型ＧａＡｓコンタクト層
６７ ＳｉＯ_２保護膜
６８ ＢＣＢ膜
６９ ｐ側電極
７０ ＳｉＯ_２保護膜
７１ マイクロヒータ
７２ ｎ側電極
８１ ｎ型ＩｎＰ基板
８２ ｎ型ＩｎＰバッファ層
８３ ｎ型ＩｎＧａＡｓＰ回折格子層
８４ ＩｎＧａＡｓＰＳＣＨ層
８５ ＭＱＷ活性層
８６ ＩｎＧａＡｓＰＳＣＨ層
８７ ｐ型ＩｎＰクラッド層
８８ ｐ型ＩｎＧａＡｓコンタクト層
８９ ＦｅドープＩｎＰ埋込層
９０ ｎ型ＩｎＰ加熱層
９１ ＳｉＯ_２保護膜
９２ ｐ側電極
９３ ｎ側電極
９４ ヒータ電極

Claims (5)

1. 半導体基板と
   前記半導体基板上に形成された第１のクラッド層と、
   前記第１のクラッド層上に形成されたコア層と
   前記コア層の上に形成された第２のクラッド層を有し、
   前記第２のクラッド層の前記コア層から離れた部分に光軸に垂直な断面が垂直メサ状或いは逆メサ状の光導波路となるストライプ状の凸状構造を有し、
   前記凸状構造の少なくとも側面に形成された絶縁膜と、
   前記絶縁膜の上に形成された金属膜からなるヒータ要素と、
   前記凸状構造の頂部に形成されて前記コア層に電流を注入或いは電圧を印加する主電極と、
   前記ヒータ要素に電流を流す一対のヒータ電極と
   を有することを特徴とする光半導体装置。
2. 前記凸状構造の両側にストライプ状の溝状構造を有することを特徴とする請求項１に記載された光半導体装置。
3. 前記ストライプ状の溝状構造の一方に、前記凸状構造から離れた側に直角方向に突出する付加凹部を有し、前記付加凹部の両側面の断面形状が順メサ状であり、前記順メサ状の側面で前記ヒータ要素が欠落していることを特徴とする請求項２に記載の光半導体装置。
4. 前記一対のヒータ電極を形成する領域において、前記金属膜と前記ヒータ要素が電気的に接続していることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光半導体装置。
5. 半導体基板上に、少なくとも第１のクラッド層と、コア層と、第２のクラッド層を結晶成長させる工程と、
   前記第２のクラッド層の成長層側の少なくとも一部を垂直メサ状或いは逆メサ状の凸状構造にエッチングする工程と、
   前記凸状構造の少なくとも側面に絶縁膜を形成する工程と、
   前記凸状構造を含む表面全体に金属膜を形成する工程と、
   前記金属膜にイオン化させたガスを衝突させ、前記金属膜のうちの前記表面全体の平坦な部分及び順メサ状の部分に形成されている金属膜を除去するとともに、前記凸状構造の側面に形成された絶縁膜の上に形成された金属膜上に前記除去された金属の一部を堆積してヒータ要素を形成する工程と
   を有することを特徴とする光半導体装置の製造方法。

Images