JP2012028676A

JP2012028676A - 発光素子

Info

Publication number: JP2012028676A
Application number: JP2010168094A
Authority: JP
Inventors: Takashi Takanami; 俊高浪
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2010-07-27
Filing date: 2010-07-27
Publication date: 2012-02-09

Abstract

【課題】発光ムラを改善させた発光素子を提供する。
【解決手段】発光素子１は、第１導電型半導体層14と、第１導電型半導体層14上に形成された発光層15と、発光層15上に形成された、上面16Ａに凹部17が設けられ、凹部17内に位置する第１領域と凹部17に隣接して上面16Ａに位置する第２領域とを有する第２導電型半導体層16と、第２導電型半導体層16の前記第１領域から前記第２領域にわたって形成された上部電極と、第１導電型半導体層14上に形成された、平面透視して前記第１領域よりも前記第２領域に近接して配置された下部電極と、を有している。このように第２導電型半導体層16の上面16Ａに凹部17が設けられていることから、光半導体層に流れる電流の電流密度の差を小さくすることができ、発光ムラを改善させることができる発光素子１を提供する。
【選択図】図３

Description

本発明は、半導体を用いた発光素子に関するものである。

現在、紫外光、青色光あるいは緑色光等を発光する発光素子として、単結晶基板上に光半導体層を積層させたものが種々提案されている。中でも、光半導体層として窒化物半導体を用いた発光素子の開発においては、光半導体層で発光される発光強度が部分的に異なることによる発光素子の発光ムラを改善することが必要となっている。

発光素子の発光ムラを改善する技術として、例えば、光半導体層上に設けられた電極の接触抵抗を改善することにより、光半導体層に均一の電圧を印加して発光素子の発光ムラを改善する技術が提案されている（例えば、特許文献１参照）。なお、この提案において、光半導体層には、一導電型半導体層の主面全体に一方の電極が、また逆導電型半導体層の一部に他方の電極がそれぞれ接続されて配置されている。

特開平５−211347号公報

しかしながら、一方の電極と他方の電極との間の電流経路が長くなるにつれて電気抵抗が大きくなりやすいため、特許文献１に記載された発光素子では、一方の電極と他方の電極との配置場所の違いにより、光半導体層の場所ごとに流れる電流密度が大きく異なり、発光素子の発光ムラを引き起こしやすかった。

本発明は上記課題に鑑みてなされたものであり、その目的は、発光ムラを改善させることが可能な発光素子を提供することにある。

本発明の発光素子は、第１導電型半導体層と、該第１導電型半導体層上に形成された発光層と、該発光層上に形成された、上面に凹部が設けられ、該凹部内に位置する第１領域と前記凹部に隣接して前記上面に位置する第２領域とを有する第２導電型半導体層と、該第２導電型半導体層の前記第１領域から前記第２領域にわたって形成された上部電極と、前記第１導電型半導体層上に形成された、平面透視して前記第１領域よりも前記第２領域に近接して配置された下部電極と、を有している。

本発明の発光素子によれば、凹部が第２導電型半導体層の上面に設けられ、凹部内に位置する第１領域から凹部に隣接して第２導電型半導体層の上面に位置する第２領域にわたって上部電極が、第１導電型半導体層上に第１領域よりも第２領域に近接して配置された下部電極がそれぞれ形成されていることから、第１領域上に形成された上部電極と下部電極との間に流れる電流の電流経路と、第２領域上に形成された上部電極と下部電極との間に流れる電流の電流経路との長さを近づけることができる。そのため、このような２つの電流経路を流れる電流の電流密度の差を小さくすることができることから、発光素子の発光ムラを改善させることができる。

本発明の発光素子を用いた発光装置の実施形態の一例を示す図であり、図１（ａ）は斜視図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線で切断したときの断面図である。本発明の発光素子の実施の形態の一例を示す斜視図である。本発明の発光素子の実施の形態の一例を示す断面図であり、図２のＢ−Ｂ’線で切断したときの断面に相当する。本発明の発光素子の実施の形態の一例を示す平面図であり、図３の上方から上部電極を透視したときの平面に相当する。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図であり、図２のＢ−Ｂ’線で切断したときの断面に相当する。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の製造方法の実施の形態の一例の一工程を示す断面図である。本発明の発光素子の実施の形態の変形例の一例を示す断面図であり、図２のＢ−Ｂ’線で切断したときの断面に相当する。

以下、本発明の実施の形態の例について図を参照しながら説明する。

なお、本発明は以下の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更を施すことができる。

＜発光装置＞
図１（ａ）は本発明の実施の形態の一例の発光素子１を実装した発光装置２の斜視図である。図１（ｂ）は図１（ａ）に示す発光装置２の断面図であり、図１（ａ）のＡ−Ａ’線で切断したときの断面に相当する。

発光装置２は、図１（ｂ）に示すように、配線導体３が設けられた実装基体４と、実装基体４上に実装された発光素子１とを有している。

実装基体４は、例えばセラミックスから成る第１シート４ａおよび第２シート４ｂを積層した積層体によって形成することができる。実装基体４は、具体的には、凹部５を形成するための貫通孔を有する第１シート４ａと、発光素子１の搭載面６から引き出し面７まで電気的に導通させる配線導体３を有する第２シート４ｂとを貼り合わせることによって形成することができる。

第１シート４ａおよび第２シート４ｂとして、例えばセラミック材料を用いた場合は、配線導体３はタングステン、モリブデン、銅または銀などの金属を用いてメタライズ配線によって形成することができる。そして、このような第１シート４ａおよび第２シート４ｂを高温で焼成することにより、実装基体４が形成される。

発光素子１は、接合電極８を介して搭載面６上の配線導体３に実装されている。本例においては、発光素子１が配線導体３にフリップチップ接続によって実装されていることから、発光素子１で発生した熱を効率よく実装基体４側に放熱させることができる。接合電極８は、配線導体３と、発光素子１の上部電極９および下部電極10と配線導体３との間に介在し、それぞれが電気的に接合するように配置されている。

モールド樹脂11は、実装基体４に実装された発光素子１を被覆するように、実装基体４の凹部５に充填されている。モールド樹脂11としては、絶縁材料を用いることができる。このように発光素子１をモールド樹脂11によって被覆することで、発光素子１を電気的に周囲と絶縁させることができ、信頼性を向上させることができる。

＜発光素子＞
発光装置２に実装される発光素子１を、図を参照しつつ以下に詳細に説明する。

図２に、本発明の実施の形態の一例である発光素子１の斜視図を示す。図３は図２に示す発光素子１の断面図であり、図２のＢ−Ｂ’線で切断したときの断面に相当する。図４は図３に示す発光素子１の平面透視図である。なお、図２においては上部電極９を取り除いた場合を示している。

発光素子１は、図２に示すように、基板12と、基板12上に成長させた光半導体層13とを有する。

基板12は、図３に示すように、一方主面12Ａに光半導体層13が積層されている。基板12の厚みは、例えば１μｍ以上1500μｍ以下に設定することができる。また、基板12は、光半導体層13を結晶成長させることが可能な材料を用いることができ、例えばサファイア、窒化ガリウム、マグネシウムとアルミニウムとの酸化物からなるスピネル、シリコン、炭化シリコン、窒化アルミニウムまたは酸化亜鉛などの結晶性材料を用いることができる。なお、基板12は、平面視形状が多角形状や円形状に設定されている。

基板12上には、図３に示すように、光半導体層13が形成されている。光半導体層13は、第１導電型半導体層14、発光層15および第２導電型半導体層16を順次積層することによって構成されている。なお、光半導体層13は、全体の厚みを例えば0.1μｍ以上10μｍ以下として形成することができる。また、光半導体層13は、各層の屈折率が窒化ガリウムを用いた場合には例えば1.80以上2.70以下に設定されており、平面視して四角形状に形成されている。

光半導体層13としては、III−Ｖ族半導体を用いることができる。III−Ｖ族半導体としては、III族窒化物半導体、ガリウム燐またはガリウムヒ素などを例示することができる。III族窒化物半導体としては、ボロン、アルミニウム、ガリウムまたはインジウムのうち少なくとも１つの窒化物からなる混晶を用いることができ、例えば窒化ガリウムを用いることができる。

第１導電型半導体層14は、基板12の第１主面12Ａに形成されている。第１導電型半導体層14は、第１導電型半導体層14に積層される発光層15から露出した露出領域14’を有している。露出領域14’は、平面視して第１導電型半導体層14の上面14Ａの外周を含むととも
に、発光層15を取り囲むように環状に配置されている。また、露出領域14’の幅は、かかる露出領域14’に下部電極10を形成することができればよく、例えば0.5μｍ以上20μｍ以下に設定することができる。なお、露出領域14’は第１導電型半導体層14の一部に設けられていればよい。

発光層15は、第１導電型半導体層14上の露出領域14’と異なる領域に形成されている。発光層15は、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層とからなる量子井戸構造が複数回繰り返し規則的に積層された多層量子井戸（ＭＱＷ：Multi Quantum Well）構造を用いることができる。障壁層および井戸層としては、インジウムとガリウムとの窒化物からなる混晶においてインジウムとガリウムとの組成比を調整したものを用いることができる。このように構成された発光層15は、例えば350ｎｍ以上600ｎｍ以下の波長の光を発光することができる。

第２導電型半導体層16は、発光層15上に形成されている。第２導電型半導体層16は、電子または正孔のどちらかを多数キャリアとすることにより、第１導電型半導体層14とは逆導電型を示すように設定されている。半導体層に導電型を付与する方法としては、例えばマグネシウムまたはシリコンを不純物として添加する方法を用いることができる。

このような第２導電型半導体層16の上面16Ａには底部17Ａを有する凹部17が、平面視して第２導電型半導体層16の外周より内側に設けられている。凹部17の深さ、すなわち開口部から底部17Ａまでの深さは、凹部17が第２導電型半導体層16を貫通しなければよく、例えば0.05μｍ以上5.00μｍ以下となるように設けられている。なお、発光層15から凹部17の底部17Ａまでの第２導電型半導体層16の厚みを30ｎｍ以上とすることによって、第２導電型半導体層16から発光層15に移動するキャリアの濃度を維持することができ、発光層15で安定的に発光させることができる。

凹部17は、凹部17の底部17Ａ側から凹部17の開口部側に向かって広がるように設けられている。凹部17の開口部の大きさは、開口部で囲まれる領域が第２導電型半導体層16の上面16よりも小さければよく、例えば１μｍ以上100μｍ以下で形成することができる。なお、凹部17の開口部とは、凹部17と第２導電型半導体層16の上面16Ａが接する枠状の縁部分を指す。

凹部17は、平面視して、第２導電型半導体層16の辺に沿った辺を有する四角形状となるように設けられている。凹部17の辺は、例えば0.5μｍ以上10μｍ以下の間隔を保ちながら第２導電型半導体層16の辺と並行になっている。凹部17の辺を第２導電型半導体層16の辺から３μｍ以上10μｍ以下の間隔を隔てて沿うように設けた場合には、発光素子１をフリップチップ接続で実装する際に、第２導電型半導体層16の上面16’で配線導体３上に容易に実装することができる。そのため、発光素子１を配線導体３に実装する工程の生産性を向上させることができる。

さらに、本例の凹部17は、図３に示すように、内壁面に段差部17Ｂを有している。段差部17Ｂは、凹部17の底部17Ａからの高さ位置が第２導電型半導体層16の上面16Ａより低い位置となっていればよく、底部17Ａからの高さが例えば0.02μｍ以上4.80μｍ以下に設定されている。

また、段差部17Ｂの上面は発光層15に対して略平行となるように形成されており、段差部17Ｂの上面の幅は、第２導電型半導体層11ｃの幅より小さければよく、内壁面から端部までが例えば１μｍ以上300μｍ以下に設定されている。このような段差部17Ｂを凹部17の側面に有することにより、上部電極９と下部電極10の間に流れる電流の電流経路を下部電極10から遠ざかるにつれて段階的に調整することができる。ここで略平行とは、ある面
を含む仮想平面同士の交わる角度が、例えば０度以上30度以下の場合を指す。なお、０度の場合とは仮想平面同士が交わらない場合を指す。

上部電極９は、図３に示すように、第２導電型半導体層16の上面16Ａ全体に形成されている。具体的には、上部電極９は、第２導電型半導体層16の上面16Ａを被覆するとともに、凹部17を埋めるように設けられている。このように上部電極９を、第２導電型半導体層16の上面16の全面に設ける場合は、第２導電型半導体層16の平面形状と同じ形状に形成することができ、例えば四角形状などの多角形状または円形状などに設定することができる。このような上部電極９は、第２導電型半導体層16の上面16Ａからの厚みが、例えば0.5μｍ以上に設定されている。

なお、上部電極９は、第２導電型半導体層16の第１領域から第２領域にわたって連続的に形成されていればよく、平面透視して第２導電型半導体層16と重なる領域以内に形成されていればよい。すなわち、上部電極９は、凹部17内から第２導電型半導体層16の上面16にかけて形成されていればよい。ここで、第２導電型半導体層16の第１領域は、上面16Ａに設けられた凹部17内に位置し、第２導電型半導体層16の第２領域は、凹部17に隣接して、第２導電型半導体層16の上面16Ａに位置している。第１領域は凹部17内であれば凹部17内の一部または凹部17内の全体でもよく、第２領域は第２導電型半導体層16の上面16Ａの一部または上面16Ａの全体でもよい。

下部電極10は、図４に示すように、第１導電型半導体層14の露出領域14’上に発光層15を取り囲むように環状になるように形成されている。このように下部電極10を、発光層15を取り囲むように環状に設ける場合は、発光層15の側面に沿った形状に下部電極10を形成することができ、例えば多角形状の枠状体や円形状の枠状体を用いることができる。下部電極10の厚みは、例えば0.5μｍ以上に設定することができる。

下部電極10は光半導体層13を平面透視して第１領域よりも第２領域に近接するよう、第１導電型半導体層14の露出領域14’上に配置されている。すなわち、下部電極10は、第２導電型半導体層16の上面16Ａが凹部17より近接するように配置されている。ここで、「近接する」とは、平面透視したときに、下部電極10と第２領域との直線距離が、下部電極10と第１領域との直線距離に比べて小さくなるような場合を指す。

本例においては、上部電極９が、第２導電型半導体層16の上面16Ａを被覆するとともに、凹部17を埋めるよう、第２導電型半導体層16の上面16Ａの全面に設けられているため、発光層15を取り囲むように下部電極10を環状に設けることにより、下部電極10が光半導体層13を平面透視して第１領域よりも第２領域に近接するようになっている。このように上部電極９および下部電極10を設けることにより、平面透視して、凹部17を中心にあらゆる方向に対して下部電極10を第１領域よりも第２領域に近接させることができる。

下部電極10は、具体的に、図４に示すように、第１領域の上部電極９までの直線距離Ｈ１が、第２領域の上部電極９までの直線距離Ｈ２よりも小さくなるように設けられている。なお、下部電極10は、第１導電型半導体層14の下面14Ｂに設けられていてもよい。第１導電型半導体層14の幅は、露出領域14’の幅より小さく形成されていればよく、例えば１μｍ以上10μｍ以下に設定されている。

このような下部電極10と上部電極９との間に電圧が印加されると、光半導体層13に電流が流れるようになる。かかる下部電極10および上部電極９の材料としては、例えば、アルミニウム、チタン、ニッケル、クロム、インジウム、錫、モリブデン、銀、金、タンタルまたは白金などの金属、あるいは、酸化スズ、酸化インジウムまたは酸化インジウムスズなどの酸化物、あるいは、銀−アルミニウム合金、金−亜鉛合金または金−ベリリウム合
金などの合金膜を用いることができる。また、上部電極９および下部電極10として、それぞれ上記材質の中から選択した層を複数回積層して設けても構わない。

本例においては、発光素子１を配線導体３にフリップチップ接続で実装し、光半導体層13で発光した光を基板12側から取り出すことから、光半導体層13で発光した光を基板12側に反射するために、上部電極９として反射性電極材料が用いられる。なお、光半導体層13で発光した光を第２導電型半導体層16側から取り出す場合には、上部電極９として例えばスズを含む酸化インジウムなどの透明性電極材料を用いればよい。

本例の発光素子１は、下部電極10が、凹部17内の第１領域よりも第２導電型半導体層16の上面16Ａの第２領域に近接するように配置されている。このように配置された、上部電極９と下部電極10の間に電圧を印加した場合には、下部電極10から上部電極９の第１領域および第２領域のそれぞれに電流が流れるようになる。

上部電極９と下部電極10との間に電流が流れる際に、上部電極９の第２領域よりも遠い位置にある第１領域が凹部17内に配置されていることから、下部電極10と上部電極９の第２領域との間に流れる電流の電流経路Ｉ_１の長さと、下部電極10と上部電極９の第１領域との間に流れる電流の電流経路Ｉ_２の長さとを近づけることができる。

このように電流経路Ｉ_１の長さと電流経路Ｉ_２の長さとを近づけることができるため、電流経路Ｉ_１と電流経路Ｉ_２とに流れる電流の電気抵抗を近づけることができる。その結果、下部電極10から第１領域および第２領域の間に流れる電流の電流密度の差を小さくすることができ、光半導体層13に流れる電流のバラツキを小さくすることができるため、発光層15で発光する光の強度分布を均一化することができる。その結果、発光素子１の発光ムラを改善することができる。

仮に、凹部を設けずに第２導電型半導体層上に上部電極を形成した場合には、下部電極と上部電極とが遠ざかるにつれて電流経路が長くなり、光半導体層に流れる電流の電気抵抗が高くなることから、光半導体層に流れる電流のバラツキが発光層の平面方向において大きくなる。その結果、発光素子の発光ムラを引き起こすおそれがあった。

本例においては、段差部17Ｂが凹部17の内壁面に１つ設けられている場合について説明したが、段差部17Ｂを複数設けてもよい。凹部17の内壁面に段差部17Ｂを複数設けることによって、上部電極９との接触面積を大きくすることができるため、上部電極９と第２導電型半導体層16との接触抵抗を小さくすることができる。その結果、光半導体層13で発光する光の発光強度を向上させることができる。

＜発光素子の製造方法＞
次に、発光素子１の製造方法の例を説明する。図５から図13は、それぞれ発光素子１の製造方法を説明するための断面図であり、発光素子１について図２のＢ−Ｂ’線における断面に相当する部分を示している。

（光半導体層の製造工程）
図５に示すように、基板12上に、第１導電型半導体層14、発光層15および第２導電型半導体層16を順次成長させて光半導体層13を形成する。具体的に、基板12上に光半導体層13を形成する方法としては、有機金属気相成長法、分子線エピタキシー法、ハイドライド気相成長法またはパルスレーザデポジション法などを用いることができる。

（凹部と露出領域の製造工程）
凹部17と下部電極10を形成するための露出領域14’とを形成する工程について説明する
。

まず、図６に示すように、下部電極10を形成するための露出領域14’を形成するために、第２導電型半導体層16の上面16Ａに、平面透視して露出領域14’と重なる領域が露出するような第１マスクパターン18を形成する。その後、図７に示すように、第１マスクパターン18から露出した第２導電型半導体層16の上面16Ａから深さ方向に第２導電型半導体層16の一部と発光層15の一部とを除去することにより、第１導電型半導体層14に露出領域14’を形成する。第２導電型半導体層16の一部と発光層15の一部とを除去する方法としては、ドライエッチング法やウエットエッチング法などのエッチング法を用いることができる。

次に、底部17Ａおよび段差部17Ｂを有する凹部17を設ける工程について説明する。凹部17に底部17Ａおよび段差部17Ｂを設ける方法としては、２回に分けて第２導電型半導体層16をエッチングする方法を用いることができる。

まず、図８に示すように、第２導電型半導体層16に凹部17を設けるために、凹部17を設ける領域が露出するとともに、第１導電型半導体層14の露出領域14’と第２導電型半導体層16の一部とを被覆するように、第２マスクパターン19を形成する。その後、図９に示すように、第２導電型半導体層16の露出した領域を、第２導電型半導体層16の上面16Ａから深さ方向に一部除去する。このように第２導電型半導体層16の一部を除去する深さは、例えば20ｎｍ以上200ｎｍに設定することができる。このように第２導電型半導体層16の一部を除去することによって、凹部17の段差部17Ｂを形成することができる。

次に、図10に示すように、段差部17Ｂの一部を露出させる第３マスクパターン20を第２マスクパターン19上に形成する。その後、図11に示すように、第３マスクパターン20から露出した第２導電型半導体層16の一部を深さ方向に除去することにより、凹部17に底部17Ａを形成する。

そして、図12に示すように、第２マスクパターン19および第３マスクパターン20を除去することにより、底部17Ａおよび段差部17Ｂを有する凹部17を第２導電型半導体層16に設けることができる。

第１マスクパターン18、第２マスクパターン19および第３マスクパターン20は、マスク材料をスパッタリング法または蒸着法などの真空積層法を用いて積層し、フォトリソグラフィ法などによりパターニングすることによって形成することができる。

マスク材料としては、例えば酸化シリコンや窒化シリコンなどの酸化物などを用いることができる。また、マスクパターンの膜厚は、光半導体層13の一部を除去する場合であれば、光半導体層13のエッチングレートとマスクパターンのエッチングレートとの選択比によって適宜選択することができ、例えば0.5μｍ以上10μｍ以下に設定することができる。

また、第３マスクパターン20を第２マスクパターン19と同じ材料により形成することにより、第２マスクパターン19と第３マスクパターン20とを同時に除去することができ、マスクパターンの除去工程の生産性を向上させることができる。

（電極形成工程）
次に、図13に示すように、光半導体層13に電圧を印加するための電極を形成する。このような電極は、第２導電型半導体層16に接続する上部電極９と、第１導電型半導体層14に接続する下部電極10とにより構成されている。

電極の材料としては、アルミニウム、チタン、ニッケル、クロム、インジウム、錫、モリブデン、銀、金、ニオブ、タンタル、バナジウム、白金、鉛またはベリリウムなどの金属、あるいは酸化錫、酸化インジウムまたは酸化インジウム錫などの酸化物を好適に用いることができる。また、一対の電極層は、それぞれ上記材質の中から選択した層を複数層積層したものとしても構わない。

（変形例）
次に、上述した本発明の発光素子１の実施の形態の変形例について説明する。上述の発光素子１と重複する部分については同一符号を付し、その説明を省略する。

図14に示す発光素子21は、発光素子１と比較して、凹部22が第２導電型半導体層16の第１側面23から第１側面23に対向する第２側面24にわたって形成されている。また、凹部22は、底部22Ａと内壁面22Ｂとを有している。このような凹部22の内壁面22Ｂは、凹部22の内壁面22Ｂによって囲まれる空間が、底部22Ａから上方に向かうにつれて、発光層15に対して平行な仮想平面と重なる領域の面積が除々に大きくなるように設けられている。すなわち、凹部22によって囲まれる領域は、発光層15に対して平行な仮想平面に対して垂直な方向から切断したときの断面において、頂点が底辺よりも下方に位置する三角形状をなしている。なお、上部電極９は、第２導電型半導体層16の上面16Ａの全面に形成された凹部22を覆うように、反射性電極材料から形成されている。

このように、凹部22の内壁面22Ｂは、発光層15に対して平行な仮想平面と重なる領域の面積が除々に大きくなるように設けられていることから、凹部22と上部電極９の接触位置が下部電極10から遠ざかるにつれて、凹部22の深さが深くなり、上部電極９と下部電極10の間に流れる電流の電流経路を、同程度の長さとすることができる。そのため、このような電流経路に流れる電流の電気抵抗の差を小さくすることができる。その結果、光半導体層13に流れる電流の電流密度の差を小さくすることができるため、光半導体層13で発光する光の発光ムラを改善することができる。

また、このような凹部22を有することから、発光層15で発光した光を凹部22の内壁面22Ｂで、色々な角度に反射することができ、光半導体層13の内部で反射を繰り返しにくくすることができるため、光取出し効率を向上させることができる。

１発光素子
２発光装置
３配線導体
４実装基体
４ａ第１シート
４ｂ第２シート
５凹部
６搭載面
７引き出し面
８接合電極
９上部電極
10 下部電極
11 モールド樹脂
12 基板
13 光半導体層
14 第１導電型半導体層
14Ａ第１導電型半導体層の上面
14’ 露出領域
15 発光層
16 第２導電型半導体層
16Ａ第２導電型半導体層の上面
17 凹部
17Ａ底部
17Ｂ段差部
18 第１マスクパターン

Claims

第１導電型半導体層と、
該第１導電型半導体層上に形成された発光層と、
該発光層上に形成され、上面に凹部が設けられ、該凹部内に位置する第１領域と前記凹部に隣接して前記上面に位置する第２領域とを有する第２導電型半導体層と、
該第２導電型半導体層の前記第１領域から前記第２領域にわたって形成された上部電極と、
前記第１導電型半導体層上に形成され、平面透視して前記第１領域よりも前記第２領域に近接して配置された下部電極と、
を有する発光素子。
前記凹部は、底部側から開口部側に向かって広がるように設けられている請求項１に記載の発光素子。
平面視して、
前記第２導電型半導体層は四角形状であり、
前記凹部は前記第２導電型半導体層の辺に沿った辺を有する四角形状である請求項１または２に記載の発光素子。
前記第１導電型半導体層は、前記発光層から露出している露出領域を有しているとともに、前記下部電極は前記露出領域に形成されている請求項１〜３のいずれかに記載の発光素子。
平面視して、前記露出領域は前記発光層を取り囲むように環状に配置されているとともに、前記下部電極は前記露出領域に前記発光層を取り囲むように環状に形成されている請求項４に記載の発光素子。
前記上部電極は、前記第２導電型半導体層の前記上面全体および前記凹部の内面全体を覆うように形成されている請求項１〜５のいずれかに記載の発光素子。