KR0184372B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR0184372B1
KR0184372B1 KR1019950049622A KR19950049622A KR0184372B1 KR 0184372 B1 KR0184372 B1 KR 0184372B1 KR 1019950049622 A KR1019950049622 A KR 1019950049622A KR 19950049622 A KR19950049622 A KR 19950049622A KR 0184372 B1 KR0184372 B1 KR 0184372B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor substrate
inclined surface
bonding pad
stripe
Prior art date
Application number
KR1019950049622A
Other languages
English (en)
Other versions
KR960026250A (ko
Inventor
치사토 후루카와
다카유키 마츠야마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960026250A publication Critical patent/KR960026250A/ko
Application granted granted Critical
Publication of KR0184372B1 publication Critical patent/KR0184372B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 凹凸이 있는 반도체기판의 주면에 전극을 형성하는 경우에 있어서 복잡한 공정을 부가하지 않고도 용이한 방법으로 전극과 다른 도전영역을 분리형성하거나, 접속형성하는 것이 가능한 반도체장치 및 그 제조방법을 제공하기 위한 것이다.
반도체 레이저등에 이용하는 凹凸이 있는 반도체기판 주면에는 전류를 주입하기 위한 전극(12)과 인출전극(20)이 형성되어 있다. 인출전극은 전극부(13)와 본딩패드(14) 및 양 부분을 배선하는 배선부로 이루어진다. 전극부와 본딩패드부를 배선에 의해 분리·접속하는 경우에 있어서 배선과 전극, 또는 배선과 본딩패드를 연속시키고 싶은 부분에서는 그 접속부분에 순메사 경사면을 형성하고, 분리시키고 싶은 부분에는 그 분단 부분에 역메사 경사면을 형성한다. 또한, 이 반도체기판 주면에 형성한 凸부에 소정의 결정방향의 변을 형성하고, 웨트에칭에 의해 이 결정방향의 변에 경사면을 형성한다. 이와 같은 반도체기판에 전자빔장치등의 지향성이 높은 진공증착장치를 이용해서 이를 상방 또는 경사 상방등의 1방향으로부터의 금속입자의 조사에 의해 전극과 배선등의 접속 또는 분리를 확실하게 수행한다. 이상과 같이 전극, 배선은 반도체기판 표면을 미리 분리하고 싶은 주위를 凹凸에 의해 광학적으로 그림자로 되도록 설계하면, 자기정합적으로 분리 ·접속이 수행된다.

Description

반도체장치 및 그 제조방법
제1도는 본 발명의 제1실시예의 반도체 레이저의 사시도.
제2도는 제1도의 영역 (C)의 확대단면도.
제3도는 제1실시예의 제조공정 단면도.
제4도는 제1실시예의 제조공정 단면도.
제5도는 제1실시예의 제조공정 단면도.
제6도는 제1실시예의 제조공정 단면도.
제7도는 제2실시예의 반도체 레이저의 사시도.
제8도는 제7도의 A-A'선 및 B-B'선에 따른 부분의 단면도.
제9도는 제3실시예의 반도체 레이저의 사시도.
제10도는 제3실시예의 반도체 레이저의 사시도.
제11도는 제4실시예의 반도체 레이저의 평면도.
제12도는 제11도의 A-A'선 및 B-B'선에 따른 부분의 단면도.
제13도는 본 발명의 반도체 레이저장치의 평면도 및 단면도.
제14도는 제5실시예의 반도체기판의 사시도.
제15도는 제14도의 반도체기판에 전극을 형성한 사시도.
제16도는 본 발명의 凹凸이 있는 반도체기판의 사시도.
제17도는 제16도의 반도체기판의 평면도.
제18도는 종래의 반도체 레이저의 사시도.
제19도는 종래의 반도체 레이저의 사시도.
제20도는 종래의 반도체 레이저의 제조공정 단면도.
제21도는 종래의 반도체 레이저의 제조공정 단면도.
제22도는 종래의 반도체 레이저의 제조공정 단면도.
제23도는 종래의 반도체 레이저의 제조공정 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 전류블럭층
3,4 : 크래드층 5 : 홈부
6 : 콘택트층 7 : 절연층
10 : 활성층 12 : 전류를 주입하는 전극
13 : 인출전극의 전극부 14 : 인출전극의 본딩패드부
15,30 : 금속입자 16 : 금속막
17,21,25 : 포토레지스트 18,22 : 포토마스크
19 : 자외선 20 : 인출전극(애노드전극)
23, 24 : 더미전극 26,27 : 돌기부
28,29 : 돌기부의 경사면 31 : 히트싱크
32 : 애노드 33 : 캐소드
34 : 세라믹 베이스 35 : 캐소드 리드
36, 37 : 본딩와이어 51 : 본딩패드용 凸부
52 : 본딩패드의 경사면 53 : 홈부의 폭광부(幅廣部)
54 : 더미전극용 凸부 100 : 반도체 레이저소자
[산업상의 이용분야]
븐 발명은 반도체장치에 관한 것으로, 특히 본딩패드부를 구비한 반도체장치의 전극구조 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체장치는 반도체기판 표면이 凹凸로 되어 있는 것이 많다. 예컨대 반도체 레이저는 반도체 활성층에 전류를 공급하는 전극이 이 활성층의 상에 스트라이프상으로 형성되어 있지만, 그 구조로써 최근 매립헤테로구조(BH: Burid Hetero Structre)가 알려져 있다. 이러한 구조의 반도체 레이저는 스트라이프상의 활성층의 양측에 홈부를 형성해서 활성층의 양측에 형성된 전류 블럭층을 절단하는 구조를 채용하는 것이 있다. 이 구조는 스트라이프상의 전극쪽에 애노드와 접속되는 본딩패드부를 형성하고, 이 본딩패드부는 상기 홈부에 형성한 배선막을 매개로 전극과 접속되어 있다. 이와 같이 반도체기판의 전극부분은 凹凸이 있는 복잡한 구조의 평면으로 형성되는 것으로 된다. 따라서, 그 형성방법도 상당히 복잡한 공정이 필요로 된다.
제18도 내지 제23도를 참조해서 상기 홈부를 형성한 종래 구조의 반도체 레이저를 설명한다. 제18도 및 제19도는 광통신용의 InGaAsP/lnP계 반도체 레이저의 개략사시도, 제20도 내지 제23도는 반도체 레이저의 제조공정 단면도이다. n-lnP 반도체기판(1)의 위에 스트라이프상의 복수의 발광영역겸 도파로(10 : 활성층)가 결정성장에 의해 형성된다. 성장법으로서는 액상에피택셜성장법 (LPE: Liquid Phase Ipitaxy)이나 MOCVD성장법등을 이용하고, 이하의 화합물 반도체층의 형성에도 순차 이와 같은 방법을 이용한다. 활성층(10)은 비도우프 InGaAsP계의 화합물 반도체로 구성되어 있다. 그리고, 활성층(10)의 양측에는 전류블럭층으로 되는 n형 InP층과 이 전류블럭층을 사이에 두고 상층및 하층의 P형 InP크래드층이 결정성장에 의해 형성되어 있다. 이 전류블럭층을 포함하는 적층체의 일부는 스트라이프상의 홈부(5)를 매개로 활성층(10)과 격리되어 있다. 홈부(5)는 이 적층체의 일부가 활성층(10)의 양측에 남도록 형성된다. 이 P형 InP 크래드층의 위에는 P형 InGaAs 콘택트층이 형성되어 있다. 활성층(10)은 양측에 홈이 형성되어 있기 때문에 메사형 구조로 되어 있다. 홈부(5)는 적층체의 일부가 활성층의 양측에 남도록 형성되기 때문에, 메사형 구조에서는 활성층의 양측에 이 적층체의 일부가 끼이도록 형성되어 있다. 그 반도체기판(1)의 표면은 전극 부분을 제외하고 SiO2절연막(7)으로 피복되어 있다. 또, 활성층(10)의 위를 피복하도록 전류를 주입하는 오믹콘택트전극(12; AuZn)이 스트라이프상으로 형성되어 있다.
이 오믹콘택트전극(12)을 피복하면서 전기적 접속이 수행되도록 인출전극(13; Ti/Pt/Au)이 형성되어 있다. 또한, 반도체기판(1)의 표면에는 본딩패드(14; Ti/Pt/Au)가 진공증착법에 의해 형성된다. 그리고, 이 인출전극(13)과 본딩패드(14)는 반도체기판(1)의 표면의 홈부(5) 내부에도 형성되어 있는 배선에 의해 전기적으로 접속되어 있다. 따라서, 인출전극(13)과 본딩패드(14)및 이 양자를 전기적으로 접속하는 배선은 일체화되어 있고, 전체로 1개의 전극을 구성하고 있다.
다음에, 제20도 및 제21도를 참조해서 제18도 및 제19도에 나타낸 반도체장치의 포토리소그래피를 이용한 제1제조공정을 설명한다. 도면은 제18도의 A-A'선에 따른 부분의 단면도이다. 반도체기판(1)에는 활성층, 크래드층, 전류블럭층, 홈부가 미리 형성되어 있고, 스트라이프상의 활성층의 위에 피복되도록 형성된 스트라이크상의 전류를 주입하는 전극(12)이 형성되어 있다. 이 반도체기판(1) 주면의 상기 전극이 형성되어 있는 부분 이외의 영역은 SiO2절연막(7)으로 피복되어 있다(제20a도). 이 반도체기판(1) 주면의 전체면에 Ti/Pt/Au의 적층막으로 구성된 금속막(16)을 진공증착법에 의해 균일하게 퇴적시킨다. 여기서 이용되는 진공증착법에는 지향성이 높은 전자빔 증착법이 있다. 이 전자빔 증착장치 (전자빔장치로 칭함)로 전극재료를 반도체기판(1)의 주면에 증착하고, 금속막(16)을 퇴적시킨다. 반도체기판(1)의 주면에는 홈부(5)가 형성되어 있고, 단차가 있기 때문에 그 단차의 양측에도 균일하게 금속막이 퇴적되도록 자체 공전식의 기구를 갖춘 전자빔장치를 통상 이용하고 있다. 이 전자빔장치의 증착원에 피처리체인 반도체기판 주면을 금속입자(15)가 주면에 대해 경사로 되도록 향하고, 이 반도체기판(1)을 도면의 A방향으로 자전시키면서, 예컨대 도면의 B방향으로 공전시켜 모든 방향으로부터 금속입자(15)를 증착시킨다. 이 방법에 의해 금속막(16)은 균일하게 퇴적된다(제20b도). 자체 공전식의 기구를 갖춘 전자빔장치를 이용하면, 단차의 어깨 부분에서 금속막의 단절을 방지할 수 있다.
다음에, 이 반도체기판(1)에 단차의 어깨부분에서 단절이 생기지 않도록 포토레지스트(17)를 도포한다. 그리고, 반도체기판(1)의 전극이 형성되는 영역상에 포토마스크(18)를 배치하고, 이 포토마스크를 매개로 포토레지스트(17)에 자외선(19)을 조사하여 이 포토레지스트를 노광하여 패터닝한다(제21a도, 제21b도).
다음에, 패터닝된 포토레지스트(17)를 마스크로 하여 금속막(16)을 에칭해서 Ti/Pt/Au의 적층막으로 구성된 전극(20)을 형성한다. 이 전극은 전류를 주입하는 전극부(13)와 다른 회로나 반도체소자로부터의 신호를 반도체장치 내부에 입출력시키는 본딩와이어를 접속시키는 본딩패드부(14)와, 양자를 접속하는 배선부로 구성되어 있다. 마지막으로, 포토레지스트를 제거하면(제21c도), 제19도에 나타낸 바와 같은 반도체장치가 얻어진다. 제21c도는 제19도에 나타낸 B-B'선에 따른 부분의 단면도이다.
다음에, 제22도 및 제23도를 참조해서 리프트오프법을 이용한 제2제조공정을 설명한다. 반도체기판(1)의 형상은 제20a도와 동일하기 때문에 생략한다. 반도체기판(1)에는 활성층, 크래드층, 전류블럭층, 홈부등이 미리 형성되어 있고, 스트라이프상의 활성층의 위에 피복되도록 형성된 스트라이프상의 전류를 주입하는 전극(12)이 형성되어 있다. 이 반도체기판(1) 주면의 상기전극이 형성되어 있는 부분 이외의 영역은 SiO2절연막(7)으로 피복되어 있다 이 반도체기판(1)에 단차의 어깨 부분에서 단절이 발생하지 않도록 포토레지스트(21)를 도포한다. 그리고, 반도체기판(1)의 전극이 형성되지 않은 영역상에 포토마스크(22)를 배치하고, 이 포토마스크를 매개로 포토레지스트(21)에 자외선(19)을 조사해서 이 포토레지스트를 노광하여 패터닝한다(제22a도). 이 패터닝에 의해 반도체기판(1) 주면의 전극형성영역은 포토레지스트(21)로부터 노출되게 된다.
다음에, 자체 공전식의 전자빔장치의 증착원에 피처리체인 반도체기판 주면을 금속입자(15)가 주면에 대해 경사지도륵 향하고, 이 반도체기판(1)을 도면의 A방향으로 자전시키면서, 예컨대 도면의 B방향으로 공전시켜 모든 방향으로부터 금속입자(15)를 증착시킨다. 이 방법에 의해 금속막(16)은 균일하게 퇴적된다(제22b도, 제23a도). 자체 공전식의 기구를 갖춘 전자빔장치를 이용하면, 단차의 어깨 부분에서 금속막의 단절을 방지할 수 있다. 이 때, 포토레지스트 자신에 오버행을 갖추지만, 다층포토레지스트로 한다. 또한, 포토레지스트 두께는 증착되는 금속막 두께 이상을 확보한다. 어쨌든 리프트오프를 용이하게 하기 위해 필요한 기술이다.
다음에, 포토레지스트(21)를 리프트오프에 의해 그 불필요 부분을 제거해서 Ti/Pt/Au의 적층막으로 구성된 전극(20)을 형성한다. 이 전극은 전류를 주입하는 전극부(13)와 다른 회로나 반도체소자로부터의 신호를 반도체장치 내부에 입출력시키는 본딩와이어를 접속시키는 본딩패드부(14)와, 양자를 접속하는 배선부로 구성되어 있다(제23b도, 제19도).
이와 같이 형성된 종래의 반도체 레이저에서는 그 구조나 방법에 있어서 다음에 설명하는 바와 같은 문제가 있다.
1) 반도체기판 표면에 凹凸이 형성되어 있는 경우, 이 반도체기판에 凹凸을 넘어 전극을 진공증착등으로 성막하기 위해서는 반도체기판에 각도를 주어 상기한 바와 같이 자체 공전시키지 않으면 안된다. 이를 위해서는 본래 간편한 방법인 진공증착장치에 복잡하면서 특별한 기구를 설치하지 않으면 안된다.
2) 예컨대, 자체 공전식의 진공증착방법이 특별한 기구 없이 가능한 경우라도, 복잡한 凹凸을 넘어 수행되는 포토리소그래피공정은 포토레지스트의 凹凸쪽 부분에서의 단절등의 문제가 발생하기 쉬워 간편한 방법은 아니다.
3) 또한, 자체 공전식의 진공증착방법을 수행한 경우, 리프트오프등을 수행하기 위해서는 다층 레지스트법 등의 어려운 기술을 필요로 한다.
4) 또한, 예컨대 제19도에 나타낸 반도체 레이저는 활성층(10)이 노출해서 보이는 가까운 쪽의 면과 이 면과는 반대의 면이 레이저 공진면으로 된다. 이 면에 절연막등으로 이루어진 무반사막을 형성하거나, 또는 고반사막을 형성해서 공진성을 높이는 경우가 있지만, 이 고반사막이 반도체기판 주면의 전극으로 피복되어 있지 않은 영역을 넘어 본딩패드면 표면에도 상기 절연막이 형성되어 접촉불량을 발생시키는 경우가 있다.
이들의 문제점 (1∼3)은 본래 간편한 방법인 포토리소그래피공정이나, 진공증착법에 대해 어려운 기술을 부가하는 것으로 된다. 그리고, 이와 같은 어려운 기술의 부가는 간이 구성으로 실험적으로 시작을 수행하는 경우에 장애로 된다. 또한, 양산등에 대해서는 반도체 제조장치로의 부담이나 공정수의 증대, 수율의 발생등의 장애 원인으로 된다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 凹凸이 있는 반도체기판의 주면에 전극을 형성하는 경우에 있어서 복잡한 공정을 부가하지 않고도 용이한 방법으로 전극과 다른 도전영역을 분리 형성하거나, 접속 형성하는 것이 가능한 반도체장치의 제조방법을 제공함에 그 목적이 있다. 또한, 이 방법에 의해 본딩패드면이 확보된 반도체장치를 제공함에 다른 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 凹凸이 있는 반도체기판 주면에 전류를 주입하기 위한 전극파 본딩패드를 배선에 의해 분리 ·접속하는 경우에 있어서 배선과 전극, 또는 배선과 본딩패드를 연속시키고 싶은 부분에는 그 겁속부분에 순메사 경사면을 형성하고, 분리시키고 싶은 부분에는 그 분단부분에 역메사 경사면을 형성하는 것을 특징으로 하고 있다. 또한, 반도체기판 주면에 형성한 凸부에 소정의 결정방향의 변을 형성하고, 웨트에칭에 의해 이 결정 방향의 변에 경사를 형성하는 것을 특징으로 하고 있다. 또한, 전자빔장치등의 지향성이 높은 진공증착장치를 이용해서 이를 상방향, 경사방향등의 1방향으로부터의 금속입자의 조사에 의해 전극과 배선등의 접속 또는 분리를 확실하게 수행하는 것을 특징으로 하고 있다. 또한, 반도체기판 주면의 전극이 형성되어 있지 않은 영역에 더미전극을 형성해서 본딩패드면을 확보하는 것을 특징으로 하고 있다.
즉, 본 발명의 반도체장치는, 주면에 凸부와 凹부를 갖춘 반도체기판과, 상기 凸부의 일부에 형성된 전극을 구비하고, 상기 전극이, 전압을 인가하든가 또는 전류를 주입하기 위한 전극부와, 이 전극부에 인접하고, 주위가 상기 凹부로 에워싸여져 있는 본딩패드부 및, 상기 전극부와 본딩패드부를 전기적으로 접속하는 배선부로 이루어진 것을 제1특징으로 한다. 또한, 주면에 凸부 및 凹부를 갖춘 반도체기판과, 상기 凸부의 일부에 형성된 전극을 구비하고, 상기전극은 전압을 인가하든가 또는 전류를 주입하기 위한 전극부와, 이 전극부에 인접하고, 주위가 상기 凸부로 에워싸여져 있는 본딩패드부 및, 상기 전극부와 븐딩패드부를 전기적으로 접속하는 배선부로 이루어진 것을 제2특징으로 한다. 상기 반도체기판 주면에는 상기 전극과는 상기 凹부에 의해 분리되면서 전기적으로 접속되어 있지 않은 더미전극이 형성되어 있고, 상기 반도체기판 주면의 전체면이 상기 전극과 상기 더미전극을 분리하는 상기 凹부 이외는 도전재료로 피복되어 있도록 해도 된다. 상기 반도체기판 주면은 상기 전극부가 상기 凸부의 일부인 스트라이프상의 전극부용 凸부에 형성되고, 저부가 상기 凹부를 구성하는 홈부가 상기 전극부의 양측면을 따라 형성되면서 상기 홈부의 어느 한쪽에는 폭광부가 형성되어 있으며, 상기 본딩패드부는 상기 폭광부 또는 이 폭광부에 설치된 상기 凸부의 일부인 본딩패드용 凸부에 형성되고, 상기 더미 전극은 상기 전극부와 상끼 홈부를 매개로 대향하고 있도록 해도 된다.
상기 본딩패드용 凸부는 적어도 하나의 변을 갖추고, 이들 변의 적어도 하나는 상기 본딩패드용 凸부를 에워싸는 상기 凹부에 도달하는 경사면을 갖추고 있고, 상기 본딩패드부와 상기 배선부는 이 경사면에서 전기적으로 접속되어 있도록 해도 된다. 상기 전극부용 凸부에는 상기 홈부의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부가 설치되고, 이들 변의 적어도 하나는 상기 홈부 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있도록 해도 된다. 상기 본딩패드용 凸부 및 상기 돌출부에 있어서 경사면이 설치되어 있지 않은 측면과, 상기 본딩패드용 凸부 및 상기 돌출부 이외의 凸부의 측면이 역메사형상 또는 수직 형상으로 구성되어 있고, 이 측면을 매개로 상기 凸부의 상면에 형성된 전극 또는 배선과 이 측면에 인접한 상기 凹부에 형성된 전극 또는 배선과는 분리되어 있도록 해도 된다.
또한 본 발명의 반도체장치의 제조방법은, 반도체기판 주면에 스트라이프상의 凸부와 그 양측의 그 어느 한쪽에는 부분적으로 폭광부를 갖춘 홈을 형성하는 공정과, 상기 반도체기판 주면의 경사진 상방으로부터 지향성이 높은 진공증착법에 의해 전극금속을 상기 주면상에 증착하는 것에 의해 전극 및 더미 전극을 동시에 형성하는 공정을 구비하고, 상기 전극과 상기 더미전극은 전기적으로 접속되어 있지 않고, 상기 전극은 상기 스트라이프상의 凸부에 형성된 전압을 인가하든가 또는 전류를 주입하기 위한 전극부와, 상기 폭광부에 형성된 본딩패드부 및, 이 본딩패드부와 상기 전극부를 전기적으로 접속하는 배선부를 구비하고 있는 것을 제1특징으로 하고 있다. 상기 본딩패드부는 상기 폭광부내에 설치된 본딩패드용 凸부에 형성되도록 해도 된다. 상기 본딩패드용 凸부는 적어도 하나의 변을 갖추면서 이 변의 적어도 하나는 상기 본딩패드용 凸부를 에워싸는 상기 凹부에 도달하는 경사면을 갖추고 있고, 상기 본딩패드부와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되도록 해도 된다. 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 상기 본딩패드군이 형성되어 있는 상기 홈부에 이 홈부 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부를 설치하고, 이 변의 적어도 하나는 상기 홈부 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부와 상기 배선부는 상기 경사면에 있어서 전기적으로 접속되도록 해도 된다.
또한, 반도체기판 주면에 스트라이프상의 凸부와, 이 스트라이프상의 凸부의 양측의 그 어느 한쪽에는 부분적으로 폭광부를 갖춘 홈부를 형성하고, 이 폭광부에는 적어도 하나의 변을 갖추면서 이 변의 적어도 하나에는 상기 홈부의 저부에 도달하는 경사면을 갖춘 본딩패드용 凸부를 형성하는 공정과, 상기 반도체기판 주면의 상방으로부터 지향성이 높은 진공증착법을 이용해서 전극금속을 상기 주면상에 증착하는 것에 의해 상기 스트라이프상의 凸부에 형성된 전압을 인가하든가 또는 전류를 주입하기 위한 전극부와, 상기 폭광부에 형성된 본딩패드부 및 이 본딩패드부와 상기 전극부를 전기적으로 접속하는 배선부를 갖춘 전극을 형성하는 공정을 구비하고, 상기 스트라이프상의 凸부에는 상기 폭광부를 갖춘 홈부 방향으로 돌출하는 적어도 하나의 변을 갖추고, 이 변의 적어도 하나는 상기 홈부 저부에 달하는 경사면을 갖춘 적어도 하나의 돌출부를 형성하며, 상기 전극부와 상기 배선부는 상기 돌출부와의 경사면에 있어서 접속되면서 상기 전극부와 상기 본딩패드부는 상기 본딩패드용 凸부의 경사면에서 접속되는 것을 제2특징으로 한다. 상기 반도체기판은 (100)면을 갖춘 화합물 반도체기판으로 이루어지고, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 스트라이프상의 활성층이 (0l/l)방향으로 형성되며, 상기 돌출부의 경사면을 갖춘 변 및 상기 본딩패드용 凸부의 경사면을 갖춘 변은 상기 활성층의 스트라이프방향과는 직각방향으로 배치되어 있고, 또 상기 본딩패드용 凸부 및 상기 돌출부의 경사면은 (1/11)면 또는 (l1/1)면을 갖추고 있도록 해도 된다. 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs또는 InGaAsP를 포함하는 반도체로 이루어지도록 해도 된다. 상기 진공증착법은 전자빔 증착법을 이용하도록 해도 된다.
[작용]
이상과 같이, 전극, 배선은 반도체기판 표면을 미리 분리하고 싶은 주위를 凹凸에 의해 광학적으로 그림자로 되도록 설계하면, 자기정합적으로 분리·접속이 수행된다. 또한, 반도체기판 주면의 凹凸 부분의 경계에 경사면을 형성하는 것에 의해 앞의 문제점에서 설명한 단차를 넘는 포토리소그래피공정이나, 자체 공전식 증착장치를 필요로 하지 않는 방법으로 표면이 凹凸에 의해 단차를 갖춘 반도체기판에 배선을 수행하는 것이 가능하게 된다. 또한, 더미전극은 본딩패드면을 보호한다. 더욱이, 반도체기판의 (100)면의 주면에 소정 패턴의 마스크를 매개로 HCI에 의해 웨트에칭한 때에 주면에 형성된 凸부의 (011)방향의 변의 측면에 (1/11)면 또는 (l1/1)면 또는 그 쌍방의 면의 경사면이 용이하게 형성된다(여기서, 상기 (l1/1)면등의 「/」는 1의 위에 붙이는 바를 의미하고 있고, 이하 기재도 마찬가지이다).
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 실시예를 상세히 설명한다.
먼저, 제1도 내지 제6도를 참조해서 제1실시예를 설명한다.
제1도는 광통신용의 InGaAsP/lnP계 화합물 반도체 레이저의 개략사시도, 제2도는 제1도에 나타낸 C영역의 확대단면도, 제6도는 제1도의 A-A'선 및 B-B'선에 따른 부분의 단면도, 제3도 내지 제6도는 본 반도체 레이저의 제조공정 사시도이다. n-lnP 반도체기판(1)의 위에 스트라이프상의 복수의 발광영역겸 도파로(10; 활성층)가 결정성장에 의해 형성되어 있다. 결정성장법으로서는 액상에피택셜성장법 (LPE)나 MOCVD성장법등을 이용하고, 이하의 화합물 반도체층의 형성에도 순차 이와 같은 방법을 이용한다. 활성층(10)은, 예컨대 비도우프 InGaAsP계의 화합물 반도체로 구성되어 있다. 그리고, 활성층(10)의 양측에는 전류블럭층으로 되는 n형 InP층(2)과 이 전류블럭층을 사이에 두고 상층 및 하층의 P형 InP크래드층(3, 4)이 결정성장에 의해 형성되어 있다. 이 전류블럭층(2)을 포함하는 적층체의 일부는 스트라이프상의 홈부(5)를 매개로 활성층(10)과 격리되어 있다. 이 적층체에서는 활성층(10)의 양측에 이 적층체의 일부가 남도록 홈부(5)가 형성된다(제4도 참조). 이 P형 InP 크래드층(3)의 위에는 p형 InGaAs 콘택트층(6)이 형성되어 있다(제2도 참조).
활성층(10)은 양측에 홈부(5)가 형성되어 있기 때문에, 메사형 구조로 되어 있다. 상기한 바와 같이 활성층(10)의 양측에 상기 적층체의 일부가 남도록 홈부(5)가 형성되어 있기 때문에, 메사형 구조는 활성층(10)과 그 양측을 적층체의 일부가 에워싸도록 구성되어 있다. 이 활성층(10)의 양측에 형성된 홈부(5)의 어느 한쪽에 폭광부가 형성되어 있고, 이 중에 凸부가 형성되어 있다. 그 반도체기판(1)의 표면은 전극부분을 제외하고 SiO2절연막(7)으로 피복되어 있다. 또한, 활성층(10)의 위를 피복하도록 전류를 주입하는 오믹콘택트전극(12; AuZn)이 스트라이프상으로 형성되어 있다. 이 오믹콘택트전극(12)을 피복하면서 전기적 접속이 수행되도록 인출전극부(13; Ti/Pt/Au)가 형성되어 있다. 또한, 반도체기판(1)의 표면의 상기 홈부(5)의 폭광부에 형성된 凸부에 본딩패드(14; Ti/Pt/Au)가 진공증착법에 의해 형성되어 있다. 그리고, 이 인출전극부(13)와 본딩괘드(14)는 반도체기판(1)의 표면의 홈부(5) 내부에도 형성되어 있는 배선에 의해 전기적으로 접속되어 있다. 따라서, 인출전극부(13)와 본딩패드(14) 및 이 양자를 전기적으로 접속하는 배선은 일체화되어 있고, 전체로 하나의 전극(20)을 구성하고 있다. 반도체기판(1)의 凹凸이 있는 주면에는 이 인출전극(20) 외에 더미전극(23, 24)이 형성되어 있고, 이들 전극이 거의 주면 전체를 피복하고 있다. 전극(23)은 폭광부를 갖춘 홈부(5)의 저부에서 인출전극(20)과 분리되어 있다. 이들 전극(20,23,24)은 동일한 금속막 (Ti /Pt/Au)으로 형성된다.
다음에, 제3도 내지 제6도를 참조해서 이 반도체기판상의 전극의 형성방법에 대해 설명한다. 전극금속을 반도체기판에 증착하는 데에는 지향성이 높은 전자빔가열진공증착장치를 이용한다. 이 방법은 전자빔을 증발재에 조사해서 가열하고, 증발시키는 전자빔가열충격이용의 증착장치이다. n-lnP계 반도체기판(1)에 매립 활성층(10)을 형성하고, 활성층(10)의 양측에는 전류블럭층(2)과 이 전류블럭층을 사이에 두고 상층 및 하층의 P형 크래드층(3,4)을 결정성장에 의해 형성한다. 그리고, p형 크래드층(3)의 위에는 p형 콘택트층(6)을 형성한다(제3도). 다음에, 반도체기판(1)의 주면에 소정 패턴의 포토레지스트(25)를 형성한다. 이 포토레지스트(25)는 전극을 분리하고 싶은 곳이 광학적으로 그림자로 되고, 연속된 전극배선을 얻고 싶은 부분에서는 그림자를 만들지 않도록 설계한 설계패턴을 전사한 것이다(제4도). 다음에, 이 포토레지스트(25)를 마스크로 해서 반도체기판 주면을 웨트에칭한다. 선택적으로 콘택트층을 제거하는 에천트, 예컨대 용액(H2S04:H2O2:H20=4:1:1)이나 용액(HCI:CH3COOH:H20=1:2:1)등으로 p형 콘택트층(6)을 에칭하고, 더욱이 이 콘택트층(6)을 마스크로 하여 전류블럭층 및 크래드층을 에천트인 HCI로 에칭해서 스트라이프상의 활성층(10)의 양측에 홈부(5)를 형성한다. 에칭은 이 마스크에 따라 수행되고, 제4도에 기재된 점선으로 나타낸 바와 같이 적층체를 파나가면서 수행한다. 일반적으로는 P형 크래드층(4)이 없게 될때까지 파지만, 이 크래드층(4)을 다소 넘어 반도체기판(1) 표면을 적게 에칭할때까지 파나가도 된다. 홈부(5)의 하나에는 폭광부가 형성되어 있고, 그 중에 凸부(51)가 형성되어 있다 (제5도).
이 활성층(10)상에 형성된 p형 콘택트층의 위에 전류를 주입하는 전극인 오믹콘택트전극(12; AuZn)을 형성한다. 그리고, 전류를 주입하는 전극(12)이 형성되어 있기 않은 다른 영역에는, 예컨대 SiO2등의 절연막(7)을 CVD법등으로 실시한다. 인출전극등의 전극은 이 위에 형성한다. 본 실시예의 반도체 레이저의 활성층이 노출하는 면과 대향하는 면은 공진면을 구성하지만, 제5도 및 그 이후의 도면에 있어서 공진면에 나타나는 각 반도체층은 구성이 동일하기 때문에, 활성층 이외는 필요가 없는 한 도시하지 않는다. 다음에, 절연막(7) 및 전류를 주입하는 전극(12)이 형성된 반도체기판(1)의 주면에 금속입자(15)를 퇴적시킨다. 금속입자(15)는 반도체기판(1) 주면의 전체면에 조시되지만, 제6도에서는 그 일부만을 표시한다. 금속입자(15)의 조사방향은 화살표와 같이 도면의 우상방으로부터 좌하방으로 향하고 있다. 전자빔가열증착장치로부터 조사되는 금속입자는 지향성이 높아 종래는 균일하게 퇴적시키기 위해서 자체 공전기구를 이용하지 않으면 안되었지만, 본 발명에서는 이 지향성과 퇴적하는 반도체기판 주면의 凹凸을 이용하는 것에 의해 전극배선의 분리·접합을 자기정합적으로 용이하게 수행할 수 있다. 예컨대, 도면과 같은 방향으로부터 금속입자(15)를 반도체기판상에 조사하면, 우측의 더미전극(23)이 형성되는 凸부가 장벽에 의해 인접하는 홈부(5)의 측면 근방에는 금속입자가 퇴적되지 않는다. 따라서, 이 홈부(5)의 저부에 형성되는 인출전극(20)과 더미전극(23)은 분리된다. 한편, 이 홈부(5)의 측면의 반대측의 측면은 금속입자(15)에 쪼이고 있기 때문에 금속입자는 퇴적하여 배선등이 형성된다. 전극(20)은 전극부(13)와 본딩패드(14) 및 양자를 접속하는 배선으로 구성되어 있지만, 전극부(13)와 본딩패드(14)는 이 측면의 배선을 매개로 확실하게 전기적으로 접속된다. 이 반도체기판(1)에 비스듬히 상방으로부터 조사되는 금속입자(15)의 법선에 대한 조사각도는 임의의 값을 취할 수 있다. 이 법선과 이루는 각도가 작으면, 반도체기판상에 조사되는 금속입자의 퇴적 면적이 넓어지게 되어 전극(20)과 더미전극(23) 사이의 분리 간격이 작아지게 된다. 반대로 그 각도가 크면 상기 분리간격은 커지게 된다.
다음에, 제7도 및 제8도를 참조해서 제2실시예를 설명한다.
제7도는 광통신용의 InGaAsP/lnP계 반도체 레이저의 개략사시도, 제8도는 제7도의 A-A'선 및 B-B'선에 따른 부분의 단면도이다. n-lnP 반도체기판(1)의 위에 스트라이프상의, 예컨대 비도우프 InGaAsP계의 화합물 반도체로 이루어진 활성층(10)이 형성되어 있다. 활성층(10)의 양측에는 전류블럭층으로 되는 n형 InP층과 이 전류블럭층을 사이에 두고 상층 및 하층의 p형 InP크래드층이 형성되어 있다. 이 전류블럭층을 포함하는 척층체의 일부는 스트라이프상의 홈부(5)를 매개로 활성층(10)과 격리되어 있다. 적층체에는 활성층(10)의 양측에 이 적층체의 일부가 남도록 홈부(5)가 형성된다(제4도 참조). p형 크래드층의 위에는 P형 InGaAs 콘택트층이 형성되어 있다. 활성층(10)은 양측에 홈부(5)가 형성되어 있기 때문에 메사형 구조로 되어 있다. 활성층(10)의 양측에 상기 적층체의 일부가 남도록 홈부(5)가 형성되어 있기 때문에 메사형 구조는 활성층(10)과 그 양측을 적층체의 일부가 에워싸도록 구성되어 있다.
이 활성층(10)의 양측에 형성된 홈부(5)의 어느 한쪽에 폭광부가 형성되어 있고, 이 중에 凸부가 형성되어 있다. 또한, 반도체기판(1)의 표면은 전극부분을 제외하고 SiO2절연막(7)으로 피복되어 있다. 이 활성층(10)의 위를 피복하도록 전류를 주입하는 오믹콘택트전극(12; AuZn)이 스트라이프상으로 형성되어 있다.
이 홈부(5)를 형성하는데에는 상기 제1실시예와 마찬가지의 방법을 이용한다. 먼저, 반도체기판(1)의 주면에 소정 패턴의 포토레지스트를 형성한다. 이 포토레지스트는 전극을 분리하고 싶은 곳이 광학적으로 그림자로 되고, 연속된 전극배선을 얻고 싶은 부분에서는 그림자를 만들지 않도록 설계한 설계패턴을 전사한 것이다. 다음에, 이 포토레지스트를 마스크로 하여 반도체기판 주면을 웨트에칭한다. 앞의 실시예와 마찬가지로 선택적으로 콘택트층을 제거하는 에천트등으로 p형 콘택트층을 에칭하고, 더욱이 이 콘택트층을 마스크로 하여 전류블럭층 및 크래드층을 에천트인 HCI로 에칭하여 스트라이프상의 활성층(10)의 양측에 홈부(5)를 형성한다. 홈부(5)의 하나에는 폭광부가 형성되어 있고, 그 중에 凸부(51)가 형성되어 있다(제8도).
이 에칭에 있어서 반도체기판에는 홈부가 형성된 주면이 (100)면인 InP 반도체기판을 이용하기 때문에 활성층(10)의 스트라이프방향(0l/l방향)과 직각으로 형성된 상기 凸부(51)의 변의 측면에는 결정면이 (l1/1)면 및 (1/11)면의 2개의 경사면(52)이 형성된다.
전극금속을 반도체기판에 증착하는데에는 지향성이 높은 전자빔장치를 이용해서 금속입자(15)를 반도체기판(1)의 주면에 퇴적시킨다. 금속입자(15)는 반도체기판(1) 주면의 전체면에 조사되지만, 제8도에서는 그 일부만을 표시한다. 금속입자(15)의 조사방향은 화살표와 같이 도면의 우상방으로부터 좌하방으로 향하고 있다. 전자빔장치로부터 조사되는 금속입자는 지향성이 높기 때문에 이 지향성과 퇴적하는 반도체기판 주면의 凹凸을 이용하는 것에 의해 전극배선의 분리·접합을 자기정합적으로 용이하게 수행할 수 있다. 예컨대, 도면과 같은 방향으로부터 금속입자(15)를 반도체기판상에 조사하면, 우측의 더미전극(23)이 형성되는 凸부가 측벽에 의해 인접하는 홈부(5)의 측면 근방에서는 금속입자는 퇴적되지 않는다. 따라서, 이 홈부(5) 저부에 형성되는 인출전극(20)과 더미전극(23)은 분리된다. 한편, 이 홈부(5)의 측면의 반대측의 측면은 금속입자(15)에 쪼이고 있기 때문에 금속입자는 퇴적되어 배선등이 형성된다.
또한, 홈부(5)에 형성된 본딩패드용 凸부(51)에는 활성층(10)의 스트라이프방향(0l/l방향)과는 직각방향(011방향)의 변에 (1/11)면과 (l1/1)면의 2개의 경사면이 형성되어 있다. 이 경사면은 금속입자(15)에 쪼이고 있기 때문에 금속입자는 이 경사면에 퇴적되어 여기에 배선이 형성된다. 따라서, 전극(20)에 있어서 본딩패드(14)는 주로 상기 경사면을 매개로 배선과 전기적으로 접속되어 있다. 또한, 더미전극은 회로접속이나 소자간의 접속에는 기여하지 않는다. 또한, 전극(20,23,24)은 Ti/Pt/Au막으로 구성되어 있다.
다음에, 제9도 및 제10도를 참조하여 제3실시예를 설명한다.
제9도는 광통신용의 InGaAsP/lnP계 반도체 레이저의 반도체기판의 개략사시도, 제10도는 이 반도체기판에 전극을 형성한 사시도이다. n-lnP 반도체기판(1)의 위에 스트라이프상의, 예컨대 비도우프 InGaAsP계의 화합물 반도체로 이루어진 활성층(10)이 형성되어 있다. 활성층(10)의 양측에는 전류블럭층으로 되는 n형 InP층과 이 전류블럭층을 사이에 두고 상층 및 하층의 P형 InP크래드층이 형성되어 있다. 이 전류블럭층을 포함하는 적층체의 일부는 스트라이프상의 홈부(5)를 매개로 활성층(10)과 격리되어 있다. 적층체에는 활성층(10)의 양측에 이 적층체의 일부가 남도록 홈부(5)가 형성된다(제4도 참조). 그리고, p형 크래드층의 위에는 P형 InGaAs 콘택트층이 형성되어 있다. 활성층(10)은 양측에 홈부(5)가 형성되어 있기 때문에 메사형 구조로 되어 있다. 활성층(10)의 양측에 상기 적층체의 일부가 남도록 홈부(5)가 형성되어 있기 때문에 메사형 구조는 활성층(10)과 그 양측을 적층체의 일부가 에워싸도록 구성되어 있다.
이 활성층(10)의 양측에 형성된 홈부(5)의 어느 한쪽에 폭광부가 형성되어 있고, 이 중에 凸부가 형성되어 있다. 또한, 반도체기판(1)의 표면은 전극부분을 제외하고 SiO2절연막(7)으로 피복되어 있다. 이 활성층(10)의 위를 피복하도록 전류를 주입하는 오믹콘택트전극(12; AuZn)이 스트라이프상으로 형성되어 있다.
이 홈부(5)를 형성하는 데에는 상기 제1실시예와 마찬가지의 방법을 이용한다. 먼저, 반도체기판(1)의 주면에 소정 패턴의 포토레지스트를 형성한다. 이 포토레지스트는 전극을 분리하고 싶은 곳이 광학적으로 그림자로 되고, 연속된 전극배선을 얻고 싶은 부분에서는 그림자를 만들지 않도록 설계한 설계패턴을 전사한 것이다. 다음에, 이 포토레지스트를 마스크로 하여 반도체기판 주면을 웨트에칭한다. 앞의 실시예와 마찬가지로 선택적으로 콘택트층을 제거하는 에천트등으로 p형 콘택트층을 에칭하고, 더욱이 이 콘택트층을 마스크로 하여 전류블럭층 및 크래드층을 에천트인 HCI로 에칭하여 스트라이프상의 활성층(10)의 양측에 홈부(5)를 형성한다. 홈부(5)의 하나에는 폭광부가 형성되어 있고, 그 중에 凸부(51)가 형성되어 있다(제9도). 홈부(5)의 폭광부의 凸부(51)의 어느 변도 활성층(10)의 스트라이프방향과 직각으로 되지 않도록 한다. 마찬가지로 폭광부의 측면에 경사면을 형성하지 않도록 활성층의 스트라이프방향과 직각으로 되지 않도록 한다.
이 웨트에칭에 있어서 반도체기판(1)에는 홈부가 형성된 주면이 (100)면인 InP 반도체기판(1)을 이용하고, 더욱이 凸부(51)의 어느 변도 활성층(10)의 스트라이프방향((01/1방향)과 직각으로 배치되어 있지 않기 때문에 상기 凸부(51)의 어느 변의 측면에도 경사가 형성되지 않는다. 따라서, 본 실시예에서는 경사를 매개로 본딩패드와 전극부를 접속하지 않는다.
그리고, 전극금속을 반도체기판에 증착하는데에는 지향성이 높은 전자빔장치를 이용해서 금속입자를 반도체기판(1)의 주면에 퇴적시켜 전극을 형성한다(제10도). 금속입자(15)의 조사방향은 도면의 우상방으로부터 좌하방으로 향하고 있다. 전자빔가열증착장치로부터 조사되는 금속입자는 지향성이 높기 때문에 이 지향성과 퇴적하는 반도체기판 주면의 凹凸을 이용하는 것에 의해 전극배선의 분리·접합을 자기정합적으로 용이하게 수행한다.
예컨대, 도면의 우상방향으로부터 금속입자를 반도체기판상에 조사하면, 우측의 더미전극(23)이 형성되는 凸부가 측벽에 의해 인접하는 홈부(5)의 측면근방에서는 금속입자는 퇴적되지 않는다. 따라서, 이 홈부(5) 저부에 형성되는 인출전극(20)과 더미전극(23)은 분리된다. 한편, 이 홈부(5)의 측면의 반대측의 측면은 금속입자에 쪼이고 있기 때문에 금속입자는 퇴적되어 배선등이 형성된다. 따라서, 전극(20)에 있어서 본딩패드(14)는 수직의 측면을 매개로 배선과 전기적으로 접속되어 있다. 마찬가지로, 인출전극(20)과 더미전극(24)은 폭광부가 없는 다른 홈부(5)와 전극(20)이 형성된 스트라이프상의 凸부의 경계에서 분리되어 있다. 더미전극은 회로접속이나 소자간의 접속에는 기여하지 않는다. 전극(20,23,24)은 Ti/Pt/Au막으로 구성되어 있다.
다음에 제11도 및 제12도를 참조하여 제4실시예를 설명한다.
제11도는 광통신용의 InGaAsP/lnP계 반도체 레이저의 반도체기판의 개략사시도, 제12도는 제11도의 A-A'선 및 B-B'선에 따른 부분의 단면도이다. n-Inp 반도체기판(1)의 위에 스트라이프상의, 예컨대 비도우프 InGaAsP계의 화합물 반도체로 이루어진 활성층(10)이 형성되어 있다. 활성층(10)의 양측에는 전류블럭층으로 되는 n형 InP층과 이 전류블럭층을 사이에 두고 상층 및 하층의 P형 InP크래드층이 형성되어 있다. 전류블럭층을 포함하는 적층체의 일부는 스트라이프상의 홈부(5)를 매개로 활성층(10)과 격리되어 있다.
이 적층체에는 활성층(10)의 양측에 이 적층체의 일부가 남도록 홈부(5)가 형성된다(제4도 참조). p형 크래드층의 위에는 P형 InGaAs 콘택트층이 형성되어 있다. 활성층(10)은 양측에 홈부(5)가 형성되어 있기 때문에 메사형 구조로 되어 있다. 활성층(10)의 양측에 상기 적층체의 일부가 남도록 홈부(5)가 형성되어 있기 때문에 메사형 구조는 활성층(10)과 그 양측을 적층체의 일부가 에워싸도록 구성되어 있다.
이 활성층(10)의 양측에 형성된 홈부(5)의 어느 한쪽에 폭광부가 형성되어 있고, 이 중에 凸부가 형성되어 있다. 또한, 반도체기판(1)의 표면은 전극부분을 제외하고 SiO2절연막(7)으로 피복되어 있다. 이 활성층(10)의 위를 피복하도록 전류를 주입하는 오믹콘택트전극(12; AuZn)이 스트라이프상으로 형성되어 있다.
이 홈부(5)를 형성하는데에는 상기 제1실시예와 마찬가지의 방법을 이용한다. 먼저, 반도체기판(1)의 주면에 소정 패턴의 포토레지스트를 형성한다. 이 포토레지스트는 전극을 분리하고 싶은 곳이 광학적으로 그림자로 되고, 연속된 전극배선을 얻고 싶은 부분에서는 그림자를 만들지 않도록 설계한 설계패턴을 전사한 것이다. 다음에, 이 포토레지스트를 마스크로 하여 반도체기판 주면을 웨트에칭한다. 앞의 실시예와 마찬가지로 선택적으로 콘택트층을 제거하는 에천트등으로 p형 콘택트층을 에칭하고, 더욱이 이 콘택트층을 마스크로 하여 전류블럭층 및 크래드층을 에천트인 HCI로 에칭하여 스트라이프상의 활성층(10)의 양측에 홈부(5)를 형성한다. 홈부(5)의 하나에는 폭광부가 형성되어 있고, 그 중에 凸부(51)가 형성되어 있다. 더욱이, 활성층(10)이 형성되어 있는 메사부분에는 돌출부(26,27)가 형성되고, 이 스트라이프방향(01/l방향)과 직각방향으로 향해서 있는 변에는 (1/11)면과 (l1/1)면의 경사면(28,29)이 형성되어 있다(제11도) 홈부(5)의 폭광부의 凸부(51)의 활성층(10)의 스트라이프방향과 직각의 변에는 (1/11)면과 (l1/1)면의 경사면이 형성되어 있다. 그러나, 홈부(5)의 광폭부의 측면은 경사면을 형성하지 않도록 활성층의 스트라이프방향과 직각으로 되지 않도록 한다. 또한, 이 홈부(5)의 측면 및 凸부(51)의 측면은 역메사형상으로 되어 있다.
이 웨트에칭에 있어서 반도체기판(1)에는 홈부가 형성된 주면이 (100)면인 InP 반도체기판(1)을 이용하고, 더욱이 凸부(51) 및 활성층(10)이 형성되어 있는 메사부분의 돌출부(26,27)에는 활성층(10)의 스트라이스방향과 직각으로 배치된 변을구비하고 있기 때문에, 그 변(28,29, 52)에는 경사면이 형성되어 있다. 따라서, 본 실시예에서는 주로 경사면을 매개로 본딩패드와 전극부를 접속한다.
전극금속을 반도체기판에 증착하는데에는 지향성이 높은 전자빔가열진공증착장치를 이용해서 금속입자(30)를 반도체기판(1)의 주면에 퇴적시켜 전극을 형성한다(제12도). 금속입자(30)의 조사방향은 도면과 같이 상방으로부터 하방으로 향하고 있다. 전자빔가열증착장치로부터 조사되는 금속입자는 지향성이 높기 때문에 이 지향성과 반도체기판 주면의 홈부나 凸부의 측면의 역메사를 이용하는 것에 의해 전극배선의 분리를 자기정합적으로 용이하게 수행한다. 예컨대 도면의 상방향으로부터 금속입자(30)를 반도체기판상에 조사하면, 홈부(5)의 저부의 금속입자와 그 양측의 凸부의 금속입자는 분리되어 전극은 전극(20)과 더미전극(23) 및 더미전극(24)으로 분리된다. 또한, 전극(20)에 있어서 본딩패드(14)는 凸부(51)의 경사면을 매개로 배선과 전기적으로 접속되어 있다. 더미전극은 회로접속이나 소자간의 접속에는 기여하지 않는다. 전극(20,23,24)은 Ti/PtAu막으로 구성되어 있다.
다음에, 제13도를 참조해서 상기 실시예에 있어서 형성된 반도체 레이저소자에 전극 및 리드를 접착해서 형성한 반도체 레이저장치의 일례를 설명한다. 도면은 반도체 레이저장치의 평면도 및 단면도이다. 반도체 레이저장치의 애노드는 금으로 금속화된 동베이스(32)로 이루어진다. 동베이스(32)의 상면에 히트싱크(31)와 그 위에 접합한 반도체 레이저소자(100)가 취부되어 있다. 이 동베이스(32)의 위에서 표면에 금속화된 캐소드(33)를 갖춘 세라믹 베이스(34)가 접합되어 있다. 캐소드(33)에는 캐소드리드(35)가 접착되어 있다. 전극(20)은 애노드전극으로, Au등의 본딩와이어(36)에 의해 애노드(32)좌 전기적으로 접속되어 있다. 이 때, 본딩와이어 (36)는 전극(20)의 본딩패드(14)에 접합되어 있다. 도시하지는 않았지만, 반도체 레이저소자(100)의 이면에는 캐소드전극이 형성되어 있고, 이 전극이 히트싱크(31)를 매개로 캐소드(33)에 전기적으로 접속된다. 이 히트싱크(31)와 캐소드(33)는 Au등의 와이어본딩(37)에 의해 전기적으로 접속되어 있다.
이상 상기한 실시예에서는 광통신용 화합물 반도체 레이저에 대해 설명했지만, 다른 반도체재료로도 본 발명의 요지를 이탈하지 않으면, 적용할 수 있다. 또한, 실시예에서 이용한 에칭액을 이용한 웨이트에칭 외에 RIE(Reactiveion Etching)등의 드라이에칭을 이용하는 것도 가능하다.
본 발명의 반도체장치에 이용되는 凹凸이 있는 주면을 갖춘 반도체기판은 다음과 같이 형성된다. 즉, 제3도 및 제4도를 참조해서 설명한 바차 같이 n-Inp계 반도체기판(1)에 매립활성층(10)등을 형성한다. 다음에, 반도체기판(1)의 주면에 소정 패턴의 포토레지스트(25)를 형성한다. 이 포토레지스트(25)는 전극을 분리하고 싶은 곳이 광학적으로 그림자로 되고, 연속한 전극배선을 얻고 싶은 부분에서는 그림자를 만들지 않도록 설계한 설계 패턴을 전사한 것이다(제4도 참조). 이 포토레지스트를 마스크로 해서 반도체기판 주면을 웨트에칭한다. 선택적으로 콘택트층을 제거하는 에천트로 p형 콘택트층을 에칭하고, 더욱이 이 콘택트층을 마스크로 하여 전류블럭층 및 크래드층을 에천트인 HCI로 에칭해서 스트라이프상의 활성층(10)의 양측에 홈부(5)를 형성한다. 홈부(5)의 하나에는 폭광부가 형성되어 있고, 그 중에 凹凸부(51)가 형성되어 있다. 이 凸부(51)는 스트라이프방향과는 직각으로 변을 갖추고, 그 변의 측면은 경사면(52)으로 되어 있다.
이 에칭을 수행하는 경우에는 주면의 전극형성영역이나 상기 凸부에 마스크를 실시하고, 이 상태에서 HCI등의 에천트를 이용해서 이 주면을 웨트에칭한다. 이와 같이 하면, 홈부나 凸부(51)의 측면 중, (011)방향 이외의 방향을 향하고 있는 변은 수직으로 에칭되지만, 상기 (011)방향, 즉 스트라이프방향과는 직각의 방향의 변에서는 (l1/1)면 또는 (1/11)면을 보면서 에칭되어간다. 따라서, 凸부(51)에 있어서 스트라이프방향과는 직각의 방향의 변에는 경사면(52)이 형성된다. 이와 같이 결정구조는 에칭에 대해 이와 같은 특성이 있기 때문에, 凸부의 측면에 경사면의 형성을 방지하는 경우는 이 방향의 변의 형성을 피할 필요가 있다.
다음에, 제14도 및 제15도를 참조해서 제5실시예를 설명한다.
앞의 실시예에서는 본딩패드부는 모두 반도체기판 주면의 凸부에 형성되어 있었지만, 본 발명에서는 이를 凹부에 형성하는 것도 가능하다. 이 경우는 본딩패드부가 반도체기판 주면의 凸부로 에워싸이는 것으로 된다.
제14도는 광통신용 InGaAsP/lnP계 반도체 레이저의 반도체기판의 개략사시도, 제15도는 이 반도체기판에 전극을 형성한 사시도이다. 반도체기판(1)의 조성 및 내부의 구조는 제9도에 나타낸 제3실시예와 동일하다. 활성층(10)의 양측에 홈부(5)가 형성되어 있기 때문에 메사형 구조로 되어 있다. 이 활성층(10)의 양측에 형성된 홈부(5)의 어느 한쪽에 폭광부(53)가 형성되어 있다. 또한, 반도체기판(1)의 표면은 전극부분을 제외하고 SiO2절연막(7)으로 피복되어 있다. 이 활성층(10)의 위에는 전류를 주입하는 오믹콘택트전극(12;AuZn)이 스트라이프상으로 형성되어 있다. 반도체기판 주면에 홈부(5)를 형성하는데에는 상기 제1실시예와 동일한 웨트에칭방법을 이용한다.
이 방법으로 형성된 홈부(5)의 하나에는 폭광부(53)가 형성되어 있고, 이 부분에 본딩패드부가 형성되어 있다. 따라서, 더미전극이 형성되는 凸부(54)가 본딩패드부를 에워싸고 있다. 이 폭광부를 에워싸는 凸부(54)는 그 측면에 경사면이 형성되지 않도록 어느 변도 활성층(10)의 스트라이프방향과 직각으로 되지 않도록 한다.
이 웨트에칭에 있어서 기판에는 홈부(5)가 형성된 주면이 (100)면인 InP반도체기판(1)을 이용하고, 더욱이 凸부(54)의 어느 변도 활성층(10)의 스트라이프방향(01/l방향)과는 직각으로 배치되어 있지 않기 때문에 어느 측면에도 경사면이 형성되지 않는다. 따라서, 본 일시예에서는 경사면을 매개로 본딩패드와 전극부를 접속하지 않는다(제14도).
그리고, 전극금속을 반도체기판에 증착하는데에는 지향성이 높은 전자빔가열진공증착장치를 이용해서 금속입자를 반도체기판(1)의 주면에 퇴적시켜 전극을 형성한다(제15도). 금속입자의 조사방향은 도면의 우상방으로부터 좌하방으로 향하고 있다. 전자빔가열증착장치로부터 조사되는 금속입자는 지향성이 높기 때문에 이 지향성과 퇴적되는 반도체기판 주면의 凹凸부를 이용하는 것에 의해 전극배선의 분리·접합을 자기정합적으로 용이하게 수행한다.
예컨대, 도면의 우상방향으로부터 금속입자를 반도체기판(1)상에 조사하면, 우측의 더미전극(23)이 형성되는 凸부(54)가 장벽으로 되어 인접하는 홈부(5)의 측면 근방에는 금속입자가 퇴적되지 않는다. 따라서, 이 홈부(5)의 저부에 형성되는 인출전극(20)과 더미전극(23)은 분리된다. 한편, 이 홈부(5)의 측면의 반대측의 측면은 금속입자에 쪼이고 있기 때문에 금속입자가 퇴적되어 배선등이 형성된다. 따라서, 인출전극(20)에 있어서 본딩패드부(14)는 수직의 측면을 매개로 전극(20)의 전극부(13)와 전기적으로 접속되어 있다. 또한, 폭광부가 없는 홈부(5)와 전극부(13)가 형성된 스트라이프상의 凸부와의 경계에도 금속입자가 퇴적되지 않는 영역이 존재하기 때문에, 전극(20)과 더미전극(24)은 분리된다. 더미전극은 회로접속이나 소자간의 접속에는 기여하지 않는다. 전극(20,23,24)은 Ti/Pt/Au막으로 구성되어 있다.
제16도 및 제17도는 본 발명의 반도체장치에 이용되는 화합물 반도체기판의 일례를 나타낸 사시도 및 평면도이다. 이 반도체기판(1)의 활성층(10)이 형성되어 있는 주면은 결정면이 (100)면이다. 스트라이프상의 활성층(10)의 스트라이프방향은 (Ol/l)방향이고, 따라서 활성층(10)이 노출되어 있는 공진면(A)은 (Ol/l)면을 갖추고 있다. 또한, 凸부(51)의 경사면(52)은 (l1/1)면 및 (1/11)면을 갖추고 있다.
또한, 본 발명은 공진면에 고반사막이나 무반사막을 형성한 반도체 레이저에도 적용할 수 있다.
한편, 본원 청구범위의 각 구성요소에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시된 실시예로 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이, 본 발명에서는 단차가 있는 반도체장치의 배선을 용이하게 수행할 수 있다. 또한, 전극금속을 단선시키고 싶은 장소를 광학적으로 그림자로 하고, 연속시키고 싶은 장소를 그림자로 되지 않도록 홈이나 메사를 배치하는 것으로 자기정합적으로 배선을 수행할 수 있고, 그 결과 제조공정을 간략화할 수 있게 된다. 또한, 더미전극을 형성하는 것에 의해 본딩패드면의 보호가 가능하게 된다.

Claims (50)

  1. 주면에 凸부와 凹부를 갖춘 반도체기판(1)과, 상기 凸부의 일부에 형성된 전극(20)을 구비하고, 상기 전극(20)이, 전압을 인가하든가 또는 전류를 주입하기 위한 전극부(13)와, 이 전극부(13)에 인접하고, 주위가 상기 凹부로 에워싸여져 있는 본딩패드부(14) 및, 상기 전극부(13)와 본딩패드부(14)를 전기적으로 접속하는 배선부로 이루어진 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 반도체기판 주면에는 상기 전극(20)과는 상기 凹부에 의해 분리되면서 전기적으로 접속되어 있지 않은 더미전극(23, 14)이 형성되어 있고, 상기 반도체기판 주면의 전체면이 상기 전극(20)과 상기 더미전극(23,24)을 분리하는 상기 凹부 이외는 도전재료로 피복되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 반도체기판 주면은 상기 전극부(13)가 상기 凸부의 일부인 스트라이프상의 전극부용 凸부에 형성되고, 저부가 상기 凹부를 구성하는 홈부(5)가 상기 전극부(13)의 양측면을 따라 형성되면서 상기 홈부(5)의 어느 한쪽에는 폭광부(53)가 형성되어 있으며, 상기 본딩패드부(14)는 상기 폭광부(53) 또는 이 폭광부(53)에 설치된 상기 凸부의 일부인 본딩패드용 凸부(51)에 형성되고, 상기 더미전극(23,24)은 상기 전극부(13)와 상기 홈부(5)를 매개로 대향하고 있는 것을 특징으로 하는 반도체장치.
  4. 제2항에 있어서, 상기 반도체기판 주면은 상기 전극부(13)가 상기 凸부의 일부인 스트라이프상의 전극부용 凸부에 형성되고, 저부가 상기 凸부를 구성하는 홈부(5)가 상기 전극부(13)의 양측면을 따라 형성되면서 상기 홈부(5)의 어느 한쪽에는 폭광부(53)가 형성되어 있고, 상기 본딩패드부(14)는 상기 폭광부(53) 또는 이 폭광부(53)에 설치된 상기 凸부의 일부인 본텅패드용 凸부(51)에 형성되고, 상기 더미전극(23,24)은 상기 전극부(13)와는 상기 홈부(5)를 매개로 대향하고 있는 것을 특징으로 하는 반도체장치.
  5. 제3항에 있어서, 상기 본딩패드용 凸부(51)는 적어도 하나의 변을 갖추고, 이들 변의 적어도 하나는 상기 본딩패드용 凸부(51)를 에워싸는 상기 凹부에 도달하는 경사면을 갖추고 있고, 상기 본딩패드부(14)와 상기 배선부는 이 경사면에서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  6. 제4항에 있어서, 상기 본딩패드용 凸부(51)는 적어도 하나의 변을 갖추고, 이들 변의 적어도 하나는 상기 본딩패드용 凸부(51)를 에워싸는 상기 凹부에 도달하는 경사면을 갖추고 있고, 상기 본딩패드부(14)와 상기 배선부는 이 경사면에서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  7. 제3항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되고, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  8. 제4항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되포, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  9. 제5항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되고, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  10. 제6항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되고, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  11. 제3항 내지 제10항 중 어느 한 항에 있어서, 상기 본딩패드용 凸부(51) 및 상기 돌출부(26,27)에 있어서 경사면이 설치되어 있지 않은 측면과, 상기 본딩패드용 凸부(51) 및 상기 돌출부(26,27) 이외의 凸부의 측면이 역메사형상 또는 수직형상으로 구성되어 있고, 이 측면을 매개로 상기 凸부의 상면에 형성된 전극 또는 배선과 이 측면에 인접한 상기 凹부에 형성된 전극 또는 배선자는 분리되어 있는 것을 특징으로 하는 반도체장치.
  12. 주면에 凸부 및 凹부를 갖춘 반도체기판(1)과, 상기 凸부의 일부에 형성된 전극(20)을 구비하고, 상기 전극(20)은 전압을 인가하든가 또는 전류를 주입하기 위한 전극부(13)와, 이 전극부(13)에 인접하고, 주위가 상기 凸부로 에워싸여져 있는 본딩패드부(14) 및, 상기 전극부(13)와 본딩패드부(14)를 전기적으로 접속하는 배선부로 이루어진 것을 특징으로 하는 반도체장치.
  13. 제12항에 있어서, 상기 반도체기판 주면에는 상기 전극(20)과는 상기 凹부에 의해 분리되면서 전기적으로 접속되어 있지 않은 더미전극(23, 24)이 형성되어 있고, 상기 반도체기판 주면의 전체면은 상기 전극(20)과 상기 더미전극(23,24)을 분리하는 상기 凹부 이외는 도전재료로 피복되어 있는 것을 특징으로 하는 반도체장치.
  14. 제12항에 있어서, 상기 반도체기판 주면은 상기 전극부(13)가 상기 凸부의 일부인 스트라이프상의 전극부용 凸부에 형성되고, 저부가 상기 凹부를 구성하는 홈부(5)가 상기 전극부(13)의 양측면을 따라 형성되면서 상기 홈부(5)의 어느 한쪽에는 폭광부(53)가 형성되어 있으며, 상기 본딩패드부(14)는 상기 폭광부(53) 또는 이 폭광부(53)에 설치된 상기 凸부의 일부인 본딩패드용 凸부(51)에 영성되고, 상기 더미전극(23,24)은 상기 전극부(13)와 상기 홈부(5)를 매개로 대향하고 있는 것을 특징으로 하는 반도체장치.
  15. 제13항에 있어서, 상기 반도체기판 주면은 상기 전극부(13)가 상기 凸부의 일부인 스트라이프상의 전극부용 凸부에 형성되고, 저부가 상기 凹부를 구성하는 홈부(5)가 상기 전극부(13)의 양측면을 따라 형성되면서 상기 홈부(5)의 어느 한쪽에는 폭광부(53)가 형성되어 있으며, 상기 본딩패드부(14)는 상기 폭광부(53) 또는 이 폭광부(53)에 설치된 상기 凸부의 일부인 본딩패드용 凸부(51)에 형성되고, 상기 더미전극(23,24)은 상기 전극부(13)와 상기 홈부(5)를 매개로 대향하고 있는 것을 특징으로 하는 반도체장치.
  16. 제14항에 있어서, 상기 본딩패드용 凸부(51)는 적어도 하나의 변을 갖추고, 이들 변의 적어도 하나는 상기 본딩패드용 凸부(51)를 에워싸는 상기 凹부에 도달하는 경사면을 갖추고 있고, 상기 본딩패드부(14)와 상기 배선부는 이 경사면에서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  17. 제15항에 있어서, 상기 본딩패드용 凸부(51)는 적어도 하나의 변을 갖추고, 이들 변의 적어도 하나는 상기 본딩패드용 凸부(51)를 에워싸는 상기 凹부에 도달하는 경사면을 갖추고 있고, 상기 본딩패드부(14)와 상기 배선부는 이 경사면에서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  18. 제14항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되고, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  19. 제15항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되고, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  20. 제16항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되고, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  21. 제17항에 있어서, 상기 전극부용 凸부에는 상기 홈부(5)의 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부(26,27)가 설치되고, 이들 변의 적어도 하나는 상기 홈부(5) 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부(13)와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  22. 제14항 내지 제21항 중 어느 한 항에 있어서, 상기 본딩패드용 凸부(51) 및 상기 돌출부(26, 27)에 있어서 경사면이 설치되어 있지 않은 측면과, 상기 본텅패드용 凸부(51) 및 상기 돌출부(26, 27) 이외의 凸부의 측면이 역메사형상 또는 수직형상으로 구성되어 있고, 이 측면을 매개로 상기 凸부의 상면에 형성된 전극 또는 배선과 이 측면에 인접한 상기 凹부에 형성된 전극 또는 배선과는 분리되어 있는 것을 특징으로 하는 반도체장치.
  23. 반도체기판 주면에 스트라이프상의 凸부와 그 양측의 그 어느 한쪽에 부분적으로 폭광부를 갖춘 흘을 형성하는 공정과, 상기 반도체기판 주면의 경사진 상방으로부터 지향성이 높은 진공증착법에 의해 전극금속을 상기 주면상에 증착하는 것에 의해 전극 및 더미전극을 동시에 형성하는 공정을 구비하고, 상기 전극과 상기 더미전극은 전기적으로 접속되어 있지 않고, 상기 전극은 상기 스트라이프상의 凸부에 형성된 전압을 인가하든가 또는 전류를 주입하기 위한 전극부와, 상기 폭광부에 형성된 본딩패드부 및, 이 본딩패드부와 상기 전극부를 전기적으로 접속하는 배선부를 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제23항에 있어서, 상기 본딩괘드부는 상기 폭광부내에 설치된 본딩패드용 凸부에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제24항에 있어서, 상기 본딩패드용 凸부는 적어도 하나의 변을 갖추면서 이 변의 적어도 하나는 상기 본딩패드용 凸부를 에워싸는 상기 凹부에 도달하는 경사면을 갖추고 있고, 상기 본딩패드부와 상기 배선부는 이 경사면에 있어서 전기적으로 접속되는 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제23항에 있어서, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 상기 본딩패드군이 형성되어 있는 상기 홈부에 이 홈부 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부를 설치하고, 이 변의 적어도 하나는 상기 홈부 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부와 상기 배선부는 상기 경사면에 있어서 전기적으로 접속되는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제24항에 있어서, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 상기 본딩패드군이 형성되어 있는 상기 홈부에 이 홈부 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부를 설치하고, 이 변의 적어도 하나는 상기 홈부 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부와 상기 배선부는 상기 경사면에 있어서 전기적으로 접속되는 것을 특징으로 하는 반도체장치의 제조방법.
  28. 제25항에 있어서, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 상기 본딩패드군이 형성되어 있는 상기 홈부에 이 홈부 방향으로 돌출하는 적어도 하나의 변을 갖춘 돌출부를 설치하고, 이 변의 적어도 하나는 상기 홈부 저부에 도달하는 경사면을 갖추고 있으며, 상기 전극부와 상기 배선부는 상기 경사면에 있어서 전기적으로 접속되는 것을 특징으로 하는 반도체장치의 제조방법.
  29. 제23항에 있어서, 상기 반도체기판은 (100)면을 갖춘 화합물 반도체기판으로 이루어지고, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 스트라이프상의 활성층이 (Ol/l)방향으로 형성되며, 상기 돌출부의 경사면을 갖춘 변 및 상기 본딩패드용 凸부의 경사면을 갖춘 변은 상기 활성층의 스트라이프방향과는 직각방향으로 배치되어 있고, 또 상기 본딩패드용 凸부 및 상기 돌출부의 경사면은 (1/11)떤 또는 (l1/1)면을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  30. 제24항에 있어서, 상기 반도체기판은 (100)면을 갖춘 화합물 반도체기판으로 이루어지고, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 스트라이프상의 활성층이 (Ol/l)방향으로 형성되며, 상기 돌출부의 경사면을 갖춘 변 및 상기 본딩패드용 凸부의 경사면을 갖춘 변은 상기 활성층의 스트라이프방향과는 직각방향으로 배치되어 있고, 또 상기 본딩패드용 凸부 및 상기 돌출부의 경사면은 (1/11)면 또는 (l1/1)면을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  31. 제25항에 있어서, 상기 반도체기판은 (100)면을 갖춘 화합물 반도체기판으로 이루어지고, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 스트라이프상의 활성층이 (Ol/l)방향으로 형성되며, 상기 돌출부의 경사면을 갖춘 변 및 상기 본딩패드용 凸부의 경사면을 갖춘 변은 상기 활성층의 스트라이프방향과는 직각방향으로 배치되어 있고, 또 상기 본딩패드용 凸부 및 상기 돌출부의 경사면은 (1/11)면 또는 (l1/1)면을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  32. 제26항에 있어서, 상기 반도체기판은 (100)면을 갖춘 화합물 반도체기판으로 이루어지고, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 스트라이프상의 활성층이 (Ol/l)방향으로 형성되며, 상기 돌출부의 경사면을 갖춘 변 및 상기 본딩패드용 凸부의 경사면을 갖춘 변은 상기 활성층의 스트라이프방향과는 직각방향으로 배치되어 있고, 또 상기 본딩패드용 凸부 및 상기 돌출부의 경사면은 (1/11)면 또는 (l1/1)면을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법,
  33. 제27창에 있어서, 상기 반도체기판은 (100)면을 갖춘 화합물 반도체기판으로 이루어지고, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 스트라이프상의 활성층이 (Ol/l)방향으로 형성되며, 상기 돌출부의 경사면을 갖춘 변 및 상기 본딩패드용 凸부의 경사면을 갖춘 변은 상기 활성층의 스트라이프방향과는 직각방향으로 배치되어 있고, 또 상기 본딩패드용 凸부 및 상기 돌출부의 경사면은 (1/11)면 또는 (l1/1)면을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  34. 제28항에 있어서, 상기 반도체기판은 (100)면을 갖춘 화합물 반도체기판으로 이루어지고, 상기 전극부가 형성된 상기 스트라이프상의 凸부에는 스트라이프상의 활성층이 (Ol/l)방향으로 형성되며, 상기 돌출부의 경사면을 갖춘 변 및 상기 본딩패드용 凸부의 경사면을 갖춘 변은 상기 활성층의 스트라이프방향과는 직각방향으로 배치되어 있고, 또 상기 본딩패드용 凸부 및 상기 돌출부의 경사면은 (1/11)면 또는 (l1/1)면을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  35. 제23항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  36. 제24항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  37. 제25항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  38. 제26항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  39. 제27항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  40. 제28항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  41. 제29항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  42. 제30항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  43. 제31항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법,
  44. 제32항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  45. 제33항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  46. 제34항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  47. 제23항 내지 제46항 중 어느 한항에 있어서, 상기 진공증착법은 전자빔 증착법을 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
  48. 반도체기판 주면에 스트라이프상의 凸부와, 이 스트라이프상의 凸부의 양측의 그 어느 한쪽에는 부분적으로 폭광부를 갖춘 홈부를 형성하고, 이 폭광부에는 적어도 하나의 변을 갖추면서 이 변의 적어도 하나에는 상기 홈부의 저부에 도달하는 경사면을 갖춘 본딩패드용 凸부를 형성하는 공정과, 상기 반도체기판 주면의 상방으로부터 지향성이 높은 진공증착법을 이용해서 전극금속을 상기 주면상에 증착하는 것에 의해 상기 스트라이프상의 凸부에 형성된 전압을 인가하든가 또는 전류를 주입하기 위한 전극부와, 상기 폭광부에 형성된 본딩패드부 및 이 본딩패드부와 상기 전극부를 전기적으로 접속하는 배선부를 갖춘 전극을 형성하는 공정을 구비하고, 상기 스트라이프상의 凸부에는 상기 폭광부를 갖춘 홈부 방향으로 돌출하는 적어도 하나의 변을 갖추고, 이 변의 적어도 하나는 상기 홈부 저부에 달하는 경사면을 갖춘 적어도 하나의 돌출부를 형성하며, 상기 전극부와 상기 배선부는 상기 돌출부의 경사면에 있어서 접속되면서 상기 전극부와 상기 본딩패드부는 상기 본딩패드용 凸부의 경사면에서 접속되는 것을 특징으로 하는 반도체장치의 제조방법.
  49. 제48항에 있어서, 상기 화합물 반도체기판은 InP반도체이고, 상기 활성층은 InGaAs 또는 InGaAsP를 포함하는 반도체로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  50. 제48항 또는 제49항에 있어서, 상기 진공증착법은 전자빔 증착법을 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950049622A 1994-12-15 1995-12-14 반도체장치 및 그 제조방법 KR0184372B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33389294A JP3270278B2 (ja) 1994-12-15 1994-12-15 半導体装置及びその製造方法
JP94-333892 1994-12-15

Publications (2)

Publication Number Publication Date
KR960026250A KR960026250A (ko) 1996-07-22
KR0184372B1 true KR0184372B1 (ko) 1999-04-15

Family

ID=18271127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049622A KR0184372B1 (ko) 1994-12-15 1995-12-14 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US5683937A (ko)
EP (1) EP0717477B1 (ko)
JP (1) JP3270278B2 (ko)
KR (1) KR0184372B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941296B2 (ja) 1999-09-20 2007-07-04 三菱電機株式会社 変調器と変調器付き半導体レーザ装置並びにその製造方法
JP2001267675A (ja) * 2000-03-14 2001-09-28 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP3762640B2 (ja) * 2000-12-25 2006-04-05 ユーディナデバイス株式会社 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
US20030058650A1 (en) * 2001-09-25 2003-03-27 Kelvin Shih Light emitting diode with integrated heat dissipater
JP4238508B2 (ja) * 2001-09-28 2009-03-18 沖電気工業株式会社 光導波路型素子およびその製造方法
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3565835B1 (ja) 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2007521648A (ja) 2003-06-26 2007-08-02 アール．ジェイ． メアーズ エルエルシー バンド設計超格子を有するｍｏｓｆｅｔを有する半導体装置
US7040016B2 (en) * 2003-10-22 2006-05-09 Hewlett-Packard Development Company, L.P. Method of fabricating a mandrel for electroformation of an orifice plate
JP4637097B2 (ja) * 2004-03-29 2011-02-23 三洋電機株式会社 発光ダイオードアレイ、発光ダイオード及びプリンタヘッド
JP4620401B2 (ja) * 2004-07-21 2011-01-26 三菱電機株式会社 半導体レーザ素子
JP3802910B2 (ja) * 2004-09-13 2006-08-02 ローム株式会社 半導体発光装置
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
WO2009029302A2 (en) * 2007-05-08 2009-03-05 University Of Washington Shadow edge lithography for nanoscale patterning and manufacturing
JP5216395B2 (ja) * 2008-04-11 2013-06-19 浜松ホトニクス株式会社 半導体レーザの製造方法、及び、半導体レーザ
JP2010267871A (ja) * 2009-05-15 2010-11-25 Sony Corp 半導体レーザおよびその製造方法
JP2013191701A (ja) * 2012-03-13 2013-09-26 Japan Oclaro Inc 半導体光素子、及びそれを備える光モジュール
JP5974590B2 (ja) * 2012-03-30 2016-08-23 富士通株式会社 光半導体装置及びその製造方法
US10641824B2 (en) * 2017-11-19 2020-05-05 Emcore Corporation Electrically conductive metal film for a semiconductor device
JP7016426B2 (ja) * 2018-09-20 2022-02-04 住友精密工業株式会社 基板の加工方法
JP7241572B2 (ja) * 2019-03-08 2023-03-17 日本ルメンタム株式会社 半導体光素子、光モジュール、及び半導体光素子の製造方法
JP2020074473A (ja) * 2020-02-05 2020-05-14 日本ルメンタム株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448797A (en) * 1981-02-04 1984-05-15 Xerox Corporation Masking techniques in chemical vapor deposition
US4525919A (en) * 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
GB2156585B (en) * 1984-03-16 1987-10-21 Hitachi Ltd Light-emitting device electrode
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
FR2581482B1 (fr) * 1985-05-03 1987-07-10 Labo Electronique Physique Photodiode pin a faible courant de fuite
USH170H (en) * 1986-01-13 1986-12-02 United States Of America Self aligned notch for InP planar transferred electron oscillator
DE3713133A1 (de) * 1987-04-16 1988-11-03 Siemens Ag Laserdiode mit vergrabener aktiver schicht und seitlicher strombegrenzung und verfahren zu deren herstellung
WO1988008215A1 (en) * 1987-04-16 1988-10-20 Siemens Aktiengesellschaft Laser diode with buried active layer and lateral current limiting and process for its manufacture
JPS63276279A (ja) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp 半導体装置
EP0293185B1 (en) * 1987-05-26 1994-02-02 Kabushiki Kaisha Toshiba Semiconductor laser device and method for manufacturing the same
JPH022142A (ja) * 1988-06-13 1990-01-08 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
CA2011155C (en) * 1989-03-06 1994-04-19 Misuzu Sagawa Semiconductor laser device
GB8913070D0 (en) * 1989-06-07 1989-07-26 Bt & D Technologies Ltd Semiconductor device
JPH0832112A (ja) * 1994-07-20 1996-02-02 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子

Also Published As

Publication number Publication date
KR960026250A (ko) 1996-07-22
JPH08172242A (ja) 1996-07-02
US5880487A (en) 1999-03-09
EP0717477B1 (en) 1999-03-10
EP0717477A2 (en) 1996-06-19
US5683937A (en) 1997-11-04
JP3270278B2 (ja) 2002-04-02
EP0717477A3 (en) 1997-01-29

Similar Documents

Publication Publication Date Title
KR0184372B1 (ko) 반도체장치 및 그 제조방법
US5047364A (en) Method for making a multi-point emission type semiconductor laser device
US20020187579A1 (en) Method for manufacturing a semiconductor optical functional device
US6829265B2 (en) Semiconductor laser array
JP2000208871A (ja) 導波路型光素子，導波路型光素子の製造方法，光モジュ―ル，及び光モジュ―ルの製造方法
JP5297892B2 (ja) 光半導体装置、及びその製造方法
JP5001760B2 (ja) 半導体素子の製造方法
US6584135B2 (en) Vertical cavity surface emitting laser diode and method for manufacturing same
JPH03256386A (ja) 半導体レーザ、その製造方法及び光通信システム
JPH09213831A (ja) 半導体装置，及びその製造方法
US6343087B2 (en) Semiconductor laser
JP3928695B2 (ja) 面発光型の半導体発光装置およびその製造方法
JP2009231820A (ja) 半導体レーザ素子およびその製造方法
JPS61121373A (ja) 面発光素子及びその製造方法
US6108361A (en) Semiconductor laser and method for producing the same
JPH09162484A (ja) プレーナ電極型半導体光素子及びその製造方法
JP3628541B2 (ja) 半導体装置及び半導体装置の製造方法
JP7294938B2 (ja) 埋め込み型半導体光素子及びその製造方法
US20230117347A1 (en) Quantum cascade laser element and quantum cascade laser device
WO2023079726A1 (ja) 光半導体装置
US20230132974A1 (en) Quantum cascade laser element and quantum cascade laser device
JPH02251181A (ja) 発光ダイオード装置
JP3951689B2 (ja) 半導体レーザ素子
JP3927940B2 (ja) 半導体光変調器及びその製造方法
JPS59155979A (ja) 半導体レ−ザの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee