JP7241572B2 - 半導体光素子、光モジュール、及び半導体光素子の製造方法 - Google Patents

半導体光素子、光モジュール、及び半導体光素子の製造方法 Download PDF

Info

Publication number
JP7241572B2
JP7241572B2 JP2019043177A JP2019043177A JP7241572B2 JP 7241572 B2 JP7241572 B2 JP 7241572B2 JP 2019043177 A JP2019043177 A JP 2019043177A JP 2019043177 A JP2019043177 A JP 2019043177A JP 7241572 B2 JP7241572 B2 JP 7241572B2
Authority
JP
Japan
Prior art keywords
semiconductor optical
optical device
electrode
region
dummy electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019043177A
Other languages
English (en)
Other versions
JP2020145391A (ja
Inventor
匡洋 胡
崇之 中島
裕司 関野
Original Assignee
日本ルメンタム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ルメンタム株式会社 filed Critical 日本ルメンタム株式会社
Priority to JP2019043177A priority Critical patent/JP7241572B2/ja
Priority to US16/811,559 priority patent/US11233174B2/en
Publication of JP2020145391A publication Critical patent/JP2020145391A/ja
Application granted granted Critical
Publication of JP7241572B2 publication Critical patent/JP7241572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体光素子、光モジュール、及び半導体光素子の製造方法に関する。
半導体光素子は、例えばセラミック基板などで形成されたサブマウントに搭載されて使用されている。そして、サブマウントに設けられた配線パターンと半導体光素子とは、ワイヤを用いて電気的に接続される。
下記特許文献１においては、半導体光素子をサブマウントに搭載する際に、コレットを用いた真空吸着により半導体光素子を保持する例が開示されている。
特開２００８－４１８５０号公報
近年、半導体光素子の小型化が進んだことにより、半導体光素子のサイズが、コレットなどの吸引器の吸着口のサイズと比較して小さくなってきている。また、高速応答対応や高集積化のために半導体光素子の電極サイズの縮小化が行われている。半導体光素子を吸引器で保持する際、半導体光素子の平坦な領域を吸引器が吸引することで吸着するが、半導体光素子の小型化により平坦な領域が小さくなり、吸引器による吸引不良が発生してしまう。そのため、吸引器による半導体光素子の適切な保持が困難となってきた。
本開示は、上記問題点に鑑みてなされたものであり、その目的は、吸引器による吸引不良を抑制可能な半導体光素子を実現することである。
上記課題を解決するために、本開示に係る半導体光素子は、第１の方向に延伸するメサストライプを含む素子構造層と、少なくとも前記メサストライプの上面を覆う電極膜と、前記素子構造層の上面における、前記メサストライプよりも前記第１の方向に交差する第２の方向に位置する第１の領域の一部を覆い、前記電極膜と電気的に接続された電極パッド部と、前記第１の領域の他の一部を覆い、前記電極膜と電気的に絶縁された第１のダミー電極と、前記素子構造層の上面における、前記メサストライプよりも前記第２の方向と逆方向である第３の方向に位置する第２の領域の少なくとも一部を覆い、前記電極膜と電気的に絶縁された第２のダミー電極と、を含み、前記第１のダミー電極は、前記電極パッド部よりも前記第１の方向に配置された第１部と、前記電極パッド部よりも前記第１の方向と逆方向である第４の方向に配置された第２部と、を含む。
また、本開示に係る光モジュールは、上記半導体光素子と、前記半導体光素子の下面側が搭載されるサブマウントと、を含み、前記サブマウントに設けられた配線と、前記電極パッド部と、がワイヤボンディングにより電気的に接続されている。
また、本開示に係る半導体光素子の製造方法は、第１の方向に延伸するメサストライプを含む素子構造層を準備し、前記素子構造層の上面に導電層を形成し、前記導電層を、分離することにより、少なくとも前記メサストライプの上面を覆う電極膜と、前記素子構造層の上面における、前記メサストライプよりも前記第１の方向に交差する第２の方向に位置する第１の領域の一部を覆い、前記電極膜と電気的に接続された電極パッド部と、前記第１の領域の他の一部を覆い、前記電極膜と電気的に絶縁された第１のダミー電極と、前記素子構造層の上面における、前記メサストライプよりも前記第２の方向と逆方向である第３の方向に位置する第２の領域の少なくとも一部を覆い、前記電極膜と電気的に絶縁された第２のダミー電極と、を形成し、前記導電層を分離する工程において、前記第１のダミー電極が、前記電極パッド部よりも前記第１の方向に配置された第１部と、前記電極パッド部よりも前記第１の方向と逆方向である第４の方向に配置された第２部と、を含むよう分離する。
本開示によれば、吸引器による吸引不良が発生してしまうことを抑制することが可能な半導体光素子、及び当該半導体光素子を含む光モジュールを実現することができる。
図１は第１の実施形態に係る半導体光素子を上方から見た模式的な平面図である。 図２は第１の実施形態に係る半導体光素子の模式的な斜視図である。 図３は第１の実施形態の他の実施例に係る半導体光素子を上方から見た模式的な平面図である。 図４は第１の実施形態の他の実施例に係る半導体光素子の模式的な斜視図である。 図５は第１の実施形態の他の実施例に係る半導体光素子を上方から見た模式的な平面図である。 図６は第１の実施形態に係る半導体光素子と吸引器の吸入口との配置関係を示す模式的な平面図である。 図７は第１の実施形態に係る半導体光素子と吸引器の吸入口との配置関係を示す模式的な平面図である。 図８は第１の実施形態に係る半導体光素子を光モジュールに搭載した例を示す概略図である。
本開示の第１の実施形態について、図面を用いて以下に説明する。図１は、本実施形態に係る半導体光素子１００を上方から見た模式的な平面図である。図２は、本実施形態に係る半導体光素子１００の模式的な斜視図である。
図１、２に示すように、本実施形態の半導体光素子１００は、例えば直接変調型レーザであり、半導体基板１０１と、半導体基板１０１の上方に設けられた、ｎ－ＩｎＰ層１０２、活性層１０３、メサエッチング停止層１０４、ｐ型クラッド層１０５、及びｐ型コンタクト層１０６を含む。
これら半導体基板１０１、ｎ－ＩｎＰ層１０２、活性層１０３、メサエッチング停止層１０４、ｐ型クラッド層１０５、ｐ型コンタクト層１０６、及び後述するパッシベーション膜１０８により、素子構造層１１４を構成している。
これらｎ－ＩｎＰ層１０２、活性層１０３、メサエッチング停止層１０４、ｐ型クラッド層１０５、及びｐ型コンタクト層１０６は、半導体基板１０１の上面に、例えばＭＯＣＶＤ（有機金属気相成長）法によって順に形成することができる。なお、半導体基板１０１としては、例えばｎ型ＩｎＰ基板を用いることができる。
活性層１０３は、例えば、ＩｎＧａＡｌＡｓ層からなる多重量子井戸（ＭＱＷ）構造を有する。メサエッチング停止層１０４は、例えばｐ－ＩｎＧａＡｌＡｓ層からなり、ｐ型クラッド層は１０５、例えばｐ－ＩｎＰ層からなり、ｐ型コンタクト層１０６は、例えばｐ－ＩｎＧａＡｓ層からなる。なお、活性層１０３におけるＭＱＷ構造の上層、下層の双方、若しくはそのいずれか一方に、活性層１０３の光のしみだしを抑制する光閉じ込め層を設けても構わない。また、図示はしないが、メサエッチング停止層１０４とｐ型クラッド層１０５との間に、回折格子を配置している。本実施形態における回折格子の発振波長は、例えば１．３μｍ帯とする。
図１、２に示すように、本実施形態に示す半導体光素子１００は、素子構造層１１４の上面側において、素子構造層１１４の上面に沿う第１の方向に延伸する第１の分離溝１２１Ａと、第２の分離溝１２１Ｂと、を有する。第１の分離溝１２１Ａと、第２の分離溝１２１Ｂとは、ｐ型コンタクト層１０６を形成した後、例えば、フォトリソグラフィ工程を用いてＳｉＯ２等の絶縁膜からなるマスクを形成し、その後、上方からエッチング加工を施すことにより形成することができる。第１の分離溝１２１Ａ、第２の分離溝１２１Ｂの底部はメサエッチング停止層１０４となっている。
第１の分離溝１２１Ａ、第２の分離溝１２１Ｂで挟まれた領域が、メサストライプ１２２を構成している。図２に示すように、メサストライプ１２２は、素子構造層１１４の一部であり、第１の分離溝１２１Ａ、第２の分離溝１２１Ｂと同様に、第１の方向に延伸している。
更に、本実施形態においては、半導体光素子１００が、第１の分離溝１２１Ａの底部に第１のアイソレーション溝１２３Ａを有し、第２の分離溝１２１Ｂの底部に第２のアイソレーション溝１２３Ｂを有する構成としている。第１のアイソレーション溝１２３Ａ、及び第２のアイソレーション溝１２３Ｂは、上述したフォトリソグラフィ工程及びエッチング加工により形成することができる。第１のアイソレーション溝１２３Ａ、及び第２のアイソレーション溝１２３Ｂは、活性層１０３を貫通し、ｎ－ＩｎＰ層１０２もしくは半導体基板１０１まで及んでいる。第１のアイソレーション溝１２３Ａと第２のアイソレーション溝１２３Ｂとで挟まれた領域における活性層１０３が、発光部となる。
ｐ型コンタクト層１０６、第１の分離溝１２１Ａ、第２の分離溝１２１Ｂ、第１のアイソレーション溝１２３Ａ、及び第２のアイソレーション溝１２３Ｂの上面には、パッシベーション膜１０８を設けている。パッシベーション膜１０８は、例えばＳｉＯ２膜からなる。なお、パッシベーション膜１０８は、メサストライプ１２２の上面には設けない構成としている。このようなパッシベーション膜１０８の形成方法としては、例えば、まず、ｐ型コンタクト層１０６、第１の分離溝１２１Ａ、第２の分離溝１２１Ｂ、第１のアイソレーション溝１２３Ａ、第２のアイソレーション溝１２３Ｂ、及びメサストライプ１２２の露出する上面全体にＳｉＯ２膜を形成し、その後、メサストライプ１２２の上面のＳｉＯ２膜を除去することにより、パッシベーション膜１０８を形成することができる。
本実施形態における半導体光素子１００は、メサストライプ１２２の上面を覆う電極膜１０７を含む。上述したとおり、メサストライプ１２２の上面には、パッシベーション膜１０８を設けない構成としているため、メサストライプ１２２の上面と電極膜１０７とは電気的に接続される。なお、電極膜１０７は、第１の分離溝１２１Ａ、及び第２の分離溝１２１Ｂを跨ぐように形成されている。
ここで、素子構造層１１４の上面において、このメサストライプ１２２よりも第１の方向に交差する第２の方向に位置する領域を第１の領域１３０とし、メサストライプ１２２よりも第２の方向の逆方向である第３の方向に位置する領域を第２の領域１３１とする。
そして、第１の分離溝１２１Ａに対して、第１の方向に交差する第２の方向に配置されたｐ型クラッド層１０５、ｐ型コンタクト層１０６、及びパッシベーション膜１０８が第１のバンプ部１１５Ａを構成している。また、第２の分離溝１２１Ｂに対して、第２の方向と逆方向である第３の方向に配置されたｐ型クラッド層１０５、ｐ型コンタクト層１０６、及びパッシベーション膜１０８が、第２のバンプ部１１５Ｂを構成している。即ち、素子構造層１１４は、第１の領域１３０において第１のバンプ部１１５Ａを有し、第２の領域１３１において第２のバンプ部１１５Ｂを有している。
上述したとおり、パッシベーション膜１０８は、メサストライプ１２２の上面には設けない構成としているため、第１のバンプ部１１５Ａ、第２のバンプ部１１５Ｂの上面の高さは、パッシベーション膜１０８の膜厚分、メサストライプ１２２の上面の高さよりも高い構成となっている。
図１、２に示すように、第１の領域１３０には、電極膜１０７と電気的に接続された電極パッド部１１０と、電極膜１０７と電気的に絶縁された第１のダミー電極１０９が配置されている。電極パッド部１１０は、第１の領域１３０の一部を覆い、第１のダミー電極１０９は、第１の領域１３０の他の一部を覆う。また、第２の領域１３１には、電極膜１０７と電気的に絶縁された第２のダミー電極１１１が配置されている。第２のダミー電極１１１は、第２の領域１３１の少なくとも一部を覆う。電極パッド部１１０は、後述する光モジュールのサブマウントに形成された配線と、ワイヤボンディングにより電気的に接続される。電極パッド部１１０は、電気的、及び物理的に、電極膜１０７と接続されている。
このような構成とすることにより、コレットなどの吸引器による吸引不良を抑制可能な半導体光素子１００を実現することが可能となる。半導体光素子１００の上面に凹凸があると吸引器の吸着面に対して素子が傾いて接触するために吸引不良が発生したり、凹部からの空気の漏れによる吸引不良が発生したりする恐れがある。吸引器に対して半導体光素子１００の上面が十分に大きい場合は、半導体光素子１００の上面の一部にある平坦部分を吸引することによりこの課題を解決することができるが、半導体光素子１００の小型化に伴い、それも困難となっている。この課題に対して、本開示の構成とすることにより、半導体光素子１００が、素子構造層１１４の上面において、第１の領域１３０に配置された第１のダミー電極１０９と、第２の領域１３１に配置された第２のダミー電極１１１と、を備える構成とすることにより、半導体光素子１００の上面における平坦な領域の面積を増加させることが可能となる。その結果として、吸引器による吸引不良が発生してしまうことを抑制することが可能となる。
また、第１の領域１３０、又は第２の領域１３１のみにダミー電極を設けるのではなく、第１の領域１３０に第１のダミー電極１０９、第２の領域１３１に第２のダミー電極１１１を設ける構成とすることにより、第１の領域１３０、第２の領域１３１の一方のみの吸引量が大きくなることを抑制し、吸引の際において半導体光素子１００が傾くのを抑制することができる。
更に、電極膜１０７と電気的に接続された導電体ではなく、電極膜１０７と電気的に絶縁された第１のダミー電極１０９、第２のダミー電極１１１を設ける構成とすることにより、寄生容量の増大を招くことなく、高速応答に優れた半導体光素子１００を提供することが可能となる。即ち、本実施形態の構成とすることにより、高速応答に優れ、且つ吸引器による吸引不良が発生してしまうことを抑制することが可能な半導体光素子１００を実現することができるのである。
また、平坦面の面積を確保するために、第１の領域１３０において、電極パッド部１１０を必要以上に大きく形成する構成も考えられるが、本実施形態のように、第１のダミー電極１０９を第１の領域１３０に配置する構成とすることにより、電極パッド部１１０を必要以上に大きくすることを回避し、寄生容量の発生を抑制することができる。
なお、素子構造層１１４の上方から見て、素子構造層１１４が矩形状の外形を有している。このように素子構造層１１４が矩形状の外形を有する構成においては、図１乃至５に示すように、第１のダミー電極１０９、及び第２のダミー電極１１１の少なくとも一部が、矩形状における４隅に沿うよう配置されることが望ましい。
このような構成とすることにより、例えば図６に示すように、半導体光素子１００の外形が相対的に小さいような場合であっても、矩形状における４隅に沿うよう配置された第１のダミー電極１０９、第２のダミー電極１１１の一部が、吸引口１５０の外周よりも外側に配置される構成とすることができ、吸引不良の抑制を図ることが可能となる。
また、素子構造層１１４の外形を構成する辺の８０％以上に沿うように、第１のダミー電極１０９及び第２のダミー電極１１１が配置された構成とすることが望ましい。このような構成とすることにより、第１のダミー電極１０９と電極膜１０７との間、第２のダミー電極１１１と電極膜１０７との間などから、空気が漏れることを抑制することができ、吸引不良の抑制を図ることが可能となる。
なお、電極膜１０７、電極パッド部１１０、第１のダミー電極１０９、及び第２のダミー電極１１１の形成方法としては、例えば以下の方法を用いることができる。
まず、パッシベーション膜１０８、及びメサストライプ１２２の露出する上面全体に、例えば蒸着法を用いて、チタン、白金、金の三層構造からなる導電層を堆積する。この三層構造において、金が最上層で、チタンが最下層に配置される。
ここで、図１に示すように、例えば第２のダミー電極１１１の上方から視認される位置に記号１１２を付すような場合、この記号１１２を形成する領域以外の部分にマスクを形成して保護し、記号１１２を形成する領域において、上述した三層構造における金層をエッチング等により除去することにより、白金層を露出させる。このような方法により、例えば半導体光素子１００の識別番号等を意味する記号１１２を、第２のダミー電極１１１の上面に付することが可能となる。
次に、図１に示した第１のダミー電極１０９と電極パッド部１１０との間、第１のダミー電極１０９と電極膜１０７との間、及び第２のダミー電極１１１と電極膜１０７との間以外をレジストなどでマスクする。そしてミリングなどによりマスクされていない領域の導電層を除去することで、各電極がパターニングされる。なお、ミリングとは、イオンビームなどの高エネルギーを所定領域に照射して、当該所定の領域を除去する方法である。このような方法により、第１のダミー電極１０９と電極パッド部１１０、第１のダミー電極１０９と電極膜１０７、及び第２のダミー電極１１１と電極膜１０７を、電気的、及び物理的に分離することが可能となる。なお、上述した記号１１２を、本工程で形成しても構わない。記号１１２となる領域及び上述の各電極の間をマスクせずにミリングを行う。この方法の場合は、記号１１２は第２のダミー電極１１１の一部の三層の導電層が除去された形態として形成される。
このような製造方法とするため、第１のダミー電極１０９は、電極パッド部１１０の外周の少なくとも一部に沿う縁１１６を有する構成となる。例えば、図１、２に示すように、電極パッド部１１０の外周が円周状であれば、第１のダミー電極１０９が、電極パッド部１１０の外周に沿う円弧状の縁１１６を有する構成となる。また、電極パッド部１１０の外周が多角形状であれば、電極パッド部１１０が、この多角形状の外周に沿う屈曲した縁を有する構成となる。なお、この図１、２に示す構成においては、電極パッド部１１０の外周が円周状であり、電極パッド部１１０の外周の曲率よりも、第１のダミー電極１０９の円弧状の縁１１６の曲率半径が大きくなっている。そして、電極パッド部１１０の外周の少なくとも一部と、第１のダミー電極１０９の円弧状の縁１１６とは、互いに向き合うよう配置され、且つ一定幅の隙間を開けて配置されている。このような構成とすることにより、電極パッド部１１０と第１のダミー電極１０９とを近づけて配置することが可能となる。そのため、半導体光素子１００の上面の限られた面積の中で、第１のダミー電極１０９の面積、即ち平坦面の面積を大きくすることができ、吸引器による吸引不良が発生してしまうことを抑制することができる。さらに、電極パッド部１１０と第１のダミー電極１０９との間を流れる空気の量を少なくすることができるため、吸引器による吸引不良が発生してしまうことを抑制することができる。
また、上記製造方法によれば、第１のダミー電極１０９、第２のダミー電極１１１、電極パッド部１１０、及び電極膜１０７の膜厚を等しくすることができる。上述したとおり、第１のダミー電極１０９、電極パッド部１１０が配置される第１のバンプ部１１５Ａ、第２のダミー電極１１１が配置される第２のバンプ部１１５Ｂの上面の高さは、パッシベーション膜１０８の膜厚分、メサストライプ１２２の上面の高さよりも高い構成となっている。そのため、素子構造層１１４の上方から見て、メサストライプ１２２と重畳する領域における電極膜１０７の上面の高さよりも、第１のダミー電極１０９の上面、及び第２のダミー電極１１１の上面の高さの方が、パッシベーション膜１０８の膜厚分だけ高い位置に配置される。
その結果として、図７に示すように、コレットなどの吸引器の吸引口１５０が、素子構造層１１４の上方から見て、メサストライプ１２２と交差するように配置されるような場合であっても、メサストライプ１２２の存在が邪魔することなく、吸引口１５０の外周部を、第１のダミー電極１０９、第２のダミー電極１１１の上面に接触させることができ、吸引不良の発生を抑制することができる。
なお、素子構造層１１４の上方から見て、第１のダミー電極１０９と重畳する領域の素子構造層１１４の層構造と、第２のダミー電極１１１と重畳する領域の素子構造層１１４の層構造とは同じ構成としている。そのため、第１のダミー電極１０９の上面と第２のダミー電極の上面の高さは、略等しくなっている。
なお、フォトリソグラフィとエッチング加工の精度から、第１のダミー電極１０９の側面と電極パッド部１１０の側面との間、第１のダミー電極１０９の側面と電極膜１０７の側面との間、及び第２のダミー電極１１１の側面と電極膜１０７の側面との間の距離は、５μｍ以上の構成であることが望ましい。また、第１のダミー電極１０９の側面と電極パッド部１１０の側面との間、第１のダミー電極１０９の側面と電極膜１０７の側面との間、及び第２のダミー電極１１１の側面と電極膜１０７の側面との間の距離が１０μｍ以下の構成とすることにより、第１のダミー電極１０９、及び第２のダミー電極１１１の面積を担保することができ、平坦面の面積を大きくすることができ、吸引器による吸引不良が発生してしまうことを抑制することができるため望ましい。
また、上述の製造方法によれば、電極膜１０７、電極パッド部１１０、第１のダミー電極１０９、及び第２のダミー電極１１１を共通のプロセスで形成することができるため、製造効率が高く望ましい。
本実施形態においては、図１、２に示すように、第１のダミー電極１０９が、電極パッド部１１０よりも第１の方向に配置された第１部１０９Ａと、電極パッド部１１０よりも第１の方向と逆方向である第４の方向に配置された第２部１０９Ｂと、を含み、これら第１部１０９Ａと第２部１０９Ｂとは互いに分離して配置された構成としている。
このように、第１のダミー電極１０９が、第１の方向に配置された、電極パッド部１１０よりも第１の方向に配置された第１部１０９Ａと、電極パッド部１１０よりも第１の方向と逆方向である第４の方向に配置された第２部１０９Ｂと、を含む構成とすることにより、半導体光素子１００の上面における第１の方向と第４の方向の端部に平坦な領域を形成することができるため、吸引器による吸引不良が発生してしまうことを抑制することが可能となる。
なお、図３、４に示すように、第１のダミー電極１０９が、第１の方向、第２の方向、及び第４の方向から電極パッド部１１０を囲う構成としてもよい。この図３、４に示す構成においては、電極パッド部１１０よりも第１の方向に配置された第１部１０９Ａと、電極パッド部１１０よりも第１の方向と逆方向である第４の方向に配置された第２部１０９Ｂと、が一体となった構成となっている。この図３、４に示す構成であれば、図１、２に示した半導体光素子１００と比較して、空気の逃げ道を塞ぐ構成とすることができるため、吸引器による吸引不良をより抑制することが可能となる。即ち、図１、２に示す構成では、第１部１０９Ａと第２部１０９Ｂとが分離して配置されているため、それらの間を空気が流れてしまう可能性がある。しかし、図３、４に示す構成であれば、そのような空気の逃げ道を塞ぐことができるため、吸引器による吸引不良をより抑制することが可能となる。
一方で、図１、２に示す構成の方が、図３、４に示す構成と比較して小型化の観点からは望ましい。即ち、図１、２の構成であれば、第１のダミー電極１０９が、電極パッド部１１０に対して第２の方向に配置された部分を有さない分、図３、４に示す構成と比較して小型化を図ることが可能となる。
また、第１の領域１３０と第２の領域１３１における吸引量を調整するために、あえて、図１、２に示すように、第１部１０９Ａと第２部１０９Ｂとを分離させ、それらの距離を調整する構成としてもよい。例えば、第１の領域１３０と比較して、第２の領域１３１の方が吸引不良しやすい構成となっている場合において、吸引器による吸引を行うと、半導体光素子１００が傾き、落下してしまう恐れがある。しかし、あえて第１部１０９Ａと第２部１０９Ｂとを分離させることで、第１の領域１３０と、第２の領域１３１との吸引量を調整し、バランスさせることができる。
また、図５に示すように、第２のダミー電極１１１にスリット１１１Ａを形成し、あえて、第２の領域１３１の吸引量を低下させて、第１の領域１３０と、第２の領域１３１との吸引量をバランスさせる構成としてもよい。スリット１１１Ａは、例えば、メサストライプ１２２の延伸方向である第１の方向に交差する方向に設ければよい。
なお、図１乃至５に示す例では、第２のダミー電極１１１は第２の領域１３１において、電極膜１０７と並走するように配置されている。そして、素子構造層１１４の上方から見て、第２の領域１３１における、第２のダミー電極１１１、及び電極膜１０７に覆われていない面積は、第２の領域１３１の面積の２０％以下としている。
また、図１、２に示す例においては、第２の領域１３１において、第２のダミー電極１１１が相対的に大きな面積を有するため、上述した方法により、第２のダミー電極１１１の上面に記号１１２を付す構成としている。
このように、素子構造層１１４の上方から見て、第２の領域１３１における、第２のダミー電極１１１、及び電極膜１０７に覆われていない面積が、第２の領域１３１の面積の２０％以下とすることにより、第２の領域１３１において平坦な領域の面積を大きくすることができるため、吸引器による吸引不良が発生してしまうことを抑制することが可能となる。
特に、図１乃至５に示す例においては、メサストライプ１２２が、素子構造層１１４の上方から見て、第３の方向に寄った構成としている。このような構成においては、電極膜１０７よりも第３の方向に位置する第２の領域１３１の面積が小さくなってしまい、第２の領域１３１における平坦な領域の面積が小さくなってしまうという課題がある。この課題に対して、上述したように、素子構造層１１４の上方から見て、第２の領域１３１における、第２のダミー電極１１１、及び電極膜１０７に覆われていない領域の面積が、第２の領域１３１の面積の２０％以下とすることにより、吸引器による吸引不良を抑制する効果はより顕著となる。
なお、同様に、素子構造層１１４の上方から見て、第１の領域１３０における、第１のダミー電極１０９、電極パッド部１１０、及び電極膜１０７に覆われていない領域の面積が、前記第１の領域の面積の２０％以下とし、第１の領域１３０において平坦な領域の面積を大きくすることにより、吸引器による吸引不良が発生してしまうことを抑制することが望ましい。
なお、図１、２に示す構成では、第２のダミー電極１１１の上面に記号１１２を付す構成を示したが、図３、４に示すように、第１のダミー電極１０９が、第２のダミー電極１１１よりも大きな面積を有するような場合には、第１のダミー電極１０９の上面に、記号１１２を付す構成としても構わない。記号１１２の形成方法としては、第２のダミー電極１１１の上面に形成する方法と同じ方法を用いても構わない。
図１乃至５に示すように、半導体基板１０１の下面には、ｎ型電極１１３を設けている。ｎ型電極１１３は、例えば、半導体基板１０１の下面に、蒸着法とフォトリソグラフィ技術でパターニングすることによって形成することができる。
なお、素子構造層１１４の上方から見て、第１の領域１３０が、第１のダミー電極１０９が配置されていない、第１の方向に交差する第１の端辺領域１３０Ａを有し、第２の領域１３１が、第２のダミー電極１１１が配置されていない、第１の方向に交差する第２の端辺領域１３１Ａを有する構成とすることが望ましい。また、本実施形態においては、素子構造層１１４の上方から見て、第１の領域１３０が、第１のダミー電極１０９が配置されていない、第４の方向に交差する第３の端辺領域１３０Ｂを有し、第２の領域１３１が、第２のダミー電極１１１が配置されていない、第４の方向に交差する第４の端辺領域１３１Ｂを有する構成としている。その理由について、以下に説明する。
半導体光素子１００はウエハに複数形成され、その後、個別化して形成される。個別化のプロセスは大きく２段階に分けられる。第１の段階は、複数の半導体光素子１００がメサストライプ１２２の延伸方向（第１の方向）に交差する方向に複数連結されたバー状態に分けるバー化工程である。第２の段階は、バー状態から、メサストライプ１２２の延伸方向に平行な方向に劈開していくことで個別化するチップ化工程である。バー状態に分けるバー化工程は、具体的には、上述した製造方法が施された素子構造層１１４にレーザで上方（又は下方）から傷入れを行った後に、下方（又は上方）からブレードを素子構造層１１４に押し当てることにより、メサストライプ１２２の延伸方向（第１の方向）に交差する方向に連結された半導体光素子群（バー）を形成する。ここで、半導体光素子群の切断面は劈開面となっており、レーザ光を出射する出射面となる。なお、レーザで傷入れを行うのは、素子構造層１１４の上方から行うことが望ましい。このような方法とすることにより、ブレードを押し当てる工程において、メサストライプ１２２が配置された面側からブレードを押し当てる必要がなく、メサストライプ１２２の品質劣化を抑制することができる。また、レーザによる傷入れ位置は、ブレードによる押し当てによる分断位置よりも高精度に制御することが可能となるため、メサストライプ１２２の品質劣化を抑制することができる。
次に、レーザ光の前方出射面には、例えば反射率が１％以下となる反射膜を形成し、後方出射面には反射率が９０％以上の反射膜を形成する。
その後、メサストライプ１２２の延伸方向（第１の方向）に、半導体光素子群にダイヤモンドカッターで傷入れを行い分断することにより、複数の半導体光素子１００を製造する（チップ化工程）。その際、半導体光素子１００における、第１の方向に直交する方向の幅が、２００μｍ以下となる構成としても構わない。即ち上述した通り、本実施形態に係る半導体光素子１００であれば、このように、第１の方向に直交する方向の幅が２００μｍ以下となるような小型の構成であったとしても、第１のダミー電極１０９、第２のダミー電極１１１を設けることにより、半導体光素子１００の上面における平坦な領域の面積を増加させているため、吸引器による吸引不良が発生してしまうことを抑制することが可能となる。
上述した半導体光素子群（バー）を形成する工程においては、レーザで傷入れを行うが、その際に、第１の領域１３０の第１の端辺領域１３０Ａ、第２の領域１３１の第２の端辺領域１３１Ａにまで、第１のダミー電極１０９、第２のダミー電極１１１が配置されない構成とすることが望ましい。このような構成とすることにより、傷入れの際に、第１のダミー電極１０９、第２のダミー電極１１１に曲げが発生するのを抑制することができ、また、第１のダミー電極１０９、第２のダミー電極１１１が割れるのを抑制することができる。更に、第１のダミー電極１０９、第２のダミー電極１１１に曲げが発生に伴う、パッシベーション膜１０８の下方に配置されたいずれかの層と、第１のダミー電極１０９、第２のダミー電極１１１との導通を抑制することができる。そのため、素子構造層１１４の上方から見て、第１の領域１３０が、第１のダミー電極１０９が配置されていない、第１の方向に交差する第１の端辺領域１３０Ａを有し、第２の領域１３１が、第２のダミー電極１１１が配置されていない、第１の方向に交差する第２の端辺領域１３１Ａを有する構成とすることが望ましい。同様に、素子構造層１１４の上方から見て、第１の領域１３０が、第１のダミー電極１０９が配置されていない、第４の方向に交差する第３の端辺領域１３０Ｂを有し、第２の領域１３１が、第２のダミー電極１１１が配置されていない、第４の方向に交差する第４の端辺領域１３１Ｂを有する構成とすることが望ましい。
ただし、吸引器による吸引不良を抑制する観点からは、第１の領域１３０の第１の端辺領域１３０Ａにまで第１のダミー電極１０９を配置し、第２の領域１３１の第２の端辺領域１３１Ａにまで第２のダミー電極１１１を配置する構成とすることが望ましい。同様に、第１の領域１３０の第３の端辺領域１３０Ｂにまで第１のダミー電極１０９を配置し、第２の領域１３１の第４の端辺領域１３１Ｂにまで第２のダミー電極１１１を配置する構成とすることが望ましい。
なお、メサストライプ１２２については、素子構造層１１４の上方から見て、第１の方向、及び第４の方向に交差する端辺領域にまで形成されることが望ましい。このような構成とすることにより、活性層１０３の全ての領域を発光に寄与させることができ、且つ活性層１０３が光吸収層として機能することを抑制することができる。そのため、半導体光素子１００の品質劣化を抑制することができる。
なお、本実施形態においては、図１乃至５に示すように、メサストライプ１２２の延伸方向（第１の方向）に、半導体光素子群にダイヤモンドカッターで傷入れを行い分断する際に、メサストライプ１２２が素子構造層１１４の上方から見て、第３の方向に寄った構成となるよう分断を行う。このような構成とすることにより、電極パッド部１１０が配置される第１の領域１３０の面積を担保しつつ、半導体光素子１００全体の小型化を図ることが可能となる。なお、第２の領域１３１には電極パッド部１１０を設けていないため、上述した個片化工程において、第２のアイソレーション溝１２３Ｂが分断されない程度の最低限の面積を持たせておけばよい。そのため、図１乃至５に示す例においては、第１の領域１３０の面積よりも第２の領域１３１の面積が小さい構成となっている。
図８は、上述した本実施形態に係る半導体光素子１００を、光モジュール３００に搭載した例を示す概略図である。本実施形態に係る光モジュール３００は、全体収容部３０５と、半導体光素子１００から出力される光を光ファイバ３０３に入射させるレンズ３０２と、半導体光素子１００に電気信号を入力するサブマウント２００と、リードピン３０６とを備えている。
全体収容部３０５は、光モジュール３００の各部材を格納するための金属製の部材であり、光ファイバ収容部３０４と、レンズ収容部３０１と、を含んで構成される。光ファイバ収容部３０４は、光ファイバ３０３を格納するための金属製の円筒形状の部材である。光ファイバ収容部３０４には、コネクタを備えた光ファイバ３０３が外部から挿入される。レンズ収容部３０１には、所定位置に形成された孔にレンズ３０２がはめ込まれており、レンズ収容部３０１はレンズ３０２を支持する。
また、特に図示はしないが、全体収容部３０５の底面（リードピン３０６が接続されている面）に、高周波信号線が印刷された窒化アルミ等からなるサブマウント２００が搭載されている。サブマウント２００上には、上述した半導体光素子１００が搭載されている。当該半導体光素子１００は、コレットなどの吸引器により保持され、サブマウント２００上に配置される。上述した通り、半導体光素子１００は第１のダミー電極１０９、第２のダミー電極１１１を備えることにより、吸引器による吸引不良が発生してしまうことを抑制することが可能な構成となっている。そのため、サブマウント２００上の適切な場所に、コレットなどの吸引器を用いて、半導体光素子１００を配置することが可能となる。
サブマウント２００上には、半導体光素子１００の下面側が搭載されており、電極パッド部１１０が設けられた半導体光素子１００の上面は露出された状態となっている。そして、サブマウントに設けられた配線と、電極パッド部１１０とが、ワイヤボンディングにより電気的に接続されることで、半導体光素子１００を通電することができる。
なお、サブマウント２００や半導体光素子１００は、リードピン３０６を介して、光モジュール３００の外部に存在するフレキシブル基板（図示せず）と電気的に接続されている。リードピン３０６は、全体収容部３０５の底面の外側から接続されている。半導体光素子１００に入力される電気信号は、フレキシブル基板からリードピン３０６を経由して伝送されることになる。
なお、本実施形態では、リッジ型の半導体光素子１００を例示して説明したが、埋め込み型の半導体層や、埋め込み型の樹脂層を有する半導体光素子においても同様の効果が得られることは言うまでもない。また、本実施形態では、半導体光素子１００が直接変調型レーザである例を示して説明したが、半導体光素子１００が、電界吸収変調器であってもよい。なお、直接変調型レーザは、上面面積が一般的に小さい構成となるが、上述した本開示の構成とすることにより、吸引器による吸引不良を抑制することが可能となる。
１００ 半導体光素子、１０１ 半導体基板、１０２ ｎ－ＩｎＰ層、１０３ 活性層、１０４ メサエッチング停止層、１０５ ｐ型クラッド層、１０６ ｐ型コンタクト層、１０７ 電極膜、１０８ パッシベーション膜、１０９ 第１のダミー電極、１０９Ａ 第１部、１０９Ｂ 第２部、１１０ 電極パッド部、１１１ 第２のダミー電極、１１２ 記号、１１３ ｎ型電極、１１４ 素子構造層、１１５Ａ 第１のバンプ部、１１５Ｂ 第２のバンプ部、１１６ 縁、１２１Ａ 第１の分離溝、１２１Ｂ 第２の分離溝、１２２ メサストライプ、１２３Ａ 第１のアイソレーション溝、１２３Ｂ 第２のアイソレーション溝、１３０ 第１の領域、１３０Ａ 第１の端辺領域、１３０Ｂ 第３の端辺領域、１３１ 第２の領域、１３１Ａ 第２の端辺領域、１３１Ｂ 第４の端辺領域、１５０ 吸引口、２００ サブマウント、３００ 光モジュール、３０１ レンズ収容部、３０２ レンズ、３０３ 光ファイバ、３０４ 光ファイバ収容部、３０５ 全体収容部、３０６ リードピン。

Claims (22)

  1. 第１の方向に延伸するメサストライプを含む素子構造層と、
    少なくとも前記メサストライプの上面を覆う電極膜と、
    前記素子構造層の上面における、前記メサストライプよりも前記第１の方向に交差する第２の方向に位置する第１の領域の一部を覆い、前記電極膜と電気的に接続された電極パッド部と、
    前記第１の領域の他の一部を覆い、前記電極膜と電気的に絶縁された第１のダミー電極と、
    前記素子構造層の上面における、前記メサストライプよりも前記第２の方向と逆方向である第３の方向に位置する第２の領域の少なくとも一部を覆い、前記電極膜と電気的に絶縁された第２のダミー電極と、を含み、
    前記第１のダミー電極は、前記電極パッド部よりも前記第１の方向に配置された第１部と、前記電極パッド部よりも前記第１の方向と逆方向である第４の方向に配置された第２部と、を含み、
    前記第２のダミー電極は、スリットによって分離された第３部および第４部を含み、
    前記第１のダミー電極、前記第２のダミー電極および前記電極パッド部の膜厚が互いに等しい、
    半導体光素子。
  2. 請求項１に記載の半導体光素子であって、
    前記第１のダミー電極は、前記電極パッド部の外周の少なくとも一部に沿う縁を有する、
    半導体光素子。
  3. 請求項２に記載の半導体光素子であって、
    前記電極パッド部の前記外周は円周状であり、
    前記第１のダミー電極の前記縁は、前記外周の曲率よりも大きな曲率半径を有する円弧状である、
    半導体光素子。
  4. 請求項３に記載の半導体光素子であって、
    前記外周の少なくとも一部と前記縁とは、互いに向き合うよう配置され、且つ一定幅の隙間を開けて配置された、
    半導体光素子。
  5. 請求項４に記載の半導体光素子であって、
    前記隙間は、５μｍ以上、１０μｍ以下である、
    半導体光素子。
  6. 請求項１乃至５のいずれかに記載の半導体光素子であって、
    前記素子構造層は、前記第１の領域において第１のバンプ部を有し、及び前記第２の領域において第２のバンプ部を有する、
    半導体光素子。
  7. 請求項１乃至６のいずれかに記載の半導体光素子であって、
    前記素子構造層の上方から見て、前記メサストライプと重畳する領域における前記電極膜の上面の高さよりも、前記第１のダミー電極の上面、及び前記第２のダミー電極の上面の方が高い位置に配置された、
    半導体光素子。
  8. 請求項１乃至７のいずれかに記載の半導体光素子であって、
    前記第１部と前記第２部とは互いに分離して配置された、
    半導体光素子。
  9. 請求項１乃至８のいずれかに記載の半導体光素子であって、
    前記第１のダミー電極が、前記第１の方向、前記第２の方向、及び前記第４の方向から前記電極パッド部を囲う、
    半導体光素子。
  10. 請求項１乃至９のいずれかに記載の半導体光素子であって、
    前記第１の領域の面積よりも、前記第２の領域の面積が小さい、
    半導体光素子。
  11. 請求項１乃至１０のいずれかに記載の半導体光素子であって、
    前記素子構造層の上方から見て、前記第２の領域における、前記第２のダミー電極、及び前記電極膜に覆われていない領域の面積は、前記第２の領域の面積の２０％以下である、
    半導体光素子。
  12. 請求項１１に記載の半導体光素子であって、
    前記第２のダミー電極の上方から視認される位置には記号が付された、
    半導体光素子。
  13. 請求項１乃至１２のいずれかに記載の半導体光素子であって、
    前記素子構造層の上方から見て、前記第１の領域における、前記第１のダミー電極、前記電極パッド部、及び前記電極膜に覆われていない領域の面積は、前記第１の領域の面積の２０％以下である、
    半導体光素子。
  14. 請求項１３に記載の半導体光素子であって、
    前記第１のダミー電極の上方から視認される位置には記号が付された、
    半導体光素子。
  15. 請求項１乃至１４のいずれかに記載の半導体光素子であって、
    前記素子構造層の外形を構成する辺の８０％以上に沿うように、前記第１のダミー電極及び前記第２のダミー電極が配置された、
    半導体光素子。
  16. 請求項１乃至１５のいずれかに記載の半導体光素子であって、
    前記素子構造層の上方から見て、前記第１の領域が、前記第１のダミー電極が配置されていない前記第１の方向に交差する第１の端辺領域を有し、前記第２の領域が、前記第２のダミー電極が配置されていない前記第１の方向に交差する第２の端辺領域を有する、
    半導体光素子。
  17. 請求項１乃至１６のいずれかに記載の半導体光素子であって、
    前記素子構造層の上方から見て、前記素子構造層は矩形状の外形を有し、
    前記第１のダミー電極、及び前記第２のダミー電極の少なくとも一部が、前記矩形状の外形における４隅に沿うよう配置され、
    前記電極膜の上面よりも、前記第１のダミー電極、及び前記第２のダミー電極の上面の方が高い位置に配置された、
    半導体光素子。
  18. 請求項１乃至１７のいずれかに記載の半導体光素子であって、
    前記素子構造層の上方から見て、前記第１のダミー電極と重畳する領域の前記素子構造層の層構造と、前記第２のダミー電極と重畳する領域の前記素子構造層の層構造とが等しい、
    半導体光素子。
  19. 請求項１乃至１８のいずれかに記載の半導体光素子と、
    前記半導体光素子の下面側が搭載されるサブマウントと、を含み、
    前記サブマウントに設けられた配線と、前記電極パッド部と、がワイヤボンディングにより電気的に接続された、
    光モジュール。
  20. 第１の方向に延伸するメサストライプを含む素子構造層を準備し、
    前記素子構造層の上面に導電層を形成し、
    前記導電層を分離することにより、少なくとも前記メサストライプの上面を覆う電極膜と、前記素子構造層の上面における、前記メサストライプよりも前記第１の方向に交差する第２の方向に位置する第１の領域の一部を覆い、前記電極膜と電気的に接続された電極パッド部と、前記第１の領域の他の一部を覆い、前記電極膜と電気的に絶縁された第１のダミー電極と、前記素子構造層の上面における、前記メサストライプよりも前記第２の方向と逆方向である第３の方向に位置する第２の領域の少なくとも一部を覆い、前記電極膜と電気的に絶縁された第２のダミー電極と、を形成し、
    前記導電層を分離する工程において、前記第１のダミー電極が、前記電極パッド部よりも前記第１の方向に配置された第１部と、前記電極パッド部よりも前記第１の方向と逆方向である第４の方向に配置された第２部と、を含むよう分離し、
    前記第２のダミー電極は、前記導電層を分離する工程においてスリットによって分離された第３部および第４部を含み、
    前記第１のダミー電極、前記第２のダミー電極および前記電極パッド部の膜厚が互いに等しい、
    半導体光素子の製造方法。
  21. 請求項２０に記載の半導体光素子の製造方法であって、
    前記導電層の分離は、ミリングを用いて行う、
    半導体光素子の製造方法。
  22. 第１の方向に延伸するメサストライプを含む素子構造層を準備し、
    前記素子構造層の上面に導電層を形成し、
    前記導電層を分離することにより、少なくとも前記メサストライプの上面を覆う電極膜と、前記素子構造層の上面における、前記メサストライプよりも前記第１の方向に交差する第２の方向に位置する第１の領域の一部を覆い、前記電極膜と電気的に接続された電極パッド部と、前記第１の領域の他の一部を覆い、前記電極膜と電気的に絶縁された第１のダミー電極と、前記素子構造層の上面における、前記メサストライプよりも前記第２の方向と逆方向である第３の方向に位置する第２の領域の少なくとも一部を覆い、前記電極膜と電気的に絶縁された第２のダミー電極と、を形成し、
    前記導電層を分離する工程において、前記第１のダミー電極が、前記電極パッド部よりも前記第１の方向に配置された第１部と、前記電極パッド部よりも前記第１の方向と逆方向である第４の方向に配置された第２部と、を含むよう分離し、
    前記導電層の分離は、ミリングを用いて行う、
    半導体光素子の製造方法。
JP2019043177A 2019-03-08 2019-03-08 半導体光素子、光モジュール、及び半導体光素子の製造方法 Active JP7241572B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019043177A JP7241572B2 (ja) 2019-03-08 2019-03-08 半導体光素子、光モジュール、及び半導体光素子の製造方法
US16/811,559 US11233174B2 (en) 2019-03-08 2020-03-06 Semiconductor optical device, optical module, and manufacturing method of semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019043177A JP7241572B2 (ja) 2019-03-08 2019-03-08 半導体光素子、光モジュール、及び半導体光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020145391A JP2020145391A (ja) 2020-09-10
JP7241572B2 true JP7241572B2 (ja) 2023-03-17

Family

ID=72335488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019043177A Active JP7241572B2 (ja) 2019-03-08 2019-03-08 半導体光素子、光モジュール、及び半導体光素子の製造方法

Country Status (2)

Country Link
US (1) US11233174B2 (ja)
JP (1) JP7241572B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230119386A1 (en) * 2021-10-20 2023-04-20 Lumentum Japan, Inc. Ridge type semiconductor optical device
JP7046294B1 (ja) * 2021-11-08 2022-04-01 三菱電機株式会社 光半導体装置
JP7286029B1 (ja) * 2022-03-30 2023-06-02 三菱電機株式会社 半導体デバイス、半導体デバイスの製造方法及び半導体デバイスの識別方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091913A (ja) 1999-09-20 2001-04-06 Mitsubishi Electric Corp 変調器と変調器付き半導体レーザ装置並びにその製造方法
JP2006179717A (ja) 2004-12-22 2006-07-06 Mitsubishi Electric Corp 光半導体装置
JP2008041850A (ja) 2006-08-04 2008-02-21 Sumitomo Electric Ind Ltd 半導体レーザ素子
JP2008186855A (ja) 2007-01-26 2008-08-14 Nichia Chem Ind Ltd 半導体レーザ素子、半導体レーザ装置及びその製造方法
JP2009088490A (ja) 2007-09-10 2009-04-23 Rohm Co Ltd 半導体発光素子及び半導体発光装置
JP2009177141A (ja) 2007-12-28 2009-08-06 Mitsubishi Electric Corp 半導体発光素子の製造方法
JP2012015147A (ja) 2010-06-29 2012-01-19 Opnext Japan Inc 半導体レーザ素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270278B2 (ja) * 1994-12-15 2002-04-02 東芝電子エンジニアリング株式会社 半導体装置及びその製造方法
JP4620401B2 (ja) * 2004-07-21 2011-01-26 三菱電機株式会社 半導体レーザ素子
JP4892940B2 (ja) * 2005-11-29 2012-03-07 富士ゼロックス株式会社 面発光型半導体レーザ装置およびその製造方法
JP2010267871A (ja) * 2009-05-15 2010-11-25 Sony Corp 半導体レーザおよびその製造方法
US20110198609A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Light-Emitting Devices with Through-Substrate Via Connections

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091913A (ja) 1999-09-20 2001-04-06 Mitsubishi Electric Corp 変調器と変調器付き半導体レーザ装置並びにその製造方法
JP2006179717A (ja) 2004-12-22 2006-07-06 Mitsubishi Electric Corp 光半導体装置
JP2008041850A (ja) 2006-08-04 2008-02-21 Sumitomo Electric Ind Ltd 半導体レーザ素子
JP2008186855A (ja) 2007-01-26 2008-08-14 Nichia Chem Ind Ltd 半導体レーザ素子、半導体レーザ装置及びその製造方法
JP2009088490A (ja) 2007-09-10 2009-04-23 Rohm Co Ltd 半導体発光素子及び半導体発光装置
JP2009177141A (ja) 2007-12-28 2009-08-06 Mitsubishi Electric Corp 半導体発光素子の製造方法
JP2012015147A (ja) 2010-06-29 2012-01-19 Opnext Japan Inc 半導体レーザ素子

Also Published As

Publication number Publication date
JP2020145391A (ja) 2020-09-10
US11233174B2 (en) 2022-01-25
US20200287090A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
JP7241572B2 (ja) 半導体光素子、光モジュール、及び半導体光素子の製造方法
US8563342B2 (en) Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays
US7463662B2 (en) Optical semiconductor device, manufacturing method therefor, and optical semiconductor apparatus
JP5214844B2 (ja) 光半導体装置
US20200358251A1 (en) Surface-emitting laser, electronic device, and method of manufacturing surface-emitting laser
US9466947B2 (en) Semiconductor laser diode with shortened cavity length
US8617911B2 (en) Method for forming coating film on facet of semiconductor optical device
US10224697B2 (en) Integrated quantum cascade laser, semiconductor optical apparatus
JP5292443B2 (ja) 光半導体素子の製造方法
JP5118875B2 (ja) 半導体発光素子および半導体発光素子製造方法
JP6435820B2 (ja) 光半導体装置および光半導体素子の実装方法
WO2023145662A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
US20230035065A1 (en) Semiconductor optical device and method of manufacturing semiconductor optical device
WO2023145414A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
WO2023079726A1 (ja) 光半導体装置
JP5511545B2 (ja) 半導体レーザ素子
WO2023145416A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
US8450128B2 (en) Method for producing semiconductor optical device and semiconductor optical device
US20240250496A1 (en) Method of manufacturing semiconductor optical device
US20220406966A1 (en) Light-emitting diode chip, semiconductor light-emitting device, and display device
JP7294938B2 (ja) 埋め込み型半導体光素子及びその製造方法
JP4910870B2 (ja) 半導体レーザ素子の製造方法
JP2023061866A (ja) リッジ型半導体光素子
JP3927940B2 (ja) 半導体光変調器及びその製造方法
JP2021163921A (ja) 量子カスケードレーザ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150