WO2023145414A1 - 光半導体素子、光集積素子、および光半導体素子の製造方法 - Google Patents

光半導体素子、光集積素子、および光半導体素子の製造方法 Download PDF

Info

Publication number
WO2023145414A1
WO2023145414A1 PCT/JP2023/000296 JP2023000296W WO2023145414A1 WO 2023145414 A1 WO2023145414 A1 WO 2023145414A1 JP 2023000296 W JP2023000296 W JP 2023000296W WO 2023145414 A1 WO2023145414 A1 WO 2023145414A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
optical
substrate
mesa
optical semiconductor
Prior art date
Application number
PCT/JP2023/000296
Other languages
English (en)
French (fr)
Inventor
賢一 宮島
和明 清田
竜也 木本
明博 今村
浩二 平岩
Original Assignee
古河電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河電気工業株式会社 filed Critical 古河電気工業株式会社
Publication of WO2023145414A1 publication Critical patent/WO2023145414A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer

Definitions

  • the present invention relates to an optical semiconductor device, an optical integrated device, and a method for manufacturing an optical semiconductor device.
  • optical semiconductor devices such as semiconductor laser devices and semiconductor optical amplifiers are known (for example, Patent Document 1).
  • an optical integrated device integrally including an optical semiconductor device and a portion having a waveguide (hereinafter, the portion is referred to as an optical functional device) is known as disclosed in Patent Document 1 (for example, Patent document 2).
  • the optical semiconductor element of Patent Document 1 has a projecting portion that functions as an alignment portion.
  • one of the objects of the present invention is to make it possible to more reliably secure the required alignment accuracy between the optical semiconductor element and the optical functional element by, for example, forming the projecting portion with higher accuracy. , to obtain a new and improved optical semiconductor device, an optical integrated device, and a method for manufacturing an optical semiconductor device.
  • the optical semiconductor device of the present invention includes, for example, a substrate having a (100) plane as a surface, and a first mesa having a laminated structure in which a plurality of semiconductor layers are laminated in a first direction on the surface, wherein the semiconductor a first mesa including an active layer as a layer, and a first projecting portion projecting from the substrate in the first direction; a second projecting portion projecting in the first direction from the substrate at a position and having a laminated structure in which a plurality of semiconductor layers are stacked in the first direction on the surface;
  • the end face in the first direction has a substantially polygonal shape, and each side of the end face is non-parallel to a virtual line extending in the [0-11] direction.
  • a minimum angle between each side of the end face and the imaginary line may be 45° or more.
  • the substrate and the plurality of semiconductor layers may have a zincblende structure.
  • the substrate may be made of InP, and the active layer may be made of a laminated structure containing GaInAsP.
  • the plurality of semiconductor layers in the second projecting portion, may have the same laminated structure as that of the first projecting portion.
  • the optical integrated device of the present invention includes, for example, an optical functional device having an optical waveguide including a core, and the optical semiconductor device.
  • the core and the active layer face a third direction crossing the first direction, having a contact portion located on the opposite side and in contact with the second protrusion.
  • the method for manufacturing an optical semiconductor device of the present invention comprises, for example, a step of forming a laminated structure in which a plurality of semiconductor layers are laminated in a first direction on a substrate having a (100) plane as a surface, wherein the plurality of semiconductors a layer comprising a first semiconductor layer made of a material that functions as an active layer; forming a plurality of mesas protruding from the substrate at a plurality of locations spaced apart in two directions; forming a current blocking layer so as to fill between the plurality of mesas; forming a conductor layer on the side opposite to the substrate; a first mesa that is one of the plurality of mesas; a portion of the current blocking layer adjacent to the first mesa; and the conductor layer.
  • the step of forming the plurality of mesas includes forming the second mesa by etching using a mask, and forming the second mesa by etching using a mask; has a substantially polygonal shape in plan view in the direction opposite to the first direction, and each side of the mask is non-parallel to an imaginary line extending in the [0-11] direction.
  • a novel and improved optical semiconductor device, an optical integrated device, and a method for manufacturing an optical semiconductor device can be obtained.
  • FIG. 1 is an exemplary and schematic cross-sectional view of the optical semiconductor device of the first embodiment.
  • FIG. 2 is an exemplary and schematic plan view of the optical semiconductor device of the first embodiment.
  • FIG. 3 is an exemplary and schematic cross-sectional view of the optical integrated device of the first embodiment.
  • FIG. 4 is an exemplary and schematic side view of the optical integrated device of the first embodiment.
  • FIG. 5 is an exemplary and schematic cross-sectional view of a product during the manufacturing process of the optical semiconductor device of the first embodiment.
  • FIG. 6 is an exemplary and schematic cross-sectional view of the product in the middle of the manufacturing process of the optical semiconductor device of the first embodiment at a stage after FIG. 5 .
  • FIG. 7 is an exemplary and schematic cross-sectional view of a product in the middle of the manufacturing process of the optical semiconductor device of the first embodiment at a stage after FIG. 6 .
  • FIG. 8 is an exemplary schematic plan view of the product during the manufacturing process of the optical semiconductor device of the first embodiment at the same stage as FIG. 7 .
  • 9 is an enlarged view of a portion of FIG. 8.
  • FIG. 10 is an exemplary and schematic cross-sectional view of the product during the manufacturing process of the optical semiconductor device of the first embodiment at a stage after FIGS.
  • FIG. 11 is an exemplary and schematic cross-sectional view of the product in the middle of the manufacturing process of the optical semiconductor device of the first embodiment at a stage after FIG. 10 .
  • FIG. 12 is an exemplary and schematic cross-sectional view of the product during the manufacturing process of the optical semiconductor device of the first embodiment at a stage after FIG. 11 .
  • FIG. 13 is an exemplary and schematic side view of part of the optical semiconductor device of the first embodiment.
  • FIG. 14 is an exemplary and schematic plan view of part of the optical semiconductor device of the first embodiment.
  • FIG. 15 is an exemplary schematic plan view of a product at the same stage as FIGS. 7 and 8 in the manufacturing process of the optical semiconductor device of the reference example.
  • FIG. 16 is an exemplary schematic side view of the second protrusion of the reference example formed through the steps of FIG.
  • FIG. 17 is an exemplary and schematic cross-sectional view of the optical semiconductor device of the second embodiment.
  • FIG. 18 is an exemplary and schematic cross-sectional view of the optical semiconductor device of the third embodiment.
  • FIG. 19 is an exemplary and schematic plan view of the optical semiconductor device of the fourth embodiment.
  • FIG. 20 is an exemplary and schematic plan view of the optical semiconductor device of the fifth embodiment.
  • Exemplary embodiments of the present invention are disclosed below.
  • the configurations of the embodiments shown below and the actions and results (effects) brought about by the configurations are examples.
  • the present invention can be realized by configurations other than those disclosed in the following embodiments.
  • the X direction is indicated by the arrow X
  • the Y direction is indicated by the arrow Y
  • the Z direction is indicated by the arrow Z.
  • the X-, Y-, and Z-directions intersect each other and are orthogonal to each other.
  • the X direction is referred to as the longitudinal direction or extension direction
  • the Y direction as the lateral direction or width direction
  • the Z direction as the stacking direction or height direction.
  • each figure is a schematic diagram for the purpose of explanation, and the vertical and horizontal scales and ratios of each figure and the actual product do not necessarily match.
  • FIG. 1 is a cross-sectional view of an optical semiconductor device 100 according to the first embodiment.
  • the optical semiconductor device 100 includes a substrate 10 , a first protrusion 11 and two second protrusions 12 .
  • the substrate 10 has a substantially constant thickness in the Z direction and spreads across the Z direction.
  • the substrate 10 has a surface 10a and a surface 10b.
  • the surface 10a faces the Z direction and intersects the Z direction. Further, the surface 10b is located on the opposite side of the surface 10a, faces in the direction opposite to the Z direction, and intersects the Z direction.
  • the substrate 10 is made of n-InP, for example.
  • the surface 10a is an example of a surface.
  • the first protrusion 11 protrudes from the surface 10a of the substrate 10 in the Z direction.
  • the two second protrusions 12 each protrude in the Z direction from the surface 10a.
  • One of the two second protrusions 12 is spaced from the first protrusion 11 in the Y direction, and the other of the two second protrusions 12 is spaced from the first protrusion 11 in the Y direction. spaced apart in opposite directions. That is, the first protrusion 11 is positioned between the two second protrusions 12 .
  • the Z direction is an example of a first direction
  • the Y direction is an example of a second direction.
  • the number of the second protrusions 12 is two in the present embodiment, the number of the second protrusions 12 may be one or three or more. Moreover, when the number of the second projecting portions 12 is three or more, the first projecting portion 11 may be positioned between the three or more second projecting portions 12 .
  • the first protruding portion 11 is, for example, a portion that functions as a known laser emitting element, and can also be called a functional portion.
  • the second projecting portion 12 is a portion used for alignment in the Z direction between the optical semiconductor element 100 and the optical functional element 200 (see FIGS. 3 and 4), and can also be referred to as an alignment portion.
  • the Z-direction end surface 12 a of the second projecting portion 12 is the contact portion with the optical functional element 200 .
  • the end face 12a of the second protruding portion 12 is a plane facing the Z direction and intersecting with the Z direction.
  • the end surface 12a may also be referred to as an edge or contact surface.
  • the second projecting portion 12 may be an alignment marker used for alignment in a direction intersecting the Z direction of the captured image.
  • FIG. 2 is a plan view of the optical semiconductor device 100.
  • FIG. 1 is a cross-sectional view of the optical semiconductor device 100 taken along line II in FIG.
  • Each of the first projecting portion 11 and the second projecting portion 12 has the cross-sectional shape shown in FIG. 1 and extends in the X direction with a width in the Y direction and a height in the Z direction.
  • the first protruding portion 11 extends between an X-direction end face 11c of the optical semiconductor element 100 and an end face 11d opposite to the X-direction.
  • Each of the second projecting portions 12 extends with a predetermined length at substantially the center portion of the optical semiconductor element 100 in the X direction.
  • the length of the second protrusion 12 in the X direction is approximately half the length of the optical semiconductor element 100 and the first protrusion 11 in the X direction, but is not limited to this.
  • the length in the X direction of the second projecting portion 12 is preferably 1/3 or more of the length in the X direction of the optical semiconductor element 100 and the first projecting portion 11 .
  • the first projecting portion 11 includes a mesa 21 and the second projecting portion 12 includes a mesa 22 .
  • Mesa 21 is an example of a first mesa
  • mesa 22 is an example of a second mesa.
  • the mesa 21 and mesa 22 are made by the same semiconductor process. Therefore, the mesa 21 and the mesa 22 include a plurality of stacked same semiconductor layers (the first layer 20a to the sixth layer 20f) and have partially the same stacked structure. That is, the same semiconductor layers included in the mesas 21 and 22 are made of the same material, are aligned in the Y direction, and have the same position in the Z direction from the surface 10 a of the substrate 10 . However, since the Z-direction end of the mesa 22 is removed by etching, the Z-direction end of the mesa 21 includes a semiconductor layer (layer 20d2 farthest from the substrate 10) that is not included in the mesa 22.
  • the mesas 21 and 22 are a first layer 20a, a second layer 20b, a third layer 20c, a fourth layer 20d, a fifth layer 20e, and a layer 20d1 laminated in the Z direction from the surface 10a of the substrate 10. , and a sixth layer 20f.
  • the mesa 21 also has a layer 20d2 on the sixth layer 20f, that is, on the side opposite to the substrate 10 with respect to the sixth layer 20f.
  • the first layer 20a has a laminated structure including, for example, n-InP and n-InGaAsP, and functions as a buffer layer in the mesa 21.
  • the second layer 20b is made of n-InP and functions as a cladding layer in the mesa 21.
  • the third layer 20c has a laminated structure containing n-InGaAsP, for example, and acts as the active layer 11a in the mesa 21.
  • the fourth layer 20d is made of p-InP, for example.
  • the fifth layer 20e includes, for example, first portions made of p-InGaAsP arranged at predetermined intervals in the X direction, and second portions made of p-InP filling the first portions adjacent to each other in the X direction. ,have.
  • fifth layer 20e functions as diffraction grating layer 11b.
  • a layer 20d1 made of the same material as the fourth layer 20d is provided on the opposite side of the substrate 10 to the fifth layer 20e.
  • the fifth layer 20e is sandwiched between the fourth layer 20d and the layer 20d1.
  • the sixth layer 20f is made of p-InGaAsP, for example.
  • the sixth layer 20f is a so-called quaternary layer, and includes a predetermined etchant (eg, hydrochloric acid) or an etching gas (eg, methane) that can etch other semiconductor layers (eg, a clad layer made of InP). mixed gas such as hydrogen), or the ratio of the etching rate to the etching rate of other semiconductor layers is sufficiently small (for example, 1/10 or less).
  • the sixth layer 20f may also be referred to as an etch stop layer.
  • the sixth layer 20f is located on the side opposite to the substrate 10 with respect to the third layer 20c functioning as the active layer 11a.
  • the mesa 22 constitutes the second projecting portion 12 .
  • the sixth layer 20f is exposed at the Z-direction end of the mesa 22, that is, the second projecting portion 12, and constitutes the end surface 12a.
  • no other layer such as a passivation film is formed on the sixth layer 20f of the second protrusion 12, but the other layer is formed on the sixth layer 20f. may be formed.
  • a layer 20d2 made of the same material as the fourth layer 20d is provided on the opposite side of the substrate 10 to the sixth layer 20f.
  • the mesa 21 is surrounded by the current blocking layers 20g and 20h adjacent in the Y direction and the opposite Y direction, and the clad layer 20i adjacent in the Z direction.
  • the current blocking layer 20g is made of p-InP, for example, and the current blocking layer 20h is made of n-InP, for example.
  • the cladding layer 20i is made of, for example, p-InP.
  • a contact layer 20j is laminated on the opposite side of the substrate 10 to the clad layer 20i.
  • the contact layer 20j is made of p-InGaAsP, for example.
  • An electrode 31 is provided on the contact layer 20j.
  • the electrode 31 is a P-side electrode and is separated from the active layer 11a in the Z direction.
  • the electrode 31 has, for example, a base layer 31a, a barrier layer 31b, and a thick film layer 31c stacked in the Z direction from the contact layer 20j.
  • the base layer 31a has a laminated structure containing, for example, Au and AuZn
  • the barrier layer 31b contains, for example, Pt
  • the thick film layer 31c contains, for example, Au.
  • Electrode 31 is an example of a first electrode.
  • the Y direction and the side surface opposite to the Y direction of the first projecting portion 11 are covered with an insulating film 20n.
  • the insulating film 20n is made of SiN, for example.
  • the electrode 32 is provided on the surface 10 b of the substrate 10 .
  • the electrode 32 is an N-side electrode and has a laminated structure containing, for example, AuGe, Ni, and Au.
  • FIG. 3 is a cross-sectional view of an optical integrated device 300 including the optical semiconductor device 100 and the optical functional device 200 of this embodiment shown in FIGS. As shown in FIG. 3, in the optical integrated device 300, the optical semiconductor device 100 and the optical functional device 200 overlap in the Z direction. Optical functional device 200 may also be referred to as a silicon platform. FIG. 3 shows a state in which the optical semiconductor device 100 and the optical functional device 200 are aligned.
  • the optical functional element 200 includes a base 201 , protrusions 202 and electrodes 204 .
  • the base 201 has a substantially constant thickness in the Z direction and spreads across the Z direction.
  • the base 201 has a surface 201a.
  • the surface 201a faces the direction opposite to the Z direction and intersects the Z direction.
  • the protrusion 202 protrudes from the surface 201a in the direction opposite to the Z direction.
  • the projecting portion 202 is provided so as to be aligned in the Z direction and in contact with the second projecting portion 12 of the optical semiconductor element 100 in the Z direction.
  • the optical functional device 200 has two protrusions 202 corresponding to the second protrusions 12 respectively.
  • the length in the X direction and the width in the Y direction of the protruding portion 202 are set corresponding to the second protruding portion 12 .
  • the length of the protrusion 202 in the X direction is longer than the length of the second protrusion 12 in the X direction
  • the width of the protrusion 202 in the Y direction is the width of the second protrusion 12 in the Y direction. is wider than, but not limited to, the width of
  • the optical semiconductor element 100 and the optical The functional element 200 is aligned in the Z direction.
  • the end portion 202 a is located on the side opposite to the substrate 10 with respect to the second projecting portion 12 of the optical semiconductor element 100 and is in contact with the end face 12 a of the second projecting portion 12 .
  • the end portion 202a is an example of a contact portion
  • the protruding portion 202 is an example of a third protruding portion.
  • the electrode 204 is provided on the surface 201a and faces the electrode 31 of the optical semiconductor element 100 with a gap (not shown) in the Z direction. Electrodes 31 and 204 are electrically connected via joints 50 such as AuSn solder bumps, for example.
  • the optical functional device 200 includes a base 201 and a protruding portion 202 protruding from the base 201 in the direction opposite to the Z direction. A portion in which the electrode 31 and the electrode 204 are electrically connected via the joint portion 50 can be provided between . According to such a configuration, the distance between the electrode 31 and the electrode 204 can be shortened, and the effect of further reducing the electrical resistance between the electrode 31 and the electrode 204 can be obtained.
  • Electrode 204 is an example of a second electrode.
  • FIG. 4 is a side view of part of an optical integrated device 300 including the optical semiconductor device 100 and the optical functional device 200 of this embodiment shown in FIGS.
  • the optical functional element 200 has a body 203 as shown in FIG.
  • An optical waveguide including a core 203a extending in the X direction is provided inside the body 203 .
  • the active layer 11a and the core 203a face the X direction and are aligned in the X direction.
  • Laser light output from the active layer 11a at the end surface 11c is coupled to the core 203a and transmitted within the core 203a.
  • the X direction is an example of a third direction.
  • the active layer 11a and the core 203a are displaced in the Z direction, the light coupling efficiency between the active layer 11a and the core 203a is reduced.
  • the distance ⁇ 1 between the Z-direction center of the active layer 11a and the end surface 12a of the second protrusion 12 and the Z-direction center of the core 203a and the Z-direction opposite direction of the protrusion 202 The active layer 11a and the core 203a can be aligned in the Z direction by aligning the distance .delta.2 from the end 202a.
  • the mesa 21 included in the first projecting portion 11 and the mesa 22 included in the second projecting portion 12 have the same laminated structure in which a plurality of semiconductor layers are laminated. have. Therefore, as shown in FIG. 1, the distance .delta.1 is set between the Z-direction center of the third layer 20c functioning as the active layer 11a in the mesa 21 and the end surface 12a in the mesa 22 (second projecting portion 12). As the distance ⁇ 1 in the Z direction between the sixth layer 20f and the end face 12a in the Z direction, it is easier and more It can be set with high accuracy.
  • the optical semiconductor element 100 and the optical functional element 200 can be easily and accurately separated in the Z direction, that is, in the stacking direction of the semiconductor layers in the optical semiconductor element 100, compared to the conventional configuration. Alignment is possible, and the effect of being able to suppress a decrease in optical coupling efficiency is obtained.
  • the optical semiconductor element 100 includes a plurality of second protrusions 12 . Furthermore, the first protrusion 11 is positioned between the plurality of second protrusions 12 . According to such a configuration, it is possible to obtain an effect that the optical semiconductor element 100 can be more stably supported by the plurality of second protrusions 12 .
  • FIG. 5 to 12 are diagrams showing products during each manufacturing process in the method of manufacturing the optical semiconductor device 100.
  • FIG. 5 to 7 and 10 to 12 are cross-sectional views of the product
  • FIG. 8 is a plan view of the product at the same stage as FIG. 7,
  • FIG. 9 is an enlarged view of part of FIG. .
  • the product may also be referred to as a laminate structure.
  • a first layer 20a, a second layer 20b, a third layer 20c, a fourth layer 20d, and a first portion of the diffraction grating layer 11b are formed on the surface 10a of the substrate 10 as a wafer.
  • the original layer 20e1 and the layer 20d1 formed on the diffraction grating layer 11b are laminated by crystal growth.
  • Layer 20e1 is made of p-InGaAsP.
  • the third layer 20c functioning as the active layer 11a in the mesa 21 is an example of the first semiconductor layer.
  • the substrate 10 (wafer) and the semiconductor layers laminated on the substrate 10 have a zincblende structure.
  • the surface (principal surface) of the wafer and the surface 10a of the substrate 10 are (100) planes.
  • (100) is the Miller index indicating the crystal orientation normal to the plane.
  • layers 20e1 and 20d1 are selectively removed at intervals in the X direction by etching in the product of FIG. After that, the removed portion is filled with p-InP, thereby forming a fifth layer 20e functioning as the diffraction grating layer 11b in the mesa 21 and a layer 20d1 on the fifth layer 20e.
  • a sixth layer 20f, a layer 20d2, a sacrificial layer 20k, and a mask layer 20m are formed on the layer 20d1 formed on the fifth layer 20e.
  • the sacrificial layer 20k is made of InGaAsP, for example, and the mask layer 20m is made of SiN, for example.
  • the mask layer 20m formed in FIG. 7 is shaped, for example, so as to have the planar shape shown in FIG.
  • the mask layer 20 m includes a mask layer 20 m 1 formed on the mesa 21 and a mask layer 20 m 2 formed on the mesa 22 .
  • the mask layer 20m2 formed on the mesa 22 has a substantially polygonal shape in plan view in the direction opposite to the Z direction. In this embodiment, as an example, it has a hexagonal shape elongated in the X direction, but it is not limited to this.
  • the mask layer 20m is an example of a mask.
  • the shape of a substantially polygonal shape means that each side has a shape along each side of the polygon, and the corners do not have to be perfectly sharp edges. It may have a minute roundness of curvature to the extent that it causes overheating or does not significantly impair the effect.
  • FIG. 9 is an enlarged view of part of FIG.
  • the sides 20ma and 20mb of the polygon of the mask layer 20m2 are non-parallel to the virtual line VL extending in the [0-11] direction (Y direction).
  • the absolute value of the minimum angle ⁇ a between the imaginary line VL and the side 20ma substantially along the X direction, which is the longitudinal direction of the mesa 22 (second projecting portion 12) is approximately 90°.
  • the absolute value of the minimum angle ⁇ b between the side 20mb forming the tip in the direction opposite to the X direction and the virtual line VL is approximately 55°. The reason for such a shape will be described later.
  • [0-11] is the Miller index indicating the crystal orientation.
  • portions not covered with the mask layer 20m are removed by etching, and recesses are formed on the opposite side of the mask layer 20m and the sacrificial layer 20k in the Z direction.
  • C and mesas 21 and 22 are formed. That is, by partially removing the product of FIG. It is formed.
  • the sacrificial layer 20k plays a role of shaping the side surfaces of the mesas 21 and 22 so as to form gently curved surfaces along the Z direction.
  • current blocking layers 20g and 20h are formed so as to fill the recess C (see FIG. 10) between the mesas 21 and 22.
  • the mask layer 20m and sacrificial layer 20k are removed from the product of FIG.
  • a base layer 31a, a barrier layer 31b, and a thick film layer 31c are laminated.
  • the contact layer 20j, the base layer 31a, the barrier layer 31b, and the thick film layer 31c are examples of conductor layers.
  • a first projecting portion 11 including a mesa 21 (with no insulating film 20n) and a second projecting portion 12 as a mesa 22 are formed.
  • the first protruding portion 11 includes the mesa 21, the portions of the current blocking layers 20g and 20h, the cladding layer 20i, and the contact layer 20j adjacent to the mesa 21 (peripheral portions of the mesa 21 covering the mesa 21), and the electrode 31. and including.
  • the sixth layer 20f functions as an etching stop layer at the mesa 22 (second projecting portion 12), and the sixth layer 20f is exposed at the Z-direction end surface 12a of the second projecting portion 12. It will be.
  • the end surface of the substrate 10 opposite to the Z direction is polished to form the surface 10b, and then the electrode 32 is formed on the surface 10b by vapor deposition lift-off, for example.
  • the electrodes 31, 32, and the semiconductor layers of the first protruding portion 11 are ohmic-connected by heat treatment at about 400° C., for example. Also, the side surface of the first protruding portion 11 is covered with the insulating film 20n.
  • a wafer (not shown) subjected to the above-described processing is cleaved, a low-reflection coating is applied to the X-direction end face 11c (see FIG. 2), and a high-reflection coating is applied to the opposite end face 11d in the X-direction. Thereby, the optical semiconductor device 100 shown in FIGS. 1 and 2 is completed.
  • FIG. 13 is a side view of the second protrusion 12 of the optical semiconductor element 100.
  • the second projecting portion 12 is gradually tapered in the Z direction, and the side surfaces 12b1 and 12b2 (12b) are slightly inclined with respect to the Z direction.
  • the side surface 12b1 is the side surface of the second projecting portion 12 in the Y direction and the opposite direction of the Y direction.
  • the side surface 12b2 is a side surface that forms the tip of the second projecting portion 12 in the X direction and the opposite direction to the X direction.
  • FIG. 14 is a plan view of the second protrusion 12.
  • the end surface 12a of the second projecting portion 12 has a substantially polygonal shape in plan view in the direction opposite to the Z direction.
  • the shape of the end surface 12a is determined by the planar shape of the etching stop layer in the subsequent etching in FIG. 12, that is, the sixth layer 20f of the mesa 22 in this embodiment.
  • the planar shape of the sixth layer 20f of the mesa 22 is the planar shape of the mask layer 20m2 in etching to obtain the product of FIG. 10 from the product of FIG. determined by the planar shape of Therefore, the planar shape of the end face 12a as seen in the direction opposite to the Z direction, as shown in FIG.
  • the side 12a1 extends in substantially the same direction as the side 20ma of the mask layer 20m2, and the side 12a2 extends in substantially the same direction as the side 20mb of the mask layer 20m2. Therefore, the sides 12a1 and 12a2 are also non-parallel to the virtual line VL extending in the [0-11] direction (Y direction). Specifically, the absolute value of the minimum angle ⁇ a between the side 12a1 substantially along the X direction and the virtual line VL is about 90°, and the side 12a2 forming a sharp point in the X direction and the direction opposite to the X direction. and the virtual line VL has an absolute value of approximately 55°.
  • FIG. 15 and 16 show a reference example when such an undesired protrusion 12d is formed, and FIG. 15 shows the product at the same stage as FIGS. 16 is a side view of the second protrusion 12 formed through the steps including the mask layer 20m2 of FIG. 15.
  • FIG. 15 shows the product at the same stage as FIGS. 16 is a side view of the second protrusion 12 formed through the steps including the mask layer 20m2 of FIG. 15.
  • the mask layer 20m2 has a quadrangular shape in a plan view seen in the direction opposite to the Z direction, and the X direction and the edge of the quadrangle in the direction opposite to the X direction are sides. 20mc is substantially parallel to the virtual line VL extending in the [0-11] direction (Y direction).
  • the projection 12d as shown in FIG. 16 occurs when the side 20mc forming the polygon of the mask layer 20m2 is substantially parallel to the virtual line VL. bottom.
  • the inventors presumed that such a phenomenon is correlated with the crystal orientation direction when the wafer and the semiconductor layer serving as the substrate 10 have a zincblende structure. Accordingly, the inventors conducted repeated experimental research and found that the sides 20ma and 20mb of the mask layer 20m2 are not parallel to the virtual line VL from the viewpoint that the protrusion 12d shown in FIG. 16 does not occur. is required, and it is preferable that the minimum angle between the sides 20ma, 20mb and the imaginary line VL is 45° or more.
  • the sides 12a1 and 12a2 of the end face 12a of the second protrusion 12 extend along the sides 20ma and 20mb of the mask layer 20m2. Therefore, from the viewpoint that the protrusion 12d as shown in FIG. 16 does not occur, it is necessary that the sides 12a1 and 12a2 are not parallel to the virtual line VL. is preferably 45° or more. Such a shape of the end surface 12a serves as evidence of the planar shape of the mask layer 20m2.
  • the optical semiconductor element 100 and the optical functional element 200 are arranged in the Z direction, that is, in the stacking direction of the semiconductor layers in the optical semiconductor element 100, in the second projecting portion.
  • the sides 20ma, 20mb of the substantially polygonal mask layer 20m2 used to form 12 are not parallel to the virtual line VL, and the minimum angle between the sides 20ma, 20mb and the virtual line VL is set to 45° or more.
  • the sides 12a1 and 12a2 of the end surface 12a of the second protrusion 12 are not parallel to the virtual line VL, and the minimum angle between the sides 12a1 and 12a2 and the virtual line VL is set to 45° or more.
  • the protrusion 12d on the side surface 12b of the second projecting portion 12 can be suppressed, and furthermore, the protrusion 12d can suppress alignment with the optical functional element 200 from being hindered. That is, according to the present embodiment, by forming the second protruding portion 12 with higher accuracy, it is possible to more reliably ensure the required alignment accuracy between the optical semiconductor element 100 and the optical functional element 200. , the effect of being able to more reliably suppress a decrease in the optical coupling efficiency between the optical semiconductor device 100 and the optical functional device 200 is obtained.
  • the process of removing the protrusion 12d is not required, and thus an advantage is obtained in that it is possible to suppress an increase in labor and cost in manufacturing the optical semiconductor element 100. That is, according to the present embodiment, by forming the second protruding portion 12 with higher accuracy, it is possible to more easily secure the required alignment accuracy between the optical semiconductor element 100 and the optical functional element 200, which in turn Also, it is possible to more easily suppress a decrease in the optical coupling efficiency between the optical semiconductor device 100 and the optical functional device 200 .
  • the height of the second projecting portion 12 in the Z direction is lower than the height of the first projecting portion 11 in the Z direction.
  • the end surface 12a and the end portion 202a of the projecting portion 202 of the optical functional element 200 come into contact with each other.
  • the optical integrated device 300 of the present embodiment has a structure in which the second projecting portion 12 and the projecting portion 202 are in contact with each other. can do.
  • FIG. 17 is a cross-sectional view of an optical semiconductor device 100A of the second embodiment.
  • 100 A of optical semiconductor elements are provided with the same structure as the optical semiconductor element 100 of the said 1st Embodiment except the cross-sectional shape being different.
  • the fifth layer 20e that becomes the diffraction grating layer 11b is exposed at the mesa 21 at the end surface 12a of the second projecting portion 12.
  • the fifth layer 20e is also a so-called quaternary layer and can function as an etch stop layer that is not etched by a predetermined etchant or etching gas that etches other semiconductor layers. Therefore, as in the present embodiment, the fifth layer 20e that becomes the diffraction grating layer 11b in the mesa 21 can be used as the end surface 12a of the second projecting portion 12.
  • This embodiment also provides the same effects as the first embodiment. Further, according to the present embodiment, in the mesa 22, the distance .delta.1 from the third layer 20c, which becomes the active layer 11a in the mesa 21, to the end surface 12a can be set lower. As a result, it is possible to further reduce the influence on the distance ⁇ 1 due to variations in the thickness of the semiconductor layer located on the opposite side of the substrate 10 with respect to the third layer 20c, thereby further reducing the reduction in light coupling efficiency. In some cases, it can be further suppressed.
  • the sides 20ma and 20mb of the mask layer 20m2 are not parallel to the virtual line VL, and the sides 20ma and 20mb of the mask layer 20m2 are not parallel to the virtual line VL.
  • the minimum angle can be 45° or greater. Therefore, according to this embodiment as well, it is possible to suppress the formation of the protrusion 12d on the side surface 12b of the second projecting portion 12 .
  • FIG. 18 is a cross-sectional view of an optical semiconductor device 100B of the third embodiment.
  • the optical semiconductor device 100B has the same configuration as the optical semiconductor device 100 of the first embodiment except that the cross-sectional shape is different.
  • the third layer 20c that becomes the active layer 11a is exposed at the mesa 21 at the end surface 12a of the second protruding portion 12.
  • the third layer 20c is also a so-called quaternary layer and can function as an etch stop layer that is not etched by a predetermined etchant or etching gas that etches other semiconductor layers. Therefore, the third layer 20c that becomes the active layer 11a in the mesa 21 can be used as the end surface 12a of the second protruding portion 12 as in the present embodiment.
  • This embodiment also provides the same effects as the first embodiment.
  • the distance ⁇ 1 from the third layer 20c, which becomes the active layer 11a in the mesa 21, to the end surface 12a can be set even lower.
  • it is possible to further reduce the influence on the distance ⁇ 1 due to variations in the thickness of the semiconductor layer located on the opposite side of the substrate 10 with respect to the third layer 20c, thereby further reducing the reduction in the light coupling efficiency. can be suppressed.
  • the sides 20ma and 20mb of the mask layer 20m2 are not parallel to the virtual line VL, and the sides 20ma and 20mb of the mask layer 20m2 are not parallel.
  • the minimum angle between 20mb and the virtual line VL is set to 45° or more, the sides 12a1 and 12a2 of the end surface 12a of the second projecting portion 12 are made non-parallel to the virtual line VL, and the sides 12a1 and 12a2 and the virtual line VL are made non-parallel.
  • the minimum angle with the line VL can be 45° or more. Therefore, according to this embodiment as well, it is possible to suppress the formation of the protrusion 12d on the side surface 12b of the second projecting portion 12 .
  • FIG. 19 is a plan view of an optical semiconductor device 100C of the fourth embodiment.
  • the optical semiconductor element 100C has the same configuration as the optical semiconductor element 100 of the first embodiment except that the shape and arrangement of the second projecting portion 12 are different.
  • two second protrusions 12 are provided on both sides of the first protrusion 11 in the Y direction, the second protrusions 12 being spaced apart in the X direction. Even with such a configuration, the same effects as those of the first embodiment can be obtained. Further, according to the present embodiment, the effect that the weight of the optical semiconductor element 100 can be reduced by the amount that the second projecting portion 12 can be configured to be smaller can be obtained.
  • the optical functional element 200 may be provided with the same number of protrusions 202 as the second protrusions 12 corresponding to each of the second protrusions 12, or may be provided with a plurality of second protrusions 12 corresponding to A smaller number of protrusions 202 than the second protrusions 12 may be provided. Further, it is preferable that the X-direction centers of the two second projecting portions 12 arranged in the X-direction are separated from each other by 1 ⁇ 3 or more of the length of the optical semiconductor element 100 .
  • FIG. 20 is a plan view of an optical semiconductor device 100D of the fifth embodiment.
  • the optical semiconductor element 100D has the same configuration as the optical semiconductor element 100 of the first embodiment except that the shape of the second projecting portion 12 is different.
  • the shape of the second projecting portion 12 is different from that of the other embodiments.
  • in the cross section crossing the Z direction of the second projecting portion 12 having the shape of FIG. 12a2 and the virtual line VL can be non-parallel, and the minimum angle between the respective sides 12a1 and 12a2 and the virtual line VL can be 45° or more. Therefore, according to this embodiment as well, it is possible to suppress the formation of the protrusion 12d on the side surface 12b of the second projecting portion 12 .
  • the polygonal shape of the cross section of the second projection 12 intersecting the Z direction is not limited to a hexagon as in the first embodiment or a trapezoid as in this embodiment. Instead, various shapes can be employed, such as, for example, parallelograms or other shapes.
  • the present invention can be used for an optical semiconductor device, an optical integrated device, and a method for manufacturing an optical semiconductor device.
  • Optical semiconductor element 200 Optical functional element 201... Base 201a... Surface 202... Protruding part (third protruding part) 202a... End (contact portion) 203... Body 203a... Core 203b... End surface 204... Electrode (second electrode) 300... Optical integrated element C... Concave part VL... Imaginary line X... Direction (third direction) Y... direction (second direction) Z direction (first direction) ⁇ 1 Distance ⁇ 2 Distance ⁇ a, ⁇ b Minimum angle

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

光半導体素子は、例えば、（１００）面を表面とする基板と、表面上に複数の半導体層が第一方向に積層され当該半導体層として活性層を含む第一メサを有し、基板から第一方向に突出した第一突出部と、第一突出部に対して第二方向に離間した位置で基板から第一方向に突出し、表面上に複数の半導体層が第一方向に積層された積層構造を有した、第二突出部と、を備え、第二突出部の第一方向の端面は略多角形状の形状を有するとともに当該端面の各辺が［０－１１］方向に延びる仮想線と非平行である。

Description

光半導体素子、光集積素子、および光半導体素子の製造方法
　本発明は、光半導体素子、光集積素子、および光半導体素子の製造方法に関する。
　従来、半導体レーザ素子や半導体光増幅器のような光半導体素子が知られている（例えば、特許文献１）。また、従来、特許文献１のような光半導体素子と導波路を有した部位（以下、当該部位を光機能素子と称する）とを一体に備えた光集積素子が、知られている（例えば、特許文献２）。
国際公開第２０２１／０２４９９７号 特開２０１７－０９２２６２号公報
　この種の光集積素子では、光半導体素子と光機能素子との位置合わせ精度が低いと、光半導体素子と光機能素子との光の結合効率が低下してしまう。
　特許文献１の光半導体素子は、位置合わせ部として機能する突出部を有している。
　このような構成にあっては、突出部を精度良く形成できない場合には、光半導体素子と光機能素子との位置合わせ精度、ひいては光半導体素子と光機能素子との光の結合効率を確保し難くなる虞があった。
　そこで、本発明の課題の一つは、例えば、突出部をより精度良く形成することにより光半導体素子と光機能素子との所要の位置合わせ精度をより確実に確保することが可能となるような、新規な改善された光半導体素子、光集積素子、および光半導体素子の製造方法を得ることである。
　本発明の光半導体素子は、例えば、（１００）面を表面とする基板と、前記表面上に複数の半導体層が第一方向に積層された積層構造を有する第一メサであって、前記半導体層として活性層を含む第一メサを有し、前記基板から前記第一方向に突出した第一突出部と、前記第一突出部に対して前記第一方向と交差した第二方向に離間した位置で前記基板から前記第一方向に突出し、前記表面上に複数の半導体層が前記第一方向に積層された積層構造を有した、第二突出部と、を備え、前記第二突出部の前記第一方向の端面は略多角形状の形状を有するとともに当該端面の各辺が［０－１１］方向に延びる仮想線と非平行である。
　前記光半導体素子では、前記端面の各辺と前記仮想線との最小角度が４５°以上であってもよい。
　前記光半導体素子では、前記基板および前記複数の半導体層は、閃亜鉛鉱型構造を有してもよい。
　前記光半導体素子では、前記基板は、InPで作られ、前記活性層は、GaInAsPを含む積層構造で作られてもよい。
　前記光半導体素子では、前記第二突出部において、前記複数の半導体層は、前記第一突出部と同じ積層構造を含んでもよい。
　本発明の光集積素子は、例えば、コアを含む光導波路を有した光機能素子と、前記光半導体素子と、を備え、前記光機能素子は、前記第二突出部に対して前記基板とは反対側に位置し当該第二突出部と接した接触部を有し、前記コアと前記活性層とが、前記第一方向と交差した第三方向に面する。
　本発明の光半導体素子の製造方法は、例えば、（１００）面を表面とする基板上に、複数の半導体層を第一方向に積層した積層構造を形成する工程であって、前記複数の半導体層が、活性層として機能する材料で作られた第一半導体層を含む、工程と、前記積層構造を前記基板とは反対側で部分的に除去することにより、前記第一方向と交差した第二方向に離間した複数箇所において前記基板から突出した複数のメサを形成する工程と、前記複数のメサの間を埋めるように電流阻止層を形成する工程と、前記第一半導体層に対して前記基板とは反対側に、導体層を形成する工程と、前記複数のメサのうちの一つである第一メサと、前記電流阻止層のうち当該第一メサと隣り合う部位と、前記導体層のうち前記第一メサに対して前記基板とは反対側の部位と、を含む第一突出部を形成する工程と、前記複数のメサのうち前記第一メサとは異なる第二メサに対する所定のエッチング液またはエッチングガスを用いたエッチングにより第二突出部を形成する工程と、を備え、前記複数のメサを形成する工程では、前記第二メサを、マスクを用いたエッチングによって形成し、当該マスクは、前記第一方向の反対方向に見た平面視において、略多角形状の形状を有し、前記マスクの各辺が、［０－１１］方向に延びる仮想線と非平行である。
　本発明によれば、新規な改善された光半導体素子、光集積素子、および光半導体素子の製造方法を得ることができる。
図１は、第１実施形態の光半導体素子の例示的かつ模式的な断面図である。 図２は、第１実施形態の光半導体素子の例示的かつ模式的な平面図である。 図３は、第１実施形態の光集積素子の例示的かつ模式的な断面図である。 図４は、第１実施形態の光集積素子の例示的かつ模式的な側面図である。 図５は、第１実施形態の光半導体素子の製造工程の途中の生成物の例示的かつ模式的な断面図である。 図６は、第１実施形態の光半導体素子の製造工程の途中の生成物の図５の後の段階における例示的かつ模式的な断面図である。 図７は、第１実施形態の光半導体素子の製造工程の途中の生成物の図６の後の段階における例示的かつ模式的な断面図である。 図８は、第１実施形態の光半導体素子の製造工程の途中の生成物の図７と同じ段階における例示的かつ模式的な平面図である。 図９は、図８の一部の拡大図である。 図１０は、第１実施形態の光半導体素子の製造工程の途中の生成物の図７，８の後の段階における例示的かつ模式的な断面図である。 図１１は、第１実施形態の光半導体素子の製造工程の途中の生成物の図１０の後の段階における例示的かつ模式的な断面図である。 図１２は、第１実施形態の光半導体素子の製造工程の途中の生成物の図１１の後の段階における例示的かつ模式的な断面図である。 図１３は、第１実施形態の光半導体素子の一部の例示的かつ模式的な側面図である。 図１４は、第１実施形態の光半導体素子の一部の例示的かつ模式的な平面図である。 図１５は、参考例の光半導体素子の製造工程における図７，８と同じ段階での生成物の例示的かつ模式的な平面図である。 図１６は、図１５の段階を経て形成された参考例の第二突出部の例示的かつ模式的な側面図である。 図１７は、第２実施形態の光半導体素子の例示的かつ模式的な断面図である。 図１８は、第３実施形態の光半導体素子の例示的かつ模式的な断面図である。 図１９は、第４実施形態の光半導体素子の例示的かつ模式的な平面図である。 図２０は、第５実施形態の光半導体素子の例示的かつ模式的な平面図である。
　以下、本発明の例示的な実施形態が開示される。以下に示される実施形態の構成、ならびに当該構成によってもたらされる作用および結果（効果）は、一例である。本発明は、以下の実施形態に開示される構成以外によっても実現可能である。また、本発明によれば、構成によって得られる種々の効果（派生的な効果も含む）のうち少なくとも一つを得ることが可能である。
　以下に示される複数の実施形態は、同様の構成を備えている。よって、各実施形態の構成によれば、当該同様の構成に基づく同様の作用および効果が得られる。また、以下では、それら同様の構成には同様の符号が付与されるとともに、重複する説明が省略される場合がある。
　本明細書において、序数は、方向や、部位等を区別するために便宜上付与されており、優先順位や順番を示すものではない。
　各図において、Ｘ方向を矢印Ｘで表し、Ｙ方向を矢印Ｙで表し、Ｚ方向を矢印Ｚで表す。Ｘ方向、Ｙ方向、およびＺ方向は、互いに交差するとともに互いに直交している。また、以下では、Ｘ方向を長手方向若しくは延び方向、Ｙ方向を短手方向若しくは幅方向、Ｚ方向を積層方向若しくは高さ方向と称する。
　また、各図は説明を目的とした模式図であって、各図と実物とで縦および横のスケールや比率は、必ずしも一致しない。
（第１実施形態）
（光半導体素子の構造）
　図１は、第１実施形態の光半導体素子１００の断面図である。図１に示されるように、光半導体素子１００は、基板１０と、第一突出部１１と、二つの第二突出部１２と、を備えている。
　基板１０は、Ｚ方向に略一定の厚さを有し、Ｚ方向と交差して広がっている。基板１０は、面１０ａと、面１０ｂと、を有している。面１０ａは、Ｚ方向を向くとともに、Ｚ方向と交差している。また、面１０ｂは、面１０ａとは反対側に位置し、Ｚ方向の反対方向を向くとともに、Ｚ方向と交差している。基板１０は、例えば、n-InPで作られている。面１０ａは、表面の一例である。
　第一突出部１１は、基板１０の面１０ａからＺ方向に突出している。また、二つの第二突出部１２は、それぞれ、面１０ａからＺ方向に突出している。二つの第二突出部１２のうちの一つは、第一突出部１１からＹ方向に離間し、二つの第二突出部１２のうちのもう一つは、第一突出部１１からＹ方向の反対方向に離間している。すなわち、第一突出部１１は、二つの第二突出部１２の間に位置している。Ｚ方向は、第一方向の一例であり、Ｙ方向は、第二方向の一例である。なお、本実施形態では、第二突出部１２の数は２であるが、第二突出部１２の数は１や３以上であってもよい。また、第二突出部１２の数が３以上である場合において、第一突出部１１は、当該３以上の第二突出部１２の間に位置してもよい。
　第一突出部１１は、例えば、公知のレーザ発光素子として機能する部位であり、機能部とも称されうる。また、第二突出部１２は、例えば、光半導体素子１００と光機能素子２００（図３，４参照）とのＺ方向の位置合わせに用いられる部位であり、位置合わせ部とも称されうる。第二突出部１２のＺ方向の端面１２ａが、光機能素子２００との接触部となる。第二突出部１２の端面１２ａは、Ｚ方向を向き、当該Ｚ方向と交差した平面である。端面１２ａは、端部、あるいは接触面とも称されうる。なお、第二突出部１２は、その撮影画像がＺ方向と交差した方向における位置合わせに用いられるアライメントマーカであってもよい。
　図２は、光半導体素子１００の平面図である。図２に示されるように、第一突出部１１および第二突出部１２ともに、基板１０上でＸ方向に延びている。図１は、図２のI－I位置における光半導体素子１００の断面図である。第一突出部１１および第二突出部１２は、いずれも図１に示される断面形状で、Ｙ方向における幅およびＺ方向における高さで、Ｘ方向に延びている。第一突出部１１は、光半導体素子１００のＸ方向の端面１１ｃとＸ方向の反対方向の端面１１ｄとの間で延びている。第二突出部１２は、それぞれ、光半導体素子１００のＸ方向の略中央部において、所定長さで延びている。第二突出部１２のＸ方向の長さは、光半導体素子１００および第一突出部１１のＸ方向の長さの略半分程度であるが、これには限定されない。ただし、第二突出部１２のＸ方向の長さは、光半導体素子１００および第一突出部１１のＸ方向の長さの１／３以上であるのが好ましい。
　図１に示されるように、第一突出部１１はメサ２１を含み、第二突出部１２はメサ２２を含んでいる。メサ２１は、第一メサの一例であり、メサ２２は、第二メサの一例である。
　メサ２１およびメサ２２は、同じ半導体プロセスで作られる。このため、メサ２１およびメサ２２は、積層された複数の同じ半導体層（第一層２０ａ～第六層２０ｆ）を含んでおり、部分的に同じ積層構造を有している。すなわち、メサ２１，２２に含まれる同じ半導体層は、同じ材料で作られるとともに、Ｙ方向に並び、基板１０の面１０ａからのＺ方向における位置が同じである。ただし、メサ２２のＺ方向の端部はエッチングにより除去されているため、メサ２１のＺ方向の端部には、メサ２２には含まれない半導体層（基板１０から最も遠い層２０ｄ２）が含まれている。具体的に、メサ２１，２２は、基板１０の面１０ａからＺ方向に積層された、第一層２０ａ、第二層２０ｂ、第三層２０ｃ、第四層２０ｄ、第五層２０ｅ、層２０ｄ１、および第六層２０ｆを有している。また、メサ２１は、さらに、第六層２０ｆ上、すなわち、当該第六層２０ｆに対して基板１０とは反対側に、層２０ｄ２を有している。
　第一層２０ａは、例えば、n-InPとn-InGaAsPとを含む積層構造を有しており、メサ２１においては、バッファ層として機能する。また、第二層２０ｂは、n-InPで作られており、メサ２１においては、クラッド層として機能する。なお、メサ２１においては、第一層２０ａと第二層２０ｂとを合わせて、クラッド層と称してもよい。
　第三層２０ｃは、例えば、n-InGaAsPを含んだ積層構造を有しており、メサ２１においては、活性層１１ａとして作動する。
　第四層２０ｄは、例えば、p-InPで作られている。第五層２０ｅは、例えば、Ｘ方向に所定間隔で配置されp-InGaAsPで作られた第一部位と、Ｘ方向に隣り合う第一部位間を埋めるp-InPで作られた第二部位と、を有している。メサ２１において、第五層２０ｅは、回折格子層１１ｂとして機能する。そして、この第五層２０ｅに対して基板１０の反対側には、第四層２０ｄと同じ材料で作られた層２０ｄ１が設けられている。第五層２０ｅは、第四層２０ｄと層２０ｄ１との間に挟まれている。
　第六層２０ｆは、例えば、p-InGaAsPで作られている。第六層２０ｆは、所謂四元層であり、他の半導体層（例えばInPで作られているクラッド層）をエッチング可能な所定のエッチング液（例えば、塩酸など）やエッチングガス（例えば、メタンと水素の混合ガスなど）に対してエッチングされないか、あるいは他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい（例えば１／１０以下）性質を有する。第六層２０ｆは、エッチング停止層とも称されうる。
　メサ２１において、第六層２０ｆは、活性層１１ａとして機能する第三層２０ｃに対して基板１０とは反対側に位置している。
　メサ２２は、第二突出部１２を構成している。第六層２０ｆは、メサ２２すなわち第二突出部１２のＺ方向の端部において露出し、端面１２ａを構成している。そして、図１から明らかとなるように、本実施形態では、第二突出部１２の第六層２０ｆ上には、パッシベーション膜のような他の層は形成されていないが、当該他の層が形成されてもよい。
　メサ２１においては、第六層２０ｆに対して基板１０の反対側には、第四層２０ｄと同じ材料で作られた層２０ｄ２が設けられている。
　第一突出部１１において、メサ２１は、Ｙ方向およびＹ方向の反対方向に隣接した電流阻止層２０ｇ，２０ｈ、およびＺ方向に隣接したクラッド層２０ｉによって囲まれている。電流阻止層２０ｇは、例えば、p-InPで作られ、電流阻止層２０ｈは、例えば、n-InPで作られている。また、クラッド層２０ｉは、例えば、p-InPで作られている。
　クラッド層２０ｉに対して基板１０の反対側には、コンタクト層２０ｊが積層されている。コンタクト層２０ｊは、例えば、p-InGaAsPで作られる。コンタクト層２０ｊ上には、電極３１が設けられる。電極３１は、Ｐ側電極であって、活性層１１ａに対してＺ方向に離間している。電極３１は、例えば、コンタクト層２０ｊからＺ方向に積層された、ベース層３１ａ、バリヤ層３１ｂ、および厚膜層３１ｃを有している。ベース層３１ａは、例えば、AuおよびAuZnを含んだ積層構造を有し、バリヤ層３１ｂは、例えば、Ptを含み、また、厚膜層３１ｃは、例えば、Auを含んでいる。電極３１は、第一電極の一例である。
　第一突出部１１のＹ方向およびＹ方向の反対方向の側面は、絶縁膜２０ｎで覆われている。絶縁膜２０ｎは、例えば、SiNで作られる。
　基板１０の面１０ｂ上には、電極３２が設けられる。電極３２は、Ｎ側電極であって、例えば、AuGe、Ni、およびAuを含んだ積層構造を有している。
（光機能素子および光集積素子の構造）
　図３は、図１，２に示された本実施形態の光半導体素子１００と、光機能素子２００と、を含む光集積素子３００の断面図である。図３に示されるように、光集積素子３００において、光半導体素子１００と光機能素子２００とは、Ｚ方向に重なっている。光機能素子２００は、シリコンプラットフォームとも称されうる。図３は、光半導体素子１００と光機能素子２００とが位置合わせされた状態を示している。
　光機能素子２００は、ベース２０１と、突出部２０２と、電極２０４と、を備えている。ベース２０１は、Ｚ方向に略一定の厚さを有し、Ｚ方向と交差して広がっている。ベース２０１は、面２０１ａを有している。面２０１ａは、Ｚ方向の反対方向を向くとともに、Ｚ方向と交差している。
　突出部２０２は、面２０１ａからＺ方向の反対方向に突出している。突出部２０２は、光半導体素子１００の第二突出部１２に対して、Ｚ方向に並び、かつＺ方向に接するように設けられている。本実施形態では、光機能素子２００は、第二突出部１２のそれぞれに対応した、二つの突出部２０２を備えている。突出部２０２のＸ方向の長さおよびＹ方向の幅は、第二突出部１２に対応して設定される。なお、本実施形態では、突出部２０２のＸ方向の長さが、第二突出部１２のＸ方向の長さよりも長く、突出部２０２のＹ方向の幅が、第二突出部１２のＹ方向の幅よりも広いが、これには限定されない。
　光半導体素子１００の第二突出部１２のＺ方向の端面１２ａと、光機能素子２００の突出部２０２のＺ方向の反対方向の端部２０２ａと、が接触することにより、光半導体素子１００と光機能素子２００とがＺ方向において位置合わせされる。位置合わせされた状態において、端部２０２ａは、光半導体素子１００の第二突出部１２に対して基板１０とは反対側に位置し、第二突出部１２の端面１２ａと接触している。端部２０２ａは、接触部の一例であり、突出部２０２は、第三突出部の一例である。
　電極２０４は、面２０１ａ上に設けられ、Ｚ方向において、光半導体素子１００の電極３１と間隔（不図示）をあけて面する。電極３１と電極２０４とは、例えば、AuSnはんだバンプのような接合部５０を介して電気的に接続される。本実施形態では、光機能素子２００が、ベース２０１と、当該ベース２０１からＺ方向の反対方向に突出した突出部２０２と、を備えることにより、ベース２０１と光半導体素子１００の第一突出部１１との間に、電極３１と電極２０４とが接合部５０を介して電気的に接続された部位を設けることができる。このような構成によれば、電極３１と電極２０４との距離を短くすることができ、当該電極３１と電極２０４との間の電気抵抗をより小さくすることができるという効果が得られる。電極２０４は、第二電極の一例である。
　図４は、図１，２に示された本実施形態の光半導体素子１００と、光機能素子２００と、を含む光集積素子３００の一部の側面図である。
　図４に示されるように、光機能素子２００は、ボディ２０３を有している。ボディ２０３内には、Ｘ方向に延びたコア２０３ａを含む光導波路が設けられている。光集積素子３００において、光半導体素子１００と光機能素子２００とが図４に示されるように位置合わせされた状態では、ボディ２０３のＸ方向の反対方向の端面２０３ｂと、光半導体素子１００のＸ方向の端面１１ｃとが面し、活性層１１ａとコア２０３ａとがＸ方向に面するとともにＸ方向に並ぶ。端面１１ｃにおいて活性層１１ａから出力されたレーザ光は、コア２０３ａに結合し、当該コア２０３ａ内で伝送される。Ｘ方向は、第三方向の一例である。
　このような構成において、活性層１１ａとコア２０３ａとがＺ方向にずれると、活性層１１ａとコア２０３ａとの間の光の結合効率が低下してしまう。この点、本実施形態では、例えば、活性層１１ａのＺ方向の中心と第二突出部１２の端面１２ａとの距離δ１と、コア２０３ａのＺ方向の中心と突出部２０２のＺ方向の反対方向の端部２０２ａとの距離δ２と、を合わせることにより、Ｚ方向において、活性層１１ａとコア２０３ａとを位置合わせすることができる。
　ここで、上述したように、本実施形態では、第一突出部１１に含まれるメサ２１と、第二突出部１２に含まれるメサ２２とが、複数の半導体層が積層された同じ積層構造を有している。このため、距離δ１を、図１に示されるように、メサ２１においては活性層１１ａとして機能する第三層２０ｃのＺ方向の中心と、メサ２２（第二突出部１２）において端面１２ａとなる第六層２０ｆのＺ方向の端面１２ａとの間のＺ方向の距離δ１として、メサ２１，２２の製造工程（結晶成長工程）における、各半導体層の層厚の管理によって、より容易にかつより精度良く設定することができる。さらに、本実施形態のように、第二突出部１２の端面１２ａを、パッシベーション膜のような他の層で覆わない場合、当該他の層の膜厚のばらつきや剥がれ等に起因してＺ方向の位置合わせ精度が低下することもない。よって、本実施形態によれば、従来構成に比べて、光半導体素子１００と光機能素子２００とを、Ｚ方向、すなわち光半導体素子１００における半導体層の積層方向において、より容易にかつより精度良く位置合わせすることができ、光結合効率の低下を抑制することができるという効果が得られる。
　また、本実施形態では、光半導体素子１００は、複数の第二突出部１２を備えている。さらに、第一突出部１１は、複数の第二突出部１２の間に位置している。このような構成によれば、複数の第二突出部１２によって、光半導体素子１００を、より安定的に支持することができるという効果が得られる。
（光半導体素子の製造方法）
　図５～１２は、光半導体素子１００の製造方法における各製造工程の途中の生成物を示す図である。図５～７，１０～１２は、生成物の断面図であり、図８は、図７と同じ段階における生成物の平面図であり、図９は、図８の一部の拡大図である。生成物は、積層構造とも称されうる。
　まずは、図５に示されるように、ウエハとしての基板１０の面１０ａ上に、第一層２０ａ、第二層２０ｂ、第三層２０ｃ、第四層２０ｄ、回折格子層１１ｂの第一部位の元となる層２０ｅ１、および当該回折格子層１１ｂ上に形成される層２０ｄ１が、結晶成長により、積層される。層２０ｅ１は、p-InGaAsPで作られる。メサ２１において活性層１１ａとして機能する第三層２０ｃは、第一半導体層の一例である。
　基板１０（ウエハ）および当該基板１０上に積層される半導体層は、閃亜鉛鉱型構造を有している。ウエハの表面（主面）および基板１０の面１０ａは、（１００）面である。ここに、（１００）は、面の法線方向の結晶方位を示すミラー指数である。
　次に、図６に示されるように、図５の生成物において、エッチングにより、層２０ｅ１および層２０ｄ１が、Ｘ方向に間隔をあけて選択的に除去される。この後、除去された部分が、p-InPで埋められ、これにより、メサ２１において回折格子層１１ｂとして機能する第五層２０ｅと、当該第五層２０ｅ上の層２０ｄ１とが形成される。
　次に、図７に示されるように、第五層２０ｅ上に形成された層２０ｄ１の上に、第六層２０ｆ、層２０ｄ２、犠牲層２０ｋ、およびマスク層２０ｍが形成される。犠牲層２０ｋは、例えば、InGaAsPで作られ、マスク層２０ｍは、例えば、SiNで作られる。
　図７で形成されるマスク層２０ｍは、例えば、図８に示される平面形状となるよう、成形される。マスク層２０ｍは、メサ２１上に形成されるマスク層２０ｍ１と、メサ２２上に形成されるマスク層２０ｍ２と、を含む。このうち、メサ２２上に形成されるマスク層２０ｍ２は、Ｚ方向の反対方向に見た平面視において、略多角形状の形状を有している。本実施形態では、一例として、Ｘ方向に細長い六角形状の形状を有しているが、これには限定されない。マスク層２０ｍは、マスクの一例である。なお、本明細書において、略多角形状の形状とは、各辺が多角形の各辺に沿った形状であることを意味し、角部は、完全なシャープエッジである必要はなく、製造工程上生じてしまう程度や効果が著しく損なわれない程度の微小な曲率の丸みを有してもよい。
　図９は、図８の一部の拡大図である。図９に示されるように、平面視において、マスク層２０ｍ２の多角形の各辺２０ｍａ，２０ｍｂは、［０－１１］方向（Ｙ方向）に延びる仮想線ＶＬと非平行である。具体的に、メサ２２（第二突出部１２）の長手方向であるＸ方向に略沿う辺２０ｍａと仮想線ＶＬとの間の最小角度θａの絶対値は、略９０°であり、Ｘ方向およびＸ方向の反対方向において尖端を形成している辺２０ｍｂと仮想線ＶＬとの間の最小角度θｂの絶対値は、略５５°である。このような形状とした理由については、後述する。ここに、［０－１１］は、結晶方位を示すミラー指数である。
　次に、図１０に示されるように、図７の生成物において、エッチングによりマスク層２０ｍで覆われない部位が除去され、マスク層２０ｍおよび犠牲層２０ｋに対してＺ方向の反対側に、凹部Ｃおよびメサ２１およびメサ２２が形成される。すなわち、図７の生成物が、基板１０とは反対側で部分的に除去されることにより、基板１０上に突出した複数のメサ２１，２２および当該複数のメサ２１，２２間の凹部Ｃが形成される。なお、犠牲層２０ｋは、このエッチングの際に、メサ２１，２２の側面形状をＺ方向に沿った緩やかな曲面となるように整える役割を担う。
　次に、図１１に示されるように、メサ２１，２２の間の凹部Ｃ（図１０参照）を埋めるように、電流阻止層２０ｇ，２０ｈが形成される。
　次に、図１２に示されるように、図１１の生成物からマスク層２０ｍおよび犠牲層２０ｋが除去され、当該生成物に対して基板１０とは反対側に、クラッド層２０ｉ、コンタクト層２０ｊ、ベース層３１ａ、バリヤ層３１ｂ、および厚膜層３１ｃが積層される。コンタクト層２０ｊ、ベース層３１ａ、バリヤ層３１ｂ、および厚膜層３１ｃは、導体層の一例である。
　この後、図１２の生成物の、基板１０とは反対側の部位であって、メサ２１とメサ２２との間の部位が、所定のエッチング液またはエッチングガスを用いたエッチングによって除去され、図１に示されるような、メサ２１を内包する第一突出部１１（ただし、絶縁膜２０ｎが無い状態）、およびメサ２２としての第二突出部１２が、形成される。第一突出部１１は、メサ２１と、電流阻止層２０ｇ，２０ｈ、クラッド層２０ｉ、およびコンタクト層２０ｊのうちメサ２１と隣り合う部位（メサ２１を覆う当該メサ２１の周辺部位）と、電極３１と、を含む。
　このエッチングの際に、メサ２２（第二突出部１２）において、第六層２０ｆが、エッチング停止層として機能し、第二突出部１２のＺ方向の端面１２ａにおいて、第六層２０ｆが露出することになる。
　この後、基板１０のＺ方向の反対方向の端面が研磨されて面１０ｂが形成された後、当該面１０ｂ上に例えば蒸着リフトオフにより電極３２が形成される。次に、例えば４００℃程度の熱処理によって、電極３１、電極３２、第一突出部１１の半導体層のオーミック接続が行われる。また、第一突出部１１の側面は絶縁膜２０ｎで覆われる。
　上述した処理が施されたウエハ（不図示）は劈開され、Ｘ方向の端面１１ｃ（図２参照）に低反射コーティングが施され、Ｘ方向の反対方向の端面１１ｄに高反射コーティングが施されることにより、図１，２に示される光半導体素子１００が完成する。
　図１３は、光半導体素子１００の第二突出部１２の側面図である。図１３に示されるように、第二突出部１２は、Ｚ方向に向かうにつれて徐々に細くなっており、側面１２ｂ１，１２ｂ２（１２ｂ）は、Ｚ方向に対して僅かに傾斜している。図２にも示されるように、側面１２ｂ１は、第二突出部１２のＹ方向およびＹ方向の反対方向における側面である。また、側面１２ｂ２は、第二突出部１２のＸ方向およびＸ方向の反対方向における尖端を形成する側面である。
　図１４は、第二突出部１２の平面図である。図１４に示されるように、第二突出部１２の端面１２ａは、Ｚ方向の反対方向に見た平面視において、略多角形状の形状を有している。当該端面１２ａの形状は、図１２の後のエッチングにおけるエッチング停止層、すなわち本実施形態ではメサ２２の第六層２０ｆの、平面形状によって定まる。ここで、当該メサ２２の第六層２０ｆの平面形状は、図７の生成物から図１０の生成物を得るエッチングにおけるマスク層２０ｍ２の平面形状、すなわち、図８，９に示されるマスク層２０ｍ２の平面形状によって定まる。したがって、図１４のような、端面１２ａの、Ｚ方向の反対方向に見た平面視における平面形状は、図８，９に示されるマスク層２０ｍ２の平面形状と類似の形状となる。具体的に、端面１２ａにおいて、辺１２ａ１は、マスク層２０ｍ２の辺２０ｍａと略同じ方向に延び、辺１２ａ２は、マスク層２０ｍ２の辺２０ｍｂと略同じ方向に延びる。したがって、辺１２ａ１，１２ａ２も、［０－１１］方向（Ｙ方向）に延びる仮想線ＶＬと非平行である。具体的に、Ｘ方向に略沿う辺１２ａ１と仮想線ＶＬとの間の最小角度θａの絶対値は、略９０°であり、Ｘ方向およびＸ方向の反対方向において尖端を形成している辺１２ａ２と仮想線ＶＬとの間の最小角度θｂの絶対値は、略５５°である。
　発明者らは、実験的な研究を重ねたところ、マスク層２０ｍ２の辺２０ｍｂが、［０－１１］方向と略平行である場合にあっては、図１２の生成物から図１に含まれる生成物を得るエッチングにおいて、第二突出部１２の側面１２ｃ（図１６参照）において、エッチングされずに残った部位により、不本意な突起１２ｄ（図１６参照）が形成されてしまうことを見出した。
　図１５，１６は、そのような不本意な突起１２ｄが形成された場合の参考例であって、図１５は、当該参考例におけるマスク層２０ｍ２を含む図７，８と同じ段階における生成物の平面図であり、図１６は、図１５のマスク層２０ｍ２を含む段階を経て形成された第二突出部１２の側面図である。
　図１５に示されるように、マスク層２０ｍ２は、Ｚ方向の反対方向に見た平面視において、四角形状の形状を有し、当該四角形のＸ方向およびＸ方向の反対方向の端辺となる辺２０ｍｃは、［０－１１］方向（Ｙ方向）に延びる仮想線ＶＬと略平行である。
　この場合、第六層２０ｆをエッチング停止層とするエッチングによって形成された第二突出部１２においては、図１６に示されるように、Ｘ方向およびＸ方向の反対方向の側面１２ｃ上に、Ｚ方向に突出した突起１２ｄが形成された。このような突起１２ｄが形成されてしまった場合、端面１２ａにおける位置合わせに支障を来す虞があるため、当該突起１２ｄを削るなどして除去する工程が必要となり、光半導体素子１００の製造の手間やコストが増大することになる。
　発明者らは、鋭意研究を重ねたところ、図１６に示されるような突起１２ｄは、マスク層２０ｍ２の多角形を構成する辺２０ｍｃが、仮想線ＶＬと略平行である場合に生じることが判明した。発明者らは、このような現象は、基板１０となるウエハならびに半導体層が閃亜鉛鉱型構造を有する場合に、その結晶方位方向と相関があるものと推定した。そこで、発明者らは、実験的な研究を重ねたところ、図１６に示されるような突起１２ｄが生じないという観点において、マスク層２０ｍ２の辺２０ｍａ，２０ｍｂが仮想線ＶＬと非平行であることが必要であり、辺２０ｍａ，２０ｍｂと仮想線ＶＬとの最小角度が４５°以上であるのが好ましいことを見出した。
　上述したように、第二突出部１２の端面１２ａの各辺１２ａ１，１２ａ２は、マスク層２０ｍ２の辺２０ｍａ，２０ｍｂに沿って延びる。よって、図１６に示されるような突起１２ｄが生じないという観点において、当該各辺１２ａ１，１２ａ２が仮想線ＶＬと非平行であることが必要であり、当該各辺１２ａ１，１２ａ２と仮想線ＶＬとの最小角度が４５°以上であるのが好ましい。このような端面１２ａの形状は、マスク層２０ｍ２の平面形状の証拠となる。
　以上、説明したように、本実施形態の構造および方法によれば、光半導体素子１００と光機能素子２００とを、Ｚ方向、すなわち光半導体素子１００における半導体層の積層方向において、第二突出部１２を形成するのに用いる略多角形状のマスク層２０ｍ２の各辺２０ｍａ，２０ｍｂと仮想線ＶＬとを非平行とし、当該各辺２０ｍａ，２０ｍｂと仮想線ＶＬとの最小角度を４５°以上とすることにより、第二突出部１２の端面１２ａの各辺１２ａ１，１２ａ２と仮想線ＶＬとを非平行とし、当該各辺１２ａ１，１２ａ２と仮想線ＶＬとの最小角度を４５°以上とした。これにより、第二突出部１２の側面１２ｂにおいて、突起１２ｄが形成されるのを抑制し、ひいては当該突起１２ｄによって光機能素子２００との位置合わせが阻害されるのを抑制することができる。すなわち、本実施形態によれば、第二突出部１２をより精度良く形成することにより光半導体素子１００と光機能素子２００との所要の位置合わせ精度をより確実に確保することが可能となり、ひいては、光半導体素子１００と光機能素子２００との間での光結合効率の低下をより確実に抑制することができるという効果が得られる。
　また、本実施形態によれば、当該突起１２ｄを除去する工程が不要となる分、光半導体素子１００の製造の手間やコストが増大するのを抑制することができるという利点も得られる。すなわち、本実施形態によれば、第二突出部１２をより精度良く形成することにより光半導体素子１００と光機能素子２００との所要の位置合わせ精度をより容易に確保することが可能となり、ひいては、光半導体素子１００と光機能素子２００との間での光結合効率の低下をより容易に抑制することができるという効果も得られる。
　また、本実施形態の光集積素子３００では、第二突出部１２のＺ方向の高さは、第一突出部１１のＺ方向の高さよりも低く、光半導体素子１００の第二突出部１２の端面１２ａと、光機能素子２００の突出部２０２の端部２０２ａとが接触する。ここで、仮に、光半導体素子１００および光機能素子２００のうち一方の突出部と他方の凹部とが接触して位置合わせされる構成であった場合、他方には、一方に設けられた突出部を収容する凹部を形成するための周壁が必要となり、位置合わせされる部位において、突出方向（積層方向）と交差する方向において突出部と周壁とが重なる分、当該他方の構成が当該突出方向と交差する方向に大型化する虞がある。この点、本実施形態の光集積素子３００は、第二突出部１２と突出部２０２とが接触する構造であるため、突出部と凹部とが位置合わせされる構成に比べて、よりコンパクトに構成することができる。
（第２実施形態）
　図１７は、第２実施形態の光半導体素子１００Ａの断面図である。断面形状が相違する点を除き、光半導体素子１００Ａは、上記第１実施形態の光半導体素子１００と同じ構成を備えている。
　図１７に示されるように、本実施形態では、第二突出部１２の端面１２ａにおいて、メサ２１において回折格子層１１ｂとなる第五層２０ｅが露出している。第五層２０ｅも、所謂四元層であり、他の半導体層をエッチングする所定のエッチング液またはエッチングガスに対してエッチングされないエッチング停止層として機能することができる。よって、本実施形態のように、メサ２１において回折格子層１１ｂとなる第五層２０ｅを、第二突出部１２の端面１２ａとすることができる。
　本実施形態によっても、上記第１実施形態と同様の効果が得られる。また、本実施形態によれば、メサ２２において、メサ２１において活性層１１ａとなる第三層２０ｃから端面１２ａまでの距離δ１をより低く設定することができる。これにより、第三層２０ｃに対して基板１０とは反対側に位置する半導体層の厚さのばらつきによる距離δ１への影響をより軽減することができ、ひいては、光の結合効率の低下をより一層抑制できる場合がある。
　また、本実施形態では、上記第１実施形態とはエッチング停止層が異なるものの、マスク層２０ｍ２の各辺２０ｍａ，２０ｍｂと仮想線ＶＬとを非平行とし、当該各辺２０ｍａ，２０ｍｂと仮想線ＶＬとの最小角度を４５°以上とすることにより、第二突出部１２の端面１２ａの各辺１２ａ１，１２ａ２と仮想線ＶＬとを非平行とし、当該各辺１２ａ１，１２ａ２と仮想線ＶＬとの最小角度を４５°以上とすることができる。よって、本実施形態によっても、第二突出部１２の側面１２ｂにおいて、突起１２ｄが形成されるのを抑制することができる。
（第３実施形態）
　図１８は、第３実施形態の光半導体素子１００Ｂの断面図である。断面形状が相違する点を除き、光半導体素子１００Ｂは、上記第１実施形態の光半導体素子１００と同じ構成を備えている。
　図１８に示されるように、本実施形態では、第二突出部１２の端面１２ａにおいて、メサ２１において活性層１１ａとなる第三層２０ｃが露出している。第三層２０ｃも、所謂四元層であり、他の半導体層をエッチングする所定のエッチング液またはエッチングガスに対してエッチングされないエッチング停止層として機能することができる。よって、本実施形態のように、メサ２１において活性層１１ａとなる第三層２０ｃを、第二突出部１２の端面１２ａとすることができる。
　本実施形態によっても、上記第１実施形態と同様の効果が得られる。また、本実施形態によれば、メサ２２において、メサ２１において活性層１１ａとなる第三層２０ｃから端面１２ａまでの距離δ１をさらに低く設定することができる。これにより、第三層２０ｃに対して基板１０とは反対側に位置する半導体層の厚さのばらつきによる距離δ１への影響をさらに軽減することができ、ひいては、光の結合効率の低下をさらに抑制できる場合がある。
　また、本実施形態でも、上記第１実施形態および第２実施形態とはエッチング停止層が異なるものの、マスク層２０ｍ２の各辺２０ｍａ，２０ｍｂと仮想線ＶＬとを非平行とし、当該各辺２０ｍａ，２０ｍｂと仮想線ＶＬとの最小角度を４５°以上とすることにより、第二突出部１２の端面１２ａの各辺１２ａ１，１２ａ２と仮想線ＶＬとを非平行とし、当該各辺１２ａ１，１２ａ２と仮想線ＶＬとの最小角度を４５°以上とすることができる。よって、本実施形態によっても、第二突出部１２の側面１２ｂにおいて、突起１２ｄが形成されるのを抑制することができる。
（第４実施形態）
　図１９は、第４実施形態の光半導体素子１００Ｃの平面図である。第二突出部１２の形状および配置が相違する点を除き、光半導体素子１００Ｃは、上記第１実施形態の光半導体素子１００と同じ構成を備えている。
　図１９に示されるように、本実施形態では、第一突出部１１のＹ方向の両側において、Ｘ方向に離間した二つの第二突出部１２が設けられている。このような構成によっても、上記第１実施形態と同様の効果が得られる。また、本実施形態によれば、第二突出部１２をより小さく構成できる分、光半導体素子１００をより軽量化できるという効果が得られる。なお、光機能素子２００には、第二突出部１２のそれぞれと対応した、第二突出部１２と同数の突出部２０２が設けられてもよいし、複数の第二突出部１２と対応した、第二突出部１２よりも少ない数の突出部２０２が設けられてもよい。また、Ｘ方向に並ぶ二つの第二突出部１２のＸ方向の中心同士は、光半導体素子１００の長さの１／３以上離間しているのが好ましい。
　そして、本実施形態においても、図１９の形状の第二突出部１２のＺ方向と交差した断面において、上記第１実施形態と同様に、当該第二突出部１２の端面１２ａの各辺１２ａ１，１２ａ２と仮想線ＶＬとを非平行とし、当該各辺１２ａ１，１２ａ２と仮想線ＶＬとの最小角度を４５°以上とすることができる。よって、本実施形態によっても、第二突出部１２の側面１２ｂにおいて、突起１２ｄが形成されるのを抑制することができる。
（第５実施形態）
　図２０は、第５実施形態の光半導体素子１００Ｄの平面図である。第二突出部１２の形状が相違する点を除き、光半導体素子１００Ｄは、上記第１実施形態の光半導体素子１００と同じ構成を備えている。
　図２０に示されるように、本実施形態では、第二突出部１２の形状が、上記他の実施形態と相違している。しかしながら、本実施形態においても、図２０の形状の第二突出部１２のＺ方向と交差した断面において、上記第１実施形態と同様に、当該第二突出部１２の端面１２ａの各辺１２ａ１，１２ａ２と仮想線ＶＬとを非平行とし、当該各辺１２ａ１，１２ａ２と仮想線ＶＬとの最小角度を４５°以上とすることができる。よって、本実施形態によっても、第二突出部１２の側面１２ｂにおいて、突起１２ｄが形成されるのを抑制することができる。上記実施形態から明らかとなるように、第二突出部１２のＺ方向と交差した断面における多角形の形状は、第１実施形態のような六角形や本実施形態のような台形には限定されず、例えば、平行四辺形やその他の形状のような、種々の形状を採用することができる。
　以上、本発明の実施形態が例示されたが、上記実施形態は一例であって、発明の範囲を限定することは意図していない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、組み合わせ、変更を行うことができる。また、各構成や、形状、等のスペック（構造や、種類、方向、型式、大きさ、長さ、幅、厚さ、高さ、数、配置、位置、材質等）は、適宜に変更して実施することができる。
　本発明は、光半導体素子、光集積素子、および光半導体素子の製造方法に利用することができる。
１０…基板
１０ａ…面
１０ｂ…面
１１…第一突出部
１１ａ…活性層
１１ｂ…回折格子層
１１ｃ…端面
１１ｄ…端面
１２…第二突出部
１２ａ…端面
１２ａ１，１２ａ２…辺
１２ｂ，１２ｂ１，１２ｂ２，１２ｃ…側面
１２ｄ…突起
２０ａ…第一層（半導体層）
２０ｂ…第二層（半導体層）
２０ｃ…第三層（半導体層、第一半導体層）
２０ｄ…第四層（半導体層）
２０ｄ１…層（半導体層）
２０ｄ２…層（半導体層）
２０ｅ…第五層（半導体層）
２０ｅ１…層
２０ｆ…第六層（半導体層）
２０ｇ…電流阻止層（半導体層）
２０ｈ…電流阻止層（半導体層）
２０ｉ…クラッド層（半導体層）
２０ｊ…コンタクト層（半導体層）
２０ｋ…犠牲層
２０ｍ，２０ｍ１，２０ｍ２…マスク層
２０ｍａ，２０ｍｂ，２０ｍｃ…辺
２０ｎ…絶縁膜
２１…メサ（第一メサ）
２２…メサ（第二メサ）
３１…電極（第一電極）
３１ａ…ベース層
３１ｂ…バリヤ層
３１ｃ…厚膜層
３２…電極
５０…接合部
１００，１００Ａ～１００Ｄ…光半導体素子
２００…光機能素子
２０１…ベース
２０１ａ…面
２０２…突出部（第三突出部）
２０２ａ…端部（接触部）
２０３…ボディ
２０３ａ…コア
２０３ｂ…端面
２０４…電極（第二電極）
３００…光集積素子
Ｃ…凹部
ＶＬ…仮想線
Ｘ…方向（第三方向）
Ｙ…方向（第二方向）
Ｚ…方向（第一方向）
δ１…距離
δ２…距離
θａ，θｂ…最小角度

Claims (7)

  1. 　（１００）面を表面とする基板と、
    　前記表面上に複数の半導体層が第一方向に積層された積層構造を有する第一メサであって、前記半導体層として活性層を含む第一メサを有し、前記基板から前記第一方向に突出した第一突出部と、
    　前記第一突出部に対して前記第一方向と交差した第二方向に離間した位置で前記基板から前記第一方向に突出し、前記表面上に複数の半導体層が前記第一方向に積層された積層構造を有した、第二突出部と、
    　を備え、
    　前記第二突出部の前記第一方向の端面は略多角形状の形状を有するとともに当該端面の各辺が［０－１１］方向に延びる仮想線と非平行である、光半導体素子。
  2. 　前記端面の各辺と前記仮想線との間の最小角度が４５°以上である、請求項１に記載の光半導体素子。
  3. 　前記基板および前記複数の半導体層は、閃亜鉛鉱型構造を有した、請求項１または２に記載の光半導体素子。
  4. 　前記基板は、InPで作られ、
    　前記活性層は、GaInAsPを含む積層構造で作られた、請求項１または２に記載の光半導体素子。
  5. 　前記第二突出部において、前記複数の半導体層は、前記第一突出部と同じ積層構造を含む、請求項１または２に記載の光半導体素子。
  6. 　コアを含む光導波路を有した光機能素子と、
    　請求項１または２に記載の光半導体素子と、
    　を備えた、光集積素子であって、
    　前記光機能素子は、前記第二突出部に対して前記基板とは反対側に位置し当該第二突出部と接した接触部を有し、
    　前記コアと前記活性層とが、前記第一方向と交差した第三方向に面した、光集積素子。
  7. 　（１００）面を表面とする基板上に、複数の半導体層を第一方向に積層した積層構造を形成する工程であって、前記複数の半導体層が、活性層として機能する材料で作られた第一半導体層を含む、工程と、
    　前記積層構造を前記基板とは反対側で部分的に除去することにより、前記第一方向と交差した第二方向に離間した複数箇所において前記基板から突出した複数のメサを形成する工程と、
    　前記複数のメサの間を埋めるように電流阻止層を形成する工程と、
    　前記第一半導体層に対して前記基板とは反対側に、導体層を形成する工程と、
    　前記複数のメサのうちの一つである第一メサと、前記電流阻止層のうち当該第一メサと隣り合う部位と、前記導体層のうち前記第一メサに対して前記基板とは反対側の部位と、を含む第一突出部を形成する工程と、
    　前記複数のメサのうち前記第一メサとは異なる第二メサに対する所定のエッチング液またはエッチングガスを用いたエッチングにより第二突出部を形成する工程と、
    　を備え、
    　前記複数のメサを形成する工程では、前記第二メサを、マスクを用いたエッチングによって形成し、
    　当該マスクは、前記第一方向の反対方向に見た平面視において、略多角形状の形状を有し、前記マスクの各辺が、［０－１１］方向に延びる仮想線と非平行である、光半導体素子の製造方法。
PCT/JP2023/000296 2022-01-31 2023-01-10 光半導体素子、光集積素子、および光半導体素子の製造方法 WO2023145414A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022013588 2022-01-31
JP2022-013588 2022-06-24

Publications (1)

Publication Number Publication Date
WO2023145414A1 true WO2023145414A1 (ja) 2023-08-03

Family

ID=87471122

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/000296 WO2023145414A1 (ja) 2022-01-31 2023-01-10 光半導体素子、光集積素子、および光半導体素子の製造方法

Country Status (1)

Country Link
WO (1) WO2023145414A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232671A (ja) * 1996-02-27 1997-09-05 Hitachi Ltd 半導体レーザ素子およびその製造方法ならびに半導体レーザ装置
JP2001094210A (ja) * 1999-09-21 2001-04-06 Nec Corp 半導体レーザ装置及びその製造方法
JP2010212664A (ja) * 2009-02-10 2010-09-24 Renesas Electronics Corp 半導体レーザとその製造方法
US10601201B1 (en) * 2019-02-28 2020-03-24 Mellanox Technologies, Ltd. Tunable vertical-cavity surface-emitting laser

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232671A (ja) * 1996-02-27 1997-09-05 Hitachi Ltd 半導体レーザ素子およびその製造方法ならびに半導体レーザ装置
JP2001094210A (ja) * 1999-09-21 2001-04-06 Nec Corp 半導体レーザ装置及びその製造方法
JP2010212664A (ja) * 2009-02-10 2010-09-24 Renesas Electronics Corp 半導体レーザとその製造方法
US10601201B1 (en) * 2019-02-28 2020-03-24 Mellanox Technologies, Ltd. Tunable vertical-cavity surface-emitting laser

Similar Documents

Publication Publication Date Title
US8563342B2 (en) Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays
JPH0745811A (ja) 光集積回路素子の組立構造
US20140254998A1 (en) Semiconductor optical waveguide device and method for manufacturing the same
US9484714B2 (en) Method for manufacturing optical semiconductor device having modulator with hollowed regions between waveguides
JP7241572B2 (ja) 半導体光素子、光モジュール、及び半導体光素子の製造方法
JP4857702B2 (ja) 集積型光半導体装置の製造方法
WO2023145414A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
US8873598B2 (en) Waveguide-type optical semiconductor device
WO2023145416A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
US8900903B2 (en) Method for producing optical semiconductor device
JP5957856B2 (ja) 半導体集積素子
JP6730583B2 (ja) 光半導体装置及びその製造方法
WO2023153437A1 (ja) 光半導体素子、および光半導体素子の製造方法
JP6089953B2 (ja) Ｉｉｉ−ｖ化合物半導体素子を作製する方法
JP5803134B2 (ja) 半導体レーザ素子の保護膜作製方法
JP2016154203A (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
JP5724284B2 (ja) 半導体光素子を作製する方法
WO2023145662A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
US20240186767A1 (en) Method of manufacturing semiconductor optical device
JPWO2018185829A1 (ja) 半導体装置、半導体装置の製造方法
CN112350145B (zh) 掩埋型半导体光学装置及其制造方法
US20220278503A1 (en) Semiconductor optical device and method of manufacturing same
US11239636B2 (en) Buried type semiconductor optical device and manufacturing method therefor
US20230378716A1 (en) Optical semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23746631

Country of ref document: EP

Kind code of ref document: A1