WO2023145662A1 - 光半導体素子、光集積素子、および光半導体素子の製造方法 - Google Patents

光半導体素子、光集積素子、および光半導体素子の製造方法 Download PDF

Info

Publication number
WO2023145662A1
WO2023145662A1 PCT/JP2023/001804 JP2023001804W WO2023145662A1 WO 2023145662 A1 WO2023145662 A1 WO 2023145662A1 JP 2023001804 W JP2023001804 W JP 2023001804W WO 2023145662 A1 WO2023145662 A1 WO 2023145662A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical
layer
optical semiconductor
semiconductor device
protrusion
Prior art date
Application number
PCT/JP2023/001804
Other languages
English (en)
French (fr)
Inventor
匡廣 吉田
和明 清田
Original Assignee
古河電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河電気工業株式会社 filed Critical 古河電気工業株式会社
Publication of WO2023145662A1 publication Critical patent/WO2023145662A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips

Definitions

  • the present invention relates to an optical semiconductor device, an optical integrated device, and a method for manufacturing an optical semiconductor device.
  • an optical integrated device integrally including an optical semiconductor device such as a semiconductor laser device or a semiconductor optical amplifier and a portion having a waveguide (hereinafter, the portion is referred to as an optical functional device) is known (for example, Patent Document 1).
  • optical integrated device it would be beneficial if, for example, it was possible to more easily or more reliably ensure alignment accuracy between an optical semiconductor device and a component different from the optical semiconductor device, such as an optical functional device.
  • one of the objects of the present invention is to provide a novel improvement that can more easily or more reliably ensure alignment accuracy between an optical semiconductor element and a component different from the optical semiconductor element.
  • An optical semiconductor device, an optical integrated device, and a method for manufacturing the optical semiconductor device are obtained.
  • the optical semiconductor device of the present invention includes, for example, a substrate extending across a first direction, a first projecting portion projecting from the substrate in the first direction and having a semiconductor layer including an active layer, and the first projecting as a positioning portion that protrudes in the first direction from the substrate at a position spaced apart from the portion in the second direction that intersects the first direction, has a semiconductor layer, and is used for positioning a component different from the optical semiconductor element a functioning second projecting portion, the first portion being rearward in the first direction with respect to the first projecting portion, and the second portion being rearward in the first direction with respect to the second projecting portion , and a third portion that is formed between the first portion and the second portion, and is not etched by a predetermined etchant capable of etching another semiconductor layer, or is not etched by the other semiconductor layer. It includes a first semiconductor layer having a sufficiently low ratio of etching rate to etching rate.
  • the active layer and the first semiconductor layer may be separated in the first direction by a distance that allows optical isolation or more.
  • the height of protrusion in the first direction from the first concave portion between the first protrusion and the second protrusion of the second protrusion is equal to the height of the protrusion of the first protrusion in the first direction. It may be lower than the projection height in the first direction from the first recess.
  • the second protrusion is etched with a predetermined etching liquid or etching gas capable of etching other semiconductor layers at a position spaced apart from the first semiconductor layer in the first direction. or the second semiconductor layer having a sufficiently low ratio of the etching rate to the etching rate of the other semiconductor layer.
  • the second semiconductor layer may have the same components as the active layer and may be aligned with the active layer in the second direction.
  • the first projecting portion includes a first mesa in which a plurality of semiconductor layers including the active layer are stacked, and the second projecting portion is at least partially the same as the first mesa.
  • a second mesa having a structure may be included.
  • the optical semiconductor element may include a waveguide that includes the active layer and has a bent shape when viewed along the first direction.
  • the waveguide may have a U-shaped bent shape when viewed along the first direction.
  • the optical semiconductor element may include a plurality of second protrusions as the second protrusions.
  • the first protrusion may be positioned between the plurality of second protrusions.
  • the second projecting portion may be used for positioning with an optical functional device having an optical waveguide including a core.
  • the second projecting portion may be used for positioning in the first direction with respect to the optical functional element.
  • the second projecting portion may be used for positioning in a direction crossing the first direction with respect to the optical functional element.
  • the optical semiconductor element may have a plurality of first protrusions as the first protrusions.
  • the second protrusion may be positioned between the plurality of first protrusions.
  • a second recess having substantially the same depth as the first recess between the first protrusion and the second protrusion may be provided between the plurality of first protrusions.
  • the optical integrated device of the present invention includes, for example, an optical functional device having an optical waveguide including a core, and the optical semiconductor device.
  • the core and the active layer face a third direction crossing the first direction, having a contact portion located on the opposite side and in contact with the second protrusion.
  • the method for manufacturing an optical semiconductor device of the present invention is, for example, a step of forming a laminated structure in which a plurality of semiconductor layers are laminated in a first direction on a substrate, wherein the plurality of semiconductor layers overlap other semiconductor layers.
  • a first semiconductor layer which is not etched by a predetermined etchant or etching gas capable of being etched or whose etching rate ratio to that of the other semiconductor layer is sufficiently small
  • a first mesa which is one of the plurality of mesas, is formed by a step of forming a current blocking layer so as to fill the current blocking layer, and etching using the etching liquid or the etching gas using the first semiconductor layer as an etching stop layer. and forming a first projecting portion including a portion of
  • a novel and improved optical semiconductor device, an optical integrated device, and a method for manufacturing an optical semiconductor device can be obtained.
  • FIG. 1 is an exemplary and schematic plan view of the optical semiconductor device of the first embodiment.
  • FIG. 2 is a cross-sectional view taken along the line II--II in FIG.
  • FIG. 3 is an exemplary and schematic side view of the optical integrated device of the first embodiment.
  • FIG. 4 is an exemplary and schematic cross-sectional view of a product during the manufacturing process of the optical semiconductor device of the first embodiment.
  • FIG. 5 is an exemplary and schematic cross-sectional view of a product in the middle of the manufacturing process of the optical semiconductor device of the first embodiment at a stage after FIG. 4 .
  • FIG. 6 is an exemplary and schematic cross-sectional view of the product in the middle of the manufacturing process of the optical semiconductor device of the reference example at the same stage as FIG.
  • FIG. 7 is an exemplary and schematic plan view of the optical semiconductor device of the second embodiment.
  • FIG. 8 is an exemplary and schematic plan view of the optical semiconductor device of the third embodiment.
  • FIG. 9 is an exemplary and schematic plan view of the optical semiconductor
  • Exemplary embodiments of the present invention are disclosed below.
  • the configurations of the embodiments shown below and the actions and results (effects) brought about by the configurations are examples.
  • the present invention can be realized by configurations other than those disclosed in the following embodiments.
  • the X direction is indicated by the arrow X
  • the Y direction is indicated by the arrow Y
  • the Z direction is indicated by the arrow Z.
  • the X-, Y-, and Z-directions intersect each other and are orthogonal to each other.
  • the X direction is referred to as the longitudinal direction or extension direction
  • the Y direction as the lateral direction or width direction
  • the Z direction as the stacking direction or height direction.
  • each figure is a schematic diagram for the purpose of explanation, and the scale and proportions of each figure and the actual product do not necessarily match.
  • FIG. 1 is a plan view of an optical semiconductor device 100A (100) of the first embodiment, and FIG. 2 is a sectional view taken along line II-II of FIG.
  • the optical semiconductor device 100A is configured as a known semiconductor optical amplifier.
  • the optical semiconductor element 100A includes a substrate 10, protrusions 11, and protrusions 12 (12V, 12H).
  • the protrusions 11 and 12 protrude from the substrate 10 in the Z direction. Moreover, each of the projecting portion 11 and the projecting portion 12 is spaced apart in the Y direction.
  • the projecting portion 11 is an example of a first projecting portion
  • the projecting portion 12 is an example of a second projecting portion.
  • the Z direction is an example of a first direction
  • the Y direction is an example of a second direction.
  • the protruding portion 11 is, for example, a portion that functions as an optical semiconductor amplifier, and can also be referred to as a functional portion.
  • the projecting portion 11 extends in the X direction.
  • An active layer 21a as an optical waveguide is included inside the projecting portion 11 .
  • the active layer 21a extends substantially along the X direction. However, the active layer 21a is inclined with respect to the X and Y directions near the X-direction end 21a1 and the opposite X-direction end 21a2. This suppresses the light reflected at the ends 21a1 and 21a2 from returning to the waveguide path.
  • the protrusion 11 has an embedded waveguide structure (BH waveguide structure).
  • the optical semiconductor element 100A includes, as the protrusions 12, two protrusions 12V and four protrusions 12H.
  • the protruding portion 12 is a portion used for positioning a component different from the optical semiconductor device 100 (hereinafter referred to as another component), such as the optical functional device 200 (see FIG. 3), and is also referred to as a positioning portion. sell.
  • the two protrusions 12V are provided in front of and behind the protrusion 11 with a space therebetween in the Y direction.
  • the projecting portion 12V extends in the X direction with a substantially constant width in the Y direction and a substantially constant height in the Z direction.
  • the projecting portion 12V is used, for example, for positioning the optical semiconductor element 100A and the optical functional element 200 in the Z direction. Positioning by the projecting portion 12V is positioning by contact between the optical semiconductor element 100A and the optical functional element 200, for example.
  • the Z-direction end 12a of the projecting portion 12V is a plane that faces the Z-direction and intersects the Z-direction.
  • the end portion 12a may also be referred to as an end surface or a contact surface.
  • the length of the protruding portion 12V in the X direction is the same as that of the optical semiconductor element 100 and the protruding portion 11 from the viewpoint of stability of support. is preferably 1/3 or more of the length in the X direction.
  • the four protrusions 12H are provided near the X-direction end of the optical semiconductor element 100A or the end opposite to the X-direction.
  • the two protrusions 12H located at the ends in the X direction are provided in front of and behind the protrusion 11 with a space therebetween in the Y direction.
  • the two protrusions 12H positioned at the ends opposite to the X direction are also provided in front of and behind the protrusion 11 with a gap therebetween in the Y direction. ing.
  • the projecting portion 12H is used for positioning the optical semiconductor element 100A and the optical functional element 200 in the X direction and the Y direction, that is, in the direction crossing the Z direction. Specifically, the positioning in the X direction and the Y direction by the projecting portion 12H is, for example, positioning by image recognition or image analysis of an image of the projecting portion 12H photographed by a camera.
  • the shape, number, arrangement, etc. of the projecting portions 12V and 12H are not limited to the example in FIG.
  • the projecting portions 12V and 12H may be provided one by one, or a projecting portion in which the projecting portion 12H and the projecting portion 12V are integrated may be provided.
  • the substrate 10 has a substantially constant thickness in the Z direction and spreads across the Z direction. As shown in FIG. 2, the substrate 10 has a surface 10a and a surface 10b. The surface 10a faces the Z direction and intersects the Z direction. Further, the surface 10b is located on the opposite side of the surface 10a, faces in the direction opposite to the Z direction, and intersects the Z direction.
  • the substrate 10 is made of n-InP, for example.
  • the protruding portion 11 includes a mesa 21 and the protruding portion 12 includes a mesa 22.
  • Mesa 21 is an example of a first mesa
  • mesa 22 is an example of a second mesa.
  • the mesa 21 and mesa 22 are made by the same semiconductor process.
  • the mesa 21 and the mesa 22 include a plurality of stacked same semiconductor layers (first layer 20a to third layer 20c) and partially have the same stacked structure. That is, the same semiconductor layers included in the mesas 21 and 22 are made of the same material, are aligned in the Y direction, and have the same position in the Z direction from the surface 10 a of the substrate 10 .
  • the Z-direction end of the mesa 22 is removed by etching, the Z-direction end of the mesa 21 includes a semiconductor layer (fourth layer 20d) that is not included in the mesa 22 .
  • the first layer 20a is made of n-InGaAsP, for example.
  • the first layer 20a is a so-called quaternary layer, and a predetermined etchant such as an etchant (eg, hydrochloric acid) or an etching gas that can etch other semiconductor layers (eg, a clad layer made of InP). or the ratio of the etching rate to the etching rate of other semiconductor layers is sufficiently small (for example, 1/10 or less).
  • the first layer 20a functions as an etching stop layer when forming the recess 13 by etching.
  • the thickness of the first layer 20a is, for example, about 20 [nm].
  • the first layer 20a is an example of a first semiconductor layer.
  • the recess 13 is an example of a first recess.
  • the first layer 20a is formed on the surface 10a of the substrate 10 widely, for example, so as to cover substantially the entire surface 10a.
  • a portion 20a2 behind (12) in the Z direction and a portion 20a3 behind the concave portion 13 between the protrusions 11 and 12 in the Z direction are included.
  • the first layer 20a has a Z direction rearward portion with respect to the protruding portion 12H and a Z direction with respect to the concave portion 13 between the protruding portion 11 and the protruding portion 12H.
  • These parts and the parts 20a1, 20a2, 20a3 are continuously formed without a break. Therefore, it can also be said that the protruding portions 11 and 12 (12V and 12H) protrude from the first layer 20a in the Z direction.
  • the portion 20a1 is an example of a first portion
  • the portion 20a2 is an example of a second portion
  • the portion 20a3 is an example of a third portion.
  • the second layer 20b is made of n-InP, for example, and functions as a clad layer in the mesa 21.
  • the third layer 20c has a laminated structure containing n-InGaAsP, for example, and is a so-called quaternary layer.
  • a third layer 20c included in the mesa 21 functions as an active layer 21a. Since the third layer 20c functions as the active layer 21a, it has a composition that functions appropriately for light in the wavelength band of 1.55 [ ⁇ m], for example.
  • the third layer 20c included in the mesa 22 functions as an etching stop layer (mask) when forming the mesa 22 by etching and when forming the recess 13 by etching.
  • the third layer 20c included in the mesa 22 has the same components as the active layer 21a and is aligned with the active layer 21a in the Y direction.
  • the third layer 20c is an example of a second semiconductor layer.
  • the mesa 22 may include a second semiconductor layer functioning as an etching stop layer (mask) apart from the third layer 20c.
  • the mesa 22 constitutes the projecting portion 12 .
  • the projecting portion 12 is covered with the insulating layer 20h, but it does not have to be covered.
  • the projecting portion 11 also has a fourth layer 20d, current blocking layers 20e and 20f, and a clad layer 20g as semiconductor layers not included in the projecting portion 12 (mesa 22).
  • the fourth layer 20d is made of p-InP, for example, and functions as a clad layer in the mesa 21.
  • the mesa 21 is surrounded by the fifth layer 20j and the current blocking layers 20e and 20f adjacent in the Y direction and the opposite Y direction, and the clad layer 20g adjacent in the Z direction.
  • the fifth layer 20j is made of the same material as the second layer 20b.
  • the current blocking layer 20e is made of p-InP, for example, and the current blocking layer 20f is made of n-InP, for example.
  • the clad layer 20g is made of, for example, p-InP.
  • An electrode 31 is provided on the opposite side of the substrate 10 to the clad layer 20g.
  • the electrode 31 is a P-side electrode and is separated in the Z direction from the active layer 21a.
  • the electrode 31 has a layered structure including, for example, a contact layer, a base layer, a barrier layer, a thick film layer, etc. (all not shown).
  • the end surfaces (side surfaces) of the projections 11 and 12 in the Y direction and the direction opposite to the Y direction and the end surfaces (upper surfaces) in the Z direction are covered with the insulating layer 20h except for the openings on the projections 11 through which the electrodes 31 penetrate. It is
  • the insulating layer 20h is made of SiN, for example.
  • the electrode 32 is provided on the surface 10 b of the substrate 10 .
  • the electrode 32 is an N-side electrode and has a laminated structure containing, for example, AuGe, Ni, and Au.
  • FIG. 3 is a side view of part of an optical integrated device 300 including the optical semiconductor device 100 and the optical functional device 200.
  • FIG. FIG. 3 shows a state in which the optical semiconductor device 100 and the optical functional device 200 are aligned.
  • the optical semiconductor device 100 and the optical functional device 200 overlap in the Z direction.
  • Optical functional device 200 may also be referred to as a silicon platform.
  • the optical functional element 200 has a base 201 , protrusions 202 and a body 203 .
  • the protrusion 202 protrudes from the surface 201a of the base 201 in the direction opposite to the Z direction.
  • the body 203 also protrudes from the surface 201a in the opposite direction of the Z direction.
  • An optical waveguide including a core 203a extending in the X direction is provided inside the body 203 .
  • the edge 21a1 of the active layer 21a and the edge 203a1 of the core 203a face the X direction and are aligned in the X direction. With such a configuration, the end portion 21a1 and the end portion 203a1 are optically coupled.
  • the X direction is an example of a third direction.
  • the mesa 21 included in the protruding portion 11 and the mesa 22 included in the protruding portion 12V partially have the same laminated structure in the Z direction. Therefore, by setting the height of the protrusion 12V in the Z direction, that is, the position of the end 12a in the Z direction with respect to the third layer 20c in the protrusion 12V, the active layer in the mesa 21 in the protrusion 11
  • the height of the protrusion 12V in the Z direction with respect to 21a that is, the position of the end 12a in the Z direction can be set.
  • the active layer 21a of the optical semiconductor device 100 and the core 203a of the optical functional device 200 can be aligned more easily or with higher accuracy in the Z direction. It is possible to more easily or more reliably suppress the decrease in the optical coupling efficiency between 21a and core 203a.
  • the optical semiconductor element 100 includes a plurality of projections 12V. Furthermore, the projecting portion 11 is positioned between the plurality of projecting portions 12V. According to such a configuration, it is possible to obtain an effect that the optical semiconductor element 100 can be more stably supported by the plurality of projecting portions 12V.
  • FIG. 4 and 5 are diagrams showing products during each manufacturing process in the method of manufacturing the optical semiconductor device 100.
  • FIG. 4 and 5 are diagrams showing products during each manufacturing process in the method of manufacturing the optical semiconductor device 100.
  • a first layer 20a, a second layer 20b, a third layer 20c, and a fourth layer 20d are laminated on the substrate 10 as a wafer by crystal growth.
  • first etching with a predetermined etchant or etching gas using a mask, the portion of the product shown in FIG. A mesa 21 and a mesa 22 are formed with a space therebetween. A trench (not shown) is formed around the mesa 21 and the mesa 22 .
  • the first etching for forming the mesas 21 and 22 is performed so that the fifth layer 20j remains on the first layer 20a.
  • current blocking layers 20e and 20f are formed so as to entirely fill the trench. Note that the mask in the first etching is removed.
  • the cladding layer 20g, the insulating layer 20m, and at least part of the electrode 31 are formed on the side opposite to the substrate 10 with respect to the product on which the current blocking layers 20e and 20f are formed. This gives the product shown in FIG.
  • the portion of the product of FIG. 4 on the side opposite to the substrate 10 and between the mesa 21 and the mesa 22 is etched using the insulating layer 20m and the third layer 20c in the mesa 22 as an etching mask ( As an etching stop layer), the protrusion 11 including the mesa 21 and the mesa 22 (one part of the protrusion 12V) are removed by etching (second etching) with a predetermined etching solution or etching gas, as shown in FIG. part) is formed.
  • the projecting portion 11 including the mesa 21 inside and the recessed portion 13 between the projecting portion 11 and the mesa 22 are formed.
  • the first layer 20a functions as an etching stop layer.
  • the insulating layer 20h as shown in FIG. 2 is formed, and the insulating layer 20h is partially removed on the electrode 31 to form an opening. Adding a conductor to electrode 31 that extends over insulating layer 20h forms electrode 31 shown in FIG.
  • the electrode 32 is formed on the surface 10b by vapor deposition lift-off, for example. Then, ohmic connection of the semiconductor layers of the electrodes 31, 32, and the protruding portion 11 is performed by heat treatment. Moreover, the side surface of the projecting portion 11 is covered with an insulating layer 20h.
  • the wafer (not shown) processed as described above is cleaved, and the end face 11c in the X direction and the end face 11d in the opposite direction to the X direction (see FIG. 1) are coated with a low-reflection coating. is completed.
  • etching residues such as protrusions 20i shown in FIG. 6 (reference example) may occur.
  • Such an etching residue for example, (1) interferes with the positioning of the optical semiconductor element 100 in the Z direction by the protruding portion 12V due to the protrusion 20i higher than the end portion 12a, and (2) in the direction opposite to the Z direction.
  • the inventors came up with a configuration in which the first layer 20a that functions as an etching stop layer is provided behind the concave portion 13 in the Z direction. According to such a configuration, etching can be performed until the first layer 20a is exposed in the recesses 13 and etching residues such as the protrusions 20i in the recesses 13 disappear. This makes it possible to avoid the inconveniences (1) to (3) described above. Furthermore, since the etching can be controlled more easily, it is possible to suppress excessive etching of the side surfaces of the projecting portion 11 and the mesa 22 and decrease in mechanical strength due to the etching. In addition, the first layer 20a can be formed relatively easily over substantially the entire surface 10a of the substrate 10, and the disadvantage of the configuration without the first layer 20a as shown in FIG. 6 is very small. I can say.
  • the distance h between the active layer 21a and the first layer 20a in the Z direction that is, the distance between the third layer 20c and the first layer 20a
  • the active layer 21a and the first layer 20a can be optically isolated. It has been found that it is possible to suppress the amount of ions to a level that does not affect the desired characteristics.
  • the distance h is preferably 2 [ ⁇ m] or more. It turns out there is.
  • the distance h capable of optically isolating the active layer 21a and the first layer 20a was 2 [ ⁇ m] as an example in the configuration of the present embodiment, the distance h depends on the specifications of the semiconductor layer. value.
  • the protrusion 12 can be formed with higher accuracy, and the leakage current from the protrusion 11 can be reduced. can be suppressed. That is, according to the present embodiment, a novel improved optical semiconductor device 100, an improved optical integrated device 300, and a method for manufacturing the optical semiconductor device 100 can be obtained.
  • the projecting portion 12 also contributes to improving the rigidity and strength of the optical semiconductor element 100 .
  • the optical semiconductor element 100 include a plurality of projecting portions 12 or a long projecting portion 12 such as the projecting portion 12V.
  • Such protrusions 12 make it difficult for the optical semiconductor element 100 to deform, and it is possible to suppress an increase in coupling loss of light with other parts due to the deformation.
  • the height of the projecting portion 12 from the recess 13 is lower than the height of the projecting portion 11 from the recess 13
  • the height of the projecting portion 12 from the end portion 12a of the optical semiconductor element 100 is lower than that of the projecting portion 11 from the recess 13.
  • the end portion 202a of the projecting portion 202 of the optical functional element 200 are in contact with each other.
  • one of the optical semiconductor device 100 and the optical functional device 200 has a configuration in which the protruding portion of one of the optical semiconductor device 100 and the recessed portion of the other is aligned so as to be in contact with each other, then the protruding portion provided on one A peripheral wall is required to form a recess for accommodating the, and at the position to be aligned, the protrusion and the peripheral wall overlap in the direction intersecting the projecting direction (stacking direction), so the other configuration is different from the projecting direction. There is a possibility that it may become large in the crossing direction.
  • the optical integrated device 300 of the present embodiment is configured such that the protrusion 12 and the protrusion 202 are in contact with each other, it can be made more compact than the configuration in which the protrusion and the recess are aligned. can be done.
  • the protruding portion 202 is also called a third protruding portion, and the end portion 202a is an example of a contact portion.
  • FIG. 7 is a plan view of an optical semiconductor device 100B of the second embodiment.
  • the optical semiconductor element 100B of the present embodiment forms a bar (array) in which a plurality of protrusions 11 having the same configuration as in the first embodiment are arranged in the Y direction. Two protrusions 11 adjacent in the Y direction share the protrusion 12 located between the two protrusions 11 .
  • the optical semiconductor device 100B of this embodiment also has the same configuration as the optical semiconductor device 100A of the first embodiment. Therefore, the same effects as those of the first embodiment can be obtained by the present embodiment as well. Also, the configuration having a plurality of projecting portions 11 (active layer 21a) as in this embodiment is suitable for application to an optical element having a plurality of semiconductor optical amplifiers, such as an optical matrix switch. .
  • FIG. 8 is a plan view of an optical semiconductor device 100C of the third embodiment.
  • the optical semiconductor element 100C of the present embodiment also has a bar (array) in which a plurality of projections 11 having the same configuration as in the first embodiment are arranged in the Y direction.
  • the semiconductor device 100B also has the same configuration. However, in this embodiment, there is no projecting portion 12 between two projecting portions 11 adjacent in the Y direction, and the projecting portion 12 for positioning is located at the end of the optical semiconductor element 100C in the Y direction and in the opposite direction in the Y direction. provided only at the ends of the A recess 14 having approximately the same depth as the recess 13 is provided between two protrusions 11 adjacent in the Y direction.
  • the recess 14 is an example of a second recess.
  • the optical semiconductor device 100C of this embodiment also has the same configuration as the optical semiconductor device 100A of the first embodiment. Therefore, the same effects as those of the first embodiment can be obtained by the present embodiment as well. In addition, it is possible to prevent a leakage current from flowing through the recess 14 and the portion behind the recess 14 in the Z direction between the two protrusions 11 adjacent in the Y direction.
  • FIG. 9 is a plan view of an optical semiconductor device 100D of the fourth embodiment.
  • the optical semiconductor element 100D of this embodiment also forms a bar (array) in which a plurality of projections 11D (11) are arranged in the Y direction.
  • the optical semiconductor element 100D is different from the above-described other embodiments in that it includes a plurality of waveguides that are bent in a U shape in plan view in the direction opposite to the Z direction. ing.
  • the waveguides are composed of two active layers 21a separated from each other in the Y direction and extending in the X direction at the same height (position) in the Z direction, and the opposite ends of the two active layers 21a in the X direction.
  • the passive part 21b is a passive waveguide with a high mesa structure, and is optically connected to the active layer 21a, which is a buried waveguide, by a butt-joint connection. Two ends 21a1 and 21a2 of the waveguide are formed on each projecting portion 11D. It is optically amplified via the optical fiber and output from the other end 21a2.
  • the optical semiconductor device 100D of this embodiment also has the same configuration as the optical semiconductor device 100A of the first embodiment. Therefore, the same effects as those of the first embodiment can be obtained by the present embodiment as well. Further, since the optical semiconductor device 100D of the present embodiment includes the U-shaped waveguide including the passive portion 21b, it is easy to appropriately set the gain length of the active layer 21a separately from the length of the optical semiconductor device 100D. As a result, the effect of increasing the degree of freedom in designing the optical semiconductor element 100D can also be obtained.
  • the optical semiconductor device can also be applied to a laser light emitting device such as a DFB semiconductor laser.
  • the present invention can be used for an optical semiconductor device, an optical integrated device, and a method for manufacturing an optical semiconductor device.
  • Optical functional element (different parts) 201 Base 201a Surface 202 Protruding portion 202a End (contact portion) 203 Body 203a Core 203a1 End 203b End face 300 Optical integrated element h Distance L Light X Direction (third direction) Y... direction (second direction) Z direction (first direction)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

光半導体素子は、例えば、基板と、第一突出部と、光半導体素子とは異なる部品との位置決めに用いられる位置決め部として機能する第二突出部と、を備え、第一突出部に対して第一方向の後方となる第一部位、第二突出部に対して第一方向の後方となる第二部位、および第一部位と第二部位との間となる第三部位に渡って形成され、他の半導体層をエッチング可能な所定のエッチング剤に対してエッチングされないかあるいは当該他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい第一半導体層を含む。

Description

光半導体素子、光集積素子、および光半導体素子の製造方法
　本発明は、光半導体素子、光集積素子、および光半導体素子の製造方法に関する。
　従来、半導体レーザ素子や半導体光増幅器のような光半導体素子と導波路を有した部位（以下、当該部位を光機能素子と称する）とを一体に備えた光集積素子が、知られている（例えば、特許文献１）。
特開２０１７－９２２６２号公報
　この種の光集積素子では、例えば、光半導体素子と光機能素子のような光半導体素子とは異なる部品との位置合わせ精度をより容易にあるいはより確実に確保することができれば、有益である。
　そこで、本発明の課題の一つは、例えば、光半導体素子と当該光半導体素子とは異なる部品との位置合わせ精度をより容易にあるいはより確実に確保することができるような、新規な改善された光半導体素子、光集積素子、および光半導体素子の製造方法を得ることである。
　本発明の光半導体素子は、例えば、第一方向と交差して広がる基板と、前記基板から前記第一方向に突出し、活性層を含む半導体層を有した第一突出部と、前記第一突出部から前記第一方向と交差した第二方向に離間した位置で前記基板から前記第一方向に突出し、半導体層を有し、前記光半導体素子とは異なる部品との位置決めに用いられる位置決め部として機能する第二突出部と、を備え、前記第一突出部に対して前記第一方向の後方となる第一部位、前記第二突出部に対して前記第一方向の後方となる第二部位、および前記第一部位と前記第二部位との間となる第三部位に渡って形成され、他の半導体層をエッチング可能な所定のエッチング剤に対してエッチングされないかあるいは当該他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい第一半導体層を含む。
　前記光半導体素子では、前記活性層と前記第一半導体層とは、前記第一方向に光学的に隔絶可能な距離以上離間していてもよい。
　前記光半導体素子では、前記第二突出部の前記第一突出部と前記第二突出部との間の第一凹部からの前記第一方向への突出高さが、前記第一突出部の前記第一凹部からの前記第一方向への突出高さより低くてもよい。
　前記光半導体素子では、前記第二突出部は、前記第一半導体層に対して前記第一方向に離間した位置に、他の半導体層をエッチング可能な所定のエッチング液またはエッチングガスに対してエッチングされないかあるいは当該他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい第二半導体層を含んでもよい。
　前記光半導体素子では、前記第二半導体層は、前記活性層と同じ成分を有し、前記活性層と前記第二方向に並んでもよい。
　前記光半導体素子では、前記第一突出部は、前記活性層を含む複数の半導体層が積層された第一メサを含み、前記第二突出部は、少なくとも部分的に前記第一メサと同じ積層構造を有した第二メサを含んでもよい。
　前記光半導体素子は、前記活性層を含み前記第一方向に沿う方向に見た場合に屈曲した形状を有した導波路を備えてもよい。
　前記光半導体素子では、前記導波路は、前記第一方向に沿う方向に見た場合にＵ字状に屈曲した形状を有してもよい。
　前記光半導体素子は、前記第二突出部として、複数の第二突出部を備えてもよい。
　前記光半導体素子では、前記第一突出部が、前記複数の第二突出部の間に位置してもよい。
　前記光半導体素子では、前記第二突出部は、コアを含む光導波路を有した光機能素子との位置決めに用いられてもよい。
　前記光半導体素子では、前記第二突出部は、前記光機能素子との前記第一方向の位置決めに用いられてもよい。
　前記光半導体素子では、前記第二突出部は、前記光機能素子との前記第一方向と交差した方向の位置決めに用いられてもよい。
　前記光半導体素子は、前記第一突出部として、複数の第一突出部を備えてもよい。
　前記光半導体素子では、前記第二突出部が、前記複数の第一突出部の間に位置してもよい。
　前記光半導体素子では、前記複数の第一突出部の間に、前記第一突出部と前記第二突出部との間の第一凹部と略同じ深さの第二凹部が設けられてもよい。
　本発明の光集積素子は、例えば、コアを含む光導波路を有した光機能素子と、前記光半導体素子と、を備え、前記光機能素子は、前記第二突出部に対して前記基板とは反対側に位置し当該第二突出部と接した接触部を有し、前記コアと前記活性層とが、前記第一方向と交差した第三方向に面する。
　本発明の光半導体素子の製造方法は、例えば、基板上に、複数の半導体層を第一方向に積層した積層構造を形成する工程であって、前記複数の半導体層が、他の半導体層をエッチング可能な所定のエッチング液またはエッチングガスに対してエッチングされないかあるいは当該他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい第一半導体層を含む、工程と、前記積層構造を前記基板とは反対側で部分的に除去することにより、前記第一方向と交差した第二方向に離間した複数箇所において前記基板から突出した複数のメサを形成する工程と、前記複数のメサの間を埋めるように電流阻止層を形成する工程と、前記第一半導体層をエッチング停止層とする前記エッチング液または前記エッチングガスを用いたエッチングにより、前記複数のメサのうちの一つである第一メサおよび前記電流阻止層のうち当該第一メサと隣り合う部位を含む第一突出部と、前記複数のメサのうち前記第一メサとは異なる第二メサを含む第二突出部と、を形成する工程と、を備える。
　本発明によれば、新規な改善された光半導体素子、光集積素子、および光半導体素子の製造方法を得ることができる。
図１は、第１実施形態の光半導体素子の例示的かつ模式的な平面図である。 図２は、図１のII－II断面図である。 図３は、第１実施形態の光集積素子の例示的かつ模式的な側面図である。 図４は、第１実施形態の光半導体素子の製造工程の途中の生成物の例示的かつ模式的な断面図である。 図５は、第１実施形態の光半導体素子の製造工程の途中の生成物の図４の後の段階における例示的かつ模式的な断面図である。 図６は、参考例の光半導体素子の製造工程の途中の生成物の図５と同じ段階における例示的かつ模式的な断面図である。 図７は、第２実施形態の光半導体素子の例示的かつ模式的な平面図である。 図８は、第３実施形態の光半導体素子の例示的かつ模式的な平面図である。 図９は、第４実施形態の光半導体素子の例示的かつ模式的な平面図である。
　以下、本発明の例示的な実施形態が開示される。以下に示される実施形態の構成、ならびに当該構成によってもたらされる作用および結果（効果）は、一例である。本発明は、以下の実施形態に開示される構成以外によっても実現可能である。また、本発明によれば、構成によって得られる種々の効果（派生的な効果も含む）のうち少なくとも一つを得ることが可能である。
　以下に示される複数の実施形態は、同様の構成を備えている。よって、各実施形態の構成によれば、当該同様の構成に基づく同様の作用および効果が得られる。また、以下では、それら同様の構成には同様の符号が付与されるとともに、重複する説明が省略される場合がある。
　本明細書において、序数は、方向や、部位等を区別するために便宜上付与されており、優先順位や順番を示すものではない。
　各図において、Ｘ方向を矢印Ｘで表し、Ｙ方向を矢印Ｙで表し、Ｚ方向を矢印Ｚで表す。Ｘ方向、Ｙ方向、およびＺ方向は、互いに交差するとともに互いに直交している。また、以下では、Ｘ方向を長手方向若しくは延び方向、Ｙ方向を短手方向若しくは幅方向、Ｚ方向を積層方向若しくは高さ方向と称する。
　また、各図は説明を目的とした模式図であって、各図と実物とでスケールや比率は、必ずしも一致しない。
［第１実施形態］
　図１は、第１実施形態の光半導体素子１００Ａ（１００）の平面図であり、図２は、図１のII－II断面図である。光半導体素子１００Ａは、公知の半導体光増幅器として構成される。
　図１，２に示されるように、光半導体素子１００Ａは、基板１０と、突出部１１と、突出部１２（１２Ｖ，１２Ｈ）と、を備えている。
　突出部１１，１２は、基板１０からＺ方向に突出している。また、突出部１１と突出部１２のそれぞれとは、Ｙ方向に離間している。突出部１１は、第一突出部の一例であり、突出部１２は、第二突出部の一例である。また、Ｚ方向は、第一方向の一例であり、Ｙ方向は、第二方向の一例である。
　突出部１１は、例えば、光半導体増幅器として機能する部位であり、機能部とも称されうる。
　図１に示されるように、突出部１１は、Ｘ方向に延びている。突出部１１の内部には、光導波路としての活性層２１ａが含まれている。活性層２１ａは、Ｘ方向に略沿って延びている。ただし、Ｘ方向の端部２１ａ１およびＸ方向の反対方向の端部２１ａ２の近傍において、活性層２１ａは、Ｘ方向およびＹ方向に対して傾斜している。これにより、端部２１ａ１，２１ａ２において反射された光が導波経路に戻るのを抑制している。突出部１１は、埋め込み導波路構造（ＢＨ導波路構造）を有している。
　光半導体素子１００Ａは、突出部１２として、二つの突出部１２Ｖと、四つの突出部１２Ｈと、を備えている。突出部１２は、光機能素子２００（図３参照）のような、光半導体素子１００とは異なる部品（以下、他の部品と称する）との位置決めに用いられる部位であり、位置決め部とも称されうる。
　図１に示されるように、二つの突出部１２Ｖは、Ｙ方向において、突出部１１の前後に、当該突出部１１と間隔をあけて設けられている。突出部１２Ｖは、Ｙ方向に略一定の幅およびＺ方向に略一定の高さで、Ｘ方向に延びている。突出部１２Ｖは、例えば、Ｚ方向における光半導体素子１００Ａと光機能素子２００との位置決めに用いられる。当該突出部１２Ｖによる位置決めは、例えば、光半導体素子１００Ａと光機能素子２００との接触による位置決めである。この場合、突出部１２ＶのＺ方向の端部１２ａは、Ｚ方向を向き、当該Ｚ方向と交差した平面である。端部１２ａは、端面、あるいは接触面とも称されうる。なお、光半導体素子１００Ａが突出部１２Ｖを介して他の部品に支持される場合、支持の安定性の観点から、当該突出部１２ＶのＸ方向の長さは、光半導体素子１００および突出部１１のＸ方向の長さの１／３以上であるのが好ましい。
　他方、四つの突出部１２Ｈは、光半導体素子１００ＡのＸ方向の端部またはＸ方向の反対方向の端部の近くに設けられている。四つの突出部１２Ｈのうち、Ｘ方向の端部に位置する二つの突出部１２Ｈは、Ｙ方向において、突出部１１の前後に、当該突出部１１と間隔をあけて設けられている。また、四つの突出部１２Ｈのうち、Ｘ方向の反対方向の端部に位置する二つの突出部１２Ｈも、Ｙ方向において、突出部１１の前後に、当該突出部１１と間隔をあけて設けられている。突出部１２Ｈは、光半導体素子１００Ａと、光機能素子２００との、Ｘ方向およびＹ方向における位置決め、すなわち、Ｚ方向と交差した方向における位置決めに用いられる。具体的に、突出部１２ＨによるＸ方向およびＹ方向における位置決めは、例えば、カメラによって突出部１２Ｈを撮影した画像に対する画像認識や画像解析による位置決めである。
　ただし、突出部１２Ｖ，１２Ｈの形状や、数、配置等は、図１の例には限定されない。突出部１２Ｖ，１２Ｈは、一つずつ設けられてもよいし、突出部１２Ｈと突出部１２Ｖとが一体化された突出部が設けられてもよい。
　基板１０は、Ｚ方向に略一定の厚さを有し、Ｚ方向と交差して広がっている。図２に示されるように、基板１０は、面１０ａと、面１０ｂと、を有している。面１０ａは、Ｚ方向を向くとともに、Ｚ方向と交差している。また、面１０ｂは、面１０ａとは反対側に位置し、Ｚ方向の反対方向を向くとともに、Ｚ方向と交差している。基板１０は、例えば、n-InPで作られている。
　突出部１１はメサ２１を含み、突出部１２はメサ２２を含んでいる。メサ２１は、第一メサの一例であり、メサ２２は、第二メサの一例である。
　メサ２１およびメサ２２は、同じ半導体プロセスで作られる。このため、メサ２１およびメサ２２は、積層された複数の同じ半導体層（第一層２０ａ～第三層２０ｃ）を含んでおり、部分的に同じ積層構造を有している。すなわち、メサ２１，２２に含まれる同じ半導体層は、同じ材料で作られるとともに、Ｙ方向に並び、基板１０の面１０ａからのＺ方向における位置が同じである。ただし、メサ２２のＺ方向の端部はエッチングにより除去されるため、メサ２１のＺ方向の端部には、メサ２２には含まれない半導体層（第四層２０ｄ）が含まれている。
　第一層２０ａは、例えば、n-InGaAsPで作られている。第一層２０ａは、所謂四元層であり、他の半導体層（例えばInPで作られているクラッド層）をエッチング可能なエッチング液（例えば、塩酸など）やエッチングガスのような所定のエッチング剤に対してエッチングされないか、あるいは他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい（例えば１／１０以下）性質を有する。第一層２０ａは、エッチングによって凹部１３を形成する際の、エッチング停止層として機能する。第一層２０ａの厚さは、例えば、約２０［ｎｍ］である。第一層２０ａは、第一半導体層の一例である。また、凹部１３は、第一凹部の一例である。
　この第一層２０ａは、基板１０の面１０ａ上に広く、例えば、面１０ａの略全体を覆うように形成されており、突出部１１に対してＺ方向の後方となる部位２０ａ１、突出部１２Ｖ（１２）に対してＺ方向の後方となる部位２０ａ２、および突出部１１と突出部１２との間の凹部１３に対してＺ方向の後方となる部位２０ａ３を含んでいる。なお、図２には示されていないが、第一層２０ａは、突出部１２Ｈに対してＺ方向の後方となる部位や、突出部１１と突出部１２Ｈとの間の凹部１３に対してＺ方向の後方となる部位、突出部１２Ｖと突出部１２Ｈとの間の凹部１３に対してＺ方向の後方となる部位、複数の突出部１１を備えた構成において当該複数の突出部１１間の凹部１４（図８参照）に対してＺ方向の後方となる部位等も、含んでいる。これらの部位ならびに部位２０ａ１，２０ａ２，２０ａ３は、途切れることなく、一続きに形成されている。よって、突出部１１，１２（１２Ｖ，１２Ｈ）は、第一層２０ａからＺ方向に突出していると言うこともできる。部位２０ａ１は、第一部位の一例であり、部位２０ａ２は、第二部位の一例であり、部位２０ａ３は、第三部位の一例である。
　第二層２０ｂは、例えば、n-InPで作られており、メサ２１においては、クラッド層として機能する。
　第三層２０ｃは、例えば、n-InGaAsPを含んだ積層構造を有しており、所謂四元層である。メサ２１に含まれる第三層２０ｃは、活性層２１ａとして機能する。第三層２０ｃは、活性層２１ａとして機能するため、例えば、波長１．５５［μｍ］帯の光に対して適切に機能する組成を有している。
　他方、メサ２２に含まれる第三層２０ｃは、エッチングによってメサ２２を形成する際、ならびにエッチングによって凹部１３を形成する際の、エッチング停止層（マスク）として機能する。メサ２２に含まれる第三層２０ｃは、活性層２１ａと同じ成分を有するとともに、活性層２１ａとＹ方向に並んでいる。第三層２０ｃは、第二半導体層の一例である。なお、メサ２２は、第三層２０ｃとは別に、エッチング停止層（マスク）として機能する第二半導体層を含んでもよい。
　メサ２２は、突出部１２を構成している。なお、メサ２２において、突出部１２は、絶縁層２０ｈで覆われているが、覆われなくてもよい。
　また、突出部１１は、突出部１２（メサ２２）には含まれない半導体層として、第四層２０ｄ、電流阻止層２０ｅ，２０ｆ、およびクラッド層２０ｇを有している。
　第四層２０ｄは、例えば、p-InPで作られており、メサ２１において、クラッド層として機能する。
　突出部１１において、メサ２１は、Ｙ方向およびＹ方向の反対方向に隣接した第五層２０ｊおよび電流阻止層２０ｅ，２０ｆ、ならびにＺ方向に隣接したクラッド層２０ｇによって囲まれている。第五層２０ｊは、第二層２０ｂと同じ材質で作られている。電流阻止層２０ｅは、例えば、p-InPで作られ、電流阻止層２０ｆは、例えば、n-InPで作られている。また、クラッド層２０ｇは、例えば、p-InPで作られている。
　クラッド層２０ｇに対して基板１０の反対側には、電極３１が設けられる。電極３１は、Ｐ側電極であって、活性層２１ａに対してＺ方向に離間している。電極３１は、例えば、コンタクト層、ベース層、バリヤ層、厚膜層等（いずれも不図示）を含んだ積層構造を有している。
　突出部１１，１２のＹ方向およびＹ方向の反対方向の端面（側面）、ならびにＺ方向の端面（上面）は、突出部１１上で電極３１が貫通する開口部を除き、絶縁層２０ｈで覆われている。絶縁層２０ｈは、例えば、SiNで作られる。
　基板１０の面１０ｂ上には、電極３２が設けられる。電極３２は、Ｎ側電極であって、例えば、AuGe、Ni、およびAuを含んだ積層構造を有している。
（光機能素子および光集積素子の構造）
　図３は、光半導体素子１００と、光機能素子２００と、を含む光集積素子３００の一部の側面図である。図３は、光半導体素子１００と光機能素子２００とが位置合わせされた状態を示している。図３に示されるように、光集積素子３００において、光半導体素子１００と光機能素子２００とは、Ｚ方向に重なっている。光機能素子２００は、シリコンプラットフォームとも称されうる。
　光機能素子２００は、ベース２０１、突出部２０２、およびボディ２０３を有している。突出部２０２は、ベース２０１の面２０１ａからＺ方向の反対方向に突出している。ボディ２０３も、面２０１ａからＺ方向の反対方向に突出している。ボディ２０３内には、Ｘ方向に延びたコア２０３ａを含む光導波路が設けられている。光集積素子３００において、光半導体素子１００と光機能素子２００とが図３に示されるように位置合わせされた状態では、ボディ２０３のＸ方向の反対方向の端面２０３ｂと、光半導体素子１００のＸ方向の端面１１ｃとが面し、活性層２１ａの端部２１ａ１とコア２０３ａの端部２０３ａ１とが、Ｘ方向に面するとともにＸ方向に並ぶ。このような構成により、端部２１ａ１と端部２０３ａ１とが、光学的に結合される。Ｘ方向は、第三方向の一例である。
　ここで、上述したように、本実施形態では、突出部１１に含まれるメサ２１と、突出部１２Ｖに含まれるメサ２２とが、部分的に同じＺ方向の積層構造を有している。よって、突出部１２Ｖ中の第三層２０ｃに対して、突出部１２ＶのＺ方向の高さ、すなわちＺ方向における端部１２ａの位置を設定することにより、突出部１１内のメサ２１における活性層２１ａに対して突出部１２ＶのＺ方向の高さ、すなわちＺ方向における端部１２ａの位置を設定することができる。したがって、本実施形態によれば、光半導体素子１００の活性層２１ａと光機能素子２００のコア２０３ａとを、Ｚ方向において、より容易にあるいはより精度良く位置合わせすることができ、ひいては、活性層２１ａとコア２０３ａとの間の光結合効率の低下をより容易にあるいはより確実に抑制することができるという効果が得られる。
　また、本実施形態では、光半導体素子１００は、複数の突出部１２Ｖを備えている。さらに、突出部１１は、複数の突出部１２Ｖの間に位置している。このような構成によれば、複数の突出部１２Ｖによって、光半導体素子１００を、より安定的に支持することができるという効果が得られる。
（光半導体素子の製造方法）
　図４，５は、光半導体素子１００の製造方法における各製造工程の途中の生成物を示す図である。
　まずは、図４に示されるように、ウエハとしての基板１０上に、第一層２０ａ、第二層２０ｂ、第三層２０ｃ、および第四層２０ｄが、結晶成長によって積層される。
　次に、マスクを用いた所定のエッチング液またはエッチングガスによるエッチング（第一エッチング）によって、図４の生成物のうち基板１０とは反対側の部位が選択的かつ部分的に除去され、Ｙ方向に間隔をあけてメサ２１およびメサ２２が形成される。メサ２１およびメサ２２の周辺には、トレンチ（不図示）が形成される。なお、メサ２１，２２を形成する第一エッチングは、第一層２０ａ上に第五層２０ｊが残存するように実行される。
　次に、当該トレンチを全体的に埋めるように、電流阻止層２０ｅ，２０ｆが形成される。なお、第一エッチングにおけるマスクは除去される。
　次に、電流阻止層２０ｅ，２０ｆが形成された生成物に対して基板１０とは反対側に、クラッド層２０ｇ、絶縁層２０ｍ、および電極３１の少なくとも一部が形成される。これにより、図４に示される生成物が得られる。
　この後、図４の生成物の、基板１０とは反対側の部位であって、メサ２１とメサ２２との間の部位が、絶縁層２０ｍおよびメサ２２中の第三層２０ｃをエッチングマスク（エッチング停止層）として、所定のエッチング液またはエッチングガスによるエッチング（第二エッチング）によって除去され、図５に示されるような、メサ２１を内包する突出部１１、およびメサ２２（突出部１２Ｖの一部）が、形成される。このエッチングにより、メサ２１を内側に含む突出部１１と、当該突出部１１とメサ２２との間の凹部１３が形成される。また、凹部１３において、第一層２０ａは、エッチング停止層として機能する。
　そして、絶縁層２０ｍを除去した後、図２示されるような絶縁層２０ｈを形成し、当該絶縁層２０ｈを電極３１上で部分的に除去して開口を形成し、さらに、当該開口を貫通し絶縁層２０ｈ上まで延びた導電体を電極３１に付加することにより図２に示される電極３１を形成する。他方、基板１０のＺ方向の反対方向の端面が研磨されて面１０ｂが形成された後、当該面１０ｂ上に例えば蒸着リフトオフにより電極３２が形成される。次に、熱処理によって、電極３１、電極３２、突出部１１の半導体層のオーミック接続が行われる。また、突出部１１の側面は絶縁層２０ｈで覆われる。
　上述した処理が施されたウエハ（不図示）は劈開され、Ｘ方向の端面１１ｃおよびＸ方向の反対方向の端面１１ｄ（図１参照）に低反射コーティングが施されることにより、図１，２に示される光半導体素子１００が完成する。
　このような構成およびプロセスについての発明者らの鋭意研究により、仮に、第一層２０ａが設けられていないとすると、図４の生成物から図５の生成物を得るエッチングの際に、凹部１３において、例えば、図６（参考例）に示される突起２０ｉのようなエッチング残渣が生じる虞があることが判明した。このようなエッチング残渣は、例えば、（１）端部１２ａよりも高い突起２０ｉによって、突出部１２Ｖによる光半導体素子１００のＺ方向の位置決めに支障を来す、（２）Ｚ方向の反対方向に見た平面視において突出部１２Ｈの境界の形状を所定形状に対して変更し当該突出部１２Ｈの画像認識あるいは画像解析に支障を来し、ひいては光半導体素子１００のＸ方向またはＹ方向における位置決めに支障を来す、（３）凹部１３の底部の残渣が突出部１１からの漏洩電流の経路となって電極３１，３２からメサ２１の活性層２１ａに対して所要の大きさの電流を印加できなくなる、などの不都合が生じることが判明した。
　そこで、発明者らは、凹部１３に対してＺ方向の後方に、エッチング停止層として機能する第一層２０ａを設けた構成を想起するに至った。このような構成によれば、凹部１３において第一層２０ａが露出し、かつ凹部１３において突起２０ｉのようなエッチング残渣が消失する状態となるまで、エッチングを実行することができる。これにより、上述した（１）～（３）のような不都合が生じるのを回避することができる。さらに、エッチングをより容易に管理できるようになるため、エッチングによって突出部１１やメサ２２の側面が過度に削れ、機械的強度が低下するのを抑制することができるという効果も得られる。また、第一層２０ａは、基板１０の面１０ａの略全体に亘って、比較的容易に形成することができ、図６のように第一層２０ａを有しない構成に対するデメリットは、非常に小さいと言える。
　また、発明者らの鋭意研究により、本実施形態の構成にあっては、Ｚ方向における活性層２１ａと第一層２０ａとの距離ｈ、すなわち、第三層２０ｃと第一層２０ａとの距離ｈが２［μｍ］以上であることにより、活性層２１ａと第一層２０ａとを光学的に隔絶することができる、すなわち、活性層２１ａを伝搬する光の第一層２０ａでの光吸収を所期の特性に影響を与えない程度以下に抑制できる、という効果が得られることが判明した。さらに、漏洩電流防止の観点からは、少なくとも電流阻止層２０ｅ（p-InP層）は完全に除去する必要があり、この観点からも、当該距離ｈは２［μｍ］以上であるのが好適であることが判明した。なお、活性層２１ａと第一層２０ａとを光学的に隔絶可能な距離ｈは、本実施形態の構成では一例として２［μｍ］であったが、当該距離ｈは半導体層のスペック等に応じた値となる。
　以上、説明したように、本実施形態の構造および方法によれば、本実施形態の構造および方法によれば、突出部１２をより精度良く形成することができるとともに、突出部１１からの漏洩電流を抑制することができる。すなわち、本実施形態によれば、改善された新規な光半導体素子１００、光集積素子３００、および光半導体素子１００の製造方法を、得ることができる。
　また、本実施形態の光半導体素子１００において、突出部１２は、光半導体素子１００の剛性および強度の向上にも寄与する。このような観点からは、光半導体素子１００は、複数の突出部１２を備えたり、突出部１２Ｖのように、長く延びた突出部１２を備えたりするのが好ましい。このような突出部１２によって、光半導体素子１００が変形し難くなり、当該変形によって他の部品との光の結合損失が増大するのを抑制することができる。
　また、本実施形態の光集積素子３００では、突出部１２の凹部１３からの高さは、突出部１１の凹部１３からの高さよりも低く、光半導体素子１００の突出部１２の端部１２ａと、光機能素子２００の突出部２０２の端部２０２ａとが接触している。ここで、仮に、光半導体素子１００および光機能素子２００のうち一方の突出部と他方の凹部とが接触して位置合わせされる構成であった場合、他方には、一方に設けられた突出部を収容する凹部を形成するための周壁が必要となり、位置合わせされる部位において、突出方向（積層方向）と交差する方向において突出部と周壁とが重なる分、当該他方の構成が当該突出方向と交差する方向に大型化する虞がある。この点、本実施形態の光集積素子３００は、突出部１２と突出部２０２とが接触する構成であるため、突出部と凹部とが位置合わせされる構成に比べて、よりコンパクトに構成することができる。突出部２０２は、第三突出部とも称され、端部２０２ａは、接触部の一例である。
［第２実施形態］
　図７は、第２実施形態の光半導体素子１００Ｂの平面図である。本実施形態の光半導体素子１００Ｂは、上記第１実施形態と同様の構成を有した複数の突出部１１がＹ方向に並んだバー（アレイ）を構成している。Ｙ方向に隣接した二つの突出部１１において、当該二つの突出部１１の間に位置する突出部１２が共用されている。
　本実施形態の光半導体素子１００Ｂも、上記第１実施形態の光半導体素子１００Ａと同様の構成を備えている。よって、本実施形態によっても上記第１実施形態と同様の効果が得られる。また、本実施形態のように複数の突出部１１（活性層２１ａ）を有した構成は、例えば、光マトリクススイッチのような、複数の半導体光増幅器を有する光学素子への適用に、適している。
［第３実施形態］
　図８は、第３実施形態の光半導体素子１００Ｃの平面図である。本実施形態の光半導体素子１００Ｃも、上記第１実施形態と同様の構成を有した複数の突出部１１がＹ方向に並んだバー（アレイ）を構成しており、上記第２実施形態の光半導体素子１００Ｂもと同様の構成を備えている。ただし、本実施形態では、Ｙ方向に隣接した二つの突出部１１の間に突出部１２が無く、位置決め用の突出部１２は、光半導体素子１００ＣのＹ方向の端部およびＹ方向の反対方向の端部のみに設けられている。Ｙ方向に隣接した二つの突出部１１の間には、凹部１３と略同じ深さの凹部１４が設けられている。凹部１４は、第二凹部の一例である。
　本実施形態の光半導体素子１００Ｃも、上記第１実施形態の光半導体素子１００Ａと同様の構成を備えている。よって、本実施形態によっても上記第１実施形態と同様の効果が得られる。また、Ｙ方向に隣接した二つの突出部１１の間において、凹部１４および当該凹部１４に対してＺ方向の後方の部位を介した漏洩電流を防止することができるという効果が得られる。
［第４実施形態］
　図９は、第４実施形態の光半導体素子１００Ｄの平面図である。本実施形態の光半導体素子１００Ｄも、複数の突出部１１Ｄ（１１）がＹ方向に並んだバー（アレイ）を構成している。ただし、本実施形態では、光半導体素子１００Ｄが、Ｚ方向の反対方向に見た平面視において、Ｕ字状に屈曲した複数の導波路を備えている点が、上記他の実施形態と相違している。導波路は、それぞれ、Ｙ方向に互いに離間し、Ｚ方向における同じ高さ（位置）でそれぞれＸ方向に延びた二つの活性層２１ａと、当該二つの活性層２１ａのＸ方向の反対方向の端部同士を接続するＵ字状に湾曲した受動部２１ｂと、を有している。受動部２１ｂは、ハイメサ構造のパッシブ導波路であり、埋め込み導波路である活性層２１ａとは、バットジョイント接続によって光学的に接続されている。各突出部１１Ｄには導波路の二つの端部２１ａ１，２１ａ２が形成され、一方の端部２１ａ１に入力された光Ｌは、一方の活性層２１ａ、受動部２１ｂ、および他方の活性層２１ａを経由して光増幅され、他方の端部２１ａ２から出力される。
　本実施形態の光半導体素子１００Ｄも、上記第１実施形態の光半導体素子１００Ａと同様の構成を備えている。よって、本実施形態によっても上記第１実施形態と同様の効果が得られる。また、本実施形態の光半導体素子１００Ｄは、受動部２１ｂを含むＵ字状の導波路を備えているため、活性層２１ａの利得長を光半導体素子１００Ｄの長さとは別に適宜に設定しやすくなり、光半導体素子１００Ｄの設計の自由度が増大するという効果も得られる。
　以上、本発明の実施形態が例示されたが、上記実施形態は一例であって、発明の範囲を限定することは意図していない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、組み合わせ、変更を行うことができる。また、各構成や、形状、等のスペック（構造や、種類、方向、型式、大きさ、長さ、幅、厚さ、高さ、数、配置、位置、材質等）は、適宜に変更して実施することができる。
　例えば、光半導体素子は、例えばＤＦＢ型半導体レーザのようなレーザ発光素子にも適用することができる。
　本発明は、光半導体素子、光集積素子、および光半導体素子の製造方法に利用することができる。
１０…基板
１０ａ…面
１０ｂ…面
１１，１１Ｄ…突出部（第一突出部）
１１ｃ…端面
１１ｄ…端面
１２，１２Ｖ，１２Ｈ…突出部（第二突出部、位置決め部）
１２ａ…端部
１３…凹部（第一凹部）
１４…凹部（第二凹部）
２０ａ…第一層（半導体層、第一半導体層）
２０ａ１…部位（第一部位）
２０ａ２…部位（第二部位）
２０ａ３…部位（第三部位）
２０ｂ…第二層（半導体層）
２０ｃ…第三層（半導体層、第二半導体層）
２０ｄ…第四層（半導体層）
２０ｅ…電流阻止層（半導体層）
２０ｆ…電流阻止層（半導体層）
２０ｇ…クラッド層（半導体層）
２０ｈ…絶縁層
２０ｉ…突起（エッチング残渣）
２０ｊ…第五層（半導体層）
２０ｍ…絶縁層
２１…メサ（第一メサ）
２１ａ…活性層
２１ａ１，２１ａ２…端部
２１ｂ…受動部
２２…メサ（第二メサ）
３１…電極（第一電極）
３２…電極
１００，１００Ａ～１００Ｄ…光半導体素子
２００…光機能素子（異なる部品）
２０１…ベース
２０１ａ…面
２０２…突出部
２０２ａ…端部（接触部）
２０３…ボディ
２０３ａ…コア
２０３ａ１…端部
２０３ｂ…端面
３００…光集積素子
ｈ…距離
Ｌ…光
Ｘ…方向（第三方向）
Ｙ…方向（第二方向）
Ｚ…方向（第一方向）

Claims (18)

  1. 　光半導体素子であって、
    　第一方向と交差して広がる基板と、
    　前記基板から前記第一方向に突出し、活性層を含む半導体層を有した第一突出部と、
    　前記第一突出部から前記第一方向と交差した第二方向に離間した位置で前記基板から前記第一方向に突出し、半導体層を有し、前記光半導体素子とは異なる部品との位置決めに用いられる位置決め部として機能する第二突出部と、
    　を備え、
    　前記第一突出部に対して前記第一方向の後方となる第一部位、前記第二突出部に対して前記第一方向の後方となる第二部位、および前記第一部位と前記第二部位との間となる第三部位に渡って形成され、他の半導体層をエッチング可能な所定のエッチング剤に対してエッチングされないかあるいは当該他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい第一半導体層を含む、光半導体素子。
  2. 　前記活性層と前記第一半導体層とは、前記第一方向に光学的に隔絶可能な距離以上離間している、請求項１に記載の光半導体素子。
  3. 　前記第二突出部の前記第一突出部と前記第二突出部との間の第一凹部からの前記第一方向への突出高さが、前記第一突出部の前記第一凹部からの前記第一方向への突出高さよりも低い、請求項１または２に記載の光半導体素子。
  4. 　前記第二突出部は、前記第一半導体層に対して前記第一方向に離間した位置に、他の半導体層をエッチング可能な所定のエッチング液またはエッチングガスに対してエッチングされないかあるいは当該他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい第二半導体層を含む、請求項１～３のうちいずれか一つに記載の光半導体素子。
  5. 　前記第二半導体層は、前記活性層と同じ成分を有し、前記活性層と前記第二方向に並んだ、請求項４に記載の光半導体素子。
  6. 　前記第一突出部は、前記活性層を含む複数の半導体層が積層された第一メサを含み、
    　前記第二突出部は、少なくとも部分的に前記第一メサと同じ積層構造を有した第二メサを含んだ、請求項１～５のうちいずれか一つに記載の光半導体素子。
  7. 　前記活性層を含み前記第一方向に沿う方向に見た場合に屈曲した形状を有した導波路を備えた、請求項６に記載の光半導体素子。
  8. 　前記導波路は、前記第一方向に沿う方向に見た場合にＵ字状に屈曲した形状を有した、請求項７に記載の光半導体素子。
  9. 　前記第二突出部として、複数の第二突出部を備えた、請求項１～８のうちいずれか一つに記載の光半導体素子。
  10. 　前記第一突出部が、前記複数の第二突出部の間に位置した、請求項９に記載の光半導体素子。
  11. 　前記第二突出部は、コアを含む光導波路を有した光機能素子との位置決めに用いられる、請求項１～１０のうちいずれか一つに記載の光半導体素子。
  12. 　前記第二突出部は、前記光機能素子との前記第一方向の位置決めに用いられる、請求項１１に記載の光半導体素子。
  13. 　前記第二突出部は、前記光機能素子との前記第一方向と交差した方向の位置決めに用いられる、請求項１１または１２に記載の光半導体素子。
  14. 　前記第一突出部として、複数の第一突出部を備えた、請求項１～１３のうちいずれか一つに記載の光半導体素子。
  15. 　前記第二突出部が、前記複数の第一突出部の間に位置した、請求項１４に記載の光半導体素子。
  16. 　前記複数の第一突出部の間に、前記第一突出部と前記第二突出部との間の第一凹部と略同じ深さの第二凹部が設けられた、請求項１４または１５に記載の光半導体素子。
  17. 　コアを含む光導波路を有した光機能素子と、
    　請求項１～１６のうちいずれか一つに記載の光半導体素子と、
    　を備えた、光集積素子であって、
    　前記光機能素子は、前記第二突出部に対して前記基板とは反対側に位置し当該第二突出部と接した接触部を有し、
    　前記コアと前記活性層とが、前記第一方向と交差した第三方向に面した、光集積素子。
  18. 　基板上に、複数の半導体層を第一方向に積層した積層構造を形成する工程であって、前記複数の半導体層が、他の半導体層をエッチング可能な所定のエッチング液またはエッチングガスに対してエッチングされないかあるいは当該他の半導体層のエッチングレートに対するエッチングレートの比が十分に小さい第一半導体層を含む、工程と、
    　前記積層構造を前記基板とは反対側で部分的に除去することにより、前記第一方向と交差した第二方向に離間した複数箇所において前記基板から突出した複数のメサを形成する工程と、
    　前記複数のメサの間を埋めるように電流阻止層を形成する工程と、
    　前記第一半導体層をエッチング停止層とする前記エッチング液または前記エッチングガスを用いたエッチングにより、前記複数のメサのうちの一つである第一メサおよび前記電流阻止層のうち当該第一メサと隣り合う部位を含む第一突出部と、前記複数のメサのうち前記第一メサとは異なる第二メサを含む第二突出部と、を形成する工程と、
    　を備えた、光半導体素子の製造方法。
PCT/JP2023/001804 2022-01-28 2023-01-20 光半導体素子、光集積素子、および光半導体素子の製造方法 WO2023145662A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-011609 2022-01-28
JP2022011609A JP2023110264A (ja) 2022-01-28 2022-01-28 光半導体素子、光集積素子、および光半導体素子の製造方法

Publications (1)

Publication Number Publication Date
WO2023145662A1 true WO2023145662A1 (ja) 2023-08-03

Family

ID=87471895

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/001804 WO2023145662A1 (ja) 2022-01-28 2023-01-20 光半導体素子、光集積素子、および光半導体素子の製造方法

Country Status (2)

Country Link
JP (1) JP2023110264A (ja)
WO (1) WO2023145662A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201930A (ja) * 1993-01-07 1994-07-22 Nippon Telegr & Teleph Corp <Ntt> ハイブリッド光導波回路およびその製造方法
JP2013004688A (ja) * 2011-06-15 2013-01-07 Japan Oclaro Inc スポットサイズ変換器、半導体光素子、及びそれらの製造方法
JP2013149747A (ja) * 2012-01-18 2013-08-01 Sumitomo Electric Ind Ltd 導波路型の光半導体素子
JP2017092262A (ja) * 2015-11-11 2017-05-25 富士通株式会社 光集積素子及びその製造方法並びに光通信装置
US20200249405A1 (en) * 2019-02-01 2020-08-06 Elenion Technologies, Llc Flip chip bonding onto a photonic integrated circuit
WO2021024997A1 (ja) * 2019-08-02 2021-02-11 古河電気工業株式会社 半導体光増幅器アレイ素子
JP2021190645A (ja) * 2020-06-03 2021-12-13 富士通オプティカルコンポーネンツ株式会社 光集積素子、及び光集積回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201930A (ja) * 1993-01-07 1994-07-22 Nippon Telegr & Teleph Corp <Ntt> ハイブリッド光導波回路およびその製造方法
JP2013004688A (ja) * 2011-06-15 2013-01-07 Japan Oclaro Inc スポットサイズ変換器、半導体光素子、及びそれらの製造方法
JP2013149747A (ja) * 2012-01-18 2013-08-01 Sumitomo Electric Ind Ltd 導波路型の光半導体素子
JP2017092262A (ja) * 2015-11-11 2017-05-25 富士通株式会社 光集積素子及びその製造方法並びに光通信装置
US20200249405A1 (en) * 2019-02-01 2020-08-06 Elenion Technologies, Llc Flip chip bonding onto a photonic integrated circuit
WO2021024997A1 (ja) * 2019-08-02 2021-02-11 古河電気工業株式会社 半導体光増幅器アレイ素子
JP2021190645A (ja) * 2020-06-03 2021-12-13 富士通オプティカルコンポーネンツ株式会社 光集積素子、及び光集積回路

Also Published As

Publication number Publication date
JP2023110264A (ja) 2023-08-09

Similar Documents

Publication Publication Date Title
US8472494B2 (en) Semiconductor laser silicon waveguide substrate, and integrated device
US8965153B2 (en) Optical semiconductor device and optical waveguide
US9423565B2 (en) Coupled waveguide apparatus and structures therefor
US8563342B2 (en) Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays
US8380032B2 (en) Semiconductor optical amplifier module
JP6487195B2 (ja) 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール
JP5783011B2 (ja) 光半導体装置
WO2023145662A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
US11552451B2 (en) Semiconductor laser device
JP2006165027A (ja) 半導体レーザ及びその製造方法
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
US20170194766A1 (en) Optical device and optical module
JP5906973B2 (ja) 光分岐器及び光半導体集積回路装置
JP2009038120A (ja) 半導体光集積素子およびその製造方法
WO2023145416A1 (ja) 光半導体素子、光集積素子、および光半導体素子の製造方法
WO2024100782A1 (ja) 光集積デバイス及び光集積デバイスの製造方法
JPWO2012124741A1 (ja) 半導体レーザー
US20230275399A1 (en) Semiconductor optical device and method of manufacturing the same
US11966104B2 (en) Optical modulator
JP4161672B2 (ja) 光集積素子の製造方法
JP2009244648A (ja) 光変調器、その製造方法、光集積素子およびその製造方法
JP7294938B2 (ja) 埋め込み型半導体光素子及びその製造方法
JPWO2018185829A1 (ja) 半導体装置、半導体装置の製造方法
JP4161671B2 (ja) 光集積素子の製造方法
JPH0230195B2 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23746874

Country of ref document: EP

Kind code of ref document: A1