JP7046294B1 - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP7046294B1
JP7046294B1 JP2022502068A JP2022502068A JP7046294B1 JP 7046294 B1 JP7046294 B1 JP 7046294B1 JP 2022502068 A JP2022502068 A JP 2022502068A JP 2022502068 A JP2022502068 A JP 2022502068A JP 7046294 B1 JP7046294 B1 JP 7046294B1
Authority
JP
Japan
Prior art keywords
support
semiconductor device
semiconductor layer
mounting surface
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022502068A
Other languages
English (en)
Other versions
JPWO2023079726A5 (ja
JPWO2023079726A1 (ja
Inventor
喜之 小川
和重 川▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7046294B1 publication Critical patent/JP7046294B1/ja
Publication of JPWO2023079726A1 publication Critical patent/JPWO2023079726A1/ja
Publication of JPWO2023079726A5 publication Critical patent/JPWO2023079726A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/028Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

光半導体装置(1)は、共振器(2r)が形成された半導体層(2)、半導体層(2)の両端面(2fe)を覆う反射膜(2ce)、金属層の積層によって形成された電極パッド(31)、実装面(2ft)の両端面(2fe)に近い位置それぞれに配置され、実装面(2ft)からの高さが最大となる支持面(4fs)を有して反射膜(2ce)をコートする際に治具を支持する支持体(4)、および左右方向において接合面(3fp)が形成された領域を網羅するように、両端面(2fe)に隣接する辺と接合面(3fp)との間それぞれで接合面(3fp)よりも高い部分が延伸する遮蔽機構を備えるように構成した。

Description

本願は、光半導体装置に関するものである。
半導体レーザ素子とも称される光半導体装置においては、端面を反射膜で確実に被覆する必要があるが、端面以外の面へのコート回り込みは、特性の劣化、アセンブリ不具合の原因になる。コート回り込みを抑制する為、ダミーバーの長さあるいは成膜条件(コート源に対する光半導体装置の設置角度など)を調整しているが、種々の公差の影響もあり、完全に抑制することは出来ず、一定数量の回り込み不良が、日常的に発生している。
そこで、端面コート時に使用するダミーバーの片面、または両面に凹みを設けることで、端面以外の面へのコート回り込みを抑制する技術が提案されている(例えば、特許文献1参照。)
特開2004-193257号公報(段落0038~0039,図6~図8) 特開2018-170308号公報(段落0024~0025、図2A~図2C)
しかしながら、ダミーバーに凹みを設ける為には、ダミーバーの母材を単にバー状に切り出すだけではなく、バー表面を掘り込むような加工が必要になり、大幅な加工費の増大が生じる。また、ダミーバーの凹みに合わせて光半導体装置のバーを配列する必要が生じ、人手によるマニュアル作業にしても、自動化するにしても、普通の形状のダミーバーに比べて難易度は非常に高いものとなる。
また、電極パッドの下地に凹形状の樹脂層を形成し、電極パッド自体を凹形状にして、電極パッドの接合面へのコート回り込みを回避する技術が提案されている(例えば、特許文献2参照。)。しかし、その場合、下地となる樹脂層の形成において凹形状の制御が困難であり、製造ロット毎の再現性を得ることは難しく、出来栄えの管理なども煩雑なものとなり易い。つまり、コート回り込みを再現性良く抑制することは困難であった。
本願は、上記のような課題を解決するための技術を開示するものであり、再現性良くコート回り込みを防止できる光半導体装置を得ることを目的としている。
本願に開示される光半導体装置は、半導体基板に複数の結晶層が積層され、積層方向に垂直な方向に延びる共振器が形成された半導体層、前記共振器の延伸方向における前記半導体層の両端面を覆う反射膜、前記半導体層の前記積層方向に垂直な面のうち、裏面電極が敷設された面の反対側の実装面に金属層の積層によってボンディングワイヤとの接合面を有するように局所的に形成され、前記裏面電極との間で前記半導体層に電流を注入するための電極パッド、前記実装面の前記両端面に近い位置それぞれに配置され、前記実装面からの前記積層方向における高さが最大となる平坦面を有して前記反射膜をコートする際に治具を支持する支持体、および前記実装面における前記延伸方向に垂直な方向において前記接合面が形成された領域を網羅するように、前記実装面の前記両端面に隣接する辺と前記接合面との間それぞれで前記積層方向における前記接合面よりも高い部分が延伸する遮蔽機構、備え、前記支持体は樹脂で構成されて前記接合面が露出する開口部を有し、前記平坦面は前記実装面の前記両端面に隣接する辺それぞれに沿って延伸し、かつ前記延伸方向における一端側から他端側にかけて連なっていることを特徴とする。
本願に開示される光半導体装置によれば、ダミーバーを安定して支持できる支持面と遮蔽機構を形成するようにしたので、再現性良くコート回り込みを防止できる光半導体装置を得ることができる。
実施の形態1にかかる光半導体装置の構成を説明するための斜視図である。 図2A~図2Cそれぞれは、実施の形態1にかかる光半導体装置の構成を説明するための、平面図と正面図と端面図である。 図3Aと図3Bそれぞれは、実施の形態1にかかる光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーをダミーバーで挟んだ状態を示す正面図と端面図である。 実施の形態2にかかる光半導体装置の構成を説明するための斜視図である。 図5A~図5Cそれぞれは、実施の形態2にかかる光半導体装置の構成を説明するための、平面図と正面図と端面図である。 図6Aと図6Bそれぞれは、実施の形態2にかかる光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーをダミーバーで挟んだ状態を示す正面図と端面図である。 実施の形態3にかかる光半導体装置の構成を説明するための斜視図である。 図8A~図8Cそれぞれは、実施の形態3にかかる光半導体装置の構成を説明するための、平面図と正面図と端面図である。 図9Aと図9Bそれぞれは、実施の形態3にかかる光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーをダミーバーで挟んだ状態を示す正面図と端面図である。 実施の形態4にかかる光半導体装置の構成を説明するための斜視図である。 図11A~図11Cそれぞれは、実施の形態4にかかる光半導体装置の構成を説明するための、平面図と正面図と端面図である。 図12Aと図12Bそれぞれは、実施の形態4にかかる光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーをダミーバーで挟んだ状態を示す正面図と端面図である。
以下、図面を参照して、本願の実施の形態について説明する。なお、本明細書で使用する各図においては、共通する要素に同一の符号を付し、重複する説明を省略するものとする。
実施の形態1.
図1~図3A、図3Bは、実施の形態1にかかる光半導体装置、および光半導体装置の製造方法について説明するためのものである。図1は光半導体装置の構成を説明するための斜視図であり、図2Aは光半導体装置の実装面側から見た平面図、図2Bは光半導体装置を端面側から見た正面図、図2Cは図2AのA-A線による端面図である。また、図3Aは光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーの上下をダミーバーで挟み込んだ状態を示す端面側から見た正面図、図3Bはその状態における図2Cに対応する端面図である。
実施の形態1にかかる光半導体装置1は、図1および図2A~図2Cに示すように、半導体層2に対してエッチング等による成形を施し、電極パッド31等の部材を搭載したものである。半導体層2は、リン化インジウム(InP)基板、ガリウム砒素(GaAs)基板等の半導体基板、およびそれらの上(z方向)に有機金属気相成長法(MOCVD:metal organic chemical vapor deposition)などでエピタキシャル成長された種々の結晶の層からなる。そして、後述する劈開によりy方向の両端が断たれ、ダイシングによりx方向の両端が切断されることで、実質的に直方体状をなす。
半導体層2の内部には、レーザ光を出射するための共振器2rが、図におけるy方向に延在して形成され、延在方向、つまり光の進行方向の両端が、結晶劈開などで断たれて端面2feとして形成され、表面に反射膜2ceが成膜される。また、共振器2rの両脇は、共振器2rに沿った形で半導体層2の掘り込み2dが設けられている。半導体層2の最表面(実装面2ft)には窒化膜2cnが成膜され、半導体層表面を保護している。
半導体層2の裏面(図中下側の面)には、符号を付さない裏面電極が全面に敷設されている。そして、裏面の反対側である実装面2ftには、共振器2rと電気的に接続され、裏面電極との間で半導体層2に電流を注入するための電極パッド31と、電極パターン32等を含むメタル層3が設けられている。メタル層3は、スパッタ、メッキ、蒸着などの手法により成膜されたメタルからなる。メタルとしては、金(Au)、チタン(Ti)、白金(Pt)およびこれらの積層構造が用いられる。なお、ここまでの構成は、一般的な光半導体装置と同様の構成である。
実施の形態1にかかる光半導体装置1の特徴的な構成として、半導体層2の実装面2ftにおける、端面2fe側の辺に近い領域には、z方向で最大かつ一定高さの平坦な支持面4fsを有する樹脂による支持体4が端面2feに沿って延びるように形成されている。支持体4にはポリイミド、アルキド樹脂などを用いる。通常、電極パッド31に用いるメタルは3~6μm程度の厚みがあるので、支持体4の厚みはそれよりも厚い、6~10μm程度にしている。
支持体4は、上述した厚みが得られるように塗布した後に所望のパターンを形成することで、半導体層2の掘り込み2d、電極パッド31を形成するメタルによって生ずる実装面2ft部分の凹凸を埋めている。支持面4fsとなる支持体4の最表面は、平坦な形状に仕上げてレベル出しを行っている。この厚みと平坦形状(平坦な支持面4fs)を得るため、支持体4はスピンコート法を用いて塗布する。
上述した構成を前提として、反射膜2ceの成膜(端面コート)について説明する。図3A、図3Bに示すように、ダイシングラインLdに沿ったダイシングによるチップ分離がされておらず、バー形状になっている半導体バー1Bは、ダミーバー91、92(まとめて、ダミーバー90)と交互に配列された状態で端面コートが施される。
支持体4の最表面は平坦な形状の支持面4fsであるため、平坦なダミーバー90に対して、実装面2ft側で接触するのは、支持面4fsのみである。しかも、支持体4(支持面4fs)は、半導体バー1Bの前後(y方向)それぞれに配置されているため、半導体バー1Bに対して、ダミーバー90が傾くことがない。
これにより、支持面4fsをダミーバー92に対して隙間なく密着させることができる。当然ながら、半導体バー1Bの符号を付さない底面も平坦であるため、ダミーバー91に対して隙間なく密着させることができる。そのため、端面コートの際、支持体4が障壁となり、実装面2ftにおける支持体4の内側(y方向)へのコート回り込みを防ぐという効果が得られる。
そして支持体4は、電極パッド31に対して距離をあけて、前後(y方向)に分かれて設けられ、さらに、それぞれ前後方向において、中央よりも端に近い位置に設けられている。そのように配置した支持体4により、半導体バー1Bの最高位(z方向)は、前後方向に振り分け配置した平坦な支持面4fsであるため、平坦なダミーバー90を傾くことなく密着させ、確実にコート回り込みを防止できる。
なお、電極パッド31に対して距離をあけて、左右方向(x方向)に分かれ、それぞれ左右方向における中央よりも端に近い位置に支持体を設けることも考えられる。しかし、端面コートはダイシング前の半導体バー1Bを対象に行われることを前提とするため、ダミーバー90の傾き防止機能に関しては、支持体は必ずしも左右方向で振り分ける必要はない。
それに対し、端面コートは端面2feを形成した後で行われるので、前後方向において振り分けた、中央よりも両端に近い位置にダミーバー90の支持部(支持面4fs)を存在させることが重要である。一方、障壁機能については、左右方向における少なくとも電極パッド31の接合面3fpの領域を網羅するように延びていることが望ましい。とくに、実装面2ftの端面2feに隣接する辺それぞれに沿って(少なくとも左右方向における中央よりも両端に近い範囲で)延伸することで、コート回り込みをより確実に防止できる。左右方向の両端にわたって形成することも可能であるが、製造工程におけるハンドリング等を考慮して内縁部分にマージンを設けている。
実施の形態2.
上記実施の形態1においては、支持体を実装面の端面側の2つの辺それぞれに近い領域で、平坦な支持面が左右方向に延びる例について説明した。本実施の形態2においては、電極パッド部分を開口して、前後方向に支持面が連なっている例について説明する。
図4~図6A、図6Bは、実施の形態2にかかる光半導体装置、および光半導体装置の製造方法について説明するためのものである。図4は光半導体装置の構成を説明するための斜視図であり、図5Aは光半導体装置の実装面側から見た平面図、図5Bは光半導体装置を端面側から見た正面図、図5Cは図5AのB-B線による端面図である。また、図6Aは光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーの上下をダミーバーで挟み込んだ状態を示す端面側から見た正面図、図6Bはその状態における図5Cに対応する端面図である。なお、実施の形態1と同様の部分については同じ符号を付するとともに、同様部分の説明は省略する。
実施の形態2にかかる光半導体装置1も、図4および図5A~図5Cに示すように、半導体層2に対してエッチング等による成形を施し、実施の形態1と同様に電極パッド31等の部材を搭載したものである。半導体層2は、InP基板、GaAs基板等の半導体基板、およびそれらの上に有機金属気相成長法などでエピタキシャル成長された種々の結晶の層からなり、実質的に直方体状をなす。
半導体層2の内部に形成された共振器2rの延在方向の両端が、結晶劈開などで断たれて端面2feとして形成され、表面に反射膜2ceが成膜され、共振器2rの両脇は、共振器2rに沿った形で半導体層2の掘り込み2dが設けられている。半導体層2の実装面2ftには窒化膜2cnが成膜されて半導体層表面が保護され、共振器2rと電気的に接続された電極パッド31が設けられている。ここまでは、実施の形態1と同様に一般的な光半導体装置と同様である。
実施の形態2にかかる光半導体装置1の特徴的な構成として、z方向で最大かつ一定高さの平坦な支持面4fsが、電極パッド31部分を除いて、共振器2rの延在方向である前後方向(y方向)の一端側から他端側にかけて連なっている。支持体4には、実施の形態1と同様に、ポリイミド、アルキド樹脂などを用いている。
支持体4は、上述した厚みが得られるように塗布した後に所望のパターンを形成することで、半導体層2の掘り込み2d、電極パッド31を形成するメタルによって生ずる実装面2ft部分の凹凸を埋めている。支持面4fsとなる支持体4の最表面は、平坦な形状に仕上げてレベル出しを行っている。この厚みと平坦形状(平坦な支持面4fs)を得るため、支持体4はスピンコート法を用いて塗布する。
また、接合面3fpを露出させる開口部4aを設けることで、ワイヤボンドによる電気的接続を可能とする。開口部4aは周縁部を除く実装面2ft全面に支持体4を構成する樹脂を成膜した後、フォトレジストによるパターニングとドライエッチングによって形成しても良いし、支持体4自体が感光性を有しているものであれば、直接露光して開口してもよい。通常、電極パッド31を構成するメタルは3~6μm程度の厚みがあるので、支持体4の厚みはそれよりも厚い6~10μm程度にし、開口部4aは電極パッド31の形成領域よりも5~10μm大きな径で開口させる。
上述した構成を前提として、実施の形態2にかかる光半導体装置1の半導体バー1Bを対象とする端面コートについて説明する。図6A、図6Bに示すように、ダイシングによるチップ分離前の半導体バー1Bは、ダミーバー90と交互に配列された状態で端面コートが施される。
支持体4の最表面は平坦な形状の支持面4fsであるため、平坦なダミーバー90に対して、実装面2ft側で接触するのは、支持面4fsのみである。しかも、支持体4(支持面4fs)は、半導体バー1Bの前後(y方向)それぞれで左右(x方向)に延びているため、半導体バー1Bに対して、ダミーバー90が傾くことがない。
さらに、実施の形態2の光半導体装置1では、実施の形態1の光半導体装置1よりも支持体4で被覆される領域が広く、基本的に前後方向については、必ずどこかの領域で支持面4fsが存在する。そのため、万が一、ダミーバー90が前後に位置ずれしても、必ずダミーバー90の支持部が形成され、ダミーバー90が傾くことなく、支持面4fsに密着する。そのため、コート回り込みをより確実に防止できる。
実施の形態3.
上記実施の形態1、2では、実装面に樹脂による支持体を形成した例について説明した。本実施の形態3では、電極パッドと同時に形成した電極パターンで支持体を形成する例について説明する。
図7~図9A、図9Bは、実施の形態3にかかる光半導体装置、および光半導体装置の製造方法について説明するためのものである。図7は光半導体装置の構成を説明するための斜視図であり、図8Aは光半導体装置の実装面側から見た平面図、図8Bは光半導体装置を端面側から見た正面図、図8Cは図8AのC-C線による端面図である。また、図9Aは光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーの上下をダミーバーで挟み込んだ状態を示す端面側から見た正面図、図9Bはその状態における図8Cに対応する端面図である。なお、実施の形態1または2と同様の部分については同じ符号を付するとともに、同様部分の説明は省略する。
実施の形態3にかかる光半導体装置1も、図7および図8A~図8Cに示すように、半導体層2に対してエッチング等による成形を施し、実施の形態1と同様に電極パッド31等の部材を搭載したものである。半導体層2は、InP基板、GaAs基板等の半導体基板、およびそれらの上に有機金属気相成長法などでエピタキシャル成長された種々の結晶の層からなり、実質的に直方体状をなす。
半導体層2の成形としては、共振器2rの両脇に、共振器2rに沿った形で形成した掘り込み2dに加え、本実施の形態3においては、電極パッド31を形成する領域を窪ませた座ぐり2gが形成されている。そして、半導体層2の実装面2ftには窒化膜2cnが成膜されるとともに、座ぐり2g部分には、共振器2rと電気的に接続された電極パッド31が設けられ、同時に他の部分には、実施の形態1あるいは2と同様に電極パターン32が設けられている。
電極パッド31の最上面に位置する接合面3fpの高さは、周囲の窒化膜再上面(実装面2ft)の高さよりも低くなっている。通常、この半導体層2の掘り込みは、電気的アイソレーションを得る為に6μm程度、あるいはそれ以上の深さを設ける。電極パッド31を設ける座ぐり2g部分の半導体層2の掘り込みは、共振器2r脇の半導体層2の掘り込み2dと同一工程で形成しても良いし、深さが不十分であるなどの理由で、別工程で形成しても良い。同一工程、別工程に関わらず、この半導体層2の掘り込みは、フォトレジストのパターニングとエッチングで形成する。エッチングはドライでもウェットでも良い。
これにより、実施の形態1、2の支持体4に代え、電極パターン32が、光半導体装置1における最も高い(z方向)面(支持面3fs)を有することになる。そして、メタル層3は、スパッタ、メッキ、蒸着などの手法により成膜されることで、後加工をしなくても、平坦でレベル出しができた状態に仕上がっている。また、電極パターン32による支持面3fsは、実施の形態1と同様に、電極パッド31に対して距離をあけて、前後(y方向)に分かれて設けられ、さらに、それぞれ前後方向において、中央よりも端に近い位置に設けられている。
上述した構成を前提として、実施の形態3にかかる光半導体装置1の半導体バー1Bを対象とする端面コートについて説明する。図9A、図9Bに示すように、ダイシングによるチップ分離前の半導体バー1Bは、ダミーバー90と交互に配列された状態で端面コートが施される。
電極パターン32の最表面は平坦な形状の支持面3fsであるため、平坦なダミーバー90に対して、実装面2ft側で接触するのは、支持面3fsのみである。しかも、電極パターン32(支持面3fs)は、半導体バー1Bの前後(y方向)それぞれに配置されているため、半導体バー1Bに対して、ダミーバー90が傾くことがない。
そして電極パターン32は、電極パッド31に対して距離をあけて、前後(y方向)に分かれて設けられ、さらに、それぞれ前後方向において、中央よりも端に近い位置に設けられている。そのように配置した電極パターン32により、半導体バー1Bの最高位(z方向)は、前後方向に振り分け配置した平坦な支持面3fsであるため、平坦なダミーバー90を傾くことなく密着させ、確実にコート回り込みを防止できる。
そして、電極パッド31以外のメタル(電極パターン32)は、半導体層2が掘り込まれていない面に形成され、電極パッド31だけが半導体層2が掘り込まれた部分に形成されている。そのため、座ぐり2gを囲み、接合面3fpよりも高い周辺の半導体層2、および窒化膜2cn部分が、電極パッド31の接合面3fpに侵入してくるコート剤に対して障壁の役割を果たす。
さらに、電極パッド31の前後に形成される電極パターン32については、左右方向における電極パッド31の接合面の領域を網羅するように延びていれば、より確実にコート回り込みを抑制できる。
本実施の形態3にかかる光半導体装置1にあっては、支持体4用の樹脂などの余分な材料を用いる必要がない。また、座ぐり2gについても、掘り込み2dと同一工程で形成するようにすれば、工程数の増加もないため、製造コストの面で優位である。
実施の形態4.
本実施の形態4では、電極パッド自体に堤を設ける例について説明する。図10~図12A、図12Bは、実施の形態4にかかる光半導体装置、および光半導体装置の製造方法について説明するためのものである。図10は光半導体装置の構成を説明するための斜視図であり、図11Aは光半導体装置の実装面側から見た平面図、図11Bは光半導体装置を端面側から見た正面図、図11Cは図11AのD-D線による端面図である。また、図12Aは光半導体装置の端面コートを施す製造工程において、チップ分離前の半導体バーの上下をダミーバーで挟み込んだ状態を示す端面側から見た正面図、図12Bはその状態における図11Cに対応する端面図である。なお、実施の形態1~3と同様の部分については同じ符号を付するとともに、同様部分の説明は省略する。
実施の形態4にかかる光半導体装置1も、図10および図11A~図11Cに示すように、半導体層2に対してエッチング等による成形を施し、上記各実施の形態と同様に電極パッド31等の部材を搭載したものである。半導体層2は、InP基板、GaAs基板等の半導体基板、およびそれらの上に有機金属気相成長法などでエピタキシャル成長された種々の結晶の層からなり、実質的に直方体状をなす。
半導体層2の内部に形成された共振器2rの延在方向の両端が、結晶劈開などで断たれて端面2feとして形成され、表面に反射膜2ceが成膜され、共振器2rの両脇は、共振器2rに沿った形で半導体層2の掘り込み2dが設けられている。半導体層2の実装面2ftには窒化膜2cnが成膜されて半導体層表面が保護されている。
実施の形態4にかかる光半導体装置1の特徴的な構成として、共振器2rと電気的に接続された電極パッド31について、接合面3fpの周りが高くなっている堤3dを有するように形成したことを特徴とする。堤3dは、例えば、複数層のメタル層3を形成する途中段階で、接合面3fp部分がマスキングされるよう、複数種のパターンを用いることで形成でき、堤3dおよび電極パターン32部分が、接合面3fpよりも高い、同じ高さに仕上がる。
これにより、実施の形態3と同様に、電極パターン32、および堤3dが、光半導体装置1における最も高い(z方向)面(支持面3fs、接触面3fd)を有することになる。そして、メタル層3は、スパッタ、メッキ、蒸着などの手法により成膜されることで、後加工をしなくても、平坦でレベル出しができた状態に仕上がっている。また、電極パターン32による支持面3fsは、実施の形態1と同様に、電極パッド31に対して距離をあけて、前後(y方向)に分かれて設けられ、さらに、それぞれ前後方向において、中央よりも端に近い位置に設けられている。
上述した構成を前提として、実施の形態4にかかる光半導体装置1の半導体バー1Bを対象とする端面コートについて説明する。図12A、図12Bに示すように、ダイシングによるチップ分離前の半導体バー1Bは、ダミーバー90と交互に配列された状態で端面コートが施される。
電極パターン32の最表面は平坦な形状の支持面3fsと接触面3fdであるため、平坦なダミーバー90に対して、実装面2ft側で接触するのは、支持面3fsと接触面3fdのみである。しかも、電極パターン32による支持面3fsは、半導体バー1Bの前後(y方向)それぞれに配置されているため、半導体バー1Bに対して、ダミーバー90が傾くことがない。
そして電極パターン32は、電極パッド31に対して距離をあけて、前後(y方向)に分かれて設けられ、さらに、それぞれ前後方向において、中央よりも端に近い位置に設けられている。そのように配置した電極パターン32による平坦な支持面3fsで、ダミーバー90を支持するので、平坦なダミーバー90が傾くことがなく、円環状の接触面3fdとダミーバー90とを確実に密着させる。
一方、電極パッド31の接合面3fpは、堤3dの内側に位置するので、端面コート時、接合面3fpは堤3dの内周面とダミーバー90に覆われることになる。これにより、電極パッド31の接合面3fpへのコート回り込みを確実に防止できる。
本実施の形態4にかかる光半導体装置1にあっては、支持体4用の樹脂などの余分な材料を用いる必要がない。また、堤3dについても、メタル層3の形成工程で用いる複数のパターンのうちのいずれかに接合面3fpをマスキングするようにしておくだけで済み、工程数の増加もないため、製造コストの面で優位である。
とくに、メタル層3のみで、堤3dを有する電極パッドを形成したので、特許文献2のような下地に凹形状の樹脂層を形成した場合と異なり、高さ調整のための余分な工程を経ずとも電極パターン32との高さを正確に揃えることができる。そのため、例えば堤部分のみでダミーバー90を支えることになって傾きを生じさせる、あるいは堤部分とダミーバー90との間に隙間が生じてしまい遮蔽機能が低下する、というような不具合を生じさせることもない。
さらに、本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
以上のように、本願の光半導体装置1によれば、半導体基板に複数の結晶層が積層され、積層方向(z方向)に垂直な方向に延びる共振器2rが形成された半導体層2、共振器2rの延伸方向(y方向)における半導体層2の両端面2feを覆う反射膜2ce、半導体層2の積層方向に垂直な面のうち、裏面電極が敷設された面の反対側の実装面2ftに金属層の積層によってボンディングワイヤとの接合面3fpを有するように局所的に形成され、裏面電極との間で半導体層2に電流を注入するための電極パッド31、半導体層2の積層方向に垂直な面のうち共振器2rに近い実装面2ftの側に金属層の積層によって形成され、共振器2rと電気接続されるとともにボンディングワイヤとの接合面3fpを有する電極パッド31、実装面2ftの両端面2feに近い位置それぞれに配置され、実装面2ftからの積層方向における高さが最大となる平坦面(支持面3fs、支持面4fs)を有して反射膜2ceをコートする際に治具(ダミーバー90)を支持する支持体4(支持体として機能する電極パターン32)、および実装面2ftにおける延伸方向に垂直な方向(x方向)において接合面3fpが形成された領域を網羅するように、実装面2ftの両端面2feに隣接する辺と接合面3fpとの間それぞれで積層方向における接合面3fpよりも高い部分が延伸し、反射膜2ceをコートする際に接合面3fpへのコート剤の侵入を遮蔽する遮蔽機構(支持体4、電極パターン32、座ぐり2gまわりの実装面2ft、堤3d)を備えるように構成した。そのため、コーティングの際にダミーバー90を安定して支持でき、再現性良くコート回り込みを防止することができる。
とくに、支持体4(あるいは支持体として機能する電極パターン32)は、遮蔽機構として機能するようにすれば、設置面積を増やすことなく、確実にコート回り込みを防止できる。
支持体4は、樹脂で構成されているようにすれば、実装面2ft上での形成パターンが自由にでき、高さ調整も容易にできる。
その際、平坦面(支持面4fs)は、実装面2ftの両端面2feに隣接する辺それぞれに沿って延伸しているので、ダミーバー90を安定して支持できるとともに、遮蔽機構としての機能も確実に発揮できる。
さらに、支持体4は、接合面3fpが露出する開口部4aを有し、延伸方向(y方向)における一端側から他端側にかけて平坦面(支持面4fs)が連なっているように構成すれば、ダミーバー90との間で延伸方向(y方向)の位置ずれが生じても、ダミーバー90を確実に支持できる。
あるいは支持体は、電極パッド31と同じ積層構造(メタル層3)で形成された電極パターン32で構成されているようにすれば、実装面2ftからの高さが揃った平坦面(支持面3fs)を確実に形成することができる。
電極パッド31は、半導体層2を積層方向(z方向)に掘り込んだ座ぐり2g内に配置され、半導体層2のうち座ぐり2gを囲む部分が遮蔽機構として機能するように構成すれば、支持体4用の樹脂などの余分な材料を用いる必要がなく、共振器2rに沿った掘り込み2dと同一工程で形成するようにすれば、工程数の増加もないため、製造コストの面で優位である。
あるいは、電極パッド31には、接合面3fpを囲み、遮蔽機構として機能する堤3dが形成されているようにすれば、マスクパターンを揃えることで、余分な工程を経ずに遮蔽機構を形成することができる。
1:光半導体装置、 2:半導体層、 2ce:反射膜、 2cn:窒化膜、 2d:掘り込み、 2fe:端面、 2ft:実装面、 2g:座ぐり、 2r:共振器、 3:メタル層、 31:電極パッド、 32:電極パターン(支持体)、 3d:堤、 3fp:接合面、 3fs:支持面、 4:支持体、 4a:開口部、 4fs:支持面。

Claims (6)

  1. 半導体基板に複数の結晶層が積層され、積層方向に垂直な方向に延びる共振器が形成された半導体層、
    前記共振器の延伸方向における前記半導体層の両端面を覆う反射膜、
    前記半導体層の前記積層方向に垂直な面のうち、裏面電極が敷設された面の反対側の実装面に金属層の積層によってボンディングワイヤとの接合面を有するように局所的に形成され、前記裏面電極との間で前記半導体層に電流を注入するための電極パッド、
    前記実装面の前記両端面に近い位置それぞれに配置され、前記実装面からの前記積層方向における高さが最大となる平坦面を有して前記反射膜をコートする際に治具を支持する支持体、および
    前記実装面における前記延伸方向に垂直な方向において前記接合面が形成された領域を網羅するように、前記実装面の前記両端面に隣接する辺と前記接合面との間それぞれで前記積層方向における前記接合面よりも高い部分が延伸する遮蔽機構、備え
    前記支持体は樹脂で構成されて前記接合面が露出する開口部を有し、前記平坦面は前記実装面の前記両端面に隣接する辺それぞれに沿って延伸し、かつ前記延伸方向における一端側から他端側にかけて連なっていることを特徴とする光半導体装置。
  2. 前記支持体は、前記遮蔽機構として機能することを特徴とする請求項1に記載の光半導体装置。
  3. 半導体基板に複数の結晶層が積層され、積層方向に垂直な方向に延びる共振器が形成された半導体層、
    前記共振器の延伸方向における前記半導体層の両端面を覆う反射膜、
    前記半導体層の前記積層方向に垂直な面のうち、裏面電極が敷設された面の反対側の実装面に金属層の積層によってボンディングワイヤとの接合面を有するように局所的に形成され、前記裏面電極との間で前記半導体層に電流を注入するための電極パッド、
    前記実装面の前記両端面に近い位置それぞれに配置され、前記実装面からの前記積層方向における高さが最大となる平坦面を有して前記反射膜をコートする際に治具を支持する支持体、および
    前記実装面における前記延伸方向に垂直な方向において前記接合面が形成された領域を網羅するように、前記実装面の前記両端面に隣接する辺と前記接合面との間それぞれで前記積層方向における前記接合面よりも高い部分が延伸する遮蔽機構、を備え、
    前記支持体は、前記電極パッドと同じ積層構造で形成された電極パターンで構成されていることを特徴とする光半導体装置。
  4. 前記支持体は、前記遮蔽機構として機能することを特徴とする請求項3に記載の光半導体装置。
  5. 前記電極パッドは、前記半導体層を前記積層方向に掘り込んだ座ぐり内に配置され、前記半導体層のうち前記座ぐりを囲む部分が前記遮蔽機構として機能することを特徴とする請求項3または4に記載の光半導体装置。
  6. 前記電極パッドには、前記接合面を囲み、前記遮蔽機構として機能する堤が形成されていることを特徴とする請求項3から5のいずれか1項に記載の半導体装置。
JP2022502068A 2021-11-08 2021-11-08 光半導体装置 Active JP7046294B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/040924 WO2023079726A1 (ja) 2021-11-08 2021-11-08 光半導体装置

Publications (3)

Publication Number Publication Date
JP7046294B1 true JP7046294B1 (ja) 2022-04-01
JPWO2023079726A1 JPWO2023079726A1 (ja) 2023-05-11
JPWO2023079726A5 JPWO2023079726A5 (ja) 2023-10-03

Family

ID=81255864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022502068A Active JP7046294B1 (ja) 2021-11-08 2021-11-08 光半導体装置

Country Status (3)

Country Link
JP (1) JP7046294B1 (ja)
CN (1) CN118120121A (ja)
WO (1) WO2023079726A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317565A (ja) * 1998-05-07 1999-11-16 Toshiba Corp 半導体表面処理用治具
JP2008124218A (ja) * 2006-11-10 2008-05-29 Sony Corp 半導体発光素子およびその製造方法
JP2008141180A (ja) * 2006-11-10 2008-06-19 Sony Corp 半導体発光素子、光ピックアップ装置および情報記録再生装置
US20170031115A1 (en) * 2015-07-29 2017-02-02 Corning Optical Communications LLC Wafer-level integrated opto-electronic module
JP2020145391A (ja) * 2019-03-08 2020-09-10 日本ルメンタム株式会社 半導体光素子、光モジュール、及び半導体光素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317565A (ja) * 1998-05-07 1999-11-16 Toshiba Corp 半導体表面処理用治具
JP2008124218A (ja) * 2006-11-10 2008-05-29 Sony Corp 半導体発光素子およびその製造方法
JP2008141180A (ja) * 2006-11-10 2008-06-19 Sony Corp 半導体発光素子、光ピックアップ装置および情報記録再生装置
US20170031115A1 (en) * 2015-07-29 2017-02-02 Corning Optical Communications LLC Wafer-level integrated opto-electronic module
JP2020145391A (ja) * 2019-03-08 2020-09-10 日本ルメンタム株式会社 半導体光素子、光モジュール、及び半導体光素子の製造方法

Also Published As

Publication number Publication date
CN118120121A (zh) 2024-05-31
WO2023079726A1 (ja) 2023-05-11
JPWO2023079726A1 (ja) 2023-05-11

Similar Documents

Publication Publication Date Title
KR0184372B1 (ko) 반도체장치 및 그 제조방법
JP4581848B2 (ja) 光素子
US8563342B2 (en) Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays
US8618638B2 (en) Semiconductor optical modulator and method for manufacturing the same
US20110281382A1 (en) Nitride-based semiconductor device and method of fabricating the same
JP2003526214A (ja) 量子カスケードレーザーとその製造方法
US20200358251A1 (en) Surface-emitting laser, electronic device, and method of manufacturing surface-emitting laser
JP7046294B1 (ja) 光半導体装置
JP2020145391A (ja) 半導体光素子、光モジュール、及び半導体光素子の製造方法
US7998766B2 (en) Semiconductor element and manufacturing method thereof
JP5275558B2 (ja) 半導体デバイスにおけるオーバースプレー被覆(overspraycoating)の制御
TWI729388B (zh) 半導體雷射裝置
JP6939119B2 (ja) 量子カスケード半導体レーザ、発光装置、半導体レーザを作製する方法
JP2017034080A (ja) 半導体発光素子
JP7254907B2 (ja) 半導体装置、半導体装置の製造方法
KR20220113588A (ko) 마스크 및 이의 제조 방법
JP2013016648A (ja) 半導体光集積素子の製造方法
JP2022007851A (ja) 半導体光素子及びその製造方法
JP5118875B2 (ja) 半導体発光素子および半導体発光素子製造方法
JP5043495B2 (ja) 半導体発光素子
JP2020068286A (ja) 光デバイス及びその製造方法
JP2019004064A (ja) マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置
JP2004087564A5 (ja)
JP7421989B2 (ja) 量子カスケードレーザ素子及び量子カスケードレーザ装置
JP2000252284A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220322

R151 Written notification of patent or utility model registration

Ref document number: 7046294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151