JP2000252284A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2000252284A JP2000252284A JP11052763A JP5276399A JP2000252284A JP 2000252284 A JP2000252284 A JP 2000252284A JP 11052763 A JP11052763 A JP 11052763A JP 5276399 A JP5276399 A JP 5276399A JP 2000252284 A JP2000252284 A JP 2000252284A
- Authority
- JP
- Japan
- Prior art keywords
- crank
- semiconductor device
- wiring
- present
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 段差被覆部での金属配線の断線が防止される
半導体装置を提供する。 【解決手段】 ＬＥＤ素子１１０において，電極形成面
１１８上には，段差１１６を横切りつつ中間絶縁膜１４
０表面と拡散マスク層１３０表面の露出部分とにまたが
る帯状部分１５４を有する金属配線１５０が形成され
る。段差１１６において帯状部分１５４に被覆される部
分には，コンタクトクランク１１６ａが形成されてい
る。結果として，ＬＥＤ素子１１０の帯状部分１５４
は，側部からのエッチャントの進入による浸食を受けて
も実質的な配線幅を確保することができる。
半導体装置を提供する。 【解決手段】 ＬＥＤ素子１１０において，電極形成面
１１８上には，段差１１６を横切りつつ中間絶縁膜１４
０表面と拡散マスク層１３０表面の露出部分とにまたが
る帯状部分１５４を有する金属配線１５０が形成され
る。段差１１６において帯状部分１５４に被覆される部
分には，コンタクトクランク１１６ａが形成されてい
る。結果として，ＬＥＤ素子１１０の帯状部分１５４
は，側部からのエッチャントの進入による浸食を受けて
も実質的な配線幅を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置及び半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に，半導体装置の電気配線として使
用される金属配線は，ウェハの配線形成面全体にコーテ
ィングされた金属薄膜をエッチングでパターンニングす
ることにより形成される。図６（ａ）に示すように，配
線形成面３１８に段差３１６が存在すると，金属配線３
５０の形成における金属薄膜のコーティングの際に，段
差被覆部３５４の配線形成面３１８と金属薄膜との間に
トンネル状の隙間３７０が生じる。
用される金属配線は，ウェハの配線形成面全体にコーテ
ィングされた金属薄膜をエッチングでパターンニングす
ることにより形成される。図６（ａ）に示すように，配
線形成面３１８に段差３１６が存在すると，金属配線３
５０の形成における金属薄膜のコーティングの際に，段
差被覆部３５４の配線形成面３１８と金属薄膜との間に
トンネル状の隙間３７０が生じる。
【０００３】かかる隙間３７０には，金属配線３５０の
パターニング時にエッチャントが進入し易い。したがっ
て，完成した金属配線３５０では，段差被覆部３５４
が，他の部分よりも薄くなりジュール熱による溶断やエ
レクトロマイグレーションによる破断等が生じ易くな
る。従来の半導体装置及び半導体装置の製造方法では，
図６（ｂ）に示すように，段差被覆部３５４の幅が他の
部分の幅よりも大きくなるように金属配線３５０のパタ
ーンを設定して，段差被覆部３５４の断線を防止してい
る。
パターニング時にエッチャントが進入し易い。したがっ
て，完成した金属配線３５０では，段差被覆部３５４
が，他の部分よりも薄くなりジュール熱による溶断やエ
レクトロマイグレーションによる破断等が生じ易くな
る。従来の半導体装置及び半導体装置の製造方法では，
図６（ｂ）に示すように，段差被覆部３５４の幅が他の
部分の幅よりも大きくなるように金属配線３５０のパタ
ーンを設定して，段差被覆部３５４の断線を防止してい
る。
【０００４】
【発明が解決しようとする課題】しかしながら，近年の
半導体装置の小型化及び高集積化によって，半導体装置
の微細加工が要求されるようになると，金属配線パター
ンの幅をできるだけ小さくする必要がある。従来の半導
体装置や半導体装置の製造方法のように段差被覆部の金
属配線パターンの幅を大きくすると，該微細加工の要求
に答えられず，近年の半導体装置の小型化及び高集積化
に限界を生じさせるおそれがある。
半導体装置の小型化及び高集積化によって，半導体装置
の微細加工が要求されるようになると，金属配線パター
ンの幅をできるだけ小さくする必要がある。従来の半導
体装置や半導体装置の製造方法のように段差被覆部の金
属配線パターンの幅を大きくすると，該微細加工の要求
に答えられず，近年の半導体装置の小型化及び高集積化
に限界を生じさせるおそれがある。
【０００５】本発明は、従来の半導体装置及び半導体装
置の製造方法が有する上記その他の問題点に鑑みて成さ
れたものである。
置の製造方法が有する上記その他の問題点に鑑みて成さ
れたものである。
【０００６】
【課題を解決するための手段】上記その他の課題を解決
するために，本発明によれば，段差部を有する配線形成
面と配線形成面に形成される電気配線とを備える半導体
装置において，以下に説明する構成が提供される。即
ち，本発明によれば，段差部はクランク部を有するよう
に形成されて電気配線はクランク部を覆うように形成さ
れる構成が提供される。ここで，クランク部は，段差部
において段差を形成する相互にオフセット関係にある２
面をつなぐ面（以下，「段差側面」という。）に形成さ
れ，段差の高さ（オフセット距離）方向と垂直な方向に
並ぶ，前方段差面と後方段差面と両段差面（前方段差面
及び中間段差面）を結ぶ中継段差面とから構成される。
クランク部において，中継段差面は，電気配線の幅（電
気配線の一方の縁部と他方の縁部との最短距離）方向と
所定の角度を成し段差の高さ方向と直交しない曲がり部
である。したがって，クランク部では，中継段差面を設
けたことによって，前方段差面にかかる電気配線の一方
の縁部と後方段差面にかかる電気配線の他方の縁部との
段差側面に沿った距離を稼ぐことができる。
するために，本発明によれば，段差部を有する配線形成
面と配線形成面に形成される電気配線とを備える半導体
装置において，以下に説明する構成が提供される。即
ち，本発明によれば，段差部はクランク部を有するよう
に形成されて電気配線はクランク部を覆うように形成さ
れる構成が提供される。ここで，クランク部は，段差部
において段差を形成する相互にオフセット関係にある２
面をつなぐ面（以下，「段差側面」という。）に形成さ
れ，段差の高さ（オフセット距離）方向と垂直な方向に
並ぶ，前方段差面と後方段差面と両段差面（前方段差面
及び中間段差面）を結ぶ中継段差面とから構成される。
クランク部において，中継段差面は，電気配線の幅（電
気配線の一方の縁部と他方の縁部との最短距離）方向と
所定の角度を成し段差の高さ方向と直交しない曲がり部
である。したがって，クランク部では，中継段差面を設
けたことによって，前方段差面にかかる電気配線の一方
の縁部と後方段差面にかかる電気配線の他方の縁部との
段差側面に沿った距離を稼ぐことができる。
【０００７】尚，クランク部は，例えば，図１〜図４の
コンタクトクランク１１６ａのように前方段差面，後方
段差面及び中継段差面が実質的に平面のものでもよく，
又，前方段差面，後方段差面及び中継段差面の少なくと
も一つに曲面を含むものでもよい。さらに，図１〜図４
のコンタクトクランク１１６ａのように前方段差面と中
継段差面との境界部及び後方段差面と中継段差面との境
界部に角がついたものでもよく，又，前方段差面と中継
段差面との境界部又は後方段差面と中継段差面との境界
部の少なくとも一方の角が取れたものでもよい。さらに
また，クランク部は，図１〜図４のコンタクトクランク
１１６ａのように前方段差面と後方段差面とが実質的に
平行なものでもよく，又，前方段差面と後方段差面とが
所定の傾き（有角）を成すものでもよい。
コンタクトクランク１１６ａのように前方段差面，後方
段差面及び中継段差面が実質的に平面のものでもよく，
又，前方段差面，後方段差面及び中継段差面の少なくと
も一つに曲面を含むものでもよい。さらに，図１〜図４
のコンタクトクランク１１６ａのように前方段差面と中
継段差面との境界部及び後方段差面と中継段差面との境
界部に角がついたものでもよく，又，前方段差面と中継
段差面との境界部又は後方段差面と中継段差面との境界
部の少なくとも一方の角が取れたものでもよい。さらに
また，クランク部は，図１〜図４のコンタクトクランク
１１６ａのように前方段差面と後方段差面とが実質的に
平行なものでもよく，又，前方段差面と後方段差面とが
所定の傾き（有角）を成すものでもよい。
【０００８】さらに，前方段差面と後方段差面とが実質
的に平行なクランク部は，図１〜図４のコンタクトクラ
ンク１１６ａのように前方段差面と後方段差面とがオフ
セット関係を成すように形成されたものでもよく，又前
方段差面と後方段差面とが実質的に同一面内に位置する
ように形成されたものでもよい。さらに，図１〜図４の
コンタクトクランク１１６ａのように中継段差面が前方
段差面又は後方段差面と略垂直な面素を含むものでもよ
く，中継段差面が該面素を含まないものでもよい。
的に平行なクランク部は，図１〜図４のコンタクトクラ
ンク１１６ａのように前方段差面と後方段差面とがオフ
セット関係を成すように形成されたものでもよく，又前
方段差面と後方段差面とが実質的に同一面内に位置する
ように形成されたものでもよい。さらに，図１〜図４の
コンタクトクランク１１６ａのように中継段差面が前方
段差面又は後方段差面と略垂直な面素を含むものでもよ
く，中継段差面が該面素を含まないものでもよい。
【０００９】かかる構成を有する半導体装置は，中継段
差面が形成されているために，平坦な段差側面を持つ構
成よりも，電気配線両縁部間の段差側面に沿った距離が
大きくなる。したがって，材料膜をエッチングして電気
配線を形成する場合にも，中継段差面の中央部までのエ
ッチャントの浸透を防ぐことができる。結果として，本
構成を採用することにより，電気配線の段差被覆部を幅
広に形成せずともステップカバレージの問題を解消する
ことができる。
差面が形成されているために，平坦な段差側面を持つ構
成よりも，電気配線両縁部間の段差側面に沿った距離が
大きくなる。したがって，材料膜をエッチングして電気
配線を形成する場合にも，中継段差面の中央部までのエ
ッチャントの浸透を防ぐことができる。結果として，本
構成を採用することにより，電気配線の段差被覆部を幅
広に形成せずともステップカバレージの問題を解消する
ことができる。
【００１０】さらに，本発明によれば，クランク部のク
ランク長が配線幅以上である構成が提供される。ここ
で，クランク部のクランク長とは，段差側面に沿った前
方段差面と後方段差面との間の最小距離をいい，配線幅
とは，段差部において段差を形成する相互にオフセット
関係にある２面を法線方向から観察した場合の電気配線
の幅をいう。また，本発明によれば，クランク部のクラ
ンク角が９０度以上である構成が提供される。尚，クラ
ンク角とは，前方段差面または後方段差面と中間段差面
とが成す角度をいう。
ランク長が配線幅以上である構成が提供される。ここ
で，クランク部のクランク長とは，段差側面に沿った前
方段差面と後方段差面との間の最小距離をいい，配線幅
とは，段差部において段差を形成する相互にオフセット
関係にある２面を法線方向から観察した場合の電気配線
の幅をいう。また，本発明によれば，クランク部のクラ
ンク角が９０度以上である構成が提供される。尚，クラ
ンク角とは，前方段差面または後方段差面と中間段差面
とが成す角度をいう。
【００１１】また，上記その他の課題を解決するため
に，本発明によれば，段差部を有する配線形成面に電気
配線を形成する半導体装置の製造方法において，段差部
にクランク部を形成する工程と，クランク部を覆うよう
に電気配線を形成する工程とを含む構成が提供される。
ここで，クランク部と段差部とは，同一工程で形成して
もよく，或いは，別工程で形成してもよい。
に，本発明によれば，段差部を有する配線形成面に電気
配線を形成する半導体装置の製造方法において，段差部
にクランク部を形成する工程と，クランク部を覆うよう
に電気配線を形成する工程とを含む構成が提供される。
ここで，クランク部と段差部とは，同一工程で形成して
もよく，或いは，別工程で形成してもよい。
【００１２】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。こ
こで，本実施の形態は，本発明を適用可能な半導体装置
の一例であるＬＥＤアレイ１００，ＬＥＤ素子１１０及
び製造方法２００に関する。尚，以下の説明及び添付図
面において，同一の機能及び構成を有する構成要素につ
いては，同一符号を付することにより，重複説明を省略
する。
について，添付図面を参照しながら詳細に説明する。こ
こで，本実施の形態は，本発明を適用可能な半導体装置
の一例であるＬＥＤアレイ１００，ＬＥＤ素子１１０及
び製造方法２００に関する。尚，以下の説明及び添付図
面において，同一の機能及び構成を有する構成要素につ
いては，同一符号を付することにより，重複説明を省略
する。
【００１３】まず，図１〜図４を参照しながら本実施の
形態にかかるＬＥＤアレイ１００及びＬＥＤ素子１１０
の構成について説明する。ここで，図１は，ＬＥＤアレ
イ１００の概略構成を示す平面図であり，図２は，ａ−
ａ’断面及びｂ−ｂ’断面で切断したＬＥＤアレイ１０
０，即ちＬＥＤ素子１１０の概略構成を示す斜視図であ
る。また，図３は，クランク部に相当するコンタクトク
ランク１１６ａ付近のＬＥＤ素子１１０の拡大平面図で
あり，図４は，コンタクトクランク１１６ａの説明図で
ある。
形態にかかるＬＥＤアレイ１００及びＬＥＤ素子１１０
の構成について説明する。ここで，図１は，ＬＥＤアレ
イ１００の概略構成を示す平面図であり，図２は，ａ−
ａ’断面及びｂ−ｂ’断面で切断したＬＥＤアレイ１０
０，即ちＬＥＤ素子１１０の概略構成を示す斜視図であ
る。また，図３は，クランク部に相当するコンタクトク
ランク１１６ａ付近のＬＥＤ素子１１０の拡大平面図で
あり，図４は，コンタクトクランク１１６ａの説明図で
ある。
【００１４】図１に示すように，ＬＥＤアレイ１００
は，ＬＥＤプリンタ（電子写真式プリンタの一種）の露
光ヘッドとして使用可能な半導体装置である。かかるＬ
ＥＤアレイ１００は，所定数のＬＥＤ素子１１０が一次
元的に配列された構成を有する。尚，一のＬＥＤアレイ
１００を構成するＬＥＤ素子１１０の数は，ＬＥＤアレ
イ１００を適用するＬＥＤプリンタの解像度，例えば３
００ｄｐｉや６００ｄｐｉ或いは１２００ｄｐｉ等に合
わせて設定される。
は，ＬＥＤプリンタ（電子写真式プリンタの一種）の露
光ヘッドとして使用可能な半導体装置である。かかるＬ
ＥＤアレイ１００は，所定数のＬＥＤ素子１１０が一次
元的に配列された構成を有する。尚，一のＬＥＤアレイ
１００を構成するＬＥＤ素子１１０の数は，ＬＥＤアレ
イ１００を適用するＬＥＤプリンタの解像度，例えば３
００ｄｐｉや６００ｄｐｉ或いは１２００ｄｐｉ等に合
わせて設定される。
【００１５】図２に示すように，ＬＥＤ素子１１０は，
半導体基板１２０と拡散マスク層１３０と中間絶縁膜１
４０とから構成される積層構造を有する。
半導体基板１２０と拡散マスク層１３０と中間絶縁膜１
４０とから構成される積層構造を有する。
【００１６】ＬＥＤ素子１１０において，半導体基板１
２０には，ＬＥＤ素子１１０の一方の端部（以下，「第
１端部」という。）１１２寄りに，ｐｎ接合を有する発
光部１２２が形成されている。かかる発光部１２２は，
半導体基板１２０に所定の不純物元素を部分的に導入し
て形成することができる。また，半導体基板１２０に
は，裏面全体に下部電極１６０が形成されている。尚，
本実施の形態において，半導体基板１２０は，例えばＧ
ａＡｓＰから形成することができる。また，半導体基板
１２０に導入する不純物元素としては，例えばＺｎを適
用することができる。
２０には，ＬＥＤ素子１１０の一方の端部（以下，「第
１端部」という。）１１２寄りに，ｐｎ接合を有する発
光部１２２が形成されている。かかる発光部１２２は，
半導体基板１２０に所定の不純物元素を部分的に導入し
て形成することができる。また，半導体基板１２０に
は，裏面全体に下部電極１６０が形成されている。尚，
本実施の形態において，半導体基板１２０は，例えばＧ
ａＡｓＰから形成することができる。また，半導体基板
１２０に導入する不純物元素としては，例えばＺｎを適
用することができる。
【００１７】ＬＥＤ素子１１０において，拡散マスク層
１３０は，半導体基板１２０表面のほぼ全体を被覆する
ように，半導体基板１２０上に積層されている。かかる
拡散マスク層１３０は，半導体基板１２０への発光部１
２２の形成の際に拡散マスクとして使用される。拡散マ
スク層１３０において，発光部１２２上方の部分には，
拡散マスク層１３０を貫通する開口部，即ちエミッタ１
３２が形成されている。本実施の形態において，拡散マ
スク層１１２は，例えばＡｌ２Ｏ３／Ｓｉ３Ｎ ４から形
成することができる。
１３０は，半導体基板１２０表面のほぼ全体を被覆する
ように，半導体基板１２０上に積層されている。かかる
拡散マスク層１３０は，半導体基板１２０への発光部１
２２の形成の際に拡散マスクとして使用される。拡散マ
スク層１３０において，発光部１２２上方の部分には，
拡散マスク層１３０を貫通する開口部，即ちエミッタ１
３２が形成されている。本実施の形態において，拡散マ
スク層１１２は，例えばＡｌ２Ｏ３／Ｓｉ３Ｎ ４から形
成することができる。
【００１８】ＬＥＤ素子１１０において，中間絶縁膜１
４０は，拡散マスク層１３０表面を部分的に被覆するよ
うに，拡散マスク層１３０上に積層されている。かかる
中間絶縁膜１４０は，拡散マスク層１３０へのピンホー
ル形成を防止するとともに，発光部１２２以外の半導体
基板１２０と金属配線１５０との接触を防止する。した
がって，中間絶縁膜１４０は，例えば拡散マスク層１３
０と異組成として，ピンホールが形成されづらい膜とす
ることが好適である。
４０は，拡散マスク層１３０表面を部分的に被覆するよ
うに，拡散マスク層１３０上に積層されている。かかる
中間絶縁膜１４０は，拡散マスク層１３０へのピンホー
ル形成を防止するとともに，発光部１２２以外の半導体
基板１２０と金属配線１５０との接触を防止する。した
がって，中間絶縁膜１４０は，例えば拡散マスク層１３
０と異組成として，ピンホールが形成されづらい膜とす
ることが好適である。
【００１９】図１に示すように，中間絶縁膜１４０は，
エミッタ１３２にかからないよう，第１端部１１２の対
抗端部（以下，「第２端部」という。）１１４側に形成
されている。結果として，ＬＥＤ素子１１０では，中間
絶縁膜１４０のエミッタ１３２側終端部に，拡散マスク
層１３０表面と中間絶縁膜１４０表面との高さの違いに
起因して段差１１６が形成される。尚，本実施の形態に
おいて，中間絶縁膜１１４は，例えばＳｉ３Ｎ４から形
成することができる。
エミッタ１３２にかからないよう，第１端部１１２の対
抗端部（以下，「第２端部」という。）１１４側に形成
されている。結果として，ＬＥＤ素子１１０では，中間
絶縁膜１４０のエミッタ１３２側終端部に，拡散マスク
層１３０表面と中間絶縁膜１４０表面との高さの違いに
起因して段差１１６が形成される。尚，本実施の形態に
おいて，中間絶縁膜１１４は，例えばＳｉ３Ｎ４から形
成することができる。
【００２０】以上説明した積層構造を有するＬＥＤ素子
１１０では，中間絶縁膜１４０表面と拡散マスク層１３
０表面露出部分とを含み段差１１６が形成されている不
連続な面として，電極形成面１１８が形成される。かか
る電極形成面１１８では，段差１１６において金属配線
１５０で被覆される部分に，本実施の形態にかかるコン
タクトクランク１１６ａが形成される。
１１０では，中間絶縁膜１４０表面と拡散マスク層１３
０表面露出部分とを含み段差１１６が形成されている不
連続な面として，電極形成面１１８が形成される。かか
る電極形成面１１８では，段差１１６において金属配線
１５０で被覆される部分に，本実施の形態にかかるコン
タクトクランク１１６ａが形成される。
【００２１】ＬＥＤ素子１１０において，金属配線１５
０は，ＬＥＤ素子１１０外部から発光部１２２への電力
供給に使用するものであり，電極形成面１１８に形成さ
れている。かかる金属配線１５０は，中間絶縁膜１４０
表面の第２端部１１４側終端に形成されるボンディング
パッド１５２と，エミッタ１３２底面（図２の発光部１
２２の露出部分）との接続部分１５６と，接続部分１５
６とボンディングパッド１５２とをつなぐ帯状部分１５
４とから構成される。
０は，ＬＥＤ素子１１０外部から発光部１２２への電力
供給に使用するものであり，電極形成面１１８に形成さ
れている。かかる金属配線１５０は，中間絶縁膜１４０
表面の第２端部１１４側終端に形成されるボンディング
パッド１５２と，エミッタ１３２底面（図２の発光部１
２２の露出部分）との接続部分１５６と，接続部分１５
６とボンディングパッド１５２とをつなぐ帯状部分１５
４とから構成される。
【００２２】かかる金属配線１５０の帯状部分１５４
は，コンタクトクランク１１６ａ上で段差１１６を横切
りつつ中間絶縁膜１４０表面と拡散マスク層１３０表面
の露出部分とにまたがるように形成されている。即ち，
帯状部分１５４は，段差被覆部を有する。尚，本実施の
形態において，金属配線１５０には，例えばＡｌ電気配
線を適用することができる。
は，コンタクトクランク１１６ａ上で段差１１６を横切
りつつ中間絶縁膜１４０表面と拡散マスク層１３０表面
の露出部分とにまたがるように形成されている。即ち，
帯状部分１５４は，段差被覆部を有する。尚，本実施の
形態において，金属配線１５０には，例えばＡｌ電気配
線を適用することができる。
【００２３】以上説明したＬＥＤ素子１１０の製造過程
では，金属配線１５０のエッチングによるパターニング
時に，帯状部分１５４の両側部からコンタクトクランク
１１６ａの前方段差面１１６ａ１及び後方段差面１１６
ａ３に沿ってエッチャントが進入する。したがって，図
３に示すように，コンタクトクランク１１６ａのクラン
ク長Ｂを金属配線１５０の帯状部分１５４の配線幅Ａ以
上とすることが好適である。コンタクトクランク１１６
ａのクランク長Ｂ（即ち中継段差面１１６ａ２の長さ）
が，帯状部分１５４の配線幅Ａ以上であれば，エッチャ
ントが中継段差面１１６ａ２の中央部までは進入しづら
くなる。
では，金属配線１５０のエッチングによるパターニング
時に，帯状部分１５４の両側部からコンタクトクランク
１１６ａの前方段差面１１６ａ１及び後方段差面１１６
ａ３に沿ってエッチャントが進入する。したがって，図
３に示すように，コンタクトクランク１１６ａのクラン
ク長Ｂを金属配線１５０の帯状部分１５４の配線幅Ａ以
上とすることが好適である。コンタクトクランク１１６
ａのクランク長Ｂ（即ち中継段差面１１６ａ２の長さ）
が，帯状部分１５４の配線幅Ａ以上であれば，エッチャ
ントが中継段差面１１６ａ２の中央部までは進入しづら
くなる。
【００２４】さらに，図４（ａ）に示すように，ＬＥＤ
素子１１０では，コンタクトクランク１１６ａのクラン
ク角Ｃを９０度以上とすることが好適である。かかる構
成においては，クランク角Ｃが９０度以下の場合（図４
（ｂ））と比べ，十分な長さの前方段差面１１６ａ１と
後方段差面１１６ａ３とが形成可能である。したがっ
て，金属配線１５０のパターニング時において，金属配
線１５０パターンの側方からのエッチャントが中継段差
面１１６ａ２までは浸透しづらくなる。
素子１１０では，コンタクトクランク１１６ａのクラン
ク角Ｃを９０度以上とすることが好適である。かかる構
成においては，クランク角Ｃが９０度以下の場合（図４
（ｂ））と比べ，十分な長さの前方段差面１１６ａ１と
後方段差面１１６ａ３とが形成可能である。したがっ
て，金属配線１５０のパターニング時において，金属配
線１５０パターンの側方からのエッチャントが中継段差
面１１６ａ２までは浸透しづらくなる。
【００２５】次に，図５を参照しながら，ＬＥＤアレイ
１００及びＬＥＤ素子１１０に適用可能な本実施の形態
にかかる製造方法２００について説明する。ここで，図
５は，製造方法２００を説明するための概略的なフロー
チャートである。
１００及びＬＥＤ素子１１０に適用可能な本実施の形態
にかかる製造方法２００について説明する。ここで，図
５は，製造方法２００を説明するための概略的なフロー
チャートである。
【００２６】製造方法２００の第１工程２１０では，例
えばスパッタリングにより，半導体基板１２０表面全体
に拡散マスク層１３０を成膜する。次に，第２工程２２
０では，例えばフォトリソグラフィ及びエッチングによ
り，拡散マスク層１３０の所定位置にエミッタ２２０を
開口する。次に，第３工程２３０では，例えば固相拡散
法により，エミッタ２２０を介して半導体基板１２０内
に部分的に不純物元素を導入して発光部１２２を形成す
る。次に，第４工程２４０では，例えばスパッタリング
により，拡散マスク層１３０表面全体に中間絶縁膜１４
０を成膜する。
えばスパッタリングにより，半導体基板１２０表面全体
に拡散マスク層１３０を成膜する。次に，第２工程２２
０では，例えばフォトリソグラフィ及びエッチングによ
り，拡散マスク層１３０の所定位置にエミッタ２２０を
開口する。次に，第３工程２３０では，例えば固相拡散
法により，エミッタ２２０を介して半導体基板１２０内
に部分的に不純物元素を導入して発光部１２２を形成す
る。次に，第４工程２４０では，例えばスパッタリング
により，拡散マスク層１３０表面全体に中間絶縁膜１４
０を成膜する。
【００２７】次に，第５工程２５０では，例えばＣＦ４
＋Ｏ２を用いたドライエッチングにより，中間絶縁膜１
４０をパターニングし，段差１１６及びコンタクトクラ
ンク１１６ａを形成する。結果として，段差１１６及び
コンタクトクランク１１６ａを有する電極形成面１１８
が形成される。
＋Ｏ２を用いたドライエッチングにより，中間絶縁膜１
４０をパターニングし，段差１１６及びコンタクトクラ
ンク１１６ａを形成する。結果として，段差１１６及び
コンタクトクランク１１６ａを有する電極形成面１１８
が形成される。
【００２８】次に，第６工程２６０では，例えばＥＢ
（電子ビーム）蒸着により，電極形成面１１８上に金属
配線１５０の材料金属を成膜する。次に，第７工程２７
０では，例えばフォトリソグラフィ及びエッチングによ
り，金属配線１５０のパターニングを行う。第８工程２
８０では，例えばダイシングや劈開によるアレイ化又は
チップ化，ボンディングパッド１５２へのワイヤボンデ
ィング，或いは，下部電極１６０へのはんだ接続等の製
品化処理が行われる。
（電子ビーム）蒸着により，電極形成面１１８上に金属
配線１５０の材料金属を成膜する。次に，第７工程２７
０では，例えばフォトリソグラフィ及びエッチングによ
り，金属配線１５０のパターニングを行う。第８工程２
８０では，例えばダイシングや劈開によるアレイ化又は
チップ化，ボンディングパッド１５２へのワイヤボンデ
ィング，或いは，下部電極１６０へのはんだ接続等の製
品化処理が行われる。
【００２９】以上説明したように，本実施の形態によれ
ば，段差にクランク部に相当するコンタクトクランクを
形成することにより，エッチャントの浸食を受けたとし
ても，エレクトロマイグレーションやジュール熱等に起
因した金属配線の断線を防ぐのに十分な段差被覆部の断
面積を確保することができる。したがって，段差被覆部
の幅を太くする必要がない。結果として，本実施の形態
によれば，ＬＥＤアレイの集積度を向上させることが可
能となり，ＬＥＤプリンタの解像度の更なる向上を図る
ことができる。さらに，発光部で発生した光の段差被覆
部での反射量が低減されるため，ＬＥＤプリンタにおけ
る反射光の悪影響を低減することができる。
ば，段差にクランク部に相当するコンタクトクランクを
形成することにより，エッチャントの浸食を受けたとし
ても，エレクトロマイグレーションやジュール熱等に起
因した金属配線の断線を防ぐのに十分な段差被覆部の断
面積を確保することができる。したがって，段差被覆部
の幅を太くする必要がない。結果として，本実施の形態
によれば，ＬＥＤアレイの集積度を向上させることが可
能となり，ＬＥＤプリンタの解像度の更なる向上を図る
ことができる。さらに，発光部で発生した光の段差被覆
部での反射量が低減されるため，ＬＥＤプリンタにおけ
る反射光の悪影響を低減することができる。
【００３０】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定し得
るものであり，それら修正例及び変更例についても本発
明の技術範囲に包含されるものと了解される。
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定し得
るものであり，それら修正例及び変更例についても本発
明の技術範囲に包含されるものと了解される。
【００３１】例えば，上記実施の形態においては，ｐｎ
ホモ接合を有するＬＥＤ素子及びＬＥＤアレイを例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な接合構造，例えばｐｉｎホモ接合或いは
ｐｎヘテロ接合やｐｉｎヘテロ接合等を有するＬＥＤ素
子及びＬＥＤアレイに対しても適用することができる。
ホモ接合を有するＬＥＤ素子及びＬＥＤアレイを例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な接合構造，例えばｐｉｎホモ接合或いは
ｐｎヘテロ接合やｐｉｎヘテロ接合等を有するＬＥＤ素
子及びＬＥＤアレイに対しても適用することができる。
【００３２】また，上記実施の形態においては，ＧａＡ
ｓＰから形成された半導体基板を適用したＬＥＤ素子及
びＬＥＤアレイを例に挙げたが，本発明はかかる構成に
限定されない。本発明は，他の様々な半導体基板，例え
ばやＡｌＧａＡｓＰやＡｌＧａＡｓやＩｎＧａＡｓＰ等
から形成される半導体基板を適用したＬＥＤ素子及びＬ
ＥＤアレイに対しても適用することができる。
ｓＰから形成された半導体基板を適用したＬＥＤ素子及
びＬＥＤアレイを例に挙げたが，本発明はかかる構成に
限定されない。本発明は，他の様々な半導体基板，例え
ばやＡｌＧａＡｓＰやＡｌＧａＡｓやＩｎＧａＡｓＰ等
から形成される半導体基板を適用したＬＥＤ素子及びＬ
ＥＤアレイに対しても適用することができる。
【００３３】さらに，上記実施の形態においては，Ａｌ
２Ｏ３／Ｓｉ３Ｎ４から形成される拡散マスク層を適用
したＬＥＤ素子及びＬＥＤアレイを例に挙げたが，本発
明はかかる構成に限定されない。本発明は，他の様々な
材料，例えば，ＡｌＮ／Ｓｉ ３Ｎ４やＡｌ２Ｏ３／Ｓｉ
Ｏ２等の混合物などから形成した拡散マスク層を適用し
たＬＥＤ素子及びＬＥＤアレイに対しても適用すること
ができる。
２Ｏ３／Ｓｉ３Ｎ４から形成される拡散マスク層を適用
したＬＥＤ素子及びＬＥＤアレイを例に挙げたが，本発
明はかかる構成に限定されない。本発明は，他の様々な
材料，例えば，ＡｌＮ／Ｓｉ ３Ｎ４やＡｌ２Ｏ３／Ｓｉ
Ｏ２等の混合物などから形成した拡散マスク層を適用し
たＬＥＤ素子及びＬＥＤアレイに対しても適用すること
ができる。
【００３４】さらにまた，上記実施の形態においては，
Ｓｉ３Ｎ４から形成される中間絶縁膜を適用したＬＥＤ
素子及びＬＥＤアレイを例に挙げたが，本発明はかかる
構成に限定されない。本発明は，他の様々な絶縁性材
料，例えばＡｌ２Ｏ３その他の酸化物やＡｌＮ等から形
成した中間絶縁膜を適用したＬＥＤ素子及びＬＥＤアレ
イに対しても適用することができる。
Ｓｉ３Ｎ４から形成される中間絶縁膜を適用したＬＥＤ
素子及びＬＥＤアレイを例に挙げたが，本発明はかかる
構成に限定されない。本発明は，他の様々な絶縁性材
料，例えばＡｌ２Ｏ３その他の酸化物やＡｌＮ等から形
成した中間絶縁膜を適用したＬＥＤ素子及びＬＥＤアレ
イに対しても適用することができる。
【００３５】さらに，上記実施の形態においては，金属
配線としてＡｌ電気配線を適用したＬＥＤ素子及びＬＥ
Ｄアレイを例に挙げたが，本発明はかかる構成に限定さ
れない。本発明は，他の様々な導電性材料から形成され
る電気配線，例えばＣｕ電気配線等を適用したＬＥＤ素
子及びＬＥＤアレイに対しても適用することができる。
配線としてＡｌ電気配線を適用したＬＥＤ素子及びＬＥ
Ｄアレイを例に挙げたが，本発明はかかる構成に限定さ
れない。本発明は，他の様々な導電性材料から形成され
る電気配線，例えばＣｕ電気配線等を適用したＬＥＤ素
子及びＬＥＤアレイに対しても適用することができる。
【００３６】また，上記実施の形態においては，固相拡
散法により発光部を形成するＬＥＤ素子又はＬＥＤアレ
イの製造方法を例に挙げたが，本発明はかかる構成に限
定されない。本発明は，他の様々な不純物導入方法，例
えば気相拡散法やイオン注入法等により発光部が形成さ
れたＬＥＤ素子又はＬＥＤアレイの製造方法に対しても
適用することができる
散法により発光部を形成するＬＥＤ素子又はＬＥＤアレ
イの製造方法を例に挙げたが，本発明はかかる構成に限
定されない。本発明は，他の様々な不純物導入方法，例
えば気相拡散法やイオン注入法等により発光部が形成さ
れたＬＥＤ素子又はＬＥＤアレイの製造方法に対しても
適用することができる
【００３７】さらにまた，上記実施の形態においては，
ＥＢ蒸着により電気配線用金属を成膜するＬＥＤ素子又
はＬＥＤアレイの製造方法を例に挙げたが，本発明はか
かる構成に限定されない。本発明は，他の様々な成膜方
法，例えばスパッタリング法や真空蒸着法等により電気
配線用金属を成膜するＬＥＤ素子又はＬＥＤアレイの製
造方法に対しても適用することができる。尚，一般に，
ＥＢ蒸着よりもスパッタリング法の方がステップカバレ
ージの密着性はよい。
ＥＢ蒸着により電気配線用金属を成膜するＬＥＤ素子又
はＬＥＤアレイの製造方法を例に挙げたが，本発明はか
かる構成に限定されない。本発明は，他の様々な成膜方
法，例えばスパッタリング法や真空蒸着法等により電気
配線用金属を成膜するＬＥＤ素子又はＬＥＤアレイの製
造方法に対しても適用することができる。尚，一般に，
ＥＢ蒸着よりもスパッタリング法の方がステップカバレ
ージの密着性はよい。
【００３８】さらにまた，上記実施の形態においては，
スパッタリングにより拡散マスク層及び中間絶縁膜を形
成するＬＥＤ素子又はＬＥＤアレイの製造方法を例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，拡散マスク層及び中間絶縁膜の形成に，他の様々な
成膜方法，例えば，熱ＣＶＤ法やプラズマＣＶＤ法や光
ＣＶＤ法等の化学的気相成長（ＣＶＤ）法，或いは，気
相エピタキシ法（ＶＰＥ）や液相エピタキシ法（ＬＰ
Ｅ）や固相エピタキシ法（ＳＰＥ）や分子線エピタキシ
法（ＭＢＡ）等のエピタキシャル成長法，或いは真空蒸
着法等により拡散マスク層を形成するＬＥＤ素子又はＬ
ＥＤアレイの製造方法に対しても適用することができ
る。
スパッタリングにより拡散マスク層及び中間絶縁膜を形
成するＬＥＤ素子又はＬＥＤアレイの製造方法を例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，拡散マスク層及び中間絶縁膜の形成に，他の様々な
成膜方法，例えば，熱ＣＶＤ法やプラズマＣＶＤ法や光
ＣＶＤ法等の化学的気相成長（ＣＶＤ）法，或いは，気
相エピタキシ法（ＶＰＥ）や液相エピタキシ法（ＬＰ
Ｅ）や固相エピタキシ法（ＳＰＥ）や分子線エピタキシ
法（ＭＢＡ）等のエピタキシャル成長法，或いは真空蒸
着法等により拡散マスク層を形成するＬＥＤ素子又はＬ
ＥＤアレイの製造方法に対しても適用することができ
る。
【００３９】さらにまた，上記実施の形態においては，
ＬＥＤ素子，ＬＥＤアレイ，及びそれらの製造方法を例
に挙げたが，本発明はかかる構成に限定されない。本発
明は，他の様々な半導体装置，例えば，半導体レーザや
光増幅器や半導体受光素子等の光機能素子，光集積回
路，ＭＯＳＦＥＴや半導体記憶装置，或いは大規模集積
回路等，及びそれらの製造方法に対しても適用すること
ができる。
ＬＥＤ素子，ＬＥＤアレイ，及びそれらの製造方法を例
に挙げたが，本発明はかかる構成に限定されない。本発
明は，他の様々な半導体装置，例えば，半導体レーザや
光増幅器や半導体受光素子等の光機能素子，光集積回
路，ＭＯＳＦＥＴや半導体記憶装置，或いは大規模集積
回路等，及びそれらの製造方法に対しても適用すること
ができる。
【００４０】
【発明の効果】本発明によれば，例えばフォトリソグラ
フィやエッチング等の慣用技術により形成可能なクラン
ク部を段差部に設けることにより，実質的な配線幅を確
保して，ステップカバレージによる電気配線の断線・溶
断を低減することができる。さらに，本発明によれば，
必ずしも段差被覆部の線幅を太くする必要がなく，半導
体装置の集積度の向上に資することができる。
フィやエッチング等の慣用技術により形成可能なクラン
ク部を段差部に設けることにより，実質的な配線幅を確
保して，ステップカバレージによる電気配線の断線・溶
断を低減することができる。さらに，本発明によれば，
必ずしも段差被覆部の線幅を太くする必要がなく，半導
体装置の集積度の向上に資することができる。
【図１】本発明を適用可能な半導体装置の概略構成を示
す平面図である。
す平面図である。
【図２】本発明を適用可能な他の半導体装置の概略構成
を示す斜視図である。
を示す斜視図である。
【図３】図１又は図２に示す半導体装置のクランク部に
ついての説明図である。
ついての説明図である。
【図４】図１又は図２に示す半導体装置のクランク部に
ついての他の説明図である。
ついての他の説明図である。
【図５】本発明を適用可能な半導体装置の製造方法を示
すフローチャートである。
すフローチャートである。
【図６】従来の半導体装置の問題点についての説明図で
ある。
ある。
１００ＬＥＤアレイ １１６段差 １１６ａコンタクトクランク １１８電極形成面 １５０電極
Claims (7)
- 【請求項１】 段差部を有する配線形成面と，前記配線
形成面に形成される電気配線とを備える半導体装置であ
って：前記段差部はクランク部を有し，前記電気配線は
前記クランク部を覆うように形成されることを特徴とす
る，半導体装置。 - 【請求項２】 前記クランク部のクランク長は，前記電
気配線の幅以上であることを特徴とする，請求項１に記
載の半導体装置。 - 【請求項３】 前記クランク部のクランク角は，９０度
以上であることを特徴とする，請求項１または２に記載
の半導体装置。 - 【請求項４】 前記半導体装置は，光学素子であること
を特徴とする，請求項１，２または３のいずれかに記載
の半導体装置。 - 【請求項５】 段差部を有する配線形成面に電気配線が
形成される半導体装置の製造方法であって：前記段差部
にクランク部を形成する工程と；前記クランク部を覆う
ように前記電気配線を形成する工程と；を含むことを特
徴とする，半導体装置の製造方法。 - 【請求項６】 前記クランク部と前記段差部とは，同一
工程で形成されることを特徴とする，請求項５に記載の
半導体装置の製造方法。 - 【請求項７】 前記クランク部と前記段差部とは，別工
程で形成されることを特徴とする，請求項５に記載の半
導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05276399A JP3628541B2 (ja) | 1999-03-01 | 1999-03-01 | 半導体装置及び半導体装置の製造方法 |
| US09/514,030 US6373134B1 (en) | 1999-03-01 | 2000-02-25 | Semiconductor device and fabrication method introducing horizontal side-steps into vertical steps |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05276399A JP3628541B2 (ja) | 1999-03-01 | 1999-03-01 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252284A true JP2000252284A (ja) | 2000-09-14 |
| JP3628541B2 JP3628541B2 (ja) | 2005-03-16 |
Family
ID=12923927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05276399A Expired - Fee Related JP3628541B2 (ja) | 1999-03-01 | 1999-03-01 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6373134B1 (ja) |
| JP (1) | JP3628541B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302113A (ja) * | 2008-06-10 | 2009-12-24 | Ricoh Co Ltd | 面発光レーザ素子およびレーザアレイの作製方法、ならびに画像形成装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| US7452159B2 (en) * | 2004-01-14 | 2008-11-18 | Karoleen B. Alexander | Method of making a multi-layered structure for tree well skirt and sidewalks |
| JP5742344B2 (ja) | 2011-03-20 | 2015-07-01 | 富士通株式会社 | 受光素子、光受信器及び光受信モジュール |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3728593A (en) * | 1971-10-06 | 1973-04-17 | Motorola Inc | Electro optical device comprising a unitary photoemitting junction and a photosensitive body portion having highly doped semiconductor electrodes |
| US4376285A (en) * | 1980-06-23 | 1983-03-08 | Massachusetts Institute Of Technology | High speed optoelectronic switch |
| DE68909408T2 (de) * | 1989-07-27 | 1994-04-21 | Ibm | Integrierte Halbleiterdiodenlaser und Photodiodenstruktur. |
| FR2719388B1 (fr) * | 1994-05-02 | 1996-07-19 | Frederic Ghirardi | Dispositif semi-conducteur optoélectronique comportant un adaptateur de mode intégré. |
| JP3751052B2 (ja) * | 1994-12-28 | 2006-03-01 | シャープ株式会社 | 集積型光制御素子およびその作製方法、並びにそれを備えた光集積回路素子および光集積回路装置 |
| US5789759A (en) * | 1996-11-21 | 1998-08-04 | Itt Industries, Inc. | Cathode structure for reduced emission and robust handling properties |
| US6172414B1 (en) * | 1998-04-28 | 2001-01-09 | Trw Inc. | Apparatus and method for snap-on thermo-compression bonding |
-
1999
- 1999-03-01 JP JP05276399A patent/JP3628541B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-25 US US09/514,030 patent/US6373134B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302113A (ja) * | 2008-06-10 | 2009-12-24 | Ricoh Co Ltd | 面発光レーザ素子およびレーザアレイの作製方法、ならびに画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3628541B2 (ja) | 2005-03-16 |
| US6373134B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0184372B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0963017B1 (en) | Semiconductor emission element and method of manufacturing same | |
| US7720127B2 (en) | Opto-semiconductor devices | |
| US20010049152A1 (en) | Photoelectric conversion element and method for manufacturing the same | |
| JP2006278661A (ja) | 光半導体素子及びその製造方法並びに光半導体装置 | |
| JPH11266058A (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| JPH09213831A (ja) | 半導体装置，及びその製造方法 | |
| JP3628541B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20090042327A1 (en) | Method for assembling array-type semiconductor laser device | |
| JP2002171021A (ja) | 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法 | |
| US6165809A (en) | Method of fabricating light emitting diodes | |
| JP3466830B2 (ja) | 半導体装置の製造装置及び製造方法 | |
| US6168962B1 (en) | Method of manufacturing a semiconductor light emitting device | |
| JPH10284760A (ja) | 受発光ダイオードアレイチップの製造方法 | |
| EP0630084B1 (en) | Semiconductor laser | |
| JPH0786691A (ja) | 発光装置 | |
| JPS61185993A (ja) | 多波長半導体レーザ装置 | |
| JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2002094169A (ja) | 窒化物系半導体レーザ装置およびその製造方法 | |
| JP3517101B2 (ja) | 発光ダイオードアレイ | |
| JP2002246679A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3222344B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JP2008270665A (ja) | 半導体発光素子および半導体発光素子製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP4081897B2 (ja) | 積層型半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |