JP5216395B2

JP5216395B2 - 半導体レーザの製造方法、及び、半導体レーザ

Info

Publication number: JP5216395B2
Application number: JP2008103959A
Authority: JP
Inventors: 英樹鈴木; 雅史亀井
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2008-04-11
Filing date: 2008-04-11
Publication date: 2013-06-19
Anticipated expiration: 2028-04-11
Also published as: JP2009259866A

Description

本発明は、半導体レーザの製造方法と半導体レーザとに関する。

特許文献１には、電極の形成後に劈開により共振面を形成し、共振面をコーティングする工程等を経て製造される半導体レーザ素子が開示されている。特許文献１の半導体レーザ素子は、ｎ型半導体層、活性層及びｐ型半導体層からなる窒化物半導体層と、この窒化物半導体層上に設けられたｐ側オーミック電極及びｐ側パッド電極とを備える。窒化物半導体層は、ストライプ状の導波路領域と、導波路領域の端部に設けられ共振器面を含む端面とを有する。この端面は、端面保護膜によりコーティングされている。
特開２００４−３２７６３７号公報

従来より、レーザ光の出力特性を向上するために、共振面のコーティング時に加熱処理を施す場合がある。特許文献１の場合、電極を形成した後に共振面のコーティングを行うため、電極形成後に共振面に加熱処理が施される。このため、予め形成された電極がこの加熱処理により溶融や劣化等する虞がある。

このような事態を回避するための方法として、電極の形成前に、共振面に加熱処理やコーティングを施す方法が考えられる。しかし、この場合、例えば電子ビーム蒸着法を用いた電極の形成時に、共振面上に（具体的には共振面に設けられたコーティング膜に）電極材料が付着する虞が生じる。共振面上に設けられたコーティング膜の表面に電極材料が付着すると、レーザ光の発光効率が低下する。そこで本発明の目的は、電極の形成時に共振面上に付着する電極材料を低減する半導体レーザの製造方法と半導体レーザとを提供することである。

本発明の半導体レーザの製造方法は、主面と、上記主面に沿って延びる活性層と、上記活性層の二つの端面をそれぞれ含む第１及び第２の共振面と、上記活性層を挟む二つのクラッド層とを有する半導体領域と、上記半導体領域の上記主面上に設けられる電極とを備える半導体レーザの製造方法であって、電子ビーム蒸着法を用いて上記電極を上記半導体領域上に形成する工程を有しており、上記工程において、上記電極を構成する電極材料を含む上記電子ビーム蒸着法の蒸発流を、上記電極の形成される電極形成面の縁部であって上記第１の共振面を含み上記第１の共振面に沿って延びる仮想面に交差する部分に当てる場合に、上記仮想面から上記第２の共振面側に所定角度傾けて上記蒸発流を上記部分に当てる、ことを特徴とする。

従って、電極材料を含む蒸発流を、電極の形成される電極形成面の縁部であって第１の共振面を含み第１の共振面に沿って延びる仮想面に交差する部分（電極形成面の第１の共振面側の縁部）に当てる場合、仮想面から第２の共振面側に所定角度傾けて蒸発流をこの部分に当てるので、電極材料が第１の共振面上に付着する事態が回避できる。

本発明の半導体レーザの製造方法は、上記工程において、上記蒸発流を、上記第１の共振面に対し上記第２の共振面側に２０〜７０度傾けて上記部分に当てるのが好ましい。

本発明の半導体レーザは、主面と、上記主面に沿って延びる活性層と、上記活性層の二つの端面をそれぞれ含む第１及び第２の共振面と、上記活性層を挟む二つのクラッド層とを有する半導体領域と、上記半導体領域の上記主面上に設けられた電極とを備えた半導体レーザであって、上記電極は、この電極の縁部であって上記第１の共振面を含み上記第１の共振面に沿って延びる仮想面に交差する部分を有しており、上記部分の端面は、上記仮想面から上記第２の共振面側に所定角度傾斜して上記半導体領域上に延びている、ことを特徴とする。

従って、電極が共振面上（すなわち、共振面を含む仮想面に交差する位置）に至るまで形成されているので、レーザ出力の安定化及び向上が実現できる。

本発明の半導体レーザにおいて、上記端面は、上記仮想面から上記第２の共振面側に２０〜７０度傾斜して上記半導体領域上に延びているのが好ましい。

本発明によれば、電極の形成時に共振面上に付着する電極材料を低減する半導体レーザの製造方法と半導体レーザとが提供できる。

以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、本実施形態に係る半導体レーザ１の構成を示す断面図である。半導体レーザ１は、ｎ型半導体基板２、半導体領域４、ｐ側電極１６、ｎ側電極２０、ＡＲコート２２（反射防止コート）及びＨＲコート４８（高反射コート）を備える（ＨＲコート４８については図８（Ｂ４）や図１０（Ｂ３）を参照）。ｎ側電極２０上にｎ型半導体基板２が設けられ、ｎ型半導体基板２上に半導体領域４が設けられ、半導体領域４上にｐ側電極１６が設けられている。ｎ型半導体基板２はｎ側電極２０と半導体領域４とに挟まれており、半導体領域４はｎ型半導体基板２とｐ側電極１６とに挟まれている。半導体領域４の主面１４上にｐ側電極１６が設けられており、ｎ型半導体基板２の主面１８上にｎ側電極２０が設けられている。

半導体領域４は、ｎ型クラッド層６、活性層８、ｐ型クラッド層１０及びｐ型キャップ層１２を有する。ｎ型クラッド層６、活性層８、ｐ型クラッド層１０及びｐ型キャップ層１２は、ｎ型半導体基板２上に順に設けられており、主面１４に沿って延びている。活性層８はｎ型クラッド層６及びｐ型クラッド層１０に挟まれている。半導体領域４は、半導体領域４の一側面であり活性層８の一端面を含む共振面Ｓ１と、半導体領域４の他の側面であり活性層８の他の端面を含む共振面Ｓ２とを有する（共振面Ｓ２については図８（Ｂ４）や図１０（Ｂ３）を参照）。

ＡＲコート２２は、半導体領域４の共振面Ｓ１と、この共振面Ｓ１に接続しているｎ型半導体基板２の側面Ｓ３とに設けられている。ＡＲコート２２は、共振面Ｓ１及び側面Ｓ３を覆うと共に、半導体領域４の主面１４上及びｎ型半導体基板２の主面１８上に回り込んでいる。ＡＲコート２２は、半導体領域４の共振面Ｓ１上から、この共振面Ｓ１に接続する主面１４の縁部２８上に回り込んで延びており、一方、ｎ型半導体基板２の側面Ｓ３上から、この側面Ｓ３に接続する主面１８の縁部３０上に回り込んで延びている。

また、ＡＲコート２２は、第１の膜２４及び第２の膜２６から成る二層構造を有する。第１の膜２４は、共振面Ｓ１及び側面Ｓ３に設けられており、Ａｌ_２Ｏ_３から成る。第２の膜２６は、ＳｉＮから成り、第１の膜２４の表面を覆うようにこの表面に設けられている。従って、ｐ側電極１６の形成前にｐ側電極１６を良好に接合するためにｐ側電極１６の形成される主面１４上の電極形成面Ｍ１にウェットエッチングを施しても、ＡＲコート２２の表面（露出面）が、このウェットエッチングでエッチングされ難いＳｉＮから成る第２の膜２６により構成されているので、ＡＲコート２２がエッチングされるという事態が回避できる。

ｐ側電極１６は、電極形成面Ｍ１に設けられている。電極形成面Ｍ１は、主面１４の一部であってＡＲコート２２の設けられた縁部２８を主面１４から除いた領域Ｍ１１と、ＡＲコート２２の表面の一部であって主面１４上に回り込んでいる領域Ｍ１２とを含む。領域Ｍ１２は、電極形成面Ｍ１の縁部の一部であって共振面Ｓ１を含み共振面Ｓ１に沿って延びる仮想面Ｍ３に交差する領域である。ｐ側電極１６は、ｐ側電極１６の縁部の一部であって仮想面Ｍ３に交差する部分３２ａ（領域Ｍ１２上にあるｐ側電極１６の部分）を有しており、部分３２ａの端面３４ａは、仮想面Ｍ３から共振面Ｓ２側にθ度（２０〜７０度）傾斜して半導体領域４上に（半導体領域４から離れる向きに）延びている。

ｎ側電極２０は、電極形成面Ｍ２に設けられている。電極形成面Ｍ２は、主面１８の一部であってＡＲコート２２の設けられた縁部３０を主面１８から除いた領域Ｍ２１と、ＡＲコート２２の表面の一部であって主面１８上に回り込んでいる領域Ｍ２２とを含む。領域Ｍ２２は、電極形成面Ｍ２の縁部の一部であって仮想面Ｍ３に交差する領域である。ｎ側電極２０は、ｎ側電極２０の縁部の一部であって仮想面Ｍ３に交差する部分３６ａ（領域Ｍ２２上にあるｎ側電極２０の部分）を有しており、部分３６ａの端面３８ａは、仮想面Ｍ３から共振面Ｓ２側にθ度傾斜してｎ型半導体基板２上に（ｎ型半導体基板２から離れる向きに）延びている。ｎ型半導体基板２、半導体領域４、ｐ側電極１６、ｎ側電極２０の材料等は後に詳述する。

以上説明した半導体レーザ１は、ｐ側電極１６及びｎ側電極２０が、共振面Ｓ１上（すなわち、共振面Ｓ１を含む仮想面Ｍ３に交差する位置）に至るまで形成されているので、レーザ出力の安定化及び向上が実現できる。特に、光出射面側（ＡＲコート２２側）において、ｐ側電極１６を、共振面Ｓ１を含む仮想面Ｍ３に交差する位置に至るまで形成することが可能となるので、光出射面近傍の活性層８で発生した熱を効率良く放熱でき、よって、レーザ出力を安定及び向上できる。又、ＡＲコート２２と電極（ｐ側電極１６及びｎ側電極２０）が積層される構造の効果として、半導体レーザ１の主面１４，１８の全体がハンダとの馴染みの良い金属電極で覆われることとなるため（絶縁層であるＡＲコート２２が主面１４，１８上に露出しないため）、半導体レーザ１をハンダによりサブマウントに実装する場合、半導体レーザ１の主面１４（又は主面１８）の全体とサブマウントとをより強固に固定することが可能となる。

次に、図２〜図８を参照して、半導体レーザ１の製造方法を説明する。図２〜図７の（Ａ１）〜（Ａ３）及び図８の（Ａ１）〜（Ａ４）は、共振面Ｓ１となる面に平行な断面を示し、図２〜図７の（Ｂ１）〜（Ｂ３）及び図８の（Ｂ１）〜（Ｂ４）は、共振面Ｓ１となる面と主面１４となる面とに垂直であって主面１４となる領域を通る断面を示している。

まず、図２（Ａ１）及び図２（Ｂ１）に示すように、ｎ型半導体基板２ａ上に半導体領域４ａが設けられた積層体を用意する（第１の工程）。半導体領域４ａは、ｎ型クラッド層６上に順に設けられたｎ型クラッド層６ａ、活性層８ａ、ｐ型クラッド層１０ａ及びｐ型キャップ層１２ａを有する。第１の工程の後、図２（Ａ２）及び図２（Ｂ２）に示すように、フォトリソグラフィを用いてレジスト４０をｐ型キャップ層１２ａ上に形成する（第２の工程）。レジスト４０は、ｐ型キャップ層１２ａにおいてｐ型キャップ層１２を設ける箇所に形成される。第２の工程の後、図２（Ａ３）及び図２（Ｂ３）に示すように、ｐ型キャップ層１２ａをエッチングすることにより、メサ状のｐ型キャップ層１２を形成し（第３の工程）、この後、図３（Ａ１）及び図３（Ｂ１）に示すように、レジスト４０をｐ型キャップ層１２上から除去する（第４の工程）。

第４の工程の後、図３（Ａ２）及び図３（Ｂ２）に示すように、ｐ型クラッド層１０ａ上及びｐ型キャップ層１２上にレジスト４２を形成する（第５の工程）。レジスト４２は、ｎ型クラッド層６ａ、活性層８ａ及びｐ型クラッド層１０ａのそれぞれにおいてｎ型クラッド層６、活性層８及びｐ型クラッド層１０を設けるように形成する。第５の工程の後、図３（Ａ３）及び図３（Ｂ３）に示すように、ｎ型クラッド層６ａ、活性層８ａ及びｐ型クラッド層１０ａをエッチングすることにより、ｎ型クラッド層６、活性層８及びｐ型クラッド層１０を形成する（第６の工程）。この第６の工程までの処理により、ｎ型クラッド層６、活性層８、ｐ型クラッド層１０及びｐ型キャップ層１２を有する半導体領域４が形成される。

第６の工程の後、図４（Ａ１）及び図４（Ｂ１）に示すように、半導体領域４上からレジスト４２を除去し（第７の工程）、この後、図４（Ａ２）及び図４（Ｂ２）に示すように、半導体領域４の表面と、半導体領域４の設けられていないｎ型半導体基板２ａの表面とに絶縁層４４ａを形成する（第８の工程）。第８の工程の後、図４（Ａ３）及び図４（Ｂ３）に示すように、絶縁層４４ａの表面上にフォトリソグラフィを用いてレジスト４６を形成する（第９の工程）。レジスト４６は、絶縁層４４ａの表面からｐ型キャップ層１２の主面１４上の部分を除いた領域に形成される。すなわち、レジスト４６は主面１４上に形成されない。

第９の工程の後、図５（Ａ１）及び図５（Ｂ１）に示すように、絶縁層４４ａをエッチングすることにより、絶縁膜４４を形成する（第１０の工程）。このエッチングにより絶縁層４４ａのうち主面１４上の部分が除去され、主面１４が露出した状態となる。第１０の工程の後、図５（Ａ２）及び図５（Ｂ２）に示すように、レジスト４６を絶縁膜４４上から除去する（第１１の工程）。そして、第１１の工程の後、図５（Ａ３）及び図５（Ｂ３）に示すように、ｎ型半導体基板２ａを研磨し（第１２の工程）、図６（Ａ１）及び図６（Ｂ１）に示すｎ型半導体基板２を形成する（第１３の工程）。半導体領域４が設けられている表面の反対側にあるｎ型半導体基板２ａの表面が研磨され、ｎ型半導体基板２の主面１８が形成される。

第１３の工程の後、図６（Ａ２）及び図６（Ｂ２）に示すように、共振面Ｓ１及び共振面Ｓ２をそれぞれ含む面を劈開により形成する（第１４の工程）。第１４の工程の後、図６（Ａ３）及び図６（Ｂ３）に示すように、劈開により形成された一の側面（半導体領域４の共振面Ｓ１と、共振面Ｓ１に接続するｎ型半導体基板２の側面Ｓ３とを含む面）に加熱処理を施す（第１５の工程）。この加熱処理により、共振面の改質、共振面上に形成された自然酸化膜の除去等が成され、共振面Ｓ１の発振特性が向上される。

第１５の工程の後、図７（Ａ１）及び図７（Ｂ１）に示すように、加熱処理後の共振面Ｓ１及び側面Ｓ３に対しコーティング処理を施し、共振面Ｓ１及び側面Ｓ３を覆うようにＡＲコート２２を形成する（第１６の工程）。この場合、まず、第１の膜２４を共振面Ｓ１及び側面Ｓ３に形成し、この後、第１の膜２４の表面に第２の膜２６を形成する。ＡＲコート２２は、共振面Ｓ１及び側面Ｓ３を覆うと共に、半導体領域４の主面１４上及びｎ型半導体基板２の主面１８上に回り込んでいる。ＡＲコート２２は、共振面Ｓ１上から、共振面Ｓ１に接続する主面１４の縁部２８上に回り込んで延びており、一方、ｎ型半導体基板２の側面Ｓ３上から、側面Ｓ３に接続する主面１８の縁部３０上に回り込んで延びている。

第１６の工程の後、図７（Ａ２）及び図７（Ｂ２）に示すように、劈開により形成された他の側面（半導体領域４の共振面Ｓ２と、共振面Ｓ２に接続するｎ型半導体基板２の側面Ｓ４とを含む面）に加熱処理を施す（第１７の工程）。この加熱処理により、共振面の改質、共振面上に形成された自然酸化膜の除去等が成され、共振面Ｓ２の発振特性が向上される。第１７の工程の後、図７（Ａ３）及び図７（Ｂ３）に示すように、加熱処理後の共振面Ｓ２及び側面Ｓ４に対しコーティング処理を施し、共振面Ｓ２及び側面Ｓ４を覆うようにＨＲコート４８を形成する（第１８の工程）。ＨＲコート４８は、例えばＡｌ_２Ｏ_３／Ｓｉの２ペア又は３ペア構造である。ＨＲコート４８は、共振面Ｓ２及び側面Ｓ４を覆うと共に、半導体領域４の主面１４上及びｎ型半導体基板２の主面１８上に回り込んでいる。ＨＲコート４８は、共振面Ｓ２上から、共振面Ｓ２に接続する主面１４の縁部４９上に回り込んで延びており、一方、ｎ型半導体基板２の側面Ｓ４上から、側面Ｓ４に接続する主面１８の縁部５１上に回り込んで延びている。

第１８の工程の後、図８（Ａ１）及び図８（Ｂ１）に示すように、電極を形成するための前処理として、電極形成面Ｍ１（主面１４の一部と、ＡＲコート２２のうち主面１４上に回り込んでいる部分の表面と、ＨＲコート４８のうち主面１４上に回り込んでい部分の表面とを含む）と、電極形成面Ｍ２（主面１８の一部と、ＡＲコート２２のうち主面１８上に回り込んでいる部分の表面と、ＨＲコート４８のうち主面１８上に回り込んでいる部分の表面とを含む）とにウェットエッチングを施す（第１９の工程）。ＡＲコート２２及びＨＲコート４８は、このウェットエッチングによってエッチングされない。ウェットエッチングは有機アルカリ系、又は希塩酸系のエッチャントを用いて行う。このウェットエッチングにより、電極形成面上の自然酸化物や金属汚染が除去されるので、電極の剥がれが防止できる。

第１９の工程の後、図８（Ａ２）及び図８（Ｂ２）に示すように、電子ビーム蒸着法を用いて電極形成面Ｍ１にｐ側電極１６を形成する。ｐ側電極１６を構成する電極材料を含む電子ビーム蒸着法の蒸発流５８を電極形成面Ｍ１に当て、電極形成面Ｍ１上にｐ側電極１６の電極材料を堆積させることによって、ｐ側電極１６を形成する。特に、蒸発流５８を電極形成面Ｍ１の領域Ｍ１２に当てる場合に、仮想面Ｍ３から共振面Ｓ２側にθ度傾けて蒸発流５８を領域Ｍ１２に当てる。

このようにしてｐ側電極１６が形成されるので、共振面Ｓ１側にあるｐ側電極１６の端面３４ａは、仮想面Ｍ３から共振面Ｓ２側にθ度傾斜して半導体領域４の上方（半導体領域４から離れる向き）に延びている。この場合、治具５４を用いてＨＲコート４８の表面（主面１４上や主面１８上に回り込んだ部分の表面を含む）を覆い、蒸発流５８がＨＲコート４８の表面に当たらないようにしている（以上、第２０の工程）。なお、図８（Ａ２）には、治具５４の記載が省略されている。

第２０の工程の後、図８（Ａ３）及び図８（Ｂ３）に示すように、電子ビーム蒸着法を用いて電極形成面Ｍ２にｎ側電極２０を形成する。ｎ側電極２０を構成する電極材料を含む蒸発流５９を電極形成面Ｍ２に当て、電極形成面Ｍ２上にｎ側電極２０の電極材料を堆積させることによって、ｎ側電極２０を形成する。特に、蒸発流５９を電極形成面Ｍ２の領域Ｍ２２に当てる場合に、仮想面Ｍ３から共振面Ｓ２側にθ度傾けて蒸発流５９を領域Ｍ２２に当てる。

このようにしてｎ側電極２０が形成されるので、共振面Ｓ１側にあるｎ側電極２０の端面３８ａは、仮想面Ｍ３から共振面Ｓ２側にθ度傾斜してｎ型半導体基板２の上方（ｎ型半導体基板２から離れる向き）に延びている。この場合、治具５４を用いてＨＲコート４８の表面（主面１４上や主面１８上に回り込んだ部分の表面を含む）を覆い、蒸発流５９がＨＲコート４８の表面に当たらないようにしている（以上、第２１の工程）。なお、図８（Ａ３）には、治具５４の記載が省略されている。そして、第２１の工程の後、図８（Ａ４）及び図８（Ｂ４）に示すように、ｐ側電極１６及びｎ側電極２０を加熱し、ｐ側電極１６及びｎ側電極２０を合金とする（第２２の工程）。

以上の第１〜第２２の工程により、図１や図８（Ａ４）及び図８（Ｂ４）に示す半導体レーザ１が製造される。ｐ側電極１６及びｎ側電極２０は、共振面Ｓ１や共振面Ｓ２に加熱処理及びコーティング処理が施され、共振面Ｓ１上にＡＲコート２２が形成され、共振面Ｓ２上にＨＲコート４８が形成された後に形成される。ｐ側電極１６及びｎ側電極２０を形成した後に、高い発振特性を得るために共振面Ｓ１や共振面Ｓ２に加熱処理を施せば、ｐ側電極１６やｎ側電極２０がこの時の熱で劣化する虞があるが、本実施形態のように、共振面Ｓ１や共振面Ｓ２に加熱処理を施した後にｐ側電極１６及びｎ側電極２０を形成すれば、ｐ側電極１６及びｎ側電極２０の加熱による劣化が回避できる。

また、ｐ側電極１６の電極材料を含む蒸発流５８を、電極形成面Ｍ１の共振面Ｓ１側の縁部（電極形成面Ｍ１の縁部であって仮想面Ｍ３に交差する領域Ｍ１２）に当てる場合、共振面Ｓ１（共振面Ｓ１を含む仮想面Ｍ３）から共振面Ｓ２側にθ度傾けて蒸発流５８を領域Ｍ１２に当てるので、蒸発流５８がＡＲコート２２の表面であって共振面Ｓ１上にある部分に当たることがなくなり、ｐ側電極１６の電極材料がこの共振面Ｓ１上に付着する事態が回避できる。ｎ側電極２０を形成する場合も同様に、ｎ側電極２０の電極材料が共振面Ｓ１上に付着するという事態が回避できる。また、ｐ側電極１６及びｎ側電極２０の形成時に、治具５４を用いて共振面Ｓ２側の表面を覆うので、ｐ側電極１６及びｎ側電極２０の各電極材料が共振面Ｓ２上に付着するという事態も回避できる。従って、本実施形態によれば、ｐ側電極１６及びｎ側電極２０の加熱による劣化を回避できると共に、共振面Ｓ１上及び共振面Ｓ２上に電極材料が付着する事態を回避できる。

ここで、上記したｎ型半導体基板２、半導体領域４、ｐ側電極１６、ｎ側電極２０等の材料等を説明する。ｎ型半導体基板２の組成はＧａＡｓであり、ｎ型クラッド層６，６ａの組成はＡｌＧａＡｓで厚みが１．０μｍであり、活性層８，８ａは組成がＡｌＧａＡｓで、厚みが０．１μｍであり、ｐ型クラッド層１０，１０ａは組成がＡｌＧａＡｓで厚みが１．０μｍであり、ｐ型キャップ層１２，１２ａは組成がＧａＡｓで厚みが１．０μｍであり、ｐ側電極１６はＴｉ／Ｐｔ／Ａｕ、又はＣｒ／Ａｕで厚みが０．５μｍであり、ｎ側電極２０はＡｕＧｅ／Ａｕで厚みが１．０μｍである。

（変形例）なお、第１９〜第２２の工程に替えて、以下に示す第２３〜第２８の工程を用いてもよい。以下、図９及び図１０を参照して、第２３〜第２８の工程を説明する。まず、図９（Ａ１）及び図９（Ｂ１）に示すように、第１８の工程の後、第２３の工程は、第１９の工程と同じ工程を行う。そして、この第２３の工程の後、図９（Ａ２）及び図９（Ｂ２）に示すように、電子ビーム蒸着法を用いて電極形成面Ｍ１の共振面Ｓ１側の領域１４１にｐ側電極１６ａを形成する。領域１４１は、電極形成面Ｍ１を共振面Ｓ１側の領域と共振面Ｓ２側の領域とに二等分した場合の共振面Ｓ１側の領域を示す。ここで、電極形成面Ｍ１の共振面Ｓ２側の領域を領域１４２という。

ｐ側電極１６ａは、ｐ側電極１６の共振面Ｓ１側の部分である。ｐ側電極１６を構成する電極材料を含む電子ビーム蒸着法の蒸発流５８を電極形成面Ｍ１の共振面Ｓ１側の領域１４１に当て、この領域１４１上にｐ側電極１６の電極材料を堆積させることによって、領域１４１上にｐ側電極１６ａを形成する。特に、蒸発流５８を電極形成面Ｍ１の領域Ｍ１２（領域Ｍ１２は領域１４１に含まれる）に当てる場合に、仮想面Ｍ３から共振面Ｓ２側にθ度傾けて蒸発流５８を領域Ｍ１２に当てる。

このようにしてｐ側電極１６ａが形成されるので、共振面Ｓ１側にあるｐ側電極１６ａの端面３４ａは、仮想面Ｍ３から共振面Ｓ２側にθ度傾斜して半導体領域４の上方（半導体領域４から離れる向き）に延びている。この場合、治具５４ａを用いてＨＲコート４８の表面（主面１４上や主面１８上に回り込んだ部分の表面を含む）と、電極形成面Ｍ１の共振面Ｓ２側の領域１４２とを覆い、蒸発流５８がＨＲコート４８の表面と、電極形成面Ｍ１の共振面Ｓ２側の領域１４２とに当たらないようにしている（以上、第２４の工程）。なお、図９（Ａ２）には、治具５４ａの記載が省略されている。

第２４の工程の後、図９（Ａ３）及び図９（Ｂ３）に示すように、電子ビーム蒸着法を用いて電極形成面Ｍ１の共振面Ｓ２側の領域１４２にｐ側電極１６ｂを形成する。ｐ側電極１６ｂは、ｐ側電極１６の共振面Ｓ２側の部分であり、ｐ側電極１６は、ｐ側電極１６ａとｐ側電極１６ｂとから成る。ｐ側電極１６ａはｐ側電極１６ｂに接続する。ｐ側電極１６を構成する電極材料を含む電子ビーム蒸着法の蒸発流５８ａを電極形成面Ｍ１の共振面Ｓ２側の領域１４２に当て、この領域１４２上にｐ側電極１６の電極材料を堆積させることによって、領域１４２上にｐ側電極１６ｂを形成する。特に、蒸発流５８ａを電極形成面Ｍ１の共振面Ｓ２側の領域Ｍ１３に当てる場合に、共振面Ｓ２を含み共振面Ｓ２に沿って延びる仮想面Ｍ４から共振面Ｓ１側にθ度傾けて蒸発流５８ａを領域Ｍ１３に当てる。領域Ｍ１３は、電極形成面Ｍ１の共振面Ｓ２側の縁部であって仮想面Ｍ４に交差する。領域Ｍ１３は領域１４２に含まれており、電極形成面Ｍ１は、領域Ｍ１１、領域Ｍ１２及び領域Ｍ１３から成る。

このようにしてｐ側電極１６ｂが形成されるので、共振面Ｓ２側にあるｐ側電極１６ｂの端面３４ｂは、仮想面Ｍ４から共振面Ｓ１側にθ度傾斜して半導体領域４の上方（半導体領域４から離れる向き）に延びている。この場合、治具５４ａを用いてＡＲコート２２の表面（主面１４上や主面１８上に回り込んだ部分の表面を含む）と、電極形成面Ｍ１の共振面Ｓ１側の領域１４１（この領域１４１上のｐ側電極１６ａ）とを覆い、蒸発流５８ａがＡＲコート２２の表面と、ｐ側電極１６ａとに当たらないようにしている（以上、第２５の工程）。なお、図９（Ａ３）には、治具５４ａの記載が省略されている。

第２５の工程の後、図１０（Ａ１）及び図１０（Ｂ１）に示すように、電子ビーム蒸着法を用いて電極形成面Ｍ２の共振面Ｓ１側の領域１８１にｎ側電極２０ａを形成する。領域１８１は、電極形成面Ｍ２を共振面Ｓ１側の領域と共振面Ｓ２側の領域とに二等分した場合の共振面Ｓ１側の領域を示す。ここで、電極形成面Ｍ２の共振面Ｓ２側の領域を領域１８２という。

ｎ側電極２０ａは、ｎ側電極２０の共振面Ｓ１側の部分である。ｎ側電極２０を構成する電極材料を含む電子ビーム蒸着法の蒸発流５９を電極形成面Ｍ２の共振面Ｓ１側の領域１８１に当て、この領域１８１上にｎ側電極２０の電極材料を堆積させることによって、領域１８１上にｎ側電極２０ａを形成する。特に、蒸発流５９を電極形成面Ｍ２の領域Ｍ２２（領域Ｍ２２は領域１８１に含まれる）に当てる場合に、仮想面Ｍ３から共振面Ｓ２側にθ度傾けて蒸発流５９を領域Ｍ２２に当てる。

このようにしてｎ側電極２０ａが形成されるので、共振面Ｓ１側にあるｎ側電極２０ａの端面３８ａは、仮想面Ｍ３から共振面Ｓ２側にθ度傾斜してｎ型半導体基板２の上方（ｎ型半導体基板２から離れる向き）に延びている。この場合、治具５４ａを用いてＨＲコート４８の表面（主面１４上や主面１８上に回り込んだ部分の表面を含む）と、電極形成面Ｍ２の共振面Ｓ２側の領域１８２とを覆い、蒸発流５９がＨＲコート４８の表面と、電極形成面Ｍ２の共振面Ｓ２側の領域１８２とに当たらないようにしている（以上、第２６の工程）。なお、図１０（Ａ１）には、治具５４ａの記載が省略されている。

第２６の工程の後、図１０（Ａ２）及び図１０（Ｂ２）に示すように、電子ビーム蒸着法を用いて電極形成面Ｍ２の共振面Ｓ２側の領域１８２にｎ側電極２０ｂを形成する。ｎ側電極２０ｂは、ｎ側電極２０の共振面Ｓ２側の部分であり、ｎ側電極２０は、ｎ側電極２０ａとｎ側電極２０ｂとから成る。ｎ側電極２０ａはｎ側電極２０ｂに接続する。ｎ側電極２０を構成する電極材料を含む電子ビーム蒸着法の蒸発流５９ａを電極形成面Ｍ２の共振面Ｓ２側の領域１８２に当て、この領域１８２上にｎ側電極２０の電極材料を堆積させることによって、領域１８２上にｎ側電極２０ｂを形成する。特に、蒸発流５９ａを電極形成面Ｍ２の共振面Ｓ２側の領域Ｍ２３に当てる場合に、仮想面Ｍ４から共振面Ｓ１側にθ度傾けて蒸発流５９ａを領域Ｍ２３に当てる。領域Ｍ２３は、電極形成面Ｍ２の共振面Ｓ２側の縁部であって仮想面Ｍ４に交差する。領域Ｍ２３は領域１８２に含まれており、電極形成面Ｍ２は、領域Ｍ２１、領域Ｍ２２及び領域Ｍ２３から成る。

このようにしてｎ側電極２０ｂが形成されるので、共振面Ｓ２側にあるｎ側電極２０ｂの端面３８ｂは、仮想面Ｍ４から共振面Ｓ１側にθ度傾斜してｎ型半導体基板２の上方（ｎ型半導体基板２から離れる向き）に延びている。この場合、治具５４ａを用いてＡＲコート２２の表面（主面１４上や主面１８上に回り込んだ部分の表面を含む）と、電極形成面Ｍ２の共振面Ｓ１側の領域１８１（この領域１８１上のｎ側電極２０ａ）とを覆い、蒸発流５９ａがＡＲコート２２の表面と、ｎ側電極２０ａとに当たらないようにしている（以上、第２７の工程）。なお、図１０（Ａ２）には、治具５４ａの記載が省略されている。そして、第２７の工程の後、図１０（Ａ３）及び図１０（Ｂ３）に示すように、ｐ側電極１６及びｎ側電極２０を加熱し、ｐ側電極１６及びｎ側電極２０を合金とする（第２８の工程）。

本変形例も本実施形態と同様に、ｐ側電極１６及びｎ側電極２０の加熱による劣化が回避できる。また、本変形例も本実施形態と同様に、共振面Ｓ１上に電極材料が付着するのを回避できる。更に、電極形成面Ｍ１の共振面Ｓ２側の縁部（電極形成面Ｍ１の縁部であって仮想面Ｍ４に交差する領域Ｍ１３）にｐ側電極１６の電極材料を含む蒸発流５８ａを当てる場合、共振面Ｓ２（共振面Ｓ２を含む仮想面Ｍ４）から共振面Ｓ１側にθ度傾けて蒸発流５８ａを領域Ｍ１２に当てるので、蒸発流５８ａがＨＲコート４８の表面であって共振面Ｓ２上にある部分に当たることがなくなり、ｐ側電極１６の電極材料がこの共振面Ｓ２上に付着する事態が回避できる。ｎ側電極２０を形成する場合も同様に、ｎ側電極２０の電極材料が共振面Ｓ２上に付着する事態が回避できる。従って、本変形例によれば、ｐ側電極１６及びｎ側電極２０の加熱による劣化を回避できると共に、共振面Ｓ１上及び共振面Ｓ２上に電極材料が付着する事態を回避できる。また、本変形例における半導体レーザ１は、ｐ側電極１６及びｎ側電極２０が、共振面Ｓ１上及び共振面Ｓ２上に至るまで形成されているので、レーザ出力の安定化及び向上が更に促進できる。

実施形態に係る半導体レーザの構成を示す図である。実施形態に係る半導体レーザの製造方法を説明するための図である。実施形態に係る半導体レーザの製造方法を説明するための図である。実施形態に係る半導体レーザの製造方法を説明するための図である。実施形態に係る半導体レーザの製造方法を説明するための図である。実施形態に係る半導体レーザの製造方法を説明するための図である。実施形態に係る半導体レーザの製造方法を説明するための図である。実施形態に係る半導体レーザの製造方法を説明するための図である。変形例に係る半導体レーザの製造方法を説明するための図である。変形例に係る半導体レーザの製造方法を説明するための図である。

符号の説明

１…半導体レーザ、１０，１０ａ…ｐ型クラッド層、１２，１２ａ…ｐ型キャップ層、１４，１４ａ，１８…主面、１４１，１４２，１８１，１８２，Ｍ１１，Ｍ１２，Ｍ１３，Ｍ２１，Ｍ２２，Ｍ２３…領域、１６，１６ａ，１６ｂ…ｐ側電極、２，２ａ…ｎ型半導体基板、２０，２０ａ，２０ｂ…ｎ側電極、２２…ＡＲコート、２４…第１の膜、２６…第２の膜、２８，３０，４９，５１…縁部、３２ａ，３６ａ…部分、３４ａ，３４ｂ，３８ａ，３８ｂ…端面、４…半導体領域、４０，４２，４６…レジスト、４４…絶縁膜、４４ａ…絶縁層、４８…ＨＲコート、４ａ，４ｂ…半導体領域、５４，５４ａ…治具、５８，５８ａ，５９，５９ａ…蒸発流、６，６ａ…ｎ型クラッド層、８，８ａ…活性層、Ｍ１，Ｍ２…電極形成面、Ｍ３，Ｍ４…仮想面、Ｓ１，Ｓ２…共振面、Ｓ３，Ｓ４…側面

Claims

主面と、前記主面に沿って延びる活性層と、前記活性層の二つの端面をそれぞれ含む第１及び第２の共振面と、前記活性層を挟む二つのクラッド層とを有する半導体領域と、前記半導体領域の前記主面上に設けられる電極と、前記第１の共振面に設けられ且つ前記半導体領域の前記主面上に回り込むように設けられた反射防止コートと、を備える半導体レーザの製造方法であって、
前記反射防止コートを形成する工程と、
電子ビーム蒸着法を用いて前記電極を前記半導体領域上に形成する工程と、
を有しており、
前記電極は、前記電極の形成される電極形成面の縁部であって前記第１の共振面を含み前記第１の共振面に沿って延びる仮想面に交差する部分を有しており、
前記反射防止コートは、第１の膜及び第２の膜を有し、
前記第１の膜は、前記第１の共振面に設けられた第１領域と、前記半導体領域の前記主面上に回り込むように設けられた第２領域とを有し、
前記第１の膜における前記第２領域の端面は、前記第２の膜に覆われ、
前記第２領域を覆う前記第２の膜上には、前記電極の前記部分が設けられ、
前記工程において、前記電極を構成する電極材料を含む前記電子ビーム蒸着法の蒸発流を、前記部分に当てる場合に、前記蒸発流を前記仮想面から前記第２の共振面側に所定角度傾けて前記蒸発流を前記部分に当てる、ことを特徴とする半導体レーザの製造方法。
前記工程において、前記蒸発流を、前記仮想面から前記第２の共振面側に２０〜７０度傾けて前記部分に当てる、ことを特徴とする請求項１に記載の半導体レーザの製造方法。
請求項１又は請求項２に記載の半導体レーザの製造方法により製造され、
主面と、前記主面に沿って延びる活性層と、前記活性層の二つの端面をそれぞれ含む第１及び第２の共振面と、前記活性層を挟む二つのクラッド層とを有する半導体領域と、
前記半導体領域の前記主面上に設けられた電極と、
前記第１の共振面に設けられ且つ前記半導体領域の前記主面上に回り込むように設けられた反射防止コートと、
を備えた半導体レーザであって、
前記電極は、この電極の縁部であって前記第１の共振面を含み前記第１の共振面に沿って延びる仮想面に交差する部分を有しており、
前記部分の端面は、前記仮想面から前記第２の共振面側に所定角度傾斜して前記半導体領域上に延びており、
前記反射防止コートは、第１の膜及び第２の膜を有し、
前記第１の膜は、前記第１の共振面に設けられた第１領域と、前記半導体領域の前記主面上に回り込むように設けられた第２領域とを有し、
前記第１の膜における前記第２領域の端面は、前記第２の膜に覆われ、
前記第２領域を覆う前記第２の膜上には、前記電極の前記部分が設けられている、ことを特徴とする半導体レーザ。
前記端面は、前記仮想面から前記第２の共振面側に２０〜７０度傾斜して前記半導体領域上に延びている、ことを特徴とする請求項３に記載の半導体レーザ。