JP2000196182A - 積層型半導体レ―ザ装置およびその製造方法 - Google Patents

積層型半導体レ―ザ装置およびその製造方法

Info

Publication number
JP2000196182A
JP2000196182A JP10369839A JP36983998A JP2000196182A JP 2000196182 A JP2000196182 A JP 2000196182A JP 10369839 A JP10369839 A JP 10369839A JP 36983998 A JP36983998 A JP 36983998A JP 2000196182 A JP2000196182 A JP 2000196182A
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser device
solder layer
light emitting
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10369839A
Other languages
English (en)
Other versions
JP4081897B2 (ja
Inventor
Noriyuki Matsushita
規由起 松下
Katsunori Abe
克則 安部
Kinya Atsumi
欣也 渥美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP36983998A priority Critical patent/JP4081897B2/ja
Publication of JP2000196182A publication Critical patent/JP2000196182A/ja
Application granted granted Critical
Publication of JP4081897B2 publication Critical patent/JP4081897B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 半導体レーザ素子を積層する構成の場合に、
活性層の発光領域に対応する部分の電極がはんだ層と合
金化するのを防止して安定な発光動作を行なわせる。 【解決手段】 半導体レーザ素子(以下、素子と略称)
21,22は、基板23上に、活性層26を含む多数の
層24〜28が積層形成され、メサ部29内に発光領域
26aが形成されている。素子21の電極32aは発光
領域26aを除く領域にストライプ状に形成され、同様
の位置にはんだ層33aが形成される。素子22の電極
31はメサ部29の端部側ではんだ層33と接続され、
発光領域26aの部分31aは空間領域として形成され
る。発光領域26aの電極31aがはんだと合金化しな
いので、抵抗成分が発生するのを抑制でき、安定した発
光動作を行なわせることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、上下面にそれぞれ
電極を備えストライプ状の発光領域を有する半導体レー
ザ素子を複数個積層してはんだにより接続してなる積層
型半導体レーザ装置およびその製造方法に関する。
【0002】
【発明が解決しようとする課題】ロボットの目やレーザ
レーダシステムなどにおいて用いられる測距用の大出力
の半導体レーザ装置においては、複数個の半導体レーザ
素子を積層して構成することにより、各半導体レーザ素
子から得られるレーザ光を束ねて出力することで光量の
増大を図るようにしている。
【0003】この場合、複数個の半導体レーザ素子を積
層する構成としては、例えば図10および図11に示す
ような構成のものがある。図11に示す積層型半導体レ
ーザ装置では、図10に示す構成の2個の半導体レーザ
素子1,2を積層した構成のものを示している。
【0004】半導体レーザ素子1,2は、次のように構
成される。ガリウム砒素などの化合物半導体からなる半
導体基板3上に、有機金属気相エピタキシ法(MOCV
D法)などの方法を用いて、例えば、クラッド層4,活
性層5,クラッド層6を含んだ多数の半導体層が所定条
件で積層形成されている。半導体層4〜6の両側部は、
エッチングにより除去されメサ部7が形成されている。
メサ部7の段差部分を覆うようにして全体に絶縁膜8が
形成されており、その活性層5の上部に位置する部分は
所定幅(例えば100μm以上)のストライプ状開口部
8aが形成されている。ストライプ状開口部8aを覆う
ようにして全面に電極膜9が形成されている。半導体基
板3の下面側は電極膜10が形成されると共に、はんだ
層11が形成されている。
【0005】この半導体レーザ素子1,2は、上下の面
に形成された電極膜9,10間に順方向の電流が与えら
れると、活性層5を電流が流れるときに発光動作が行な
われ、絶縁膜8の開口部8aに対応した部分が発光領域
12となる。ストライプ状の長さ方向に反射を繰り返し
て増幅された光がレーザ光として出力される。このとき
得られる発光強度は1個の半導体レーザ素子1のみでは
不十分であるので、以下に述べるようにして、複数個例
えば2個を積層した構成とする。
【0006】すなわち、図11に示すように、台座13
上に、下側の半導体レーザ素子1を載置すると共に、そ
の上部の電極膜9の上に上側の半導体レーザ素子2を積
み重ねた状態で加熱、加圧処理を行ない、半導体レーザ
素子2の下面側のはんだ層11のはんだを溶融して電気
的に接続する。これにより、はんだ層11を形成してい
るはんだはメサ部7の段差部分や絶縁膜8の開口部8a
によりできた凹部部分などを充填するようにして上下の
半導体レーザ素子1,2を接続する。また、上側の半導
体レーザ素子2にはボンディングワイヤ14をボンディ
ングして図示しないケースに収容する。
【0007】しかし、このような構成による積層型半導
体レーザ装置では、電極膜9の凹状に形成されている部
分つまり発光領域12に対応した部分11aに溶融した
はんだが流れ込むため、電極膜9とはんだが反応して抵
抗成分となることがある。これにより、上側の半導体レ
ーザ素子2の下面側の電極膜10からはんだ層11aを
介して下側の半導体レーザ素子1の発光領域12に流れ
る電流が抵抗成分の大きさに応じてばらつくようにな
り、電流経路が均一に分布しなくなる場合が生ずる。し
たがって、半導体レーザ素子1の発光領域12における
発光状態にばらつきを生ずることになり、発光パターン
が不安定になる不具合がある。
【0008】本発明は、上記不具合を解決すべくなされ
たもので、その目的は、半導体レーザ素子をはんだ層を
介して積層する構成とする場合でもその発光パターンを
安定したものとすることができるようにした積層型半導
体レーザ装置を提供することにある。
【0009】
【課題を解決するための手段】請求項1の発明によれ
ば、半導体レーザ素子を積層してはんだ層により接続す
る際に、発光領域に対応する部分にははんだ層を設けて
いないので、この部分に形成されている電極膜とはんだ
が反応することがなくなり、発光領域への電流が発光領
域に対応する電極部を直接通らないようにすることがで
きる。この結果、従来の不具合のように、発光領域に対
応した電極部に流れる経路に抵抗成分が発生することに
起因した発光領域に流れる電流のばらつきを抑制するこ
とができ、発光領域への安定した電流供給を行なえるよ
うになり、発光動作もばらつきを抑制した安定した動作
とすることができる。
【0010】請求項2の発明によれば、はんだ層により
接続された上下の前記半導体レーザ素子の発光領域に対
応する電極部には、空間領域を設けることによりはんだ
層を設けないように構成しているので、上述同様にし
て、発光領域への電流が発光領域に対応する電極部を直
接通らないようにすることができ、発光領域への安定し
た電流供給を行なえるようになり、発光動作もばらつき
を抑制した安定した動作とすることができる。
【0011】請求項3の発明によれば、はんだ層を、半
導体レーザ素子の電極面にストライプ状に形成するの
で、はんだ層と電極との接続部分と発光領域との間隔を
一定に保った状態で安定した電流供給を行なうことがで
きる構成を得ることができ、また、製造工程上において
も特殊な形状をしていないため簡単且つ安価に製造する
ことができる。
【0012】請求項4の発明によれば、上述したはんだ
層を発光領域の両側に位置するように形成しているの
で、はんだ層から電極を介して活性層に流れる電流はス
トライプの両側から均等に流すことができるようになる
ので、発光動作を発光領域の場所による電流分布が偏ら
ないようにして安定して行なわせることができ、また積
層構造上においても両側で支えるために安定した構成と
することができ、さらに、電極同士が直接接触すること
も防止することができるようになる。
【0013】請求項5の発明によれば、はんだ層を介し
て接続する半導体レーザ素子の電極を、発光領域に対応
する部分を除いた領域内に形成するようにしたので、は
んだ層を設ける場合に加圧状態で加熱してはんだを溶か
したときに、電極同士が直接接触することを防止するこ
とができ、上述した構成により得られる効果を確実にす
ることができる。
【0014】請求項6の発明によれば、半導体レーザ素
子のうちで少なくとも発光領域がはんだ層に対向してい
るものについては、発光領域の外側に位置する部分に溝
部を形成し、はんだ層を形成するためのはんだが溝部よ
りも内側に流れないように構成しているので、製作時に
はんだが発光領域側に流れるのを防止することができる
ようになり、発光領域に対応する部分の電極とはんだと
の反応を確実に防止して安定した動作を行なわせること
ができるようになる。
【0015】請求項7の発明によれば、半導体レーザ素
子の発光領域に対応する電極部には絶縁膜を形成してい
るので、はんだ層を形成する際にはんだが発光領域に対
応する電極部に流れて電極と反応することを確実に防止
することができ、これによって安定した動作を行なわせ
ることができるようになる。
【0016】請求項8の発明によれば、はんだ層の厚さ
寸法を0.1μmから5μmの範囲となるように設定し
ているので、半導体レーザ素子を積層してはんだ層によ
り接続する際に、はんだが溶け広がっても活性層中の発
光領域に対応する部分の電極にはんだを付着させること
がなくなり、しかも十分な接着強度を得ることができ
る。
【0017】請求項9の発明によれば、半導体レーザ素
子として、発光領域が100μm以上のストライプ形状
に形成されたものを使用しているので、大出力の発光出
力を得ることができ、さらにこれらを積層して得られる
発光出力として非常に大きな出力を得ることができる。
そして、このように大出力を得る構成の場合には、特
に、はんだ層と電極とが反応した抵抗部を形成すること
を防止した構成ではその効果が顕著となり、より安定し
た動作とすることができるようになる。
【0018】請求項10の発明によれば、複数個の半導
体レーザ素子のうちの最上段に位置するものの上部電極
を、複数箇所においてボンディングワイヤにより外部端
子と電気的に接続しているので、1箇所でボンディング
する場合に比べて電流の集中を防止して安定した電流供
給ができると共に、万一ワイヤが断線した場合でも、電
流の供給が無くなることが防止でき、信頼性の維持もで
きる。
【0019】請求項11の発明によれば、上述の場合に
おいて、ボンディングワイヤにより接続する部分を、そ
の半導体レーザ素子の発光領域に対応する部分を除いた
領域に設定しているので、ワイヤのボンディングによる
ダメージが発光領域に及ぼされるのを防止して信頼性の
向上を図ることができるようになる。
【0020】請求項12の発明によれば、複数個の半導
体レーザ素子のうち最上段のものの下部に配置される半
導体レーザ素子については、ボンディングワイヤにより
接続する部分に対応した領域ではんだ層による接続を行
なっているので、最上段の半導体レーザ素子とその下部
に配置される半導体レーザ素子とをほぼ同等の条件で電
極から電流を供給することができ、これによって、各半
導体レーザ素子の発光動作を同等として特性のそろった
条件で発光させることができるようになる。
【0021】請求項13の発明によれば、はんだ層によ
り接続する一方側の半導体レーザ素子の電極面にストラ
イプ状のはんだパターンを形成し、続いて、半導体レー
ザ素子を積層した状態で加圧および加熱して前記はんだ
パターンを溶かしてはんだ層を形成することにより電気
的に且つ機械的に接続するので、はんだ層は半導体レー
ザ素子の発光領域に広がることなく確実に上下の半導体
レーザ素子を接続することができ、複数個の積層してな
る半導体レーザ素子を安定した発光動作させることがで
きるようになる。
【0022】請求項14の発明によれば、はんだ層によ
り接続する一方側の半導体レーザ素子の電極面をはんだ
層を形成するためのパターンに即したストライプ状のパ
ターン電極として形成し、この後、半導体レーザ素子の
うちのパターン電極を形成した部分にストライプ状のは
んだパターンを形成し、さらに、半導体レーザ素子を積
層した状態で加圧および加熱してはんだパターンを溶か
してはんだ層を形成することにより接続するので、はん
だ層を設けために加圧状態で加熱してはんだを溶かした
ときに、電極同士が直接接触することを防止することが
でき、前述した製造方法において得られる効果をより確
実にすることができる。
【0023】請求項15の発明によれば、はんだパター
ンを、はんだ層により接続する半導体レーザ素子のうち
の発光領域と反対の面に設けられた電極に対して形成す
るので、発光領域の側の電極の面に設ける場合に比べ
て、はんだパターンが溶けたときに発光領域にまで広が
るのをより抑制することができるようになる。
【0024】請求項16の発明によれば、半導体レーザ
素子を積層して接続する前に、半導体レーザ素子のうち
のはんだ層により接続する面に形成された電極のうちの
発光領域に対応した部分に絶縁膜を形成するので、接続
を行なうときに発光領域にはんだが流れるのを確実に防
止することができるようになる。
【0025】
【発明の実施の形態】(第1の実施形態)以下、本発明
を2個の半導体レーザ素子を積層して構成した場合の第
1の実施形態について図1および図2を参照しながら説
明する。図1は2個の半導体レーザ素子21,22を積
層した構成の模式的断面を示しており、これら2個の半
導体レーザ素子21,22は、基本的には同じ構成のも
のであり、図2には上部側に位置する半導体レーザ素子
21を代表して示している。
【0026】図2において、基板23は例えば100μ
m程度の厚さ寸法のn型のGaAs(ガリウム砒素)基
板で、この上に、n−GaAs層24,n−AlGaA
sクラッド層25,活性層26,p−AlGaAsクラ
ッド層27,p−GaAs層28が順次積層形成されて
いる。活性層26はAlGaAs/GaAsの多重量子
井戸構造とされている。
【0027】半導体層24〜28は素子の両側部がエッ
チング除去されており、中央部にストライプ状(図中紙
面に垂直方向)のメサ部29が設けられている。メサ部
29の縁部から基板の両端部にかけた表面部分にはSi
O2などの絶縁層30が形成されており、その上部には
p型電極31が全面に形成されている。絶縁層30が形
成されない部分に対応する活性層26の領域は発光領域
26aとなる。
【0028】基板23の裏面側には、上部側の半導体レ
ーザ素子21では発光領域26aに対応する部分を除い
た領域にn型電極32aが形成されている。下部側つま
りマウントする方の半導体レーザ素子22では、全面に
渡ってn型電極32bが形成されている。また、このn
型電極32aおよび32bの表面には、それぞれ同じ領
域にはんだ層33が所定膜厚(0.1〜5μmの範囲)
で形成されている(はんだ層33は積層した状態では、
後述するように、はんだ層33a,33bのような形状
となる)。
【0029】半導体レーザ素子21,22は、図示の発
光領域26aが露出している端面と反対側の端面とが、
共に劈開などにより鏡面となるように形成されている。
これらの端面には、図示はしないが、レーザ光を出力さ
せる側の端面には低反射膜が形成され、レーザ光を反射
させる側の端面には高反射膜が形成されている。
【0030】半導体レーザ素子21,22は、図1に示
すように、積層した状態で台座34にダイボンディング
されている。この状態で、上部側の半導体レーザ素子2
1の下面側に設けられたはんだ層33aは、下部側の半
導体レーザ素子22のメサ部29との段差を充填するよ
うな形状であり、下部側の半導体レーザ素子22の下面
側のはんだ層33bは、台座34との間が平坦であるか
らほぼそのままの形状となっている。
【0031】上部側の半導体レーザ素子21のp型電極
31には、メサ部29の上部で発光領域26aを避けた
両側の位置のそれぞれに、Au(金)ワイヤ35がボン
ディングされており、図示しないケースの端子に電気的
に接続されている。また、図示はしないが、積層された
半導体レーザ素子21,22はケース内に封入されてお
り、各素子から得られるレーザ光はケースに設けられた
窓部を介して外部に出力されるようになっている。
【0032】上記構成の積層型半導体レーザ装置によれ
ば、半導体レーザ素子22の活性層26の発光領域26
aに対応する部分のp型電極31aには、はんだ層33
aが形成されていないので、これらが合金化することに
よる抵抗成分の発生がなくなり、その抵抗値のばらつき
によって生ずる電流経路の変化が抑制されるようにな
る。これによって、半導体レーザ素子22の活性層26
の発光領域26aには、Auワイヤ35から半導体レー
ザ素子21を通り、はんだ層33a,半導体レーザ素子
22のp型電極31を介して電流が供給される経路が確
立されるので、ばらつきを生ずることがなくなり、安定
した発光動作を行なわせることができるようになる。
【0033】次に、上述した構成の積層型半導体レーザ
装置の製造工程について簡単に説明する。n型のGaA
sからなる基板23は、厚さ寸法は後工程での取り扱い
に支障のない程度(例えば数百μm)のものを用いる。
この基板23の上に、半導体層24〜28を、例えば有
機金属気相エピタキシ(MOCVD;Metal OrganicChe
mical Vapor Deposition )成長法などを用いて積層形
成する。
【0034】続いて、積層した半導体層24〜28を中
央部に所定幅寸法でストライプ状に残すように、フォト
リソグラフィ技術を用いてエッチング処理を行ない、メ
サ部29を形成する。この上面にSiO2からなる絶縁
層30をプラズマCVD法などの方法を使って全面に形
成する。次に、フォトリソグラフィ技術によってメサ部
29の中央部の絶縁膜30をエッチング処理で除去す
る。p型電極31は、例えばCr/Pt/Auの3層構
造のもので、電子ビーム蒸着法を用いて所定膜厚となる
ように形成する。
【0035】この後、チップ化工程での劈開作業を容易
となるようにするために、基板23の厚さを100μm
程度まで研磨することにより薄くする。この状態で、基
板23の裏面側にn型電極32を全面に形成する。n型
電極32は、例えばAu−Ge/Ni/Au構造または
Au−Sn/Au構造のもので、電子ビーム蒸着法やス
パッタ法などにより所定膜厚となるように形成する。熱
処理は、例えば360℃で2分程度行ない、オーミック
コンタクトが得られるようにする。
【0036】次に、基板23の裏面つまりn型電極32
が形成された面に、Au−Snはんだを電子ビーム蒸着
法,抵抗加熱蒸着法あるいはスパッタ法などを用いて所
定膜厚だけ形成してはんだ層33とする。この場合、は
んだ層33の材料としては、他にAu−Si,In,I
n−Pb,Pb−Sn,Au−Pb,Au−Geなど種
々のものを用いることができる。
【0037】はんだ層33の膜厚は、積層して接続する
場合に十分な接合強度が確保できる程度で且つ素子を積
層したときに溶けたはんだが流れて発光領域26aに対
応する電極部に付着しない程度に設定する必要がある。
このような事情を考慮して、この実施形態においては、
0.1〜5μm程度の範囲に設定することにより、上記
した条件を満たすようにしている。
【0038】はんだ層33を形成した後、上部側に位置
する半導体レーザ素子21については、裏面に全面に形
成しているn型電極32およびはんだ層33のうち、発
光領域26aに対応した領域については、フォトリソグ
ラフィ技術を用いてパターニングを行ない、ドライエッ
チング処理を行なってストライプ状に除去する。なお、
下部側つまり台座34にダイボンディングされる側の半
導体レーザ素子22は裏面のn型電極32bおよびはん
だ層33bはそのままの状態で用いる。
【0039】この後、レーザ光の出力面や反射面を形成
するために、一般的に行なわれるように半導体結晶の劈
開面を利用すべく、図示のようにメサ部29を含んだ領
域を短冊状に劈開する。このとき、劈開された面のうち
の発光領域26aのストライプ方向の一方の端面が出力
面となり、他方の端面が反射面となる。そして、この両
劈開面のうちの出力面側には低反射率の反射膜を形成
し、反射面側には高反射率の反射膜を形成する。この
後、チップ化を行なう。
【0040】このようにして各半導体レーザ素子21,
22が形成されると、次に、これらを台座34に積層し
て端面を揃えた状態に配置し、上側に位置する半導体レ
ーザ素子21がずれないようにして加圧した状態で加熱
し、はんだ層33のはんだを溶かして接着することによ
り電気的にも接続する。このとき、半導体レーザ21と
22との間は、下部側の半導体レーザ素子22のメサ部
29の両肩部分から端部にかけてのp型電極31と半導
体レーザ素子21の裏面のn型電極32aとがはんだ層
33aを介して電気的に接続される状態となる。そし
て、半導体レーザ素子22の発光領域26aの上部に位
置するp型電極31aの部分ははんだ層33aが付着し
ない空間領域として残された状態となる。
【0041】続いて、上部側の半導体レーザ素子21の
p型電極31に図示しない駆動回路側との電気的接続を
行なうためのボンディングワイヤ35をボンディングす
る。ボンディングワイヤ35は、発光領域26aの部分
を除いたメサ部29の両肩部分に対して行なう。このボ
ンディング位置は、台座34との間に下部側の半導体レ
ーザ素子22のメサ部29の両肩部分を介して直接ボン
ディング応力を受ける部分であるから、強度的にも安定
した部分となり、且つ、発光領域26aを避けた位置で
もあるから、発光領域26aの活性層26にダメージを
与えることもなくなる。最後に、台座34を覆うように
例えばレーザ出力が可能な窓部を有する缶タイプのケー
スをかぶせて封入して完成する。
【0042】このような本実施形態によれば、半導体レ
ーザ素子22の発光領域26aに対応する部分のp型電
極31aにはんだ層33aを形成しない構成としたの
で、従来のような合金化に伴う抵抗成分の発生を防止す
ることができ、抵抗値のばらつきによって生ずる電流経
路の変化を抑制して安定した電流経路で給電することが
できるようになり、安定した発光動作を行なわせること
ができるようになる。また、このような構成を特殊な工
程を設けることなく簡単な工程で前述したようなはんだ
層33を形成することができるようになる。
【0043】(第2の実施形態)図3および図4は、本
発明の第2の実施形態を示すもので、第1の実施形態と
異なるところは、上部側の半導体レーザ素子21の裏面
のn型電極32を全面に設けたままの状態としたn型電
極32cを設けた構成としたところである。この構成に
おいては、はんだ層33aは前述同様にして形成したも
のをドライエッチング処理によりストライプ状の形状と
なるように除去して形成している。
【0044】上記構成によれば、半導体レーザ素子21
a,22を積層する前の段階においては、半導体レーザ
素子21aのはんだ層33aをストライプ状に形成して
いるので、はんだを溶融して接着させるときに、はんだ
がp型電極31の発光領域に対応する領域31aの部分
に流入して合金化するのを防止することができるように
なり、前述同様の効果を得ることができる。
【0045】また、上記構成においては、n型電極32
cを除去しない構成としているので、供給した電流が裏
面側つまりn型電極32c側において面内で均一に流れ
るようにすることができるので、半導体レーザ素子21
aの発光領域26a内において、より均一な発光動作を
行なわせることができるようになる。
【0046】(第3の実施形態)図5ないし図7は、本
発明の第3の実施形態を示すもので、第1の実施形態と
異なるところは、下部側に位置する半導体レーザ素子2
2に代えて半導体レーザ素子36を用いたところであ
る。すなわち、この半導体レーザ素子36は、前述した
半導体レーザ素子22がメサ部29を形成するものであ
ったのに対して、図6に示すような断面がV字状をなる
溝部37を発光領域26aの両側に設けた構成としてい
る。この場合、溝部37は、前述したメサ部29に相当
するものではない。
【0047】さて、上述のように下部側の半導体レーザ
素子36を構成しているので、図5に示すように、半導
体レーザ素子21と共に積層形成した場合に、半導体レ
ーザ素子21のn型電極32aに積層されているはんだ
層33cは、対向している半導体レーザ素子36のp型
電極31のうちの溝部37の外側で接触した状態で溶け
て両者を接着するようになる。このとき、溶けたはんだ
が溝部37でせき止められるので、発光領域26aに対
応する領域のp型電極31a側には流れ込むことがな
い。これによって、前述同様に、はんだとp型電極31
aとの合金化がおこるのを防止でき、安定した発光動作
を行なわせることができるようになる。
【0048】なお、上述の構成においても、半導体レー
ザ素子21および36の接続を発光領域26aに影響の
ない部分で行なうことができるので、活性層26の発光
領域26a部分にダメージを与えることがなく、これに
よっても、安定した発光動作を行なわせることができ
る。
【0049】また、図7は、3個の半導体レーザ素子2
1,36a,36を積層形成した場合の構成を示すもの
で、この場合においても、中間に位置する半導体レーザ
素子36aのn型電極32bを前述した半導体レーザ素
子21と同様にストライプ状に形成したn型電極32a
として形成することにより同様の積層構造を採用するこ
とができる。
【0050】(第4の実施形態)図8および図9は、本
発明の第4の実施形態を示すもので、第1の実施形態と
異なるところは、下部側に位置する半導体レーザ素子2
2に代えて、半導体レーザ素子38を設ける構成とした
ところである。
【0051】すなわち、図9に示すように、下部側に位
置する半導体レーザ素子38は、発光領域26aに対応
するp型電極31aの部分に絶縁膜としてのシリコン酸
化膜(SiO2)39をプラズマCVD法などにより形
成している。これによって、半導体レーザ素子38のp
型電極31a部分の凹部がシリコン酸化膜39により充
填された状態となり、p型電極31a部分は、電気的に
絶縁された状態に形成される。
【0052】この半導体レーザ素子38は、上面にはん
だ層33が積層されてもp型電極31の発光領域26a
に対応する部分31aではシリコン酸化膜39が設けら
れているのではんだと反応することがなくなり、合金化
するのを防止することができる構成となっている。そこ
で、上部側に配置する半導体レーザ素子として、第1の
実施形態において下部側に用いた半導体レーザ素子22
をそのまま用いる構成とすることができる。
【0053】図8は半導体レーザ素子38および22を
積層した構成を示している。上部側の半導体レーザ素子
22のn型電極32bおよびはんだ層33dは、裏面全
面に渡って形成されているが、積層される下部側の半導
体レーザ素子38の上面が上述のように構成されている
ので、確実にp型電極31a部分と合金化するのを防止
することができる。
【0054】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。半導体
レーザ素子は、活性層を下側にして積層する構成を採用
することもできる。この場合においても、はんだ層を上
述同様の考え方で発光領域26aに対応する部分のp型
電極31aにはんだが流れ込まないように構成すること
で同様の作用効果を得ることができる。
【0055】ボンディングワイヤは、2箇所に限らず、
前述した条件を満たす範囲でさらに多くの本数を設ける
構成とすることもできるし、必要に応じて発光領域26
aに対応する部分のp型電極31aの面にボンディング
することもできる。また、ボンディングワイヤに限ら
ず、リボン状の接続部材でボンディングすることもでき
る。
【0056】積層する半導体レーザ素子の個数は、2個
あるいは3個に限らず、4個以上のものを積層した構成
とすることもできる。
【0057】半導体レーザ素子は、GaAs系の基板を
用いたものについて説明したが、他の化合物系の半導体
レーザ素子を用いることもできる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す模式的断面図
【図2】積層する前の状態の模式的断面図
【図3】本発明の第2の実施形態を示す図1相当図
【図4】図2相当図
【図5】本発明の第3の実施形態を示す図1相当図
【図6】図2相当図
【図7】3個積層した場合の図5相当図
【図8】本発明の第4の実施形態を示す図1相当図
【図9】図2相当図
【図10】従来例を示す図2相当図
【図11】図1相当図
【符号の説明】
21,21a,22,36,36a,38は半導体レー
ザ素子、23は基板、26は活性層、26aは発光領
域、29はメサ部、31はp型電極、32a,32b,
32cはn型電極、33,33a,33b,33c,3
3dははんだ層、34は台座、35はボンディングワイ
ヤ、37は溝部、39はシリコン酸化膜(絶縁膜)であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渥美 欣也 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5F073 AA61 AB05 AB15 BA09 DA30 DA35 EA24 EA28 FA22 FA30

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 上下面にそれぞれ電極を備えストライプ
    状の発光領域を有する半導体レーザ素子を複数個積層し
    それぞれの間をはんだ層を介して接続した状態に構成さ
    れている積層型半導体レーザ装置において、 前記はんだ層は、上下に位置する前記半導体レーザ素子
    の対向する電極面のうちの前記発光領域に対応する部分
    を除いた領域内に形成されていることを特徴とする積層
    型半導体レーザ装置。
  2. 【請求項2】 請求項1に記載の積層型半導体レーザ装
    置において、 前記はんだ層により接続される上下の前記半導体レーザ
    素子の前記発光領域に対応する部分には空間領域が形成
    されていることを特徴とする積層型半導体レーザ装置。
  3. 【請求項3】 請求項1または2に記載の積層型半導体
    レーザ装置において、 前記はんだ層は、前記半導体レーザ素子の電極面にスト
    ライプ状に形成されていることを特徴とする積層型半導
    体レーザ装置。
  4. 【請求項4】 請求項1ないし3のいずれかに記載の積
    層型半導体レーザ装置において、 前記はんだ層は、前記半導体レーザ素子の電極面に前記
    発光領域の両側に位置して形成されていることを特徴と
    する積層型半導体レーザ装置。
  5. 【請求項5】 請求項1ないし4のいずれかに記載の積
    層型半導体レーザ装置において、 前記はんだ層を介して接続する前記半導体レーザ素子の
    電極は、前記発光領域に対応する部分を除いた領域内に
    形成されていることを特徴とする積層型半導体レーザ装
    置。
  6. 【請求項6】 請求項1ないし5のいずれかに記載の積
    層型半導体レーザ装置において、 前記半導体レーザ素子のうちで少なくとも前記発光領域
    が前記はんだ層に対向しているものについては、前記発
    光領域の外側に位置する部分に溝部を形成し、前記はん
    だ層を形成するためのはんだが前記溝部よりも内側に流
    れないようにしたことを特徴とする積層型半導体レーザ
    装置。
  7. 【請求項7】 上下面にそれぞれ電極を備えストライプ
    状の発光領域を有する半導体レーザ素子を複数個積層し
    それぞれの間をはんだ層を介して接続した状態に構成さ
    れている積層型半導体レーザ装置において、 少なくとも最上部以外の半導体レーザ素子の前記発光領
    域に対応する電極上部と上に積層される半導体レーザ素
    子との間に形成される空間に絶縁膜を形成していること
    を特徴とする積層型半導体レーザ装置。
  8. 【請求項8】 請求項1ないし7のいずれかに記載の積
    層型半導体レーザ装置において、 前記はんだ層の厚さ寸法は0.1μmから5μmの範囲
    に設定されていることを特徴とする積層型半導体レーザ
    装置。
  9. 【請求項9】 請求項1ないし8のいずれかに記載の積
    層型半導体レーザ装置において、 前記半導体レーザ素子は、前記発光領域が100μm以
    上のストライプ形状に形成されていることを特徴とする
    積層型半導体レーザ装置。
  10. 【請求項10】 請求項1ないし9のいずれかに記載の
    積層型半導体レーザ装置において、 前記複数個の半導体レーザ素子のうちの最上段に位置す
    るものの上部電極は、複数箇所においてボンディングワ
    イヤにより外部端子と電気的に接続されていることを特
    徴とする積層型半導体レーザ装置。
  11. 【請求項11】 請求項10に記載の積層型半導体レー
    ザ装置において、 前記ボンディングワイヤにより接続する部分はその半導
    体レーザ素子の発光領域に対応する部分を除いた領域に
    設定されていることを特徴とする積層型半導体レーザ装
    置。
  12. 【請求項12】 請求項11に記載の積層型半導体レー
    ザ装置において、 前記複数個の半導体レーザ素子のうち最上段のものの下
    部に配置される半導体レーザ素子については、前記ボン
    ディングワイヤにより接続する部分に対応した領域で前
    記はんだ層による接続がなされていることを特徴とする
    積層型半導体レーザ装置。
  13. 【請求項13】 請求項1ないし12のいずれかに記載
    の積層型半導体レーザ装置を製造する方法において、 前記はんだ層により接続する一方側の半導体レーザ素子
    の電極面にストライプ状のはんだパターンを形成する工
    程と、 前記半導体レーザ素子を積層した状態で加圧および加熱
    して前記はんだパターンを溶かして前記はんだ層を形成
    することにより接続させる工程とを有することを特徴と
    する積層型半導体レーザ装置の製造方法。
  14. 【請求項14】 請求項1ないし12のいずれかに記載
    の積層型半導体レーザ装置を製造する方法において、 前記はんだ層により接続する一方側の半導体レーザ素子
    の電極面を前記はんだ層を形成するためのパターンに即
    したストライプ状のパターン電極として形成する工程
    と、 前記半導体レーザ素子のうちの前記パターン電極を形成
    した部分にストライプ状のはんだパターンを形成する工
    程と、 前記半導体レーザ素子を積層した状態で加圧および加熱
    して前記はんだパターンを溶かして前記はんだ層を形成
    することにより接続する工程とを有することを特徴とす
    る積層型半導体レーザ装置の製造方法。
  15. 【請求項15】 請求項13または14に記載の積層型
    半導体レーザ装置の製造方法において、 前記はんだパターンは、前記はんだ層により接続する半
    導体レーザ素子のうちの前記発光領域と反対の面に設け
    られた電極に対して形成されることを特徴とする積層型
    半導体レーザ装置の製造方法。
  16. 【請求項16】 請求項7に記載の積層型半導体レーザ
    装置を製造する方法において、 前記半導体レーザ素子を積層して接続する工程に先だっ
    て、前記半導体レーザ素子のうちの前記はんだ層により
    接続する面に形成された電極のうちの前記発光領域に対
    応した部分に絶縁膜を形成する工程を設けたことを特徴
    とする積層型半導体レーザ装置の製造方法。
JP36983998A 1998-12-25 1998-12-25 積層型半導体レーザ装置およびその製造方法 Expired - Fee Related JP4081897B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36983998A JP4081897B2 (ja) 1998-12-25 1998-12-25 積層型半導体レーザ装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36983998A JP4081897B2 (ja) 1998-12-25 1998-12-25 積層型半導体レーザ装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000196182A true JP2000196182A (ja) 2000-07-14
JP4081897B2 JP4081897B2 (ja) 2008-04-30

Family

ID=18495443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36983998A Expired - Fee Related JP4081897B2 (ja) 1998-12-25 1998-12-25 積層型半導体レーザ装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4081897B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114693A (ja) * 2004-10-14 2006-04-27 Denso Corp 半導体レーザ素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114693A (ja) * 2004-10-14 2006-04-27 Denso Corp 半導体レーザ素子およびその製造方法
JP4604639B2 (ja) * 2004-10-14 2011-01-05 株式会社デンソー 半導体レーザ素子およびその製造方法

Also Published As

Publication number Publication date
JP4081897B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
JP4126749B2 (ja) 半導体装置の製造方法
US20020190098A1 (en) Semiconductor light-emitting device and method of manufacturing the same and mounting plate
JP3685306B2 (ja) 2波長半導体レーザ素子及びその製造方法
JP2001168442A (ja) 半導体レーザ素子の製造方法、配設基板および支持基板
JP2010040752A (ja) 半導体レーザ装置およびその製造方法
JP5214844B2 (ja) 光半導体装置
JP3752339B2 (ja) 半導体発光素子
JP4697488B2 (ja) マルチビーム半導体レーザ
JP4583058B2 (ja) 半導体レーザ素子
JP2002344061A (ja) 半導体レ−ザ装置
JP4121591B2 (ja) 半導体レーザ装置の製造方法
US6349104B1 (en) Stripe-geometry heterojunction laser diode device
US6268230B1 (en) Semiconductor light emitting device
US8193552B2 (en) Semiconductor light emitting device of junction-down type and semiconductor light emitting element of junction-down type
JP3314616B2 (ja) 大出力用半導体レーザ素子
JP2007123841A (ja) 半導体レーザ素子
JP2000196182A (ja) 積層型半導体レ―ザ装置およびその製造方法
JPWO2007072726A1 (ja) 多波長集積半導体レーザ装置及びその製造方法
JPH08125270A (ja) 積層型半導体レーザ
JP3894607B2 (ja) 半導体レーザおよびその製法
US20220166186A1 (en) Semiconductor laser element
JPH0846289A (ja) 半導体レーザの製造方法
JPH0653550A (ja) 多波長光半導体整列素子
JPH0758400A (ja) 高出力パルスレーザダイオードモジュール
JP2000196181A (ja) 半導体レ―ザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees