JP2001094195A - 光半導体素子 - Google Patents
光半導体素子Info
- Publication number
- JP2001094195A JP2001094195A JP27233399A JP27233399A JP2001094195A JP 2001094195 A JP2001094195 A JP 2001094195A JP 27233399 A JP27233399 A JP 27233399A JP 27233399 A JP27233399 A JP 27233399A JP 2001094195 A JP2001094195 A JP 2001094195A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- contact
- inp
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 コンタクト層上全面にオーミック電極を形成
することができ、且つブロック層上にも電極が存在する
ことによる素子劣化を防止でき、低抵抗で信頼性の高い
電極構造を実現する。 【解決手段】 ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰク
ラッド層１２，多重量子井戸活性層１３，ｐ−ＩｎＰク
ラッド層１４，ｐ−ＩｎＧａＡｓコンタクト層１５が順
次積層され、コンタクト層１５からクラッド層１２に至
るまでエッチングを施してメサスドライプ１６が形成さ
れ、メサストライプ１６の側面にＩｎＰからなるブロッ
ク層１７が形成され、コンタクト層１５及びブロック層
１７の両方に接するようにｐ側電極３１が形成された半
導体レーザにおいて、電極３１とコンタクト層１５及び
ブロック層１７との間に、Ｐｔ層２１／Ｔｉ層２２／Ｐ
ｔ層２３から成るコンタクト電極２０を挿入した。
することができ、且つブロック層上にも電極が存在する
ことによる素子劣化を防止でき、低抵抗で信頼性の高い
電極構造を実現する。 【解決手段】 ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰク
ラッド層１２，多重量子井戸活性層１３，ｐ−ＩｎＰク
ラッド層１４，ｐ−ＩｎＧａＡｓコンタクト層１５が順
次積層され、コンタクト層１５からクラッド層１２に至
るまでエッチングを施してメサスドライプ１６が形成さ
れ、メサストライプ１６の側面にＩｎＰからなるブロッ
ク層１７が形成され、コンタクト層１５及びブロック層
１７の両方に接するようにｐ側電極３１が形成された半
導体レーザにおいて、電極３１とコンタクト層１５及び
ブロック層１７との間に、Ｐｔ層２１／Ｔｉ層２２／Ｐ
ｔ層２３から成るコンタクト電極２０を挿入した。
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体素子に係
わり、特に低抵抗で且つ高信頼性を有する電極構造を備
えた半導体レーザ及び半導体光変調器などの光半導体素
子に関する。
わり、特に低抵抗で且つ高信頼性を有する電極構造を備
えた半導体レーザ及び半導体光変調器などの光半導体素
子に関する。
【０００２】
【従来の技術】近年、インターネットの普及に伴いトラ
ヒック需要は急激に増大しており、幹線光通信網では伝
送容量拡大のための研究開発が盛んである。伝送容量拡
大のためには、まず大容量の光送信器が必須であり、そ
のために電気信号により高速変調可能な半導体レーザ，
半導体光変調器などの光半導体素子の実現が強く望まれ
ている。
ヒック需要は急激に増大しており、幹線光通信網では伝
送容量拡大のための研究開発が盛んである。伝送容量拡
大のためには、まず大容量の光送信器が必須であり、そ
のために電気信号により高速変調可能な半導体レーザ，
半導体光変調器などの光半導体素子の実現が強く望まれ
ている。
【０００３】電気信号により高速変調可能な光半導体素
子を実現するためには、素子容量のみならず、素子抵抗
の低減が必要となる。即ち、素子容量，素子抵抗が大き
いと、変調周波数の増大に伴い周波数応答にロールオフ
を生じ、変調帯域の低減を引き起こす。また、素子抵抗
の低減により、発熱による素子特性の劣化を抑えること
ができる。
子を実現するためには、素子容量のみならず、素子抵抗
の低減が必要となる。即ち、素子容量，素子抵抗が大き
いと、変調周波数の増大に伴い周波数応答にロールオフ
を生じ、変調帯域の低減を引き起こす。また、素子抵抗
の低減により、発熱による素子特性の劣化を抑えること
ができる。
【０００４】図５は、第１の従来例に係わる光半導体素
子、具体的には半導体埋め込み型構造を有する半導体レ
ーザの導波方向に垂直な断面図である。
子、具体的には半導体埋め込み型構造を有する半導体レ
ーザの導波方向に垂直な断面図である。
【０００５】ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰクラ
ッド層１２，ＩｎＧａＡｓＰ多重量子井戸構造からなる
活性層１３，ｐ−ＩｎＰクラッド層１４，及びｐ−Ｉｎ
ＧａＡｓコンタクト層１５が成長形成され、コンタクト
層１５からｎ−ＩｎＰクラッド層１２に至るまでメサエ
ッチングすることにより、メサストライプ１６が形成さ
れている。そして、メサストライプ１６の両側面に、Ｆ
ｅドープＩｎＰブロック層１７が埋め込まれている。
ッド層１２，ＩｎＧａＡｓＰ多重量子井戸構造からなる
活性層１３，ｐ−ＩｎＰクラッド層１４，及びｐ−Ｉｎ
ＧａＡｓコンタクト層１５が成長形成され、コンタクト
層１５からｎ−ＩｎＰクラッド層１２に至るまでメサエ
ッチングすることにより、メサストライプ１６が形成さ
れている。そして、メサストライプ１６の両側面に、Ｆ
ｅドープＩｎＰブロック層１７が埋め込まれている。
【０００６】上記構成された半導体構造の表面には、コ
ンタクト層１５のストライプ幅よりも幅の広い開口部を
有するＳｉＯ2 膜１８が形成されている。このＳｉＯ2
膜１８の開口部には、後述するｐ側電極とのバリア層と
して機能する、Ｔｉ層２２及びＰｔ層２３からなるコン
タクト電極２０が形成されている。そして、コンタクト
電極２０の上に、電極パッド用の金属多層膜（ｐ側電
極）３１が形成されている。また、ｎ−ＩｎＰ基板１１
の裏面には、ｎ側電極３２が形成されている。
ンタクト層１５のストライプ幅よりも幅の広い開口部を
有するＳｉＯ2 膜１８が形成されている。このＳｉＯ2
膜１８の開口部には、後述するｐ側電極とのバリア層と
して機能する、Ｔｉ層２２及びＰｔ層２３からなるコン
タクト電極２０が形成されている。そして、コンタクト
電極２０の上に、電極パッド用の金属多層膜（ｐ側電
極）３１が形成されている。また、ｎ−ＩｎＰ基板１１
の裏面には、ｎ側電極３２が形成されている。
【０００７】上記の半導体レーザでは、コンタクト電極
２０の幅はｐ−ＩｎＧａＡｓコンタクト層１５のストラ
イプ幅よりも十分に広いために、ｐ−ＩｎＧａＡｓコン
タクト層１５上の全面でコンタクト電極２０とオーミッ
クコンタクトを形成する。しかしながら、コンタクト電
極２０において、半導体との接触面であるＴｉ層２２
が、ＦｅドープＩｎＰブロック層１７に接することにな
る。そのため、Ｔｉ層２２とＦｅドープＩｎＰブロック
層１７との間での相互反応により、素子特性の著しい劣
化を招く。具体的には、駆動電流値が時間と共に増大
し、素子劣化を生じてしまう。
２０の幅はｐ−ＩｎＧａＡｓコンタクト層１５のストラ
イプ幅よりも十分に広いために、ｐ−ＩｎＧａＡｓコン
タクト層１５上の全面でコンタクト電極２０とオーミッ
クコンタクトを形成する。しかしながら、コンタクト電
極２０において、半導体との接触面であるＴｉ層２２
が、ＦｅドープＩｎＰブロック層１７に接することにな
る。そのため、Ｔｉ層２２とＦｅドープＩｎＰブロック
層１７との間での相互反応により、素子特性の著しい劣
化を招く。具体的には、駆動電流値が時間と共に増大
し、素子劣化を生じてしまう。
【０００８】そこで、上記の問題点を回避するために、
図６に示すような第２の従来例がある。この構造では、
ＳｉＯ2 膜１８の開口部がｐ−ＩｎＧａＡｓコンタクト
層１５のストライプ幅の内側に入るように作製され、こ
の開口部に第１の従来例と同様の層構造からなるコンタ
クト電極２０が形成されている。この構造では、第１の
従来例のようにＦｅドープＩｎＰブロック層１７上にコ
ンタクト電極２０が存在しないため、素子特性の劣化を
防ぐことができた。
図６に示すような第２の従来例がある。この構造では、
ＳｉＯ2 膜１８の開口部がｐ−ＩｎＧａＡｓコンタクト
層１５のストライプ幅の内側に入るように作製され、こ
の開口部に第１の従来例と同様の層構造からなるコンタ
クト電極２０が形成されている。この構造では、第１の
従来例のようにＦｅドープＩｎＰブロック層１７上にコ
ンタクト電極２０が存在しないため、素子特性の劣化を
防ぐことができた。
【０００９】しかしながら、ＳｉＯ2 膜１８の開口部を
ｐ−ＩｎＧａＡｓコンタクト層１５の幅（例えば２μ
ｍ）の内側に作製する場合、開口部の幅を１μｍ程度と
すると、フォトリソグラフィー法におけるマスク合わせ
の許容範囲は±０．５μｍ以内となり、許容範囲内のマ
スク合わせは極めて困難となる。
ｐ−ＩｎＧａＡｓコンタクト層１５の幅（例えば２μ
ｍ）の内側に作製する場合、開口部の幅を１μｍ程度と
すると、フォトリソグラフィー法におけるマスク合わせ
の許容範囲は±０．５μｍ以内となり、許容範囲内のマ
スク合わせは極めて困難となる。
【００１０】また、上記の条件でのＳｉＯ2 膜１８の開
口部に形成したコンタクト電極２０の幅は、開口部の幅
と同じになり、素子抵抗は第１の従来例の構造と比較し
て約２倍に増大してしまう。さらに、コンタクト電極２
０は上記の理由により極めて幅の狭い電極となる。この
ため、ｐ側に電極ワイヤを接続するためには、電極パッ
ド用にコンタクト電極２０よりも十分に幅の広い金属多
層膜３１を蒸着形成しなければならず、金属膜の蒸着工
程は最低でも２回必要であった。
口部に形成したコンタクト電極２０の幅は、開口部の幅
と同じになり、素子抵抗は第１の従来例の構造と比較し
て約２倍に増大してしまう。さらに、コンタクト電極２
０は上記の理由により極めて幅の狭い電極となる。この
ため、ｐ側に電極ワイヤを接続するためには、電極パッ
ド用にコンタクト電極２０よりも十分に幅の広い金属多
層膜３１を蒸着形成しなければならず、金属膜の蒸着工
程は最低でも２回必要であった。
【００１１】
【発明が解決しようとする課題】このように、メサスト
ライプ構造のＩｎＧａＡｓコンタクト層の側面にＦｅド
ープのＩｎＰ層を埋め込んだ光半導体素子においては、
絶縁膜の開口部をコンタクト層のストライプ幅よりも広
くすると、コンタクト層上の全面にオーミック電極を形
成できるものの、ブロック層上にも電極が存在し、著し
い素子劣化を招く原因となった。また、この問題を回避
するための絶縁膜の開口部をコンタクト層のストライプ
幅よりも狭くすると、幅の狭いコンタクト層の中に電極
を形成しなければならず、マスク合わせが困難となり、
しかも電極面積が小さくなる結果、素子抵抗が増大する
という問題点があった。
ライプ構造のＩｎＧａＡｓコンタクト層の側面にＦｅド
ープのＩｎＰ層を埋め込んだ光半導体素子においては、
絶縁膜の開口部をコンタクト層のストライプ幅よりも広
くすると、コンタクト層上の全面にオーミック電極を形
成できるものの、ブロック層上にも電極が存在し、著し
い素子劣化を招く原因となった。また、この問題を回避
するための絶縁膜の開口部をコンタクト層のストライプ
幅よりも狭くすると、幅の狭いコンタクト層の中に電極
を形成しなければならず、マスク合わせが困難となり、
しかも電極面積が小さくなる結果、素子抵抗が増大する
という問題点があった。
【００１２】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コンタクト層上の全面
にオーミック電極を形成することができ、且つブロック
層上にも電極が存在することによる素子劣化を防止する
ことができ、素子抵抗の低減と共に信頼性の向上をはか
り得る光半導体素子を提供することにある。
ので、その目的とするところは、コンタクト層上の全面
にオーミック電極を形成することができ、且つブロック
層上にも電極が存在することによる素子劣化を防止する
ことができ、素子抵抗の低減と共に信頼性の向上をはか
り得る光半導体素子を提供することにある。
【００１３】
【課題を解決するための手段】（構成）本発明の骨子
は、半導体と接する部分がＰｔ層からなる電極を用いる
ことにより、ＩｎＰブロック層と電極材料との相互反応
を防止し、ＩｎＰブロック層上にまたがるコンタクト電
極を形成することを可能にすることにある。
は、半導体と接する部分がＰｔ層からなる電極を用いる
ことにより、ＩｎＰブロック層と電極材料との相互反応
を防止し、ＩｎＰブロック層上にまたがるコンタクト電
極を形成することを可能にすることにある。
【００１４】即ち本発明は、基板上に、第１導電型のク
ラッド層，光導波層，第２導電型のクラッド層，及び第
２導電型のオーミックコンタクト層が順次積層され、少
なくともコンタクト層を一部除去して形成されたメサス
トライプの側面にＩｎＰからなるブロック層が形成さ
れ、コンタクト層及びブロック層の両方に接するように
電極が形成された光半導体素子であって、前記電極とコ
ンタクト層及びブロック層との間に、少なくとも基板側
をＰｔとするコンタクト電極層を挿入してなることを特
徴とする。
ラッド層，光導波層，第２導電型のクラッド層，及び第
２導電型のオーミックコンタクト層が順次積層され、少
なくともコンタクト層を一部除去して形成されたメサス
トライプの側面にＩｎＰからなるブロック層が形成さ
れ、コンタクト層及びブロック層の両方に接するように
電極が形成された光半導体素子であって、前記電極とコ
ンタクト層及びブロック層との間に、少なくとも基板側
をＰｔとするコンタクト電極層を挿入してなることを特
徴とする。
【００１５】ここで、本発明の望ましい実施態様として
は次のものがあげられる。 (1) コンタクト層は、ＩｎＧａＡｓであること。 (2) 電極はＡｕ又はＡｕを含む多層膜であり、コンタク
ト電極層はＰｔ／Ｔｉ／Ｐｔの積層構造であること。
は次のものがあげられる。 (1) コンタクト層は、ＩｎＧａＡｓであること。 (2) 電極はＡｕ又はＡｕを含む多層膜であり、コンタク
ト電極層はＰｔ／Ｔｉ／Ｐｔの積層構造であること。
【００１６】(3) ブロック層はメサストライプの側面に
埋め込み形成され、コンタクト層と埋め込み層が同じ高
さに平坦化されていること。 (4) ブロック層の上に絶縁膜が形成されておらず、コン
タクト電極層及び電極が広い面積に渡って形成されるこ
と。
埋め込み形成され、コンタクト層と埋め込み層が同じ高
さに平坦化されていること。 (4) ブロック層の上に絶縁膜が形成されておらず、コン
タクト電極層及び電極が広い面積に渡って形成されるこ
と。
【００１７】（作用）本発明によれば、電極とコンタク
ト層及びＩｎＰブロック層との間に挿入するコンタクト
電極層の少なくとも基板側をＰｔで形成しているので、
コンタクト電極層とＩｎＰブロック層との間での相互反
応が生じるのを防止でき、ブロック層上に電極が存在し
ても素子劣化を招くことがない。
ト層及びＩｎＰブロック層との間に挿入するコンタクト
電極層の少なくとも基板側をＰｔで形成しているので、
コンタクト電極層とＩｎＰブロック層との間での相互反
応が生じるのを防止でき、ブロック層上に電極が存在し
ても素子劣化を招くことがない。
【００１８】従って、コンタクト層及びブロック層の両
方に跨るように電極を形成することができ、コンタクト
層上の全面にオーミック電極を形成可能であり、素子抵
抗の低減が可能となる。さらに、電極幅をコンタクト層
幅よりも十分広くすることが可能であるので、マスク合
わせが容易となる。
方に跨るように電極を形成することができ、コンタクト
層上の全面にオーミック電極を形成可能であり、素子抵
抗の低減が可能となる。さらに、電極幅をコンタクト層
幅よりも十分広くすることが可能であるので、マスク合
わせが容易となる。
【００１９】また、ブロック層上に電極が存在しても素
子劣化を招くことがないことから、電極下部の開口部を
有する絶縁膜を省略することができる。この場合、ブロ
ック層上に設けた電極にパッドの役割を兼ねさせること
も可能であり、１回の蒸着工程のみでコンタクト電極、
電極パッドを同時に作製することも可能となる。
子劣化を招くことがないことから、電極下部の開口部を
有する絶縁膜を省略することができる。この場合、ブロ
ック層上に設けた電極にパッドの役割を兼ねさせること
も可能であり、１回の蒸着工程のみでコンタクト電極、
電極パッドを同時に作製することも可能となる。
【００２０】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
形態によって説明する。
【００２１】（第１の実施形態）図１は、本発明の第１
の実施形態に係わる光半導体素子、具体的には埋め込み
型構造を有する半導体レーザの導波方向に垂直な断面図
である。この半導体レーザは、以下の工程により作製さ
れる。
の実施形態に係わる光半導体素子、具体的には埋め込み
型構造を有する半導体レーザの導波方向に垂直な断面図
である。この半導体レーザは、以下の工程により作製さ
れる。
【００２２】まず、ｎ−ＩｎＰ基板１１上に、ＭＯＣＶ
Ｄ成長法によりｎ−ＩｎＰクラッド層１２，ＩｎＧａＡ
ｓＰ多層量子井戸構遣からなる活性層１３，ｐ−ＩｎＰ
クラッド層１４，及びｐ−ＩｎＧａＡｓコンタクト層１
５を順次成長する。その後、基板表面からｎ−ＩｎＰク
ラッド層１２に至るまでエッチングすることにより、メ
サストライプ１６を形成する。さらに、ＭＯＣＶＤ成長
法によりＦｅドープＩｎＰブロック層１７をメサストラ
イプ１６の側面に選択成長し、埋め込み型導波路構造を
作製する。
Ｄ成長法によりｎ−ＩｎＰクラッド層１２，ＩｎＧａＡ
ｓＰ多層量子井戸構遣からなる活性層１３，ｐ−ＩｎＰ
クラッド層１４，及びｐ−ＩｎＧａＡｓコンタクト層１
５を順次成長する。その後、基板表面からｎ−ＩｎＰク
ラッド層１２に至るまでエッチングすることにより、メ
サストライプ１６を形成する。さらに、ＭＯＣＶＤ成長
法によりＦｅドープＩｎＰブロック層１７をメサストラ
イプ１６の側面に選択成長し、埋め込み型導波路構造を
作製する。
【００２３】次いで、上記で作製した構造上に、厚さ３
０ｎｍのＰｔ層２１，厚さ５０ｎｍのＴｉ層２２，及び
厚さ５０ｎｍのＰｔ層２３からなるコンタクト電極（バ
リア層）２０を、また電極パッドとしてＡｕを含む金属
多層膜（ｐ側電極）３１を連続して順次に蒸着形成す
る。最後に、ｎ−ＩｎＰ基板１１の裏面にＡｕＧｅ／Ｎ
ｉ／Ａｕからなるｎ側電極３２を蒸着形成することによ
って、半導体レーザが完成する。
０ｎｍのＰｔ層２１，厚さ５０ｎｍのＴｉ層２２，及び
厚さ５０ｎｍのＰｔ層２３からなるコンタクト電極（バ
リア層）２０を、また電極パッドとしてＡｕを含む金属
多層膜（ｐ側電極）３１を連続して順次に蒸着形成す
る。最後に、ｎ−ＩｎＰ基板１１の裏面にＡｕＧｅ／Ｎ
ｉ／Ａｕからなるｎ側電極３２を蒸着形成することによ
って、半導体レーザが完成する。
【００２４】ここで、従来例でＡｕ電極と半導体層との
間のバリア層としてＴｉ／Ｐｔの２層構造にしていたの
は、Ｔｉでｐ−ＩｎＧａＡｓとのオーミックコンタクト
及びＦｅドープＩｎＰとのショットキーコンタクトを得
るためであり、ＰｔでＡｕの半導体層層への拡散を防止
するためであった。しかし、この構造では先にも説明し
たように、ＴｉとＩｎＰとの相互反応により素子の劣化
が生じる。
間のバリア層としてＴｉ／Ｐｔの２層構造にしていたの
は、Ｔｉでｐ−ＩｎＧａＡｓとのオーミックコンタクト
及びＦｅドープＩｎＰとのショットキーコンタクトを得
るためであり、ＰｔでＡｕの半導体層層への拡散を防止
するためであった。しかし、この構造では先にも説明し
たように、ＴｉとＩｎＰとの相互反応により素子の劣化
が生じる。
【００２５】これに対し、コンタクト電極層をＰｔ／Ｔ
ｉ／Ｐｔの３層構造にすることにより、半導体側のＰｔ
でＴｉのＩｎＰとの相互反応を防止することができる。
そしてこの場合、半導体側のＰｔはＩｎＧａＡｓやＩｎ
Ｐと反応して化合物を生成するものの素子特性に悪影響
を及ぼすことはなく、従ってＴｉとＩｎＰとの相互反応
を防止するのに適している。
ｉ／Ｐｔの３層構造にすることにより、半導体側のＰｔ
でＴｉのＩｎＰとの相互反応を防止することができる。
そしてこの場合、半導体側のＰｔはＩｎＧａＡｓやＩｎ
Ｐと反応して化合物を生成するものの素子特性に悪影響
を及ぼすことはなく、従ってＴｉとＩｎＰとの相互反応
を防止するのに適している。
【００２６】即ち本実施形態では、Ｐｔ層２１は、アニ
ールによりｐ−ＩｎＧａＡｓコンタクト層１５及びＦｅ
ドープＩｎＰ電流ブロック層１７と完全に反応し、安定
なＰｔ−Ａｓ及びＰｔ−Ｐ化合物を生成する。それ故、
Ｔｉ層２２はＰｔ層２１の反応量を規定するものであ
り、Ｐｔ層２３からのＰｔ拡散防止層となる。同時に、
Ｐｔ層２３は金属多層膜３１からの拡散防止層となる。
ールによりｐ−ＩｎＧａＡｓコンタクト層１５及びＦｅ
ドープＩｎＰ電流ブロック層１７と完全に反応し、安定
なＰｔ−Ａｓ及びＰｔ−Ｐ化合物を生成する。それ故、
Ｔｉ層２２はＰｔ層２１の反応量を規定するものであ
り、Ｐｔ層２３からのＰｔ拡散防止層となる。同時に、
Ｐｔ層２３は金属多層膜３１からの拡散防止層となる。
【００２７】なお、本実施形態のコンタクト電極２０に
おけるＰｔ層２１の厚さは１〜５０ｎｍ、Ｔｉ層２２の
厚さは２０〜５０ｎｍ、Ｐｔ層２３の厚さは２０〜５０
ｎｍであるのが望ましい。また、Ｔｉ層の代わりにＭｏ
層を用いてもよい。
おけるＰｔ層２１の厚さは１〜５０ｎｍ、Ｔｉ層２２の
厚さは２０〜５０ｎｍ、Ｐｔ層２３の厚さは２０〜５０
ｎｍであるのが望ましい。また、Ｔｉ層の代わりにＭｏ
層を用いてもよい。
【００２８】このように本実施形態では、ｐ側電極３１
に対する半導体との接触部分にＰｔ層２１を用いてい
る。これにより、Ｐｔ層２１とｐ−ＩｎＧａＡｓコンタ
クト層１５で低いオーミック抵抗が得られると同時に、
ＦｅドープＩｎＰブロック層１７との間で、通電による
相互反応も生じない。また、上記構造により、コンタク
ト層１５上の全面にオーミック電極を形成可能であり、
素子抵抗の低減が可能となる。また、電極幅をコンタク
ト層１５の幅よりも十分広くすることが可能であるの
で、マスク合わせが容易となる。
に対する半導体との接触部分にＰｔ層２１を用いてい
る。これにより、Ｐｔ層２１とｐ−ＩｎＧａＡｓコンタ
クト層１５で低いオーミック抵抗が得られると同時に、
ＦｅドープＩｎＰブロック層１７との間で、通電による
相互反応も生じない。また、上記構造により、コンタク
ト層１５上の全面にオーミック電極を形成可能であり、
素子抵抗の低減が可能となる。また、電極幅をコンタク
ト層１５の幅よりも十分広くすることが可能であるの
で、マスク合わせが容易となる。
【００２９】図２は、本実施形態の半導体レーザ（図
１）と従来構造の半導体レーザ（図５）において、光出
力が一定になる条件下での駆動電流値の時間推移を測定
した試験である。試験条件は、素子温度６０℃、光出力
５ｍＷ一定とした。
１）と従来構造の半導体レーザ（図５）において、光出
力が一定になる条件下での駆動電流値の時間推移を測定
した試験である。試験条件は、素子温度６０℃、光出力
５ｍＷ一定とした。
【００３０】本実施形態の半導体レーザでは、図２
（ａ）に示すように、数百時間経過後も駆動電流の変動
を殆ど生じず、素子劣化を防止できることが分かる。こ
れに対し従来構造の半導体レーザでは、図２（ｂ）に示
すように、１００時間の経過で駆動電流が大幅に増大し
ているのが分かる。この結果からも、コンタクト電極２
０へのＰｔ層２１の導入により、Ｔｉ層２２とＩｎＰブ
ロック層１７との相互反応が防止されるのが明らかであ
る。
（ａ）に示すように、数百時間経過後も駆動電流の変動
を殆ど生じず、素子劣化を防止できることが分かる。こ
れに対し従来構造の半導体レーザでは、図２（ｂ）に示
すように、１００時間の経過で駆動電流が大幅に増大し
ているのが分かる。この結果からも、コンタクト電極２
０へのＰｔ層２１の導入により、Ｔｉ層２２とＩｎＰブ
ロック層１７との相互反応が防止されるのが明らかであ
る。
【００３１】（第２の実施形態）図３は、本発明の第２
の実施形態に係わる光半導体素子、具体的には埋め込み
型構造を有する半導体レーザの導波方向に垂直な断面図
である。なお、図１と同一部分には同一符号を付して、
その詳しい説明は省略する。
の実施形態に係わる光半導体素子、具体的には埋め込み
型構造を有する半導体レーザの導波方向に垂直な断面図
である。なお、図１と同一部分には同一符号を付して、
その詳しい説明は省略する。
【００３２】本実施形態は、第１の実施形態のＦｅドー
プＩｎＰブロック層１７の代わりに、ｐ−ＩｎＰ層４１
及びｎ−ＩｎＰ層４２を積層したブロック層を形成した
ものである。即ち、メサストライプ１６を形成するまで
は第１の実施形態と同じであり、その後にＭＯＣＶＤ法
によりｐ−ＩｎＰ層４１及びｎ−ＩｎＰ層４２を順次選
択的に成長することにより、メサストライプ１６の側面
をブロック層で埋め込む。
プＩｎＰブロック層１７の代わりに、ｐ−ＩｎＰ層４１
及びｎ−ＩｎＰ層４２を積層したブロック層を形成した
ものである。即ち、メサストライプ１６を形成するまで
は第１の実施形態と同じであり、その後にＭＯＣＶＤ法
によりｐ−ＩｎＰ層４１及びｎ−ＩｎＰ層４２を順次選
択的に成長することにより、メサストライプ１６の側面
をブロック層で埋め込む。
【００３３】これ以降は、第１の実施形態と同様に、Ｐ
ｔ層２１，Ｔｉ層２２，Ｐｔ層２３からなるコンタクト
電極２０と、Ａｕを含む金属多層膜（ｐ側電極）３１を
連続して順次に蒸着形成し、さらに基板１１の裏面にｎ
側電極３２を形成することにより、半導体レーザが完成
する。
ｔ層２１，Ｔｉ層２２，Ｐｔ層２３からなるコンタクト
電極２０と、Ａｕを含む金属多層膜（ｐ側電極）３１を
連続して順次に蒸着形成し、さらに基板１１の裏面にｎ
側電極３２を形成することにより、半導体レーザが完成
する。
【００３４】本実施形態の構造においても、先の第１の
実施形態と同様にＰｔ層２１の存在により、コンタクト
電極２０のＴｉ層２２とブロック層としてのＩｎＰ層４
２との間の相互反応を抑制することができる。従って、
第１の実施形態と同様の効果が得られる。
実施形態と同様にＰｔ層２１の存在により、コンタクト
電極２０のＴｉ層２２とブロック層としてのＩｎＰ層４
２との間の相互反応を抑制することができる。従って、
第１の実施形態と同様の効果が得られる。
【００３５】（第３の実施形態）図４は、本発明の第３
の実施形態に係わる光半導体素子、具体的には埋め込み
型構造を有する半導体レーザの導波方向に垂直な断面図
である。なお、図１と同一部分には同一符号を付して、
その詳しい説明は省略する。
の実施形態に係わる光半導体素子、具体的には埋め込み
型構造を有する半導体レーザの導波方向に垂直な断面図
である。なお、図１と同一部分には同一符号を付して、
その詳しい説明は省略する。
【００３６】本実施形態は、ｐ−クラッド層１４及びｐ
−ＩｎＧａＡｓコンタクト層１５がリッジストライプ構
造を有するものである。この半導体レーザは、以下の工
程により作製される。
−ＩｎＧａＡｓコンタクト層１５がリッジストライプ構
造を有するものである。この半導体レーザは、以下の工
程により作製される。
【００３７】まず、ｎ−ＩｎＰ基板１１上に、ｎ−Ｉｎ
Ｐクラッド層１２，ＩｎＧａＡｓＰ多重量子井戸構造か
らなる活性層１３，ｐ−ＩｎＰクラッド層１４，及びｐ
−ＩｎＧａＡｓコンタクト層１５を順次成長する。続い
て、活性層１３をエッチングストップ層に用いてコンタ
クト層１５及びクラッド層１４を選択エッチングするこ
とにより、リッジストライプ３６を形成する。
Ｐクラッド層１２，ＩｎＧａＡｓＰ多重量子井戸構造か
らなる活性層１３，ｐ−ＩｎＰクラッド層１４，及びｐ
−ＩｎＧａＡｓコンタクト層１５を順次成長する。続い
て、活性層１３をエッチングストップ層に用いてコンタ
クト層１５及びクラッド層１４を選択エッチングするこ
とにより、リッジストライプ３６を形成する。
【００３８】次いで、ＭＯＣＶＤ成長法によりノンドー
ブＩｎＰブロック層４３をリッジストライプ４６の側面
に選択成長（例えば厚さ５００ｎｍ）し、さらに樹脂層
４４で埋め込む。その結果、基板表面にはｐ−ＩｎＧａ
Ａｓコンタクト層１５とノンドープＩｎＰブロック層４
３が露出することになる。この部分に、第１の実施形態
と同様に、Ｐｔ層２１，Ｔｉ層２２，Ｐｔ層２３からな
るコンタクト電極２０と、Ａｕを含む金属多層膜（ｐ側
電極）３１を連続して順次に蒸着形成する。
ブＩｎＰブロック層４３をリッジストライプ４６の側面
に選択成長（例えば厚さ５００ｎｍ）し、さらに樹脂層
４４で埋め込む。その結果、基板表面にはｐ−ＩｎＧａ
Ａｓコンタクト層１５とノンドープＩｎＰブロック層４
３が露出することになる。この部分に、第１の実施形態
と同様に、Ｐｔ層２１，Ｔｉ層２２，Ｐｔ層２３からな
るコンタクト電極２０と、Ａｕを含む金属多層膜（ｐ側
電極）３１を連続して順次に蒸着形成する。
【００３９】本実施形態の構造においては、Ｐｔ層２１
はｐ−ＩｎＧａＡｓコンタクト層１５上の全面でオーミ
ックコンタクトとなり、且つＩｎＰブロック層４３と接
しても素子劣化を生じない。従って、第１の実施形態と
同様の効果が得られる。
はｐ−ＩｎＧａＡｓコンタクト層１５上の全面でオーミ
ックコンタクトとなり、且つＩｎＰブロック層４３と接
しても素子劣化を生じない。従って、第１の実施形態と
同様の効果が得られる。
【００４０】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では、光半導体素子とし
て半導体レーザについて説明したが、本発明はこれに限
らず半導体光変調器や光増幅器などの素子構造、さらに
はこれら光半導体素子を集積化した構造においても適用
可能である。さらに、コンタクト層はＩｎＧａＡｓに限
らず、Ｐｔ電極とのオーミックコンタクトさえ実現すれ
ばよい。また、活性層はバルク材料を用いてもよく、半
導体基板の導電型もｎ型基板に限るものではない。
されるものではない。実施形態では、光半導体素子とし
て半導体レーザについて説明したが、本発明はこれに限
らず半導体光変調器や光増幅器などの素子構造、さらに
はこれら光半導体素子を集積化した構造においても適用
可能である。さらに、コンタクト層はＩｎＧａＡｓに限
らず、Ｐｔ電極とのオーミックコンタクトさえ実現すれ
ばよい。また、活性層はバルク材料を用いてもよく、半
導体基板の導電型もｎ型基板に限るものではない。
【００４１】また、コンタクト電極層を構成する各層の
膜厚は、仕様に応じて適宜変更可能である。さらに、コ
ンタクト電極層はＰｔ／Ｔｉ／ＰｔやＰｔ／Ｍｏ／Ｐｔ
等の３層構造に限るものではなく、少なくとも半導体側
にＰｔを有するものであればよい。また、実施形態では
活性層等の光導波層に対し基板側をｎ型、反対側をｐ型
としたが、これらを逆にしても良いのは勿論のことであ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
膜厚は、仕様に応じて適宜変更可能である。さらに、コ
ンタクト電極層はＰｔ／Ｔｉ／ＰｔやＰｔ／Ｍｏ／Ｐｔ
等の３層構造に限るものではなく、少なくとも半導体側
にＰｔを有するものであればよい。また、実施形態では
活性層等の光導波層に対し基板側をｎ型、反対側をｐ型
としたが、これらを逆にしても良いのは勿論のことであ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
【００４２】
【発明の効果】以上詳述したように本発明によれば、電
極とコンタクト層及びＩｎＰブロック層との間に挿入す
るコンタクト電極層の少なくとも基板側をＰｔで形成し
ているので、コンタクト電極層とＩｎＰブロック層との
間での相互反応が生じるのを防止でき、ブロック層上に
電極が存在しても素子劣化を招くことがない。従って、
コンタクト層上の全面にオーミック電極を形成すること
ができ、且つブロック層上にも電極が存在することによ
る素子劣化を防止することができ、素子抵抗の低減と共
に信頼性の向上をはかることが可能となる。
極とコンタクト層及びＩｎＰブロック層との間に挿入す
るコンタクト電極層の少なくとも基板側をＰｔで形成し
ているので、コンタクト電極層とＩｎＰブロック層との
間での相互反応が生じるのを防止でき、ブロック層上に
電極が存在しても素子劣化を招くことがない。従って、
コンタクト層上の全面にオーミック電極を形成すること
ができ、且つブロック層上にも電極が存在することによ
る素子劣化を防止することができ、素子抵抗の低減と共
に信頼性の向上をはかることが可能となる。
【図１】第１の実施形態に係わる半導体レーザの導波方
向に垂直な断面図。
向に垂直な断面図。
【図２】第１の実施形態の半導体レーザと従来構造の半
導体レーザにおいて、光出力が一定になる条件下での駆
動電流値の時間推移を測定した試験結果を示す図。
導体レーザにおいて、光出力が一定になる条件下での駆
動電流値の時間推移を測定した試験結果を示す図。
【図３】第２の実施形態に係わる半導体レーザの導波方
向に垂直な断面図。
向に垂直な断面図。
【図４】第３の実施形態に係わる半導体レーザの導波方
向に垂直な断面図。
向に垂直な断面図。
【図５】第１の従来例に係わる半導体レーザの導波方向
に垂直な断面図。
に垂直な断面図。
【図６】節２の従来例に係わる半導体レーザの導波方向
に垂直な断面図。
に垂直な断面図。
１１…ｎ−ＩｎＰ基板 １２…ｎ−ＩｎＰクラッド層 １３…多重量子井戸活性層（光導波層） １４…ｐ−ＩｎＰクラッド層 １５…ｐ−ＩｎＧａＡｓコンタクト層 １６…メサストライプ １７…ＦｅドープＩｎＰブロック層 １８…ＳｉＯ2 膜 ２０…コンタクト電極（バリア層） ２１…Ｐｔ層 ２２…Ｔｉ層 ２３…Ｐｔ層 ３１…金属多層膜 ３２…ｎ側電極 ４１…ｐ−ＩｎＰブロック層 ４２…ｎ−ＩｎＰブロック層 ４３…ノンドープＩｎＰブロック層 ４４…樹脂層 ４６…リッジストライプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 泉谷 敏英 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5F041 AA44 CA04 CA05 CA34 CA39 CA84 CA85 CA92 FF14 5F073 AA22 AA74 AB21 BA02 CA12 CB10 CB22 EA28
Claims (3)
- 【請求項１】基板上に、第１導電型のクラッド層，光導
波層，第２導電型のクラッド層，及び第２導電型のオー
ミックコンタクト層が順次積層され、少なくともコンタ
クト層を一部除去して形成されたメサストライプの側面
にＩｎＰからなるブロック層が形成され、コンタクト層
及びブロック層の両方に接するように電極が形成された
光半導体素子であって、 前記電極とコンタクト層及びブロック層との間に、少な
くとも基板側をＰｔとするコンタクト電極層を挿入して
なることを特徴とする光半導体素子。 - 【請求項２】前記コンタクト層は、ＩｎＧａＡｓである
ことを特徴とする請求項１記載の光半導体素子。 - 【請求項３】前記電極はＡｕであり、前記コンタクト電
極層はＰｔ／Ｔｉ／Ｐｔの積層構造であることを特徴と
する請求項１記載の光半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27233399A JP2001094195A (ja) | 1999-09-27 | 1999-09-27 | 光半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27233399A JP2001094195A (ja) | 1999-09-27 | 1999-09-27 | 光半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094195A true JP2001094195A (ja) | 2001-04-06 |
Family
ID=17512440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27233399A Pending JP2001094195A (ja) | 1999-09-27 | 1999-09-27 | 光半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094195A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7558307B2 (en) | 2004-02-16 | 2009-07-07 | Sharp Kabushiki Kaisha | Semiconductor laser device, semiconductor laser device manufacturing method, optical disk apparatus and optical transmission system |
-
1999
- 1999-09-27 JP JP27233399A patent/JP2001094195A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7558307B2 (en) | 2004-02-16 | 2009-07-07 | Sharp Kabushiki Kaisha | Semiconductor laser device, semiconductor laser device manufacturing method, optical disk apparatus and optical transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225942B2 (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
| JP3052552B2 (ja) | 面発光型半導体レーザ | |
| JP5170869B2 (ja) | 光半導体素子及び光半導体素子の製造方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JP2003046197A (ja) | 半導体レーザおよびその製造方法 | |
| JP2002232079A (ja) | リッジ導波型光半導体素子およびその製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JP2001094195A (ja) | 光半導体素子 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3453787B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4121271B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2000353849A (ja) | 光半導体装置およびその製造方法 | |
| JP3264179B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP3295932B2 (ja) | 半導体レーザ素子 | |
| JP4983791B2 (ja) | 光半導体素子 | |
| JP2001094211A (ja) | 半導体発光素子およびその製造方法 | |
| JP3159914B2 (ja) | 選択成長導波型光制御素子およびその製造方法 | |
| JP2663880B2 (ja) | 多重量子井戸構造半導体レーザ | |
| JPS6297386A (ja) | 分布帰還型双安定半導体レ−ザ | |
| JP3192687B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH1124020A (ja) | 埋め込み型半導体光機能素子 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2001358405A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041124 |