JP4121271B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP4121271B2 JP4121271B2 JP2001377445A JP2001377445A JP4121271B2 JP 4121271 B2 JP4121271 B2 JP 4121271B2 JP 2001377445 A JP2001377445 A JP 2001377445A JP 2001377445 A JP2001377445 A JP 2001377445A JP 4121271 B2 JP4121271 B2 JP 4121271B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- cladding
- cladding layer
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
この発明は、CD−R/RWドライブ、DVD−RAMドライブ等の光ディスク機器などに用いる半導体レーザ素子およびその製造方法に関する。
【0002】
【従来の技術】
光記録装置において、記録速度の向上が図られており、たとえば、CD−Rドライブは、いわゆる16倍速の記録速度のものが実用化されるに至っている。このように記録速度の大きい光記録装置においては、高出力のレーザ光を瞬時に立ち上げる必要がある。このような要求特性を満たすレーザとして、化合物半導体を用いたリッジ型半導体レーザがある。
【0003】
半導体レーザは、電子および正孔の再結合により発生した光を素子の両端面で内方に反射させ、これによりレーザ発振を生じさせるようにした発光装置である。半導体レーザ素子の両端面、すなわちレーザ出射側端面および反射側端面には、これらを保護するためアルミナなどからなる保護膜が形成されている。
【0004】
【発明が解決しようとする課題】
ところが、半導体レーザ素子の製造工程において、保護膜形成前に素子の端面が酸化されることにより、レーザ出射側端面および反射側端面には、多数の非発光再結合中心が形成される。レーザ発光時には、レーザ出射側端面から反射側端面に渡る素子全長に電流が注入される。このとき、レーザ出射側端面および反射側端面において、非発光再結合が起こり発熱する。発熱によりバンドギャップが小さくなると、レーザ光の吸収が増え、さらに温度が高くなる。これの繰り返しにより、レーザ素子端面が溶融するいわゆるCOD(CatastrophicOptical Damage)が起こり、半導体レーザ素子は破壊に至る。
【0005】
CODは、半導体レーザの光出力を高くしていくと、あるレベル(破壊光出力)で起こる。したがって、半導体レーザ素子の使用時の光出力は、破壊光出力より低く設定しなければならない。
そこで、本発明の目的は、破壊光出力の向上を図ることにより、高出力化を可能にした半導体レーザ素子およびその製造方法を提供することである。
【0006】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項1記載の発明は、化合物半導体基板上に順に積層された下部クラッド層、活性層および上部第1クラッド層と、前記上部第1クラッド層上に設けられたリッジ形状の上部第2クラッド層と、前記上部第2クラッド層の側方に設けられた電流ブロック層と、前記上部第2クラッド層上に設けられたコンタクト層と、前記上部第2クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の各近傍において、前記上部第2クラッド層と前記コンタクト層との間に設けられ、リッジ形状の前記上部第2クラッド層から幅方向に突出した絶縁体からなる電流遮断層とを含み、前記上部第2クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、前記反射側端面近傍の前記電流遮断層より前記レーザ出射側端面近傍の前記電流遮断層で長くされ、前記リッジ形状の上部第2クラッド層からの前記電流遮断層の幅方向への突出部の下方が、前記電流ブロック層で埋められていることを特徴とする半導体レーザ素子である。
【0007】
この発明によれば、絶縁体である電流遮断層により、レーザ出射側端面近傍および(または)反射側端面近傍には、電流が流れない。したがって、非発光再結合は起こらず、端面の温度が上がることはない。これにより、半導体レーザ素子の破壊光出力を向上できるから、高出力の半導体レーザ素子を実現できる。
電流遮断層は、レーザ出射側端面近傍および反射側端面近傍の双方に設けられていてもよく、どちらか一方にのみ設けられていてもよい。また、電流遮断層をレーザ出射側端面近傍および反射側端面近傍の双方に設けた場合、素子の長さ方向に沿う方向の各々の電流遮断層の長さは同じであってもよく、異なっていてもよい。非発光再結合による発熱は、通常、レーザ出射側端面で顕著に起こるから、電流遮断層の長さは反射側端面のものに比してレーザ出射側端面のものを長くしてもよく、レーザ出射側端面側にのみ電流遮断層を設けてもよい。
【0008】
半導体レーザ素子の各部は、請求項2に記載されている組成をとることができる。すなわち、前記化合物半導体基板はGaAs化合物半導体基板であってもよく、前記下部クラッド層はAlx1Ga(1-x1)As層であってもよい。
前記活性層はAly1Ga(1-y1)Asの単層であってもよく、Aly11Ga(1-y11)AsとAly12Ga(1-y12)Asとの複合層、またはAly1Ga(1-y1)AsとGaAsとの複合層であってもよい。活性層がMQW(Multi Quantum Well)活性層である場合、活性層は上述のような複合組成となる。
【0009】
前記上部第1クラッド層はAlx2Ga(1-x2)As層であってもよく、前記リッジ形状の上部第2クラッド層はAlx3Ga(1-x3)As層であってもよい。前記電流ブロック層はAly2Ga(1-y2)As層からなる単層であってもよく、前記化合物半導体基板側に配されAly3Ga(1-y3)Asからなる下部層および前記コンタクト層側に配されGaAsからなる上部層を含む複合層であってもよい。前記コンタクト層はGaAs層であってもよい。
【0010】
また、半導体レーザ素子の各部は、請求項3に記載されている組成をとることもできる。すなわち、前記化合物半導体基板はGaAs化合物半導体基板であってもよく、前記下部クラッド層はInx1(Gay1Al(1-y1))(1-x1)P層であってもよい。
前記活性層はInx2Ga(1-x2)Pの単層であってもよく、Inx3Ga(1-x3)PとInx4(Gay4Al(1-y4))(1-x4)Pとの複合層、またはInx5(Gay5Al(1-y5))(1-x5)PとInx6(Gay6Al(1-y6))(1-x6)Pとの複合層であってもよい。活性層がMQW(Multi Quantum Well)活性層である場合、活性層は上述のような複合組成となる。
【0011】
前記上部第1クラッド層はInx7(Gay7Al(1-y7))(1-x7)P層であってもよく、前記リッジ形状の上部第2クラッド層がInx8(Gay8Al(1-y8))(1-x8)P層であってもよい。
前記電流ブロック層は、GaAs、Gay9Al(1-y9)As、Inx10(Gay10Al(1-y10))(1-x10)P、もしくはInx11Al(1-x11)Pからなる単層であってもよく、前記化合物半導体基板側に配されGay9Al(1-y9)As、Inx10(Gay10Al(1-y10))(1-x10)P、もしくはInx11Al(1-x11)Pからなる下部層および前記コンタクト層側に配されGaAsからなる上部層を含む複合層であってもよい。前記コンタクト層はGaAs層であってもよい。
【0012】
請求項4記載の発明は、前記電流遮断層が酸化シリコン、窒化シリコン、または酸化ア
ルミニウムからなることを特徴とする請求項1ないし3のいずれかに記載の半導体レーザ素子である。酸化シリコン、窒化シリコン、または酸化アルミニウムからなる電流遮断層により、良好に電流を遮断できる。
請求項5記載の発明は、前記上部第2クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の近傍において、前記上部第2クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、40μmより小さいことを特徴とする請求項1ないし4のいずれかに記載の半導体レーザ素子である。
請求項6記載の発明は、化合物半導体基板上に下部クラッド層、活性層、上部第1クラッド層、および上部第2クラッド層を順に積層する工程と、前記上部第2クラッド層上に絶縁体からなる帯状のマスク層を形成する工程と、前記マスク層を用いて前記上部第2クラッド層をリッジ形状に整形する工程と、前記リッジ形状の上部第2クラッド層の側方に、電流ブロック層を選択成長させる工程と、前記マスク層の長手方向に関する両方の端部近傍を、反射側端面として機能する端面側を相対的に短く、レーザ射出側端面として機能する端面側を相対的に長く残して、前記マスク層を除去する工程と、前記上部第2クラッド層上に前記上部第2クラッド層とオーミック接触するコンタクト層を形成する工程とを含み、前記上部第2クラッド層をリッジ形状に整形する工程が、前記マスク層を前記リッジ形状の上部第2クラッド層の幅方向に突出させる工程を含み、前記電流ブロック層を選択成長させる工程が、前記上部第2クラッド層の幅方向に突出した前記マスク層の下方を当該電流ブロック層で埋める工程を含むことを特徴とする半導体レーザの製造方法である。
【0013】
この製造方法により、請求項1記載の半導体レーザ素子を得ることができる。マスク層を、レーザ出射側端面および反射側端面のうちの少なくとも一方の近傍を残して除去した残部が電流遮断層となる。
上部第2クラッド層は、マスク層をマスクとしたエッチングによりリッジ形状に整形してもよい。その場合、上部第1クラッド層と上部第2クラッド層との間に、エッチング媒体に対する耐性を有したエッチングストップ層を設け、エッチングストップ層より下方の層をエッチングから保護するようにしてもよい。
【0014】
マスク層を上述のように部分的に除去する工程は、マスク層の残存させる部分の上面にレジストを形成して、ウェットエッチングによりレジストが形成されていない部分を除去して実施することができる。
上部第2クラッド層は、エッチングによりリッジ形状に整形すると、マスク層の幅方向端部近傍の下方も除去される。すなわち、マスク層はリッジ形状の上部第2クラッド層の幅方向に突出した状態となる。続いて、上部第2クラッド層の両側に電流ブロック層を形成し、突出したマスク層の下方が電流ブロック層で埋められた状態にすることができる。この状態でマスク層のエッチングを行うと、マスク層は上面からのみエッチングされるので、上面にレジストが形成されていない部分のみを除去することができる。
【0015】
従来のリッジ型半導体レーザの製造方法においては、マスク層は、上部第2クラッド層の側方に電流ブロック層が形成された後、すべて除去される。本発明の製造方法においては、上述のようにマスク層の一部は残されて電流遮断層となる。したがって、従来の製造方法から工程数を大きく増やすことなく、電流遮断層を含む高出力の半導体レーザ素子を得ることができる。
請求項7記載の発明は、前記マスク層が酸化シリコン、窒化シリコン、または酸化アルミニウムからなることを特徴とする請求項6記載の半導体レーザ素子の製造方法である。
【0016】
この発明により、請求項3記載の半導体レーザ素子を得ることができる。
MOCVD(Metal−Organic Chemical VaporDeposition)法で、AlGaAs系の半導体レーザ素子を形成する場合、酸化シリコンからなるマスク層を用いることにより、電流ブロック層を上部第2クラッド層の両側に選択的に成長させることができる。すなわち、電流ブロック層を構成する材料は、マスク層の上には堆積しない。
【0017】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第1の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に沿った図解的な断面図である。図2は、図1のリッジ型半導体レーザ素子の長さ方向に直交する方向の図解的な断面図である。図2(a)は図1のIIa−IIa線断面図であり、図2(b)は図1のIIb−IIb線断面図である。図1は、図2(a)(b)のI−I線断面図である。
【0018】
このリッジ型半導体レーザ素子の長さ方向に関する一方の端面はレーザ出射側端面15となっており、他方の端面は反射側端面16となっている。
基板1の上には、下部クラッド層2、活性層3、上部第1クラッド層4およびエッチングストップ層5が順に積層されている。エッチングストップ層5の上には、リッジ形状の上部第2クラッド層7が素子の長さ方向に沿って、素子の幅方向のほぼ中央部に形成されている。上部第2クラッド層7の両側には、電流ブロック層6が形成されている。電流ブロック層6は、上部第2クラッド層7の側面、およびエッチングストップ層5の上面に沿うように形成されている。上部第2クラッド層7および電流ブロック層6の上には、上部第2クラッド層7にオーミック接触するコンタクト層8が形成されている。
【0019】
上部第2クラッド層7とコンタクト層8との間で、レーザ出射側端面15の近傍および反射側端面16の近傍には、電流遮断層10a,10bがそれぞれ形成されている。電流遮断層10a,10bは、レーザ出射側端面15および反射側端面16からそれぞれ所定の距離以上内方の部分には形成されていない。すなわち、レーザ出射側端面15および反射側端面16から所定の距離以上内方の部分では、上部第2クラッド層7の上部にコンタクト層8が接している。
【0020】
基板1は、たとえばn型GaAs化合物半導体基板からなる。この場合に、下部クラッド層2は、n型Alx1Ga(1-x1)As層で構成することができる。活性層3は、導電型がn型、p型、またはアンドープであり、Aly1Ga(1-y1)As層からなっていてもよいし、組成の異なる2層からなっていてもよい。すなわち、Aly11Ga(1-y11)AsとAly12Ga(1-y12)As(y11≠y12)とからなるMQW(Multi Quantum Well)活性層であってもよいし、Aly1Ga(1-y1)AsとGaAsとからなるMQW活性層であってもよい。
【0021】
上部第1クラッド層4は、p型Alx2Ga(1-x2)As層で構成することができる。エッチングストップ層5は、p型In(1-Z)GaZP層で構成し、エッチング媒体に対する耐性を有するものとすることができる。さらに、電流ブロック層6は、n型Aly2Ga(1-y2)As層で構成することができ、リッジ形状の上部第2クラッド層7は、p型Alx3Ga(1-x3)As層で構成することができ、コンタクト層8は、p型GaAs層で構成することができる。電流遮断層10a,10bは、酸化シリコン(SiO2)からなる。
【0022】
基板1の下面およびコンタクト層8の上面には、それぞれn側電極12およびp側電極13が形成されている。n側電極12およびp側電極13は、レーザ出射側端面15から反射側端面16に至る全長に渡って形成されている。
レーザ発光時、素子にはn側電極12およびp側電極13を介して電流が流される。このため、これらの電極部では、電流は素子の長さ方向の全域にわたって流れる。しかし、レーザ出射側端面15の近傍および反射側端面16の近傍では、電流遮断層10a,10bがそれぞれ存在するために、電流が流れない。したがって、レーザ出射側端面15や反射側端面16では、非発光再結合中心が存在していた場合でも、非発光再結合が起こらない。すなわち、このような構成のリッジ型半導体レーザによれば、半導体レーザ素子の発熱を抑制できるから、破壊光出力を著しく向上できる。これにより、半導体レーザ素子の高出力化を可能にできる。
【0023】
素子の長さ方向に沿う方向の電流遮断層10a,10bの長さ(以下、それぞれ「レーザ出射側非注入幅」、「反射側非注入幅」という。)は、任意に設定可能である。素子の大きさに比してレーザ出射側非注入幅や反射側非注入幅を過度に大きくしても、非発光再結合を抑制する効果は向上しない。一方、レーザ出射側非注入幅や反射側非注入幅を大きくすると、実質的に電流が注入される領域の長さが狭められるため、駆動電流の増大を招く。レーザ出射側非注入幅や反射側非注入幅の大きさは、これらのことを考慮して最適な大きさに設定することが可能である。
【0024】
レーザ出射側端面15側の電流遮断層10aおよび反射側端面16側の電流遮断層10bは、双方ともに設けられていてもよく、どちらか一方にのみ設けられていてもよい。また、電流遮断層10a,10bを双方とも設けた場合、レーザ出射側非注入幅と反射側非注入幅とは同じであってもよく、異なっていてもよい。非発光再結合による発熱は、通常、レーザ出射側端面15近傍で顕著に起こるから、反射側非注入幅に比してレーザ出射側非注入幅を長くしてもよく、レーザ出射側端面15近傍にのみ電流遮断層10aを設けてもよい。
【0025】
電流遮断層10a,10bは、窒化シリコンまたは酸化アルミニウムで構成されていてもよい。この場合でも、良好に電流を遮断でき、レーザ出射側端面15の近傍および反射側端面16の近傍での発熱を抑制することができる。
図3は、図1および図2のリッジ型半導体レーザ素子の製造方法を工程順に示す図解的な斜視図である。
基板1上に、下部クラッド層2、活性層3、上部第1クラッド層4、エッチングストップ層5、および上部第2クラッド層7を順次形成する(図3(a))。これらの工程は、MOCVD(Metal−Organic Chemical
Vapor Deposition)法により実施することができる。
【0026】
この後、上部第2クラッド層7の表面に、SiO2からなる帯状のマスク層11を形成する。このようなマスク層11は、スパッタリング法により、SiO2膜を上部第2クラッド層上の全面に形成した後、フォトエッチング法により帯状に整形して得ることができる。
次に、マスク層11をマスクとして、上部第2クラッド層7をリッジ形状にエッチングする。これにより、マスク層11下方の上部第2クラッド層7も、一部除去される。すなわち、マスク層11は、リッジ形状の上部第2クラッド層7から幅方向に突出した状態となる。エッチングストップ層5はエッチング媒体に対する耐性を有するので、エッチングストップ層5以下の層はエッチングされない。この状態が、図3(b)に示されている。
【0027】
続いて、上部第2クラッド層7の両側に、MOCVD法により電流ブロック層6を形成する(図3(c))。この際、電流ブロック層6は、リッジ形状の上部第2クラッド層7の側面およびエッチングストップ層5の上に選択的に成長する。すなわち、電流ブロック層6を構成する材料は、マスク層11上には堆積しない。また、突出したマスク層11の下方は、電流ブロック層6により埋められる。
【0028】
その後、マスク層11を、マスク層11の長さ方向の両端部近傍を残して、エッチングにより除去する。マスク層11の残部が電流遮断層10a,10bとなる。この状態が、図3(d)に示されている。この工程は、フォトエッチング法を用いて行うことができる。すなわち、マスク層11のうち、残存させようとする部分の上面にレジストを形成し、エッチングによりレジストが形成されていない部分を除去した後、レジストを除去して、電流遮断層10a,10bを得ることができる。
【0029】
さらに、電流ブロック層6、上部第2クラッド層7および電流遮断層10a,10bの上に、MOCVD法によりp型GaAsからなるコンタクト層8を形成する(図3(e))。最後に、基板1の下面およびコンタクト層8の上面に、それぞれn側電極およびp側電極(図示しない)を形成して、リッジ型半導体レーザ素子が完成する。以上は、1つのリッジ型半導体レーザ素子(チップ)を単位として説明したが、1枚の大きな基板1上に複数のチップに相当する領域が密接して配された状態で成膜を行い、劈開により個々のチップの個片に切り出すことができる。
【0030】
このような半導体レーザ素子の製造方法によれば、従来の半導体レーザの製造方法で用いられているマスク層11を利用して、電流遮断層10a,10bを形成することができる。すなわち、従来の製造方法では、電流ブロック層6を形成した後、マスク層11は完全に除去されるが、本発明に係る製造方法によればマスク層11は、部分的に除去されて残部が電流遮断層10a,10bとされる。したがって、このような製造方法により、従来の製造方法から工程数を大きく増やすことなく、電流遮断層10a,10bを有した高出力の半導体レーザ素子を得ることができる。
【0031】
上記の製造方法によれば、マスク層11を部分的に除去する工程(図3(d))は、突出したマスク層11の下方を電流ブロック層6で埋めた後実施される。この状態でマスク層11のエッチングを行うと、マスク層11は上面からのみエッチングされるので、レジストが形成されていない部分のみを良好に除去することができる。
マスク層11は、窒化シリコンまたは酸化アルミニウムで構成されていてもよい。この場合、窒化シリコンまたは酸化アルミニウムで構成された電流ブロック層10a,10bを有する半導体レーザ素子を得ることができる
以上の半導体レーザは、AlGaAs系の例であるが、InGaAlP系であってもよい。すなわち、基板1は、GaAs化合物半導体基板で構成することができ、下部クラッド層2は、Inx1(Gay1Al(1-y1))(1-x1)P層で構成することができる。活性層3は、Inx2Ga(1-x2)Pの単層、Inx3Ga(1-x3)PとInx4(Gay4Al(1-y4))(1-x4)Pとの複合層、またはInx5(Gay5Al(1-y5))(1-x5)PとInx6(Gay6Al(1-y6))(1-x6)Pとの複合層で構成することができる。
【0032】
上部第1クラッド層4は、Inx7(Gay7Al(1-y7))(1-x7)P層で構成することができ、上部第2クラッド層7は、Inx8(Gay8Al(1-y8))(1-x8)P層で構成することができる。電流ブロック層6は、GaAs、Gay9Al(1-y9)As、Inx10(Gay10Al(1-y10))(1-x10)P、もしくはInx11Al(1-x11)Pからなる層で構成することができる。コンタクト層8は、GaAs層で構成することができる。
【0033】
図4は、本発明の第2の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に直交する方向の図解的な断面図である。図4(a)は、レーザ出射側端面15近傍の断面を示しており、図4(b)は、素子の長さ方向中央部近傍の断面を示している。図1、2に示す実施形態による半導体レーザ素子と同一構成である部分は同一符号を付して説明を省略する。
基板21の上には、下部クラッド層22、活性層23、上部第1クラッド層24、およびエッチングストップ層5が順に積層されている。上部第1クラッド層24の上には、リッジ形状の上部第2クラッド層27が素子の長さ方向に沿って、素子の幅方向のほぼ中央部に形成されている。上部第2クラッド層27の両側には、電流ブロック層26が形成されている。電流ブロック層26は、上部第2クラッド層27の側面、およびエッチングストップ層5の上面に沿うように形成されており、基板21側に配された下部層26aとその上(基板21から遠い側)に配された上部層26bとを含んでいる。上部第2クラッド層27および電流ブロック層26の上には、上部第2クラッド層27にオーミック接触するコンタクト層28が形成されている。
【0034】
上部第2クラッド層27とコンタクト層28との間で、レーザ出射側端面15の近傍(図4(a))には、電流遮断層10a,10bが形成されている。
電流遮断層10a,10bは、レーザ出射側端面15および反射側端面16からそれぞれ所定の距離以上内方の部分には形成されていない。すなわち、レーザ出射側端面15および反射側端面16から所定の距離以上内方の部分では、上部第2クラッド層27の上部にコンタクト層28が接している。
【0035】
基板21は、たとえばn型GaAs化合物半導体基板からなる。この場合に、下部クラッド層22は、n型Inx1(Gay1Al(1-y1))(1-x1)P層で構成することができる。活性層23は、導電型がn型、p型、またはアンドープであり、Inx2Ga(1-x2)P層からなっていてもよいし、組成の異なる2層からなっていてもよい。すなわち、Inx5(Gay5Al(1-y5))(1-x5)PとInx6(Gay6Al(1-y6))(1-x6)P(y5≠y6)とからなるMQW(Multi Quantum Well)活性層であってもよいし、Inx3Ga(1-x3)PとInx4(Gay4Al(1-y4))(1-x4)PとからなるMQW活性層であってもよい。
【0036】
上部第1クラッド層24は、p型Inx7(Gay7Al(1-y7))(1-x7)P層で構成することができる。さらに、電流ブロック層26の導電型は、n型とすることができ、下部層26aは、Gay9Al(1-y9)As層であってもよいし、Inx10(Gay10Al(1-y10))(1-x10)P層であってもよいし、Inx11Al(1-x11)P層であってもよい。上部層26bは、GaAs層で構成することができる。リッジ形状の上部第2クラッド層27は、p型Inx8(Gay8Al(1-y8))(1-x8)P層で構成することができ、コンタクト層28は、p型GaAs層で構成することができる。
【0037】
電流遮断層10a,10bは、このようなInGaAsP系材料で構成された半導体レーザ素子においても、AlGaAs系材料(第1の実施形態)で構成された半導体レーザ素子におけるものと同様の効果を奏することができる。
第2の実施形態の半導体レーザも第1の実施形態の半導体レーザと同様の製造方法により得ることができる。この場合、リッジ形状に整形された上部第2クラッド層27の両側方に、MOCVD法によりAlGaAs系などの3(4)元混晶からなる電流ブロック層26を形成しようとすると、マスク層11の上にも電流ブロック層26を構成する材料が堆積する。そこで、下部層26aとして3元混晶材料からなる層を薄く成膜し、その後GaAsからなる上部層26bを成膜することにより、このような事態を回避することができる。すなわち、このような構成により、電流ブロック層26を上部第2クラッド層27の両側方に良好に選択成長させることができ、かつ、必要な厚さの電流ブロック層26を得ることができる。
【0038】
本発明の第1の実施形態のように、主としてAlGaAs系材料からなる半導体レーザ素子においても、電流ブロック層6を、3元混晶からなる下部層と、GaAsからなる上部層とで構成することにより上述の効果を得ることができる。その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【0039】
【実施例】
図5は、図1に示す構成の半導体レーザ素子において、レーザ出射側非注入幅および反射側非注入幅を変更した種々の試料を作成し、各々の試料について破壊光出力および駆動電流を測定した結果をまとめたものである。いずれの試料においても、レーザ出射側非注入幅と反射側非注入幅とは、同じ値とした。図5の横軸の非注入幅は、レーザ出射側非注入幅(反射側非注入幅)とした。駆動電流は、85℃の温度下で、100mWのときの値である。
【0040】
破壊光出力は、非注入幅が40μm以下の範囲では、非注入幅の増大とともに高くなるが、非注入幅が40μmより大きくなるとほとんど変化せず、80μmを越えるとむしろ減少に転じる。一方、駆動電流は、非注入幅の増大とともにほぼ直線的に増大する。さらに詳しくは、非注入幅が40μmより大きい範囲に比して、非注入幅が40μmより小さい範囲の方が、駆動電流の増加率は小さい。以上のことから、たとえば、400mW超の破壊光出力を目標とする場合、好ましい非注入幅は20〜40μm(たとえば、30μm)である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体レーザ素子の構造を示す素子の長さ方向に沿った図解的な断面図である。
【図2】図1のリッジ型半導体レーザ素子の長さ方向に直交する方向の図解的な断面図である。
【図3】図1および図2のリッジ型半導体レーザ素子の製造方法を工程順に示す図解的な斜視図である。
【図4】本発明の第2の実施形態に係るリッジ型半導体レーザ素子の構造を示す素子の長さ方向に直交する方向の図解的な断面図である。
【図5】非注入幅と破壊光出力および駆動電流との関係を示す特性図である。
【符号の説明】
1,21 基板
2,22 下部クラッド層
3,23 活性層
4,24 上部第1クラッド層
5 エッチングストップ層
6,26 電流ブロック層
26a 下部層
26b 上部層
7,27 上部第2クラッド層
8,28 コンタクト層
10a,10b 電流遮断層
15 レーザ出射側端面
16 反射側端面
Claims (7)
- 化合物半導体基板上に順に積層された下部クラッド層、活性層および上部第1クラッド層と、
前記上部第1クラッド層上に設けられたリッジ形状の上部第2クラッド層と、
前記上部第2クラッド層の側方に設けられた電流ブロック層と、
前記上部第2クラッド層上に設けられたコンタクト層と、
前記上部第2クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の各近傍において、前記上部第2クラッド層と前記コンタクト層との間に設けられ、リッジ形状の前記上部第2クラッド層から幅方向に突出した絶縁体からなる電流遮断層とを含み、
前記上部第2クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、前記反射側端面近傍の前記電流遮断層より前記レーザ出射側端面近傍の前記電流遮断層で長くされ、
前記リッジ形状の上部第2クラッド層からの前記電流遮断層の幅方向への突出部の下方が、前記電流ブロック層で埋められていることを特徴とする半導体レーザ素子。 - 前記化合物半導体基板がGaAs化合物半導体基板であり、
前記下部クラッド層がAlx1Ga(1-x1)As層であり、
前記活性層がAly1Ga(1-y1)Asの単層、Aly11Ga(1-y11)AsとAly12Ga(1-y12)Asとの複合層、またはAly1Ga(1-y1)AsとGaAsとの複合層であり、
前記上部第1クラッド層がAlx2Ga(1-x2)As層であり、
前記リッジ形状の上部第2クラッド層がAlx3Ga(1-x3)As層であり、
前記電流ブロック層がAly2Ga(1-y2)Asからなる単層、または、前記化合物半導体基板側に配されAly3Ga(1-y3)Asからなる下部層および前記コンタクト層側に配されGaAsからなる上部層を含む複合層であり、
前記コンタクト層がGaAs層であることを特徴とする請求項1記載の半導体レーザ素子。 - 前記化合物半導体基板がGaAs化合物半導体基板であり、
前記下部クラッド層がInx1(Gay1Al(1-y1))(1-x1)P層であり、
前記活性層がInx2Ga(1-x2)Pの単層、Inx3Ga(1-x3)PとInx4(Gay4Al(1-y4))(1-x4)Pとの複合層、またはInx5(Gay5Al(1-y5))(1-x5)PとInx6(Gay6Al(1-y6))(1-x6)Pとの複合層であり、
前記上部第1クラッド層がInx7(Gay7Al(1-y7))(1-x7)P層であり、
前記リッジ形状の上部第2クラッド層がInx8(Gay8Al(1-y8))(1-x8)P層であり、
前記電流ブロック層がGaAs、Gay9Al(1-y9)As、Inx10(Gay10Al(1-y10))(1-x10)P、もしくはInx11Al(1-x11)Pからなる単層、または前記化合物半導体基板側に配されGay9Al(1-y9)As、Inx10(Gay10Al(1-y10))(1-x10)P、もしくはInx11Al(1-x11)Pからなる下部層および前記コンタクト層側に配されGaAsからなる上部層を含む複合層であり、
前記コンタクト層がGaAs層であることを特徴とする請求項1記載の半導体レーザ素子。 - 前記電流遮断層が酸化シリコン、窒化シリコン、または酸化アルミニウムからなることを特徴とする請求項1ないし3のいずれかに記載の半導体レーザ素子。
- 前記上部第2クラッド層の長手方向に関する素子両端面であるレーザ出射側端面および反射側端面の近傍において、前記上部第2クラッド層の長手方向に沿った前記電流遮断層の長さである非注入幅が、40μmより小さいことを特徴とする請求項1ないし4のいずれかに記載の半導体レーザ素子。
- 化合物半導体基板上に下部クラッド層、活性層、上部第1クラッド層、および上部第2クラッド層を順に積層する工程と、
前記上部第2クラッド層上に絶縁体からなる帯状のマスク層を形成する工程と、
前記マスク層を用いて前記上部第2クラッド層をリッジ形状に整形する工程と、
前記リッジ形状の上部第2クラッド層の側方に、電流ブロック層を選択成長させる工程と、
前記マスク層の長手方向に関する両方の端部近傍を、反射側端面として機能する端面側を相対的に短く、レーザ射出側端面として機能する端面側を相対的に長く残して、前記マスク層を除去する工程と、
前記上部第2クラッド層上に前記上部第2クラッド層とオーミック接触するコンタクト層を形成する工程とを含み、
前記上部第2クラッド層をリッジ形状に整形する工程が、前記マスク層を前記リッジ形状の上部第2クラッド層の幅方向に突出させる工程を含み、
前記電流ブロック層を選択成長させる工程が、前記上部第2クラッド層の幅方向に突出した前記マスク層の下方を当該電流ブロック層で埋める工程を含むことを特徴とする半導体レーザの製造方法。 - 前記マスク層が酸化シリコン、窒化シリコン、または酸化アルミニウムからなることを特徴とする請求項6記載の半導体レーザ素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001377445A JP4121271B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体レーザ素子およびその製造方法 |
US10/315,191 US7116692B2 (en) | 2001-12-11 | 2002-12-10 | Semiconductor laser and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001377445A JP4121271B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体レーザ素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003179306A JP2003179306A (ja) | 2003-06-27 |
JP4121271B2 true JP4121271B2 (ja) | 2008-07-23 |
Family
ID=19185403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001377445A Expired - Fee Related JP4121271B2 (ja) | 2001-12-11 | 2001-12-11 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4121271B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100991302B1 (ko) | 2004-03-23 | 2010-11-01 | 엘지전자 주식회사 | 반도체 레이저 다이오드 및 그의 제조 방법 |
CN103392275B (zh) * | 2011-06-14 | 2016-08-17 | 古河电气工业株式会社 | 光设备、光设备的制造方法以及激光组件 |
WO2016129618A1 (ja) | 2015-02-12 | 2016-08-18 | 古河電気工業株式会社 | 半導体レーザ素子およびレーザ光照射装置 |
JP7558036B2 (ja) * | 2020-11-18 | 2024-09-30 | シャープ福山レーザー株式会社 | レーザ素子 |
-
2001
- 2001-12-11 JP JP2001377445A patent/JP4121271B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003179306A (ja) | 2003-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7687290B2 (en) | Method for manufacturing semiconductor optical device | |
JP2008091713A (ja) | 二波長半導体レーザ装置 | |
JP4295776B2 (ja) | 半導体レーザ装置及びその製造方法 | |
JP2004335530A (ja) | リッジ導波路型半導体レーザ | |
KR100537475B1 (ko) | 반도체 레이저 및 그 제조방법 | |
JP4121271B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JP3655066B2 (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
US7116692B2 (en) | Semiconductor laser and method of producing the same | |
JP2009302582A (ja) | 二波長半導体レーザ装置 | |
JP2002033552A (ja) | 半導体レーザ素子、半導体エッチング液および半導体レーザ素子の製造方法 | |
KR20060038057A (ko) | 반도체 레이저 소자 및 그 제조 방법 | |
JPH10335742A (ja) | 半導体レーザ装置 | |
JP3740055B2 (ja) | 半導体レーザ素子 | |
JP4249920B2 (ja) | 端面窓型半導体レーザ装置およびその製造方法 | |
JP2006332600A (ja) | 窒化物系半導体レーザダイオード及びその製造方法 | |
JP2002026448A (ja) | 半導体レーザ素子 | |
JP2004158615A (ja) | 半導体レーザ装置 | |
JP3109481B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JPH10290052A (ja) | 半導体レーザ装置 | |
JP2006203054A (ja) | 半導体レーザ素子の製造方法及びその半導体レーザ素子 | |
JP2946781B2 (ja) | 半導体レーザ | |
JP3410959B2 (ja) | 半導体レーザ装置及びその製造方法 | |
EP1251609B1 (en) | High-power semiconductor window laser device | |
JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
JP3601151B2 (ja) | 半導体レーザーおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4121271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |