JP3601151B2 - 半導体レーザーおよびその製造方法 - Google Patents
半導体レーザーおよびその製造方法 Download PDFInfo
- Publication number
- JP3601151B2 JP3601151B2 JP33264195A JP33264195A JP3601151B2 JP 3601151 B2 JP3601151 B2 JP 3601151B2 JP 33264195 A JP33264195 A JP 33264195A JP 33264195 A JP33264195 A JP 33264195A JP 3601151 B2 JP3601151 B2 JP 3601151B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- algainp
- semiconductor laser
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
この発明は、半導体レーザーに関し、特に、実屈折率導波型のAlGaInP系半導体レーザーに関するものである。
【0002】
【従来の技術】
従来より、AlGaInP系半導体レーザーは赤色発光の半導体レーザーとして注目されており、すでに実用化されている。
【0003】
このAlGaInP系半導体レーザーとしては、実屈折率導波型のものが主流である。図9に、従来の実屈折率導波型AlGaInP系半導体レーザーの一例を示す。
【0004】
図9に示すように、この従来の実屈折率導波型AlGaInP系半導体レーザーにおいては、(100)面方位のn型GaAs基板101上に、n型(Aly Ga1−y )0.5 In0.5 Pクラッド層102、アンドープGa0.5 In0.5 P活性層103、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層104、p型GaInP中間層105およびp型GaAsキャップ層106が順次積層されている。ここで、n型(Aly Ga1−y )0.5 In0.5 Pクラッド層102およびp型(Aly Ga1−y )0.5 In0.5 Pクラッド層104におけるyは0.5≦y≦1.0を満たすものである。
【0005】
p型(Aly Ga1−y )0.5 In0.5 Pクラッド層104の上層部、p型GaInP中間層105およびp型GaAsキャップ層106は、[0−11]方向に延びる所定幅のストライプ形状を有する。このストライプ部の平面形状を図10に示す。このストライプ部の側面は{111}A面からなる。また、このストライプ部の両側の部分にはn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107が埋め込まれ、これによって電流狭窄構造が形成されている。ここで、このn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107におけるxは0.5≦x≦1.0を満たすものである。
【0006】
p型GaAsキャップ層106およびn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107の上には、例えばTi/Pt/Au電極のようなp側電極108が設けられている。一方、n型GaAs基板101の裏面には、例えばIn電極のようなn側電極109が設けられている。
【0007】
次に、上述のように構成された従来の実屈折率導波型AlGaInP系半導体レーザーの製造方法について説明する。
【0008】
まず、図11に示すように、n型GaAs基板101上に、n型(Aly Ga1−y )0.5 In0.5 Pクラッド層102、アンドープGa0.5 In0.5 P活性層103、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層104、p型GaInP中間層105およびp型GaAsキャップ層106を順次成長させる。
【0009】
次に、図12に示すように、p型GaAsキャップ層106の全面にSiO2 膜やSiNx 膜を形成した後、これをエッチングによりパターニングして[0−11]方向に延びる所定幅のストライプ形状のマスク110を形成する。このマスク110の平面形状を図13に示す。
【0010】
次に、図14に示すように、マスク110をエッチングマスクとして用いて、ウエットエッチング法により、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層104の厚さ方向の途中の深さまでエッチングする。これによって、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層104の上層部、p型GaInP中間層105およびp型GaAsキャップ層106が[0−11]方向に延びる所定幅のストライプ形状にパターニングされる。このとき、このストライプ部の側面は{111}A面となる。
【0011】
次に、図15に示すように、マスク110を成長マスクとして用いてn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107を成長させ、ストライプ部の両側の部分を埋める。
【0012】
次に、図16に示すように、マスク110をエッチング除去した後、n型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107の表面を平坦化する。
【0013】
この後、図9に示すように、p型GaAsキャップ層106およびn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107の全面にp側電極108を形成するとともに、n型GaAs基板101の裏面にn側電極109を形成する。
【0014】
以上により、目的とする実屈折率導波型AlGaInP系半導体レーザーが製造される。
【0015】
【発明が解決しようとする課題】
しかしながら、上述の従来の実屈折率導波型AlGaInP系半導体レーザーにおいては、次のような問題がある。すなわち、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層104の上層部、p型GaInP中間層105およびp型GaAsキャップ層106をパターニングすることにより形成されるストライプ部の側面は、AlGaInP系化合物半導体の成長が起きにくい{111}A面であることから、実際には、この側面上において、n型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107の成長は容易には進まない。このため、このn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107に欠陥が発生し、ストライプ部の両側の部分をこのn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107により完全に埋め込むことは困難である。この結果、発振時にアンドープGa0.5 In0.5 P活性層103から発生する光がこのn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層107により吸収され、これがこの実屈折率導波型AlGaInP系半導体レーザーの高出力化を阻む一つの原因となっていた。また、この実屈折率導波型AlGaInP系半導体レーザーは信頼性も低かった。
【0016】
したがって、この発明の目的は、ストライプ部の両側の部分にAlGaInP電流狭窄層がほぼ完全に埋め込まれた良好な電流狭窄構造を得ることができることにより、高出力かつ高信頼性の赤色発光の実屈折率導波型の半導体レーザーを提供することにある。
【0017】
【課題を解決するための手段】
上記目的を達成するために、この発明は、
第1導電型のAlGaInPクラッド層と、
第1導電型のAlGaInPクラッド層上の活性層と、
活性層上の第2導電型のAlGaInPクラッド層とを有し、
電流の通路となるストライプ部の両側の部分にAlGaInP電流狭窄層が埋め込まれた電流狭窄構造を有する実屈折率導波型の半導体レーザーにおいて、
ストライプ部が、その延在方向に幅が周期的に増減している平面形状を有する
ことを特徴とするものである。
この発明はまた、
第1導電型のAlGaInPクラッド層と、
第1導電型のAlGaInPクラッド層上の活性層と、
活性層上の第2導電型のAlGaInPクラッド層とを有し、
電流の通路となるストライプ部の両側の部分にAlGaInP電流狭窄層が埋め込まれた電流狭窄構造を有する実屈折率導波型の半導体レーザーの製造方法において、
少なくとも第2導電型のAlGaInPクラッド層まで成長させた後、その上にその延在方向に幅が周期的に増減している平面形状を有するストライプ形状のマスクを形成する工程と、
マスクをエッチングマスクとして用いて第2導電型のAlGaInPクラッド層をその厚さ方向の途中の深さまでエッチングすることによりストライプ部を形成する工程と、
エッチングを行った後、マスクを成長マスクとして用いてAlGaInP電流狭窄層を成長させてストライプ部の両側の部分を埋める工程とを有する
ことを特徴とするものである。
【0018】
この発明においては、典型的には、ストライプ部の側面のほぼ全部が{111}A面から0〜20°傾斜している。
【0019】
この発明においては、好適には、ストライプ部の側面のほぼ全部が{111}A面から0〜10°傾斜している。
【0020】
この発明においては、より好適には、ストライプ部の側面のほぼ全部が{111}A面から0〜5°傾斜している。
【0022】
上述のように構成されたこの発明による半導体レーザーにおいては、ストライプ部の側面のほぼ全部が、この側面にAlGaInP電流狭窄層を良好に成長させることができる程度の角度だけ{111}A面から傾斜していることにより、このAlGaInP電流狭窄層に欠陥が発生することがなく、このためこのストライプ部の両側の部分をこのAlGaInP電流狭窄層によりほぼ完全に埋め込むことができる。
【0023】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。
【0024】
図1は、この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーを示す断面図である。
【0025】
図1に示すように、この一実施形態による実屈折率導波型AlGaInP系半導体レーザーにおいては、例えば(100)面方位のn型GaAs基板1上に、n型(Aly Ga1−y )0.5 In0.5 Pクラッド層2、アンドープGa0.5 In0.5 P活性層3、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層4、p型GaInP中間層5およびp型GaAsキャップ層6が順次積層されている。ここで、n型(Aly Ga1−y )0.5 In0.5 Pクラッド層2およびp型(Aly Ga1−y )0.5 In0.5 Pクラッド層4におけるyは0.5≦y≦1.0を満たすものである。
【0026】
p型(Aly Ga1−y )0.5 In0.5 Pクラッド層4の上層部、p型GaInP中間層5およびp型GaAsキャップ層6は、[0−11]方向に延びかつこの方向に幅が一定周期で増減するストライプ形状を有する。このストライプ部の平面形状を図2に示す。この場合、このストライプ部の側面の大部分は、{111}A面から0〜20°、好適には例えば0〜5°だけ傾斜しており、その延在方向に平行なごく一部の側面のみが{111}A面になっている。また、このストライプ部の両側の部分にはn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7が埋め込まれ、これによって電流狭窄構造が形成されている。ここで、このn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7におけるxは0.5≦x≦1.0を満たすものである。
【0027】
p型GaAsキャップ層6およびn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7の上には、例えばTi/Pt/Au電極のようなp側電極8が設けられている。一方、n型GaAs基板1の裏面には、例えばIn電極のようなn側電極9が設けられている。
【0028】
次に、上述のように構成されたこの一実施形態による実屈折率導波型AlGaInP系半導体レーザーの製造方法について説明する。
【0029】
まず、図3に示すように、n型GaAs基板1上に、例えば有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法により、n型(Aly Ga1−y )0.5 In0.5 Pクラッド層2、アンドープGa0.5 In0.5 P活性層3、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層4、p型GaInP中間層5およびp型GaAsキャップ層6を順次成長させる。
【0030】
次に、図4に示すように、p型GaAsキャップ層6の全面に例えばCVD法により例えばSiO2 膜やSiNx 膜を形成した後、これをエッチングによりパターニングして[0−11]方向に延びかつこの方向に幅が一定周期で増減するストライプ形状のマスク10を形成する。このマスク10の平面形状を図5に示す。
【0031】
次に、図6に示すように、マスク10をエッチングマスクとして用いて、ウエットエッチング法により、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層4の厚さ方向の途中の深さまでエッチングする。これによって、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層4の上層部、p型GaInP中間層5およびp型GaAsキャップ層6が[0−11]方向に延びかつこの方向に幅が一定周期で増減するストライプ形状にパターニングされる。このとき、このストライプ部の側面の大部分は{111}A面から0〜20°、好適には0〜5°傾斜した面となり、その延在方向に平行なごく一部の側面のみが{111}A面となる。
【0032】
次に、図7に示すように、マスク10を成長マスクとして用いて、例えばMOCVD法やMBE法によりn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7を成長させ、ストライプ部の両側の部分を埋める。上述のように、この場合、ストライプ部の側面の大部分は{111}A面から0〜20°、好適には0〜5°傾斜した面であり、その延在方向に平行なごく一部の側面のみが{111}A面であるので、この側面において、このn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7は良好かつ容易に成長する。このため、このn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7に欠陥が発生することがなく、このストライプ部の両側の部分はこのn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7によりほぼ完全に埋め込まれる。
【0033】
次に、図8に示すように、マスク10をエッチング除去した後、n型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7の表面を平坦化する。
【0034】
この後、図1に示すように、例えば真空蒸着法やスパッタリング法により、p型GaAsキャップ層6およびn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7の全面にp側電極8を形成するとともに、n型GaAs基板1の裏面にn側電極9を形成する。
【0035】
以上により、目的とする実屈折率導波型AlGaInP系半導体レーザーが製造される。
【0036】
以上のように、この一実施形態によれば、p型(Aly Ga1−y )0.5 In0.5 Pクラッド層4の上層部、p型GaInP中間層5およびp型GaAsキャップ層6をパターニングすることにより形成されるストライプ部の側面の大部分が{111}A面から0〜20°、好適には0〜5°だけ傾斜した面であることにより、このストライプ部の両側の部分を欠陥のないn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層8によりほぼ完全に埋め込むことができる。このため、発振時にアンドープGa0.5 In0.5 P活性層3から発生する光がn型(Alx Ga1−x )0.5 In0.5 P電流狭窄層7により吸収されることがない。これによって、例えば発振波長が630nm帯で、出力が例えば30mW以上と高出力でかつ高信頼性の実屈折率導波型AlGaInP系半導体レーザーを実現することができる。
【0037】
以上、この発明の一実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【0038】
例えば、上述の一実施形態において挙げた数値や材料などは例に過ぎず、必要に応じてこれと異なる数値や材料を用いることも可能である。
【0039】
また、上述の一実施形態において用いた電流狭窄構造は一例に過ぎず、これと異なる電流狭窄構造を用いてもよい。
【0040】
また、上述の一実施形態においては、DH構造(Double Heterostructure)を有するAlGaInP系半導体レーザーにこの発明を適用した場合について説明したが、この発明は、SCH(Separate Confinement Heterostructure)構造を有するAlGaInP系半導体レーザーに適用することも可能である。
【0041】
さらに、上述の一実施形態におけるアンドープGa0.5 In0.5 P活性層3の代わりに、例えばアンドープGa0.5 In0.5 P層を量子井戸層とする多重量子井戸(MQW)構造の活性層を用いてもよい。
【0042】
さらにまた、上述の一実施形態においては、(100)面方位のn型GaAs基板1を用いているが、例えば、(100)面から〈011〉方向に0〜15°オフした主面を有するn型GaAs基板を用いてもよい。
【0043】
【発明の効果】
以上説明したように、この発明によれば、ストライプ部の側面のほぼ全部が、この側面にAlGaInP電流狭窄層を良好に成長させることができる程度の角度だけ{111}A面から傾斜していることにより、このストライプ部の両側の部分にAlGaInP電流狭窄層がほぼ完全に埋め込まれた良好な電流狭窄構造を得ることができ、これによって高出力かつ高信頼性の赤色発光の実屈折率導波型のAlGaInP系半導体レーザーを実現することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーを示す断面図である。
【図2】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーのストライプ部の平面図である。
【図3】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図4】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図5】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーの製造方法においてストライプ部の形成に用いるマスクの平面図である。
【図6】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図7】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図8】この発明の一実施形態による実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図9】従来の実屈折率導波型AlGaInP系半導体レーザーの一例を示す断面図である。
【図10】従来の実屈折率導波型AlGaInP系半導体レーザーのストライプ部の平面図である。
【図11】従来の実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図12】従来の実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図13】従来の実屈折率導波型AlGaInP系半導体レーザーの製造方法においてストライプ部の形成に用いるマスクの平面図である。
【図14】従来の実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図15】従来の実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【図16】従来の実屈折率導波型AlGaInP系半導体レーザーの製造方法を説明するための断面図である。
【符号の説明】
1 n型GaAs基板
2 n型(Aly Ga1−y )0.5 In0.5 Pクラッド層
3 アンドープGa0.5 In0.5 P活性層
4 p型(Aly Ga1−y )0.5 In0.5 Pクラッド層
5 p型GaInP中間層
6 p型GaAsキャップ層
7 n型(Alx Ga1−x )0.5 In0.5 P電流狭窄層
8 p側電極
9 n側電極
10 マスク
Claims (6)
- 第1導電型のAlGaInPクラッド層と、
上記第1導電型のAlGaInPクラッド層上の活性層と、
上記活性層上の第2導電型のAlGaInPクラッド層とを有し、
電流の通路となるストライプ部の両側の部分にAlGaInP電流狭窄層が埋め込まれた電流狭窄構造を有する実屈折率導波型の半導体レーザーにおいて、
上記ストライプ部が、その延在方向に幅が周期的に増減している平面形状を有する
ことを特徴とする半導体レーザー。 - 上記ストライプ部が、[0−11]方向に延びかつこの方向に幅が一定周期で増減している平面形状を有することを特徴とする請求項1記載の半導体レーザー。
- 上記第2導電型のAlGaInPクラッド層上の第2導電型のGaInP中間層とこの第2導電型のGaInP中間層上の第2導電型のGaAsキャップ層とをさらに有し、上記第2導電型のAlGaInPクラッド層の上層部、上記第2導電型のGaInP中間層および上記第2導電型のGaAsキャップ層に上記ストライプ部が形成されていることを特徴とする請求項1または2記載の半導体レーザー。
- 第1導電型のAlGaInPクラッド層と、
上記第1導電型のAlGaInPクラッド層上の活性層と、
上記活性層上の第2導電型のAlGaInPクラッド層とを有し、
電流の通路となるストライプ部の両側の部分にAlGaInP電流狭窄層が埋め込まれた電流狭窄構造を有する実屈折率導波型の半導体レーザーの製造方法において、
少なくとも上記第2導電型のAlGaInPクラッド層まで成長させた後、その上にその延在方向に幅が周期的に増減している平面形状を有するストライプ形状のマスクを形成する工程と、
上記マスクをエッチングマスクとして用いて上記第2導電型のAlGaInPクラッド層をその厚さ方向の途中の深さまでエッチングすることにより上記ストライプ部を形成する工程と、
上記エッチングを行った後、上記マスクを成長マスクとして用いて上記AlGaInP電流狭窄層を成長させて上記ストライプ部の両側の部分を埋める工程とを有する
ことを特徴とする半導体レーザーの製造方法。 - 上記マスクが、[0−11]方向に延びかつこの方向に幅が一定周期で増減している平面形状を有することを特徴とする請求項4記載の半導体レーザーの製造方法。
- 上記第2導電型のAlGaInPクラッド層上に第2導電型のGaInP中間層および第2導電型のGaAsキャップ層を順次成長させた後、上記第2導電型のGaAsキャップ層上に上記マスクを形成することを特徴とする請求項4または5記載の半導体レーザーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33264195A JP3601151B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体レーザーおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33264195A JP3601151B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体レーザーおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09148674A JPH09148674A (ja) | 1997-06-06 |
JP3601151B2 true JP3601151B2 (ja) | 2004-12-15 |
Family
ID=18257233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33264195A Expired - Fee Related JP3601151B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体レーザーおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3601151B2 (ja) |
-
1995
- 1995-11-28 JP JP33264195A patent/JP3601151B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09148674A (ja) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812319B1 (ko) | 반도체 발광소자 | |
JP3653169B2 (ja) | 窒化ガリウム系半導体レーザ素子 | |
JP3742203B2 (ja) | 半導体レーザ | |
JP3897186B2 (ja) | 化合物半導体レーザ | |
JP3316479B2 (ja) | 半導体素子、半導体発光素子および半導体素子の製造方法 | |
US7687290B2 (en) | Method for manufacturing semiconductor optical device | |
JPH10126010A (ja) | 半導体レーザ装置の製造方法 | |
US7879635B2 (en) | Method for manufacturing semiconductor optical device | |
JPH09139550A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
JP3786907B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2000058981A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
JP2006093682A (ja) | 半導体レーザおよびその製造方法 | |
JP3601151B2 (ja) | 半導体レーザーおよびその製造方法 | |
JP2003060319A (ja) | 窒化物系半導体レーザ素子 | |
JP2000277859A (ja) | 半導体レーザ素子およびその製造方法 | |
JP3991409B2 (ja) | 半導体レーザ | |
JP3063684B2 (ja) | 半導体レーザ及びその製造方法 | |
JP4497606B2 (ja) | 半導体レーザ装置 | |
WO2023281741A1 (ja) | 半導体光素子 | |
JP3109481B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JP2000091696A (ja) | 半導体素子、半導体発光素子およびその製造方法 | |
JP2001223438A (ja) | 半導体レーザ素子の製造方法 | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JP3189900B2 (ja) | 半導体レーザ素子 | |
JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |