JP3991409B2 - 半導体レーザ - Google Patents
半導体レーザ Download PDFInfo
- Publication number
- JP3991409B2 JP3991409B2 JP35720897A JP35720897A JP3991409B2 JP 3991409 B2 JP3991409 B2 JP 3991409B2 JP 35720897 A JP35720897 A JP 35720897A JP 35720897 A JP35720897 A JP 35720897A JP 3991409 B2 JP3991409 B2 JP 3991409B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor laser
- current confinement
- algainp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体レーザに関し、特に、埋め込みリッジ型のＡｌＧａＩｎＰ系半導体レーザに関する。
【０００２】
【従来の技術】
従来より、ＡｌＧａＩｎＰ系半導体レーザは赤色発光の半導体レーザとして注目されており、すでに実用化されている。このＡｌＧａＩｎＰ系半導体レーザとしては、埋め込みリッジ型のものが主流である。図１０に、従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの一例を示す。この従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは、実屈折率導波型のものである。
【０００３】
図１０に示すように、この従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、（００１）面方位のｎ型ＧａＡｓ基板１０１上に、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２、アンドープのＧａＩｎＰからなる活性層１０３、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４、ｐ型ＧａＩｎＰエッチング停止層１０５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６、ｐ型ＧａＩｎＰ中間層１０７およびｐ型ＧａＡｓキャップ層１０８が順次積層されている。
【０００４】
ここで、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６におけるｘ１は、例えば０．６≦ｘ１≦１．０を満たすものであり、一例を挙げるとｘ１＝０．６である。また、ｐ型ＧａＩｎＰエッチング停止層１０５は、活性層１０３からの光を吸収しない組成を有するものである。
【０００５】
ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６、ｐ型ＧａＩｎＰ中間層１０７およびｐ型ＧａＡｓキャップ層１０８は、［１−１０］方向に延びる所定幅のリッジストライプ形状を有する。このリッジストライプ部の両側の部分にはｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９が埋め込まれ、これによって電流狭窄構造が形成されている。ここで、このｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９におけるｘ２は、例えば０．６≦ｘ２≦１．０を満たすものであり、一例を挙げるとｘ２＝０．７である。なお、このｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９は、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６よりバンドギャップが大きく、低屈折率である。
【０００６】
ｐ型ＧａＡｓキャップ層１０８およびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９の上には、例えばＴｉ／Ｐｔ／Ａｕ電極のようなｐ側電極１１０が設けられている。一方、ｎ型ＧａＡｓ基板１０１の裏面には、例えばＩｎ電極のようなｎ側電極１１１が設けられている。
【０００７】
上述のように構成された従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいて、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２およびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９には、それぞれｎ型不純物として例えばＳｉがドープされ、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４、ｐ型ＧａＩｎＰエッチング停止層１０５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６、ｐ型ＧａＩｎＰ中間層１０７およびｐ型ＧａＡｓキャップ層１０８には、それぞれｐ型不純物として例えばＺｎがドープされている。
【０００８】
【発明が解決しようとする課題】
しかしながら、本発明者の知見によれば、上述の従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、図１１に示すように、リッジストライプ部の両側に設けられたｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９に、リッジストライプ部およびその両側のｐ型半導体層に導入されたｐ型不純物であるＺｎが拡散してしまい、実際の電流通路の幅がリッジストライプ部の幅より大きくなり、横方向への電流の広がりが設計値よりも大きくなってしまうため、設計通りの静特性が得られないという問題がある。具体的には、動作電流が設計値に比べて上昇したり、あるいは、発光領域が広がるために、遠視野像（ＦＦＰ）における水平方向のビーム広がり角θ//が、設計値に比べて小さくなったりするという問題がある。また、従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、このように設計通りの静特性が得られないために、製造歩留まりの向上が妨げられていた。
【０００９】
したがって、この発明の目的は、ストライプ部に導入されたｐ型不純物のｎ型電流狭窄層への拡散を抑制することにより、静特性の悪化の防止および製造歩留まりの向上を図ることができる半導体レーザを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明は、
基板と、
基板上のｎ型ＡｌＧａＩｎＰクラッド層と、
ｎ型ＡｌＧａＩｎＰクラッド層上の活性層と、
活性層上のｐ型ＡｌＧａＩｎＰクラッド層とを有し、
ｐ型ＡｌＧａＩｎＰクラッド層に設けられたストライプ部の両側の部分にｎ型電流狭窄層が埋め込まれた電流狭窄構造を有する半導体レーザにおいて、
ｎ型電流狭窄層のうち、少なくともｐ型ＡｌＧａＩｎＰクラッド層のストライプ部と接する部分が圧縮歪を有する
ことを特徴とするものである。
【００１１】
この発明において、ｎ型電流狭窄層のうち圧縮歪を有する部分は、例えば、基板に対して１×１０-3以上２×１０-3以下の格子不整合を有する。ここで、この格子不整合は、基板の格子定数をａ1 、ｎ型電流狭窄層のうち圧縮歪を有する部分の格子定数をａ2 としたとき、（ａ2 −ａ1 ）／ａ1 で表される。
【００１２】
この発明において、基板としては典型的にはＧａＡｓ基板が用いられ、より典型的にはｎ型ＧａＡｓ基板が用いられる。
【００１３】
この発明において、ｎ型電流狭窄層のうち圧縮歪を有する部分の厚さは、ｐ型不純物の拡散を有効に抑制する観点および結晶性を良好にする観点から、好適には例えば１０ｎｍ以上２００ｎｍ以下、より好適には例えば１００ｎｍ以上２００ｎｍ以下に選ばれる。
【００１４】
この発明において、ｎ型電流狭窄層のうち圧縮歪を有する部分は、例えばｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐ層である。この場合、このｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐ層におけるｘは、０≦ｘ≦１．０を満たすものであり、ｙは、基板に対する格子不整合が１×１０-3以上２×１０-3以下となるように選ばれる。ここで、（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおける基板に対する格子不整合の大きさとｙとの関係について、基板としてＧａＡｓ基板を用いた場合を例に説明する。なお、ここでは、説明の単純化のため（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおいてｘ＝０とした場合、したがって、Ｇａ1-y Ｉｎy Ｐの場合について説明する。
【００１５】
すなわち、ＧａＰの格子間隔は５．４５１２Å、ＩｎＰの格子間隔は５．８６８８Åであるから、ＧａＡｓ（格子定数５．６５３３Å）と格子整合するＧａ1-y Ｉｎy Ｐの組成は、
５．４５１２＋０．４１７６×ｙ＝５．６５３３
より、ｙ＝０．４８４であるから、Ｇａ0.516 Ｉｎ0.484 Ｐとなる。
【００１６】
一方、このＧａ1-y Ｉｎy ＰがＧａＡｓ基板に対して１×１０-3の格子不整合を有する場合の組成は、
５．４５１２＋０．４１７６×ｙ＝５．６５３３×１．００１
より、ｙ＝０．４９７であるから、Ｇａ0.503 Ｉｎ0.497 Ｐとなる。また、このＧａ1-y Ｉｎy ＰがＧａＡｓ基板に対して２×１０-3の格子不整合を有する場合の組成は、
５．４５１２＋０．４１７６×ｙ＝５．６５３３×１．００２
より、ｙ＝０．５１１であるから、Ｇａ0.489 Ｉｎ0.511 Ｐとなる。
【００１７】
以上と同様なことが、（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおいて、０≦ｘ≦１．０としたときに言える。以上より、ｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐが、ＧａＡｓ基板に対して１×１０-3以上２×１０-3以下の格子不整合を有する場合、このｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおけるｙは、０．４９７≦ｙ≦０．５１１を満たすものである。
【００１８】
なお、ｎ型電流狭窄層の圧縮歪を有する部分の材料は、上述の条件を満たした上で、必要に応じてｎ型ＡｌＧａＩｎＰ層（ただし、ｎ型ＡｌＩｎＰ層を含む）やｎ型ＧａＩｎＰ層とすることが可能である。例えば、ｎ型電流狭窄層の圧縮歪を有する部分を、ｐ型ＡｌＧａＩｎＰクラッド層のバンドギャップより大きいかまたは同等のバンドギャップを有するｎ型ＡｌＧａＩｎＰ層とし、ｎ型電流狭窄層の圧縮歪を有する部分以外の部分を、基板と格子整合するｎ型ＡｌＧａＩｎＰ層とすることによって、実屈折率導波型半導体レーザを実現することも可能である。この場合、ｎ型電流狭窄層を構成するｎ型ＡｌＧａＩｎＰ層において、ＡｌＧａのうちのＡｌの比率は、例えば０．６以上１．０以下に選ばれる。また、この場合、ｎ型電流狭窄層のうち、圧縮歪みを有する部分以外の部分は、互いに異なる材料系からなる層が２層以上積層されていてもよく、具体的には、例えば、ｎ型ＡｌＧａＩｎＰ層上にｎ型ＧａＡｓ層が積層されていてもよい。
【００１９】
また、この発明において、ｎ型電流狭窄層は、圧縮歪みを有する部分とそれ以外の部分とが、互いに異なる材料系により構成されていてもよい。例えば、ｎ型電流狭窄層の圧縮歪を有する部分を活性層からの光を吸収する組成のｎ型ＧａＩｎＰ層とし、ｎ型電流狭窄層の圧縮歪を有する部分以外の部分をｎ型ＧａＡｓ層とすることによって、自励発振型半導体レーザを実現することも可能である。
【００２０】
上述のように構成されたこの発明によれば、ｎ型電流狭窄層のうち、少なくともｐ型ＡｌＧａＩｎＰクラッド層のストライプ部と接する部分が圧縮歪を有することにより、ストライプ部に導入されたｐ型不純物が、ｎ型電流狭窄層に拡散することを抑制することができるため、横方向への電流の広がりが設計値に比べて大きくなることを防止することができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２２】
図１は、この発明の第１の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは実屈折率導波型半導体レーザである。
【００２３】
図１に示すように、この第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、（００１）面方位のｎ型ＧａＡｓ基板１上に、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、アンドープのＧａＩｎＰからなる活性層３、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４、ｐ型ＧａＩｎＰエッチング停止層５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８が順次積層されている。
【００２４】
ここで、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６におけるｘ１は、例えば０．６≦ｘ１≦１．０を満たすものであり、一例を挙げるとｘ１＝０．６である。また、ｐ型ＧａＩｎＰエッチング停止層５は、活性層３からの光を吸収しない組成を有するものである。
【００２５】
ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８は、［１−１０］方向に延びる所定幅のリッジストライプ形状を有する。このリッジストライプ部の両側の部分にはｎ型電流狭窄層９が埋め込まれ、これによって電流狭窄構造が形成されている。このｎ型電流狭窄層９は、リッジストライプ部の側面およびその両側の部分におけるｐ型ＧａＩｎＰエッチング停止層５と接するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａと、この上のｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂとからなる。
【００２６】
このｎ型電流狭窄層９を構成するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂにおけるｘ２は、例えば０．６≦ｘ２≦１．０を満たすものであり、一例を挙げるとｘ２＝０．７である。ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａは、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有し、したがって、圧縮歪を有する。また、ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂはｎ型ＧａＡｓ基板１と格子整合している。なお、これらのｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂは、ともに、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６よりバンドギャップが大きく、低屈折率である。
【００２７】
ここで、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂには、ｎ型不純物として例えばＳｉがドープされている。また、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４、ｐ型ＧａＩｎＰエッチング停止層５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８には、ｐ型不純物として例えばＺｎがドープされている。
【００２８】
また、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２の厚さは例えば１μｍ、活性層３の厚さは例えば１０ｎｍ、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４の厚さは例えば０．３μｍ、ｐ型ＧａＩｎＰエッチング停止層５の厚さは例えば１０ｎｍ、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６の厚さは例えば０．７μｍ、ｐ型ＧａＩｎＰ中間層７の厚さは例えば５０ｎｍ、ｐ型ＧａＡｓキャップ層８の厚さは例えば０．３μｍである。また、ｎ型電流狭窄層９の全体の厚さは例えば１μｍであり、このうち、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの厚さは例えば２００ｎｍである。
【００２９】
ｐ型ＧａＡｓキャップ層８およびｎ型電流狭窄層９の上には、例えばＴｉ／Ｐｔ／Ａｕ電極のようなｐ側電極１０が設けられている。一方、ｎ型ＧａＡｓ基板１の裏面には、例えばＩｎ電極のようなｎ側電極１１が設けられている。
【００３０】
次に、上述のように構成されたこの第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法について説明する。
【００３１】
まず、図２に示すように、ｎ型ＧａＡｓ基板１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法または分子線エピタキシー（ＭＢＥ）法により、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、活性層３、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４、ｐ型ＧａＩｎＰエッチング停止層５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８を順次成長させる。
【００３２】
次に、図３に示すように、ｐ型ＧａＡｓキャップ層８の全面に例えばＣＶＤ法法により例えばＳｉＯ2 膜やＳｉＮx 膜を形成した後、これをエッチングによりパターニングして［１−１０］方向に延びるストライプ形状のマスク１２を形成する。
【００３３】
次に、図４に示すように、マスク１２をエッチングマスクとして用いて、ウエットエッチング法により、ｐ型ＧａＩｎＰエッチング停止層５が露出するまでエッチングする。これによって、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８が［１−１０］方向に延びるリッジストライプ形状にパターニングされる。
【００３４】
次に、図５に示すように、マスク１２を成長マスクとして用いて、例えばＭＯＣＶＤ法やＭＢＥ法により、リッジストライプ部の両側の部分に、このリッジストライプ部の側面を覆うように、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａを成長させる。なお、このｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの格子不整合は、このｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａを成長させる際に、例えばＩｎ原料の流量を調節することによって与えられる。
【００３５】
次に、図６に示すように、マスク１２を成長マスクとして用いて、例えばＭＯＣＶＤ法やＭＢＥ法により、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａ上に、ｎ型ＧａＡｓ基板１と格子整合するｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂを成長させる。これにより、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂからなるｎ型電流狭窄層９が形成される。
【００３６】
次に、図７に示すように、マスク１２を除去した後、ｎ型電流狭窄層９の表面を平坦化する。
【００３７】
この後、図１に示すように、例えば真空蒸着法やスパッタリング法により、ｐ型ＧａＡｓキャップ層８およびｎ型電流狭窄層９の全面にｐ側電極１０を形成するとともに、ｎ型ＧａＡｓ基板１の裏面にｎ側電極１１を形成する。
【００３８】
以上により、目的とする埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザが製造される。
【００３９】
以上のように、この第１の実施形態によれば、ｎ型電流狭窄層９のうちリッジストライプ部と接する部分が、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有する、したがって、圧縮歪を有するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａからなることにより、リッジストライプ部に導入されたｐ型不純物であるＺｎがｎ型電流狭窄層９に拡散することを抑制することができ、横方向への電流の広がりが設計値よりも大きくなることを防止することができる。これによって、動作電流が設計値に比べて上昇したり、遠視野像（ＦＦＰ）における水平方向のビーム広がり角θ//が設計値に比べて小さくなることが防止され、この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの静特性の悪化の防止および製造歩留まりの安定化を図ることができる。また、ｎ型電流狭窄層９においては、圧縮歪を有するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの厚さが２００ｎｍと小さく、この上のｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂがｎ型ＧａＡｓ基板１と格子整合しているため、欠陥の発生が抑制されている。
【００４０】
次に、この発明の第２の実施形態について説明する。図８は、この発明の第２の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは実屈折率導波型半導体レーザである。
【００４１】
図８に示すように、この第２の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、ｎ型電流狭窄層９が、リッジストライプ部の側面およびその両側の部分におけるｐ型ＧａＩｎＰエッチング停止層５と接するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａと、この上のｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂと、この上のｎ型ＧａＡｓ層９ｃとからなる。
【００４２】
ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａは、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有し、ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂおよびｎ型ＧａＡｓ層９ｃは、それぞれ、ｎ型ＧａＡｓ基板１と格子整合している。この場合、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂの合計の厚さは、ｎ型ＧａＡｓ層９ｃによって活性層３からの光が吸収されないように、十分に大きく選ばれている。具体的には、この場合、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの厚さは例えば０．２μｍ、ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂの厚さは例えば０．７μｍ、ｎ型ＧａＡｓ層９ｃの厚さは例えば０．１μｍである。
【００４３】
この実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザのその他の構成は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザと同様であるので、説明を省略する。
【００４４】
この第２の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法と同様であるので、説明を省略する。
【００４５】
この第２の実施形態によれば、第１の実施形態と同様の利点を得ることができる。また、この第２の実施形態によれば、ｎ型電流狭窄層９の最上層がｎ型ＧａＡｓ層９ｃとなっており、酸化されやすいＡｌを含んだ層がほとんど露出しないため、半導体レーザの特性および品質の安定化を図ることができる。
【００４６】
次に、この発明の第３の実施形態について説明する。図９は、この発明の第３の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは、実屈折率導波型半導体レーザであり、ＳＣＨ構造（Separate Confienment Heterostructure）を有し、活性層は多重量子井戸（ＭＱＷ）構造を有するものである。
【００４７】
図９に示すように、この第３の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２と活性層３との間に、ｎ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１３が挿入され、活性層３とｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４との間に、ｐ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１４が挿入されている。また、活性層３は、ＧａＩｎＰ層を量子井戸層、（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ層を障壁層とするＭＱＷ構造を有する。ここで、ｎ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１３、ｐ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１４および活性層３の（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ障壁層におけるｘ３の一例を挙げると、ｘ３＝０．４である。
【００４８】
ｎ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１３およびｐ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１４の厚さは、それぞれ例えば５０ｎｍであり、活性層３のＧａＩｎＰ量子井戸層および（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ障壁層の厚さは、それぞれ、例えば５ｎｍである。また、活性層３はＧａＩｎＰ量子井戸層を、例えば５層程度有する。
【００４９】
この実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザのその他の構成は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザと同様であるので、説明を省略する。
【００５０】
この第３の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法と同様であるので、説明を省略する。
【００５１】
この第３の実施形態によれば、第１の実施形態と同様の利点を得ることができる。
【００５２】
以上この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５３】
例えば、実施形態において挙げた数値、材料などはあくまで例に過ぎず、必要に応じてこれと異なる数値や材料を用いることも可能である。具体的には、例えば、上述の第１〜第３の実施形態におけるｐ型不純物としては、Ｚｎに代えて、例えばＭｇを用いてもよく、また、ｎ型不純物としては、Ｓｉに代えて例えばＳｅを用いてもよい。
【００５４】
また、上述の第１〜第３の実施形態においては、この発明を実屈折率導波型半導体レーザに適用した場合について説明したが、この発明は、例えば自励発振型半導体レーザに適用することも可能である。この場合、例えば、ｎ型電流狭窄層９のうち、リッジストライプ部と接する部分を、例えば活性層３からの光を吸収し、かつ、ｎ型ＧａＡｓ基板１に対して１×１０-3以上２×１０-3以下の格子不整合を有する（圧縮歪を有する）ｎ型ＧａＩｎＰ層とし、それ以外の部分を例えばｎ型ＧａＡｓ層とする。
【００５５】
【発明の効果】
以上説明したように、この発明によれば、ｎ型電流狭窄層のうち、少なくともｐ型ＡｌＧａＩｎＰクラッド層のストライプ部と接する部分が圧縮歪を有することにより、ストライプ部に導入されたｐ型不純物がｎ型電流狭窄層に拡散することを抑制することができ、横方向への電流の広がりが設計値に比べて大きくなることを防止することができるため、半導体レーザの静特性の悪化の防止および製造歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図２】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図３】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図４】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図５】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図６】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図７】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図８】 この発明の第２の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図９】 この発明の第３の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図１０】 従来の実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図１１】 従来の実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおける問題点を説明するための断面図である。
【符号の説明】
１・・・ｎ型ＧａＡｓ基板、２・・・ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐラッド層、３・・・活性層、４，６・・・ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐラッド層、５・・・ｐ型ＧａＩｎＰエッチング停止層、７・・・ｐ型ＧａＩｎＰ中間層、８・・・ｐ型ＧａＡｓキャップ層、９・・・ｎ型電流狭窄層、９ａ・・・ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層、９ｂ・・・ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層、９ｃ・・・ｎ型ＧａＡｓ層
【発明の属する技術分野】
この発明は半導体レーザに関し、特に、埋め込みリッジ型のＡｌＧａＩｎＰ系半導体レーザに関する。
【０００２】
【従来の技術】
従来より、ＡｌＧａＩｎＰ系半導体レーザは赤色発光の半導体レーザとして注目されており、すでに実用化されている。このＡｌＧａＩｎＰ系半導体レーザとしては、埋め込みリッジ型のものが主流である。図１０に、従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの一例を示す。この従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは、実屈折率導波型のものである。
【０００３】
図１０に示すように、この従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、（００１）面方位のｎ型ＧａＡｓ基板１０１上に、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２、アンドープのＧａＩｎＰからなる活性層１０３、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４、ｐ型ＧａＩｎＰエッチング停止層１０５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６、ｐ型ＧａＩｎＰ中間層１０７およびｐ型ＧａＡｓキャップ層１０８が順次積層されている。
【０００４】
ここで、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６におけるｘ１は、例えば０．６≦ｘ１≦１．０を満たすものであり、一例を挙げるとｘ１＝０．６である。また、ｐ型ＧａＩｎＰエッチング停止層１０５は、活性層１０３からの光を吸収しない組成を有するものである。
【０００５】
ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６、ｐ型ＧａＩｎＰ中間層１０７およびｐ型ＧａＡｓキャップ層１０８は、［１−１０］方向に延びる所定幅のリッジストライプ形状を有する。このリッジストライプ部の両側の部分にはｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９が埋め込まれ、これによって電流狭窄構造が形成されている。ここで、このｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９におけるｘ２は、例えば０．６≦ｘ２≦１．０を満たすものであり、一例を挙げるとｘ２＝０．７である。なお、このｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９は、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６よりバンドギャップが大きく、低屈折率である。
【０００６】
ｐ型ＧａＡｓキャップ層１０８およびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９の上には、例えばＴｉ／Ｐｔ／Ａｕ電極のようなｐ側電極１１０が設けられている。一方、ｎ型ＧａＡｓ基板１０１の裏面には、例えばＩｎ電極のようなｎ側電極１１１が設けられている。
【０００７】
上述のように構成された従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいて、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０２およびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９には、それぞれｎ型不純物として例えばＳｉがドープされ、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０４、ｐ型ＧａＩｎＰエッチング停止層１０５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層１０６、ｐ型ＧａＩｎＰ中間層１０７およびｐ型ＧａＡｓキャップ層１０８には、それぞれｐ型不純物として例えばＺｎがドープされている。
【０００８】
【発明が解決しようとする課題】
しかしながら、本発明者の知見によれば、上述の従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、図１１に示すように、リッジストライプ部の両側に設けられたｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ電流狭窄層１０９に、リッジストライプ部およびその両側のｐ型半導体層に導入されたｐ型不純物であるＺｎが拡散してしまい、実際の電流通路の幅がリッジストライプ部の幅より大きくなり、横方向への電流の広がりが設計値よりも大きくなってしまうため、設計通りの静特性が得られないという問題がある。具体的には、動作電流が設計値に比べて上昇したり、あるいは、発光領域が広がるために、遠視野像（ＦＦＰ）における水平方向のビーム広がり角θ//が、設計値に比べて小さくなったりするという問題がある。また、従来の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、このように設計通りの静特性が得られないために、製造歩留まりの向上が妨げられていた。
【０００９】
したがって、この発明の目的は、ストライプ部に導入されたｐ型不純物のｎ型電流狭窄層への拡散を抑制することにより、静特性の悪化の防止および製造歩留まりの向上を図ることができる半導体レーザを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明は、
基板と、
基板上のｎ型ＡｌＧａＩｎＰクラッド層と、
ｎ型ＡｌＧａＩｎＰクラッド層上の活性層と、
活性層上のｐ型ＡｌＧａＩｎＰクラッド層とを有し、
ｐ型ＡｌＧａＩｎＰクラッド層に設けられたストライプ部の両側の部分にｎ型電流狭窄層が埋め込まれた電流狭窄構造を有する半導体レーザにおいて、
ｎ型電流狭窄層のうち、少なくともｐ型ＡｌＧａＩｎＰクラッド層のストライプ部と接する部分が圧縮歪を有する
ことを特徴とするものである。
【００１１】
この発明において、ｎ型電流狭窄層のうち圧縮歪を有する部分は、例えば、基板に対して１×１０-3以上２×１０-3以下の格子不整合を有する。ここで、この格子不整合は、基板の格子定数をａ1 、ｎ型電流狭窄層のうち圧縮歪を有する部分の格子定数をａ2 としたとき、（ａ2 −ａ1 ）／ａ1 で表される。
【００１２】
この発明において、基板としては典型的にはＧａＡｓ基板が用いられ、より典型的にはｎ型ＧａＡｓ基板が用いられる。
【００１３】
この発明において、ｎ型電流狭窄層のうち圧縮歪を有する部分の厚さは、ｐ型不純物の拡散を有効に抑制する観点および結晶性を良好にする観点から、好適には例えば１０ｎｍ以上２００ｎｍ以下、より好適には例えば１００ｎｍ以上２００ｎｍ以下に選ばれる。
【００１４】
この発明において、ｎ型電流狭窄層のうち圧縮歪を有する部分は、例えばｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐ層である。この場合、このｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐ層におけるｘは、０≦ｘ≦１．０を満たすものであり、ｙは、基板に対する格子不整合が１×１０-3以上２×１０-3以下となるように選ばれる。ここで、（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおける基板に対する格子不整合の大きさとｙとの関係について、基板としてＧａＡｓ基板を用いた場合を例に説明する。なお、ここでは、説明の単純化のため（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおいてｘ＝０とした場合、したがって、Ｇａ1-y Ｉｎy Ｐの場合について説明する。
【００１５】
すなわち、ＧａＰの格子間隔は５．４５１２Å、ＩｎＰの格子間隔は５．８６８８Åであるから、ＧａＡｓ（格子定数５．６５３３Å）と格子整合するＧａ1-y Ｉｎy Ｐの組成は、
５．４５１２＋０．４１７６×ｙ＝５．６５３３
より、ｙ＝０．４８４であるから、Ｇａ0.516 Ｉｎ0.484 Ｐとなる。
【００１６】
一方、このＧａ1-y Ｉｎy ＰがＧａＡｓ基板に対して１×１０-3の格子不整合を有する場合の組成は、
５．４５１２＋０．４１７６×ｙ＝５．６５３３×１．００１
より、ｙ＝０．４９７であるから、Ｇａ0.503 Ｉｎ0.497 Ｐとなる。また、このＧａ1-y Ｉｎy ＰがＧａＡｓ基板に対して２×１０-3の格子不整合を有する場合の組成は、
５．４５１２＋０．４１７６×ｙ＝５．６５３３×１．００２
より、ｙ＝０．５１１であるから、Ｇａ0.489 Ｉｎ0.511 Ｐとなる。
【００１７】
以上と同様なことが、（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおいて、０≦ｘ≦１．０としたときに言える。以上より、ｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐが、ＧａＡｓ基板に対して１×１０-3以上２×１０-3以下の格子不整合を有する場合、このｎ型（Ａｌx Ｇａ1-x ）1-y Ｉｎy Ｐにおけるｙは、０．４９７≦ｙ≦０．５１１を満たすものである。
【００１８】
なお、ｎ型電流狭窄層の圧縮歪を有する部分の材料は、上述の条件を満たした上で、必要に応じてｎ型ＡｌＧａＩｎＰ層（ただし、ｎ型ＡｌＩｎＰ層を含む）やｎ型ＧａＩｎＰ層とすることが可能である。例えば、ｎ型電流狭窄層の圧縮歪を有する部分を、ｐ型ＡｌＧａＩｎＰクラッド層のバンドギャップより大きいかまたは同等のバンドギャップを有するｎ型ＡｌＧａＩｎＰ層とし、ｎ型電流狭窄層の圧縮歪を有する部分以外の部分を、基板と格子整合するｎ型ＡｌＧａＩｎＰ層とすることによって、実屈折率導波型半導体レーザを実現することも可能である。この場合、ｎ型電流狭窄層を構成するｎ型ＡｌＧａＩｎＰ層において、ＡｌＧａのうちのＡｌの比率は、例えば０．６以上１．０以下に選ばれる。また、この場合、ｎ型電流狭窄層のうち、圧縮歪みを有する部分以外の部分は、互いに異なる材料系からなる層が２層以上積層されていてもよく、具体的には、例えば、ｎ型ＡｌＧａＩｎＰ層上にｎ型ＧａＡｓ層が積層されていてもよい。
【００１９】
また、この発明において、ｎ型電流狭窄層は、圧縮歪みを有する部分とそれ以外の部分とが、互いに異なる材料系により構成されていてもよい。例えば、ｎ型電流狭窄層の圧縮歪を有する部分を活性層からの光を吸収する組成のｎ型ＧａＩｎＰ層とし、ｎ型電流狭窄層の圧縮歪を有する部分以外の部分をｎ型ＧａＡｓ層とすることによって、自励発振型半導体レーザを実現することも可能である。
【００２０】
上述のように構成されたこの発明によれば、ｎ型電流狭窄層のうち、少なくともｐ型ＡｌＧａＩｎＰクラッド層のストライプ部と接する部分が圧縮歪を有することにより、ストライプ部に導入されたｐ型不純物が、ｎ型電流狭窄層に拡散することを抑制することができるため、横方向への電流の広がりが設計値に比べて大きくなることを防止することができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２２】
図１は、この発明の第１の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは実屈折率導波型半導体レーザである。
【００２３】
図１に示すように、この第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、（００１）面方位のｎ型ＧａＡｓ基板１上に、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、アンドープのＧａＩｎＰからなる活性層３、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４、ｐ型ＧａＩｎＰエッチング停止層５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８が順次積層されている。
【００２４】
ここで、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６におけるｘ１は、例えば０．６≦ｘ１≦１．０を満たすものであり、一例を挙げるとｘ１＝０．６である。また、ｐ型ＧａＩｎＰエッチング停止層５は、活性層３からの光を吸収しない組成を有するものである。
【００２５】
ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８は、［１−１０］方向に延びる所定幅のリッジストライプ形状を有する。このリッジストライプ部の両側の部分にはｎ型電流狭窄層９が埋め込まれ、これによって電流狭窄構造が形成されている。このｎ型電流狭窄層９は、リッジストライプ部の側面およびその両側の部分におけるｐ型ＧａＩｎＰエッチング停止層５と接するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａと、この上のｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂとからなる。
【００２６】
このｎ型電流狭窄層９を構成するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂにおけるｘ２は、例えば０．６≦ｘ２≦１．０を満たすものであり、一例を挙げるとｘ２＝０．７である。ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａは、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有し、したがって、圧縮歪を有する。また、ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂはｎ型ＧａＡｓ基板１と格子整合している。なお、これらのｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂは、ともに、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４およびｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６よりバンドギャップが大きく、低屈折率である。
【００２７】
ここで、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂには、ｎ型不純物として例えばＳｉがドープされている。また、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４、ｐ型ＧａＩｎＰエッチング停止層５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８には、ｐ型不純物として例えばＺｎがドープされている。
【００２８】
また、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２の厚さは例えば１μｍ、活性層３の厚さは例えば１０ｎｍ、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４の厚さは例えば０．３μｍ、ｐ型ＧａＩｎＰエッチング停止層５の厚さは例えば１０ｎｍ、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６の厚さは例えば０．７μｍ、ｐ型ＧａＩｎＰ中間層７の厚さは例えば５０ｎｍ、ｐ型ＧａＡｓキャップ層８の厚さは例えば０．３μｍである。また、ｎ型電流狭窄層９の全体の厚さは例えば１μｍであり、このうち、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの厚さは例えば２００ｎｍである。
【００２９】
ｐ型ＧａＡｓキャップ層８およびｎ型電流狭窄層９の上には、例えばＴｉ／Ｐｔ／Ａｕ電極のようなｐ側電極１０が設けられている。一方、ｎ型ＧａＡｓ基板１の裏面には、例えばＩｎ電極のようなｎ側電極１１が設けられている。
【００３０】
次に、上述のように構成されたこの第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法について説明する。
【００３１】
まず、図２に示すように、ｎ型ＧａＡｓ基板１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法または分子線エピタキシー（ＭＢＥ）法により、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２、活性層３、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４、ｐ型ＧａＩｎＰエッチング停止層５、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８を順次成長させる。
【００３２】
次に、図３に示すように、ｐ型ＧａＡｓキャップ層８の全面に例えばＣＶＤ法法により例えばＳｉＯ2 膜やＳｉＮx 膜を形成した後、これをエッチングによりパターニングして［１−１０］方向に延びるストライプ形状のマスク１２を形成する。
【００３３】
次に、図４に示すように、マスク１２をエッチングマスクとして用いて、ウエットエッチング法により、ｐ型ＧａＩｎＰエッチング停止層５が露出するまでエッチングする。これによって、ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７およびｐ型ＧａＡｓキャップ層８が［１−１０］方向に延びるリッジストライプ形状にパターニングされる。
【００３４】
次に、図５に示すように、マスク１２を成長マスクとして用いて、例えばＭＯＣＶＤ法やＭＢＥ法により、リッジストライプ部の両側の部分に、このリッジストライプ部の側面を覆うように、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａを成長させる。なお、このｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの格子不整合は、このｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａを成長させる際に、例えばＩｎ原料の流量を調節することによって与えられる。
【００３５】
次に、図６に示すように、マスク１２を成長マスクとして用いて、例えばＭＯＣＶＤ法やＭＢＥ法により、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａ上に、ｎ型ＧａＡｓ基板１と格子整合するｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂを成長させる。これにより、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂからなるｎ型電流狭窄層９が形成される。
【００３６】
次に、図７に示すように、マスク１２を除去した後、ｎ型電流狭窄層９の表面を平坦化する。
【００３７】
この後、図１に示すように、例えば真空蒸着法やスパッタリング法により、ｐ型ＧａＡｓキャップ層８およびｎ型電流狭窄層９の全面にｐ側電極１０を形成するとともに、ｎ型ＧａＡｓ基板１の裏面にｎ側電極１１を形成する。
【００３８】
以上により、目的とする埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザが製造される。
【００３９】
以上のように、この第１の実施形態によれば、ｎ型電流狭窄層９のうちリッジストライプ部と接する部分が、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有する、したがって、圧縮歪を有するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａからなることにより、リッジストライプ部に導入されたｐ型不純物であるＺｎがｎ型電流狭窄層９に拡散することを抑制することができ、横方向への電流の広がりが設計値よりも大きくなることを防止することができる。これによって、動作電流が設計値に比べて上昇したり、遠視野像（ＦＦＰ）における水平方向のビーム広がり角θ//が設計値に比べて小さくなることが防止され、この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの静特性の悪化の防止および製造歩留まりの安定化を図ることができる。また、ｎ型電流狭窄層９においては、圧縮歪を有するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの厚さが２００ｎｍと小さく、この上のｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂがｎ型ＧａＡｓ基板１と格子整合しているため、欠陥の発生が抑制されている。
【００４０】
次に、この発明の第２の実施形態について説明する。図８は、この発明の第２の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは実屈折率導波型半導体レーザである。
【００４１】
図８に示すように、この第２の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、ｎ型電流狭窄層９が、リッジストライプ部の側面およびその両側の部分におけるｐ型ＧａＩｎＰエッチング停止層５と接するｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａと、この上のｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂと、この上のｎ型ＧａＡｓ層９ｃとからなる。
【００４２】
ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａは、ｎ型ＧａＡｓ基板１に対して約２×１０-3の格子不整合を有し、ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂおよびｎ型ＧａＡｓ層９ｃは、それぞれ、ｎ型ＧａＡｓ基板１と格子整合している。この場合、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａおよびｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂの合計の厚さは、ｎ型ＧａＡｓ層９ｃによって活性層３からの光が吸収されないように、十分に大きく選ばれている。具体的には、この場合、ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層９ａの厚さは例えば０．２μｍ、ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層９ｂの厚さは例えば０．７μｍ、ｎ型ＧａＡｓ層９ｃの厚さは例えば０．１μｍである。
【００４３】
この実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザのその他の構成は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザと同様であるので、説明を省略する。
【００４４】
この第２の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法と同様であるので、説明を省略する。
【００４５】
この第２の実施形態によれば、第１の実施形態と同様の利点を得ることができる。また、この第２の実施形態によれば、ｎ型電流狭窄層９の最上層がｎ型ＧａＡｓ層９ｃとなっており、酸化されやすいＡｌを含んだ層がほとんど露出しないため、半導体レーザの特性および品質の安定化を図ることができる。
【００４６】
次に、この発明の第３の実施形態について説明する。図９は、この発明の第３の実施形態による埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。この埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザは、実屈折率導波型半導体レーザであり、ＳＣＨ構造（Separate Confienment Heterostructure）を有し、活性層は多重量子井戸（ＭＱＷ）構造を有するものである。
【００４７】
図９に示すように、この第３の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおいては、ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層２と活性層３との間に、ｎ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１３が挿入され、活性層３とｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐクラッド層４との間に、ｐ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１４が挿入されている。また、活性層３は、ＧａＩｎＰ層を量子井戸層、（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ層を障壁層とするＭＱＷ構造を有する。ここで、ｎ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１３、ｐ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１４および活性層３の（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ障壁層におけるｘ３の一例を挙げると、ｘ３＝０．４である。
【００４８】
ｎ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１３およびｐ型（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ光導波層１４の厚さは、それぞれ例えば５０ｎｍであり、活性層３のＧａＩｎＰ量子井戸層および（Ａｌx3Ｇａ1-x3）0.516 Ｉｎ0.484 Ｐ障壁層の厚さは、それぞれ、例えば５ｎｍである。また、活性層３はＧａＩｎＰ量子井戸層を、例えば５層程度有する。
【００４９】
この実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザのその他の構成は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザと同様であるので、説明を省略する。
【００５０】
この第３の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法は、第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法と同様であるので、説明を省略する。
【００５１】
この第３の実施形態によれば、第１の実施形態と同様の利点を得ることができる。
【００５２】
以上この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５３】
例えば、実施形態において挙げた数値、材料などはあくまで例に過ぎず、必要に応じてこれと異なる数値や材料を用いることも可能である。具体的には、例えば、上述の第１〜第３の実施形態におけるｐ型不純物としては、Ｚｎに代えて、例えばＭｇを用いてもよく、また、ｎ型不純物としては、Ｓｉに代えて例えばＳｅを用いてもよい。
【００５４】
また、上述の第１〜第３の実施形態においては、この発明を実屈折率導波型半導体レーザに適用した場合について説明したが、この発明は、例えば自励発振型半導体レーザに適用することも可能である。この場合、例えば、ｎ型電流狭窄層９のうち、リッジストライプ部と接する部分を、例えば活性層３からの光を吸収し、かつ、ｎ型ＧａＡｓ基板１に対して１×１０-3以上２×１０-3以下の格子不整合を有する（圧縮歪を有する）ｎ型ＧａＩｎＰ層とし、それ以外の部分を例えばｎ型ＧａＡｓ層とする。
【００５５】
【発明の効果】
以上説明したように、この発明によれば、ｎ型電流狭窄層のうち、少なくともｐ型ＡｌＧａＩｎＰクラッド層のストライプ部と接する部分が圧縮歪を有することにより、ストライプ部に導入されたｐ型不純物がｎ型電流狭窄層に拡散することを抑制することができ、横方向への電流の広がりが設計値に比べて大きくなることを防止することができるため、半導体レーザの静特性の悪化の防止および製造歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図２】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図３】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図４】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図５】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図６】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図７】 この発明の第１の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの製造方法を説明するための断面図である。
【図８】 この発明の第２の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図９】 この発明の第３の実施形態による実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図１０】 従来の実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザの断面図である。
【図１１】 従来の実屈折率導波型の埋め込みリッジ型ＡｌＧａＩｎＰ系半導体レーザにおける問題点を説明するための断面図である。
【符号の説明】
１・・・ｎ型ＧａＡｓ基板、２・・・ｎ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐラッド層、３・・・活性層、４，６・・・ｐ型（Ａｌx1Ｇａ1-x1）0.516 Ｉｎ0.484 Ｐラッド層、５・・・ｐ型ＧａＩｎＰエッチング停止層、７・・・ｐ型ＧａＩｎＰ中間層、８・・・ｐ型ＧａＡｓキャップ層、９・・・ｎ型電流狭窄層、９ａ・・・ｎ型（Ａｌx2Ｇａ1-x2）0.489 Ｉｎ0.511 Ｐ層、９ｂ・・・ｎ型（Ａｌx2Ｇａ1-x2）0.516 Ｉｎ0.484 Ｐ層、９ｃ・・・ｎ型ＧａＡｓ層
Claims (7)
- 基板と、
上記基板上のｎ型ＡｌＧａＩｎＰクラッド層と、
上記ｎ型ＡｌＧａＩｎＰクラッド層上の活性層と、
上記活性層上のｐ型ＡｌＧａＩｎＰクラッド層とを有し、
上記ｐ型ＡｌＧａＩｎＰクラッド層に設けられたストライプ部の両側の部分にｎ型電流狭窄層が埋め込まれた電流狭窄構造を有する半導体レーザにおいて、
上記ｎ型電流狭窄層のうち、少なくとも上記ｐ型ＡｌＧａＩｎＰクラッド層の上記ストライプ部と接する部分が圧縮歪を有する
ことを特徴とする半導体レーザ。 - 上記ｎ型電流狭窄層のうち上記圧縮歪を有する部分が、上記基板に対して１×１０-3以上２×１０-3以下の格子不整合を有することを特徴とする請求項１記載の半導体レーザ。
- 上記基板がＧａＡｓ基板であることを特徴とする請求項１記載の半導体レーザ。
- 上記ｎ型電流狭窄層のうち上記圧縮歪を有する部分の厚さが１０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１記載の半導体レーザ。
- 上記ｎ型電流狭窄層のうち上記圧縮歪を有する部分が、ｎ型ＡｌＧａＩｎＰ層であることを特徴とする請求項１記載の半導体レーザ。
- 上記ｎ型電流狭窄層のうち上記圧縮歪を有する部分が、上記ｐ型ＡｌＧａＩｎＰクラッド層のバンドギャップより大きいかまたは同等のバンドギャップを有するｎ型ＡｌＧａＩｎＰ層であることを特徴とする請求項１記載の半導体レーザ。
- 上記ｎ型電流狭窄層のうち上記圧縮歪を有する部分が、ｎ型ＧａＩｎＰ層であることを特徴とする請求項１記載の半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35720897A JP3991409B2 (ja) | 1997-12-25 | 1997-12-25 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35720897A JP3991409B2 (ja) | 1997-12-25 | 1997-12-25 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186655A JPH11186655A (ja) | 1999-07-09 |
| JP3991409B2 true JP3991409B2 (ja) | 2007-10-17 |
Family
ID=18452941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35720897A Expired - Fee Related JP3991409B2 (ja) | 1997-12-25 | 1997-12-25 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3991409B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4090768B2 (ja) * | 2002-03-20 | 2008-05-28 | 株式会社日立製作所 | 半導体レーザ素子 |
| KR100495220B1 (ko) * | 2003-06-25 | 2005-06-14 | 삼성전기주식회사 | 고차모드 흡수층을 갖는 반도체 레이저 다이오드 |
| JP4262549B2 (ja) * | 2003-07-22 | 2009-05-13 | シャープ株式会社 | 半導体レーザ素子およびその製造方法 |
| JP2007103790A (ja) * | 2005-10-06 | 2007-04-19 | Rohm Co Ltd | 高出力赤色半導体レーザ |
-
1997
- 1997-12-25 JP JP35720897A patent/JP3991409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186655A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8537870B2 (en) | Laser diode and semiconductor light-emitting device producing visible-wavelength radiation | |
| JP3753216B2 (ja) | 半導体レーザ装置 | |
| US5963572A (en) | Semiconductor laser device and manufacturing method thereof | |
| JP3317335B2 (ja) | 半導体レーザ装置 | |
| JP3859839B2 (ja) | 屈折率導波型半導体レーザ装置 | |
| JP3991409B2 (ja) | 半導体レーザ | |
| JP4028158B2 (ja) | 半導体光デバイス装置 | |
| JP2001057459A (ja) | 半導体レーザ | |
| US20030039289A1 (en) | Semiconductor laser device | |
| JP2002111136A (ja) | 半導体レーザ装置 | |
| JP4033930B2 (ja) | 半導体レーザ | |
| JP3246148B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3572157B2 (ja) | 半導体レーザ素子 | |
| JP2001057458A (ja) | 半導体発光装置 | |
| JP2502835B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP3850303B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3654315B2 (ja) | 半導体レーザ | |
| JPH09135055A (ja) | 半導体レーザー | |
| JP3601151B2 (ja) | 半導体レーザーおよびその製造方法 | |
| JP2002134838A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH1131865A (ja) | 半導体レーザおよびその製造方法 | |
| JPH07297481A (ja) | 半導体レーザ装置 | |
| JP2002217495A (ja) | 半導体レーザ | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3189900B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |