JPH11186655A - 半導体レーザ - Google Patents

半導体レーザ

Info

Publication number
JPH11186655A
JPH11186655A JP35720897A JP35720897A JPH11186655A JP H11186655 A JPH11186655 A JP H11186655A JP 35720897 A JP35720897 A JP 35720897A JP 35720897 A JP35720897 A JP 35720897A JP H11186655 A JPH11186655 A JP H11186655A
Authority
JP
Japan
Prior art keywords
type
layer
semiconductor laser
current confinement
algainp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35720897A
Other languages
English (en)
Other versions
JP3991409B2 (ja
Inventor
Yasutsugu Muraoka
泰嗣 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35720897A priority Critical patent/JP3991409B2/ja
Publication of JPH11186655A publication Critical patent/JPH11186655A/ja
Application granted granted Critical
Publication of JP3991409B2 publication Critical patent/JP3991409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 ストライプ部に導入されたp型不純物のn型
電流狭窄層への拡散を抑制することにより、静特性の悪
化の防止および製造歩留まりの向上を図ることができる
半導体レーザを提供する。 【解決手段】 リッジストライプ部の両側にn型電流狭
窄層9が埋め込まれた電流狭窄構造を有する実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
において、n型電流狭窄層9のうちリッジストライプ部
と接する部分を、n型GaAs基板1に対して約2×1
-3の格子不整合を有し、圧縮歪みを有するn型(Al
x2Ga1-x20.489 In0.511 P層9aとし、この上の
部分をn型GaAs基板1と格子整合するn型(Alx2
Ga1-x20.516 In0.484 P層9bとする。n型(A
x2Ga1-x20.489 In0.511 P層9aのバンドギャ
ップは、p型(Alx1Ga1-x10.516 In0.484 Pク
ラッド層4,6より大きいかまたは同等とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体レーザに関
し、特に、埋め込みリッジ型のAlGaInP系半導体
レーザに関する。
【0002】
【従来の技術】従来より、AlGaInP系半導体レー
ザは赤色発光の半導体レーザとして注目されており、す
でに実用化されている。このAlGaInP系半導体レ
ーザとしては、埋め込みリッジ型のものが主流である。
図10に、従来の埋め込みリッジ型AlGaInP系半
導体レーザの一例を示す。この従来の埋め込みリッジ型
AlGaInP系半導体レーザは、実屈折率導波型のも
のである。
【0003】図10に示すように、この従来の埋め込み
リッジ型AlGaInP系半導体レーザにおいては、
(001)面方位のn型GaAs基板101上に、n型
(Alx1Ga1-x10.516 In0.484 Pクラッド層10
2、アンドープのGaInPからなる活性層103、p
型(Alx1Ga1-x10.516 In0.484 Pクラッド層1
04、p型GaInPエッチング停止層105、p型
(Alx1Ga1-x10.516In0.484 Pクラッド層10
6、p型GaInP中間層107およびp型GaAsキ
ャップ層108が順次積層されている。
【0004】ここで、n型(Alx1Ga1-x10.516
0.484 Pクラッド層102、p型(Alx1Ga1-x1
0.516 In0.484 Pクラッド層104およびp型(Al
x1Ga1-x10.516 In0.484 Pクラッド層106にお
けるx1は、例えば0.6≦x1≦1.0を満たすもの
であり、一例を挙げるとx1=0.6である。また、p
型GaInPエッチング停止層105は、活性層103
からの光を吸収しない組成を有するものである。
【0005】p型(Alx1Ga1-x10.516 In0.484
Pクラッド層106、p型GaInP中間層107およ
びp型GaAsキャップ層108は、[1−10]方向
に延びる所定幅のリッジストライプ形状を有する。この
リッジストライプ部の両側の部分にはn型(Alx2Ga
1-x20.516 In0.484 P電流狭窄層109が埋め込ま
れ、これによって電流狭窄構造が形成されている。ここ
で、このn型(Alx2Ga1-x20.516 In0.484 P電
流狭窄層109におけるx2は、例えば0.6≦x2≦
1.0を満たすものであり、一例を挙げるとx2=0.
7である。なお、このn型(Alx2Ga1-x20.516
0.484 P電流狭窄層109は、n型(Alx1
1-x10.516 In0.484 Pクラッド層102、p型
(Alx1Ga1-x10.516 In0.484 Pクラッド層10
4およびp型(Alx1Ga1-x10.516 In0.484 Pク
ラッド層106よりバンドギャップが大きく、低屈折率
である。
【0006】p型GaAsキャップ層108およびn型
(Alx2Ga1-x20.516 In0.484 P電流狭窄層10
9の上には、例えばTi/Pt/Au電極のようなp側
電極110が設けられている。一方、n型GaAs基板
101の裏面には、例えばIn電極のようなn側電極1
11が設けられている。
【0007】上述のように構成された従来の埋め込みリ
ッジ型AlGaInP系半導体レーザにおいて、n型
(Alx1Ga1-x10.516 In0.484 Pクラッド層10
2およびn型(Alx2Ga1-x20.516 In0.484 P電
流狭窄層109には、それぞれn型不純物として例えば
Siがドープされ、p型(Alx1Ga1-x10.516 In
0.484 Pクラッド層104、p型GaInPエッチング
停止層105、p型(Alx1Ga1-x10.516 In
0.484 Pクラッド層106、p型GaInP中間層10
7およびp型GaAsキャップ層108には、それぞれ
p型不純物として例えばZnがドープされている。
【0008】
【発明が解決しようとする課題】しかしながら、本発明
者の知見によれば、上述の従来の埋め込みリッジ型Al
GaInP系半導体レーザにおいては、図11に示すよ
うに、リッジストライプ部の両側に設けられたn型(A
x2Ga1-x20.516 In0.484 P電流狭窄層109
に、リッジストライプ部およびその両側のp型半導体層
に導入されたp型不純物であるZnが拡散してしまい、
実際の電流通路の幅がリッジストライプ部の幅より大き
くなり、横方向への電流の広がりが設計値よりも大きく
なってしまうため、設計通りの静特性が得られないとい
う問題がある。具体的には、動作電流が設計値に比べて
上昇したり、あるいは、発光領域が広がるために、遠視
野像(FFP)における水平方向のビーム広がり角θ//
が、設計値に比べて小さくなったりするという問題があ
る。また、従来の埋め込みリッジ型AlGaInP系半
導体レーザにおいては、このように設計通りの静特性が
得られないために、製造歩留まりの向上が妨げられてい
た。
【0009】したがって、この発明の目的は、ストライ
プ部に導入されたp型不純物のn型電流狭窄層への拡散
を抑制することにより、静特性の悪化の防止および製造
歩留まりの向上を図ることができる半導体レーザを提供
することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板と、基板上のn型AlGaInP
クラッド層と、n型AlGaInPクラッド層上の活性
層と、活性層上のp型AlGaInPクラッド層とを有
し、p型AlGaInPクラッド層に設けられたストラ
イプ部の両側の部分にn型電流狭窄層が埋め込まれた電
流狭窄構造を有する半導体レーザにおいて、n型電流狭
窄層のうち、少なくともp型AlGaInPクラッド層
のストライプ部と接する部分が圧縮歪を有することを特
徴とするものである。
【0011】この発明において、n型電流狭窄層のうち
圧縮歪を有する部分は、例えば、基板に対して1×10
-3以上2×10-3以下の格子不整合を有する。ここで、
この格子不整合は、基板の格子定数をa1 、n型電流狭
窄層のうち圧縮歪を有する部分の格子定数をa2 とした
とき、(a2 −a1 )/a1 で表される。
【0012】この発明において、基板としては典型的に
はGaAs基板が用いられ、より典型的にはn型GaA
s基板が用いられる。
【0013】この発明において、n型電流狭窄層のうち
圧縮歪を有する部分の厚さは、p型不純物の拡散を有効
に抑制する観点および結晶性を良好にする観点から、好
適には例えば10nm以上200nm以下、より好適に
は例えば100nm以上200nm以下に選ばれる。
【0014】この発明において、n型電流狭窄層のうち
圧縮歪を有する部分は、例えばn型(Alx Ga1-x
1-y Iny P層である。この場合、このn型(Alx
1-x 1-y Iny P層におけるxは、0≦x≦1.0
を満たすものであり、yは、基板に対する格子不整合が
1×10-3以上2×10-3以下となるように選ばれる。
ここで、(Alx Ga1-x 1-y Iny Pにおける基板
に対する格子不整合の大きさとyとの関係について、基
板としてGaAs基板を用いた場合を例に説明する。な
お、ここでは、説明の単純化のため(Alx Ga1-x
1-y Iny Pにおいてx=0とした場合、したがって、
Ga1-y Iny Pの場合について説明する。
【0015】すなわち、GaPの格子間隔は5.451
2Å、InPの格子間隔は5.8688Åであるから、
GaAs(格子定数5.6533Å)と格子整合するG
1-y Iny Pの組成は、 5.4512+0.4176×y=5.6533 より、y=0.484であるから、Ga0.516 In
0.484 Pとなる。
【0016】一方、このGa1-y Iny PがGaAs基
板に対して1×10-3の格子不整合を有する場合の組成
は、 5.4512+0.4176×y=5.6533×1.
001 より、y=0.497であるから、Ga0.503 In
0.497 Pとなる。また、このGa1-y Iny PがGaA
s基板に対して2×10-3の格子不整合を有する場合の
組成は、 5.4512+0.4176×y=5.6533×1.
002 より、y=0.511であるから、Ga0.489 In
0.511 Pとなる。
【0017】以上と同様なことが、(Alx Ga1-x
1-y Iny Pにおいて、0≦x≦1.0としたときに言
える。以上より、n型(Alx Ga1-x 1-y Iny
が、GaAs基板に対して1×10-3以上2×10-3
下の格子不整合を有する場合、このn型(Alx Ga
1-x 1-y Iny Pにおけるyは、0.497≦y≦
0.511を満たすものである。
【0018】なお、n型電流狭窄層の圧縮歪を有する部
分の材料は、上述の条件を満たした上で、必要に応じて
n型AlGaInP層(ただし、n型AlInP層を含
む)やn型GaInP層とすることが可能である。例え
ば、n型電流狭窄層の圧縮歪を有する部分を、p型Al
GaInPクラッド層のバンドギャップより大きいかま
たは同等のバンドギャップを有するn型AlGaInP
層とし、n型電流狭窄層の圧縮歪を有する部分以外の部
分を、基板と格子整合するn型AlGaInP層とする
ことによって、実屈折率導波型半導体レーザを実現する
ことも可能である。この場合、n型電流狭窄層を構成す
るn型AlGaInP層において、AlGaのうちのA
lの比率は、例えば0.6以上1.0以下に選ばれる。
また、この場合、n型電流狭窄層のうち、圧縮歪みを有
する部分以外の部分は、互いに異なる材料系からなる層
が2層以上積層されていてもよく、具体的には、例え
ば、n型AlGaInP層上にn型GaAs層が積層さ
れていてもよい。
【0019】また、この発明において、n型電流狭窄層
は、圧縮歪みを有する部分とそれ以外の部分とが、互い
に異なる材料系により構成されていてもよい。例えば、
n型電流狭窄層の圧縮歪を有する部分を活性層からの光
を吸収する組成のn型GaInP層とし、n型電流狭窄
層の圧縮歪を有する部分以外の部分をn型GaAs層と
することによって、自励発振型半導体レーザを実現する
ことも可能である。
【0020】上述のように構成されたこの発明によれ
ば、n型電流狭窄層のうち、少なくともp型AlGaI
nPクラッド層のストライプ部と接する部分が圧縮歪を
有することにより、ストライプ部に導入されたp型不純
物が、n型電流狭窄層に拡散することを抑制することが
できるため、横方向への電流の広がりが設計値に比べて
大きくなることを防止することができる。
【0021】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【0022】図1は、この発明の第1の実施形態による
埋め込みリッジ型AlGaInP系半導体レーザの断面
図である。この埋め込みリッジ型AlGaInP系半導
体レーザは実屈折率導波型半導体レーザである。
【0023】図1に示すように、この第1の実施形態に
よる実屈折率導波型の埋め込みリッジ型AlGaInP
系半導体レーザにおいては、(001)面方位のn型G
aAs基板1上に、n型(Alx1Ga1-x10.516 In
0.484 Pクラッド層2、アンドープのGaInPからな
る活性層3、p型(Alx1Ga1-x10.516 In0.484
Pクラッド層4、p型GaInPエッチング停止層5、
p型(Alx1Ga1-x10.516 In0.484 Pクラッド層
6、p型GaInP中間層7およびp型GaAsキャッ
プ層8が順次積層されている。
【0024】ここで、n型(Alx1Ga1-x10.516
0.484 Pクラッド層2、p型(Alx1Ga1-x1
0.516 In0.484 Pクラッド層4およびp型(Alx1
1-x10.516 In0.484 Pクラッド層6におけるx1
は、例えば0.6≦x1≦1.0を満たすものであり、
一例を挙げるとx1=0.6である。また、p型GaI
nPエッチング停止層5は、活性層3からの光を吸収し
ない組成を有するものである。
【0025】p型(Alx1Ga1-x10.516 In0.484
Pクラッド層6、p型GaInP中間層7およびp型G
aAsキャップ層8は、[1−10]方向に延びる所定
幅のリッジストライプ形状を有する。このリッジストラ
イプ部の両側の部分にはn型電流狭窄層9が埋め込ま
れ、これによって電流狭窄構造が形成されている。この
n型電流狭窄層9は、リッジストライプ部の側面および
その両側の部分におけるp型GaInPエッチング停止
層5と接するn型(Alx2Ga1-x20.489 In0.511
P層9aと、この上のn型(Alx2Ga1-x20.516
0.484 P層9bとからなる。
【0026】このn型電流狭窄層9を構成するn型(A
x2Ga1-x20.489 In0.511 P層9aおよびn型
(Alx2Ga1-x20.516 In0.484 P層9bにおける
x2は、例えば0.6≦x2≦1.0を満たすものであ
り、一例を挙げるとx2=0.7である。n型(Alx2
Ga1-x20.489 In0.511 P層9aは、n型GaAs
基板1に対して約2×10-3の格子不整合を有し、した
がって、圧縮歪を有する。また、n型(Alx2
1-x20.516 In0.484 P層9bはn型GaAs基板
1と格子整合している。なお、これらのn型(Alx2
1-x20.489 In0.511 P層9aおよびn型(Alx2
Ga1-x20.516 In0.484 P層9bは、ともに、n型
(Alx1Ga1-x10.516 In0.484 Pクラッド層2、
p型(Alx1Ga1-x10.516 In0.484 Pクラッド層
4およびp型(Alx1Ga1-x10.516 In0.484 Pク
ラッド層6よりバンドギャップが大きく、低屈折率であ
る。
【0027】ここで、n型(Alx1Ga1-x10.516
0.484 Pクラッド層2、n型(Alx2Ga1-x2
0.489 In0.511 P層9aおよびn型(Alx2
1-x20.516In0.484 P層9bには、n型不純物と
して例えばSiがドープされている。また、p型(Al
x1Ga1-x10.516 In0.484 Pクラッド層4、p型G
aInPエッチング停止層5、p型(Alx1Ga1-x1
0.516 In0.484 Pクラッド層6、p型GaInP中間
層7およびp型GaAsキャップ層8には、p型不純物
として例えばZnがドープされている。
【0028】また、n型(Alx1Ga1-x10.516 In
0.484 Pクラッド層2の厚さは例えば1μm、活性層3
の厚さは例えば10nm、p型(Alx1Ga1-x1
0.516 In0.484 Pクラッド層4の厚さは例えば0.3
μm、p型GaInPエッチング停止層5の厚さは例え
ば10nm、p型(Alx1Ga1-x10.516 In0.484
Pクラッド層6の厚さは例えば0.7μm、p型GaI
nP中間層7の厚さは例えば50nm、p型GaAsキ
ャップ層8の厚さは例えば0.3μmである。また、n
型電流狭窄層9の全体の厚さは例えば1μmであり、こ
のうち、n型(Alx2Ga1-x20.489 In0.511 P層
9aの厚さは例えば200nmである。
【0029】p型GaAsキャップ層8およびn型電流
狭窄層9の上には、例えばTi/Pt/Au電極のよう
なp側電極10が設けられている。一方、n型GaAs
基板1の裏面には、例えばIn電極のようなn側電極1
1が設けられている。
【0030】次に、上述のように構成されたこの第1の
実施形態による実屈折率導波型の埋め込みリッジ型Al
GaInP系半導体レーザの製造方法について説明す
る。
【0031】まず、図2に示すように、n型GaAs基
板1上に、例えば有機金属化学気相成長(MOCVD)
法または分子線エピタキシー(MBE)法により、n型
(Alx1Ga1-x10.516 In0.484 Pクラッド層2、
活性層3、p型(Alx1Ga1-x10.516 In0.484
クラッド層4、p型GaInPエッチング停止層5、p
型(Alx1Ga1-x10.516 In0.484 Pクラッド層
6、p型GaInP中間層7およびp型GaAsキャッ
プ層8を順次成長させる。
【0032】次に、図3に示すように、p型GaAsキ
ャップ層8の全面に例えばCVD法法により例えばSi
2 膜やSiNx 膜を形成した後、これをエッチングに
よりパターニングして[1−10]方向に延びるストラ
イプ形状のマスク12を形成する。
【0033】次に、図4に示すように、マスク12をエ
ッチングマスクとして用いて、ウエットエッチング法に
より、p型GaInPエッチング停止層5が露出するま
でエッチングする。これによって、p型(Alx1Ga
1-x10.516 In0.484 Pクラッド層6、p型GaIn
P中間層7およびp型GaAsキャップ層8が[1−1
0]方向に延びるリッジストライプ形状にパターニング
される。
【0034】次に、図5に示すように、マスク12を成
長マスクとして用いて、例えばMOCVD法やMBE法
により、リッジストライプ部の両側の部分に、このリッ
ジストライプ部の側面を覆うように、n型GaAs基板
1に対して約2×10-3の格子不整合を有するn型(A
x2Ga1-x20.489 In0.511 P層9aを成長させ
る。なお、このn型(Alx2Ga1-x20.489 In
0.511 P層9aの格子不整合は、このn型(Alx2Ga
1-x20.489 In0.511 P層9aを成長させる際に、例
えばIn原料の流量を調節することによって与えられ
る。
【0035】次に、図6に示すように、マスク12を成
長マスクとして用いて、例えばMOCVD法やMBE法
により、n型(Alx2Ga1-x20.489 In0.511 P層
9a上に、n型GaAs基板1と格子整合するn型(A
x2Ga1-x20.516 In0.484 P層9bを成長させ
る。これにより、n型(Alx2Ga1-x20.489 In
0.511 P層9aおよびn型(Alx2Ga1-x20.516
0.484 P層9bからなるn型電流狭窄層9が形成され
る。
【0036】次に、図7に示すように、マスク12を除
去した後、n型電流狭窄層9の表面を平坦化する。
【0037】この後、図1に示すように、例えば真空蒸
着法やスパッタリング法により、p型GaAsキャップ
層8およびn型電流狭窄層9の全面にp側電極10を形
成するとともに、n型GaAs基板1の裏面にn側電極
11を形成する。
【0038】以上により、目的とする埋め込みリッジ型
AlGaInP系半導体レーザが製造される。
【0039】以上のように、この第1の実施形態によれ
ば、n型電流狭窄層9のうちリッジストライプ部と接す
る部分が、n型GaAs基板1に対して約2×10-3
格子不整合を有する、したがって、圧縮歪を有するn型
(Alx2Ga1-x20.489 In0.511 P層9aからなる
ことにより、リッジストライプ部に導入されたp型不純
物であるZnがn型電流狭窄層9に拡散することを抑制
することができ、横方向への電流の広がりが設計値より
も大きくなることを防止することができる。これによっ
て、動作電流が設計値に比べて上昇したり、遠視野像
(FFP)における水平方向のビーム広がり角θ//が設
計値に比べて小さくなることが防止され、この埋め込み
リッジ型AlGaInP系半導体レーザの静特性の悪化
の防止および製造歩留まりの安定化を図ることができ
る。また、n型電流狭窄層9においては、圧縮歪を有す
るn型(Alx2Ga1-x20.489 In0.511 P層9aの
厚さが200nmと小さく、この上のn型(Alx2Ga
1-x20.516 In0.484 P層9bがn型GaAs基板1
と格子整合しているため、欠陥の発生が抑制されてい
る。
【0040】次に、この発明の第2の実施形態について
説明する。図8は、この発明の第2の実施形態による埋
め込みリッジ型AlGaInP系半導体レーザの断面図
である。この埋め込みリッジ型AlGaInP系半導体
レーザは実屈折率導波型半導体レーザである。
【0041】図8に示すように、この第2の実施形態に
よる埋め込みリッジ型AlGaInP系半導体レーザに
おいては、n型電流狭窄層9が、リッジストライプ部の
側面およびその両側の部分におけるp型GaInPエッ
チング停止層5と接するn型(Alx2Ga1-x20.489
In0.511 P層9aと、この上のn型(Alx2
1-x20.516 In0.484 P層9bと、この上のn型G
aAs層9cとからなる。
【0042】n型(Alx2Ga1-x20.489 In0.511
P層9aは、n型GaAs基板1に対して約2×10-3
の格子不整合を有し、n型(Alx2Ga1-x20.516
0. 484 P層9bおよびn型GaAs層9cは、それぞ
れ、n型GaAs基板1と格子整合している。この場
合、n型(Alx2Ga1-x20.489 In0.511 P層9a
およびn型(Alx2Ga1-x20.516 In0.484 P層9
bの合計の厚さは、n型GaAs層9cによって活性層
3からの光が吸収されないように、十分に大きく選ばれ
ている。具体的には、この場合、n型(Alx2
1-x20.489 In0.511 P層9aの厚さは例えば0.
2μm、n型(Alx2Ga1-x20.516 In0.484 P層
9bの厚さは例えば0.7μm、n型GaAs層9cの
厚さは例えば0.1μmである。
【0043】この実屈折率導波型の埋め込みリッジ型A
lGaInP系半導体レーザのその他の構成は、第1の
実施形態による実屈折率導波型の埋め込みリッジ型Al
GaInP系半導体レーザと同様であるので、説明を省
略する。
【0044】この第2の実施形態による実屈折率導波型
の埋め込みリッジ型AlGaInP系半導体レーザの製
造方法は、第1の実施形態による実屈折率導波型の埋め
込みリッジ型AlGaInP系半導体レーザの製造方法
と同様であるので、説明を省略する。
【0045】この第2の実施形態によれば、第1の実施
形態と同様の利点を得ることができる。また、この第2
の実施形態によれば、n型電流狭窄層9の最上層がn型
GaAs層9cとなっており、酸化されやすいAlを含
んだ層がほとんど露出しないため、半導体レーザの特性
および品質の安定化を図ることができる。
【0046】次に、この発明の第3の実施形態について
説明する。図9は、この発明の第3の実施形態による埋
め込みリッジ型AlGaInP系半導体レーザの断面図
である。この埋め込みリッジ型AlGaInP系半導体
レーザは、実屈折率導波型半導体レーザであり、SCH
構造(Separate Confienment Heterostructure)を有
し、活性層は多重量子井戸(MQW)構造を有するもの
である。
【0047】図9に示すように、この第3の実施形態に
よる実屈折率導波型の埋め込みリッジ型AlGaInP
系半導体レーザにおいては、n型(Alx1Ga1-x1
0.516In0.484 Pクラッド層2と活性層3との間に、
n型(Alx3Ga1-x30.516In0.484 P光導波層1
3が挿入され、活性層3とp型(Alx1Ga1-x1
0.516 In0.484 Pクラッド層4との間に、p型(Al
x3Ga1-x30.516 In0.484 P光導波層14が挿入さ
れている。また、活性層3は、GaInP層を量子井戸
層、(Alx3Ga1-x30.516 In0.484 P層を障壁層
とするMQW構造を有する。ここで、n型(Alx3Ga
1-x30.516 In0.484 P光導波層13、p型(Alx3
Ga1-x30.516 In0.484 P光導波層14および活性
層3の(Alx3Ga1-x30.516 In0.484 P障壁層に
おけるx3の一例を挙げると、x3=0.4である。
【0048】n型(Alx3Ga1-x30.516 In0.484
P光導波層13およびp型(Alx3Ga1-x30.516
0.484 P光導波層14の厚さは、それぞれ例えば50
nmであり、活性層3のGaInP量子井戸層および
(Alx3Ga1-x30.516 In0.484 P障壁層の厚さ
は、それぞれ、例えば5nmである。また、活性層3は
GaInP量子井戸層を、例えば5層程度有する。
【0049】この実屈折率導波型の埋め込みリッジ型A
lGaInP系半導体レーザのその他の構成は、第1の
実施形態による実屈折率導波型の埋め込みリッジ型Al
GaInP系半導体レーザと同様であるので、説明を省
略する。
【0050】この第3の実施形態による実屈折率導波型
の埋め込みリッジ型AlGaInP系半導体レーザの製
造方法は、第1の実施形態による実屈折率導波型の埋め
込みリッジ型AlGaInP系半導体レーザの製造方法
と同様であるので、説明を省略する。
【0051】この第3の実施形態によれば、第1の実施
形態と同様の利点を得ることができる。
【0052】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
【0053】例えば、実施形態において挙げた数値、材
料などはあくまで例に過ぎず、必要に応じてこれと異な
る数値や材料を用いることも可能である。具体的には、
例えば、上述の第1〜第3の実施形態におけるp型不純
物としては、Znに代えて、例えばMgを用いてもよ
く、また、n型不純物としては、Siに代えて例えばS
eを用いてもよい。
【0054】また、上述の第1〜第3の実施形態におい
ては、この発明を実屈折率導波型半導体レーザに適用し
た場合について説明したが、この発明は、例えば自励発
振型半導体レーザに適用することも可能である。この場
合、例えば、n型電流狭窄層9のうち、リッジストライ
プ部と接する部分を、例えば活性層3からの光を吸収
し、かつ、n型GaAs基板1に対して1×10-3以上
2×10-3以下の格子不整合を有する(圧縮歪を有す
る)n型GaInP層とし、それ以外の部分を例えばn
型GaAs層とする。
【0055】
【発明の効果】以上説明したように、この発明によれ
ば、n型電流狭窄層のうち、少なくともp型AlGaI
nPクラッド層のストライプ部と接する部分が圧縮歪を
有することにより、ストライプ部に導入されたp型不純
物がn型電流狭窄層に拡散することを抑制することがで
き、横方向への電流の広がりが設計値に比べて大きくな
ることを防止することができるため、半導体レーザの静
特性の悪化の防止および製造歩留まりの向上を図ること
ができる。
【図面の簡単な説明】
【図1】 この発明の第1の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の断面図である。
【図2】 この発明の第1の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の製造方法を説明するための断面図である。
【図3】 この発明の第1の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の製造方法を説明するための断面図である。
【図4】 この発明の第1の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の製造方法を説明するための断面図である。
【図5】 この発明の第1の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の製造方法を説明するための断面図である。
【図6】 この発明の第1の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の製造方法を説明するための断面図である。
【図7】 この発明の第1の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の製造方法を説明するための断面図である。
【図8】 この発明の第2の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の断面図である。
【図9】 この発明の第3の実施形態による実屈折率導
波型の埋め込みリッジ型AlGaInP系半導体レーザ
の断面図である。
【図10】 従来の実屈折率導波型の埋め込みリッジ型
AlGaInP系半導体レーザの断面図である。
【図11】 従来の実屈折率導波型の埋め込みリッジ型
AlGaInP系半導体レーザにおける問題点を説明す
るための断面図である。
【符号の説明】
1・・・n型GaAs基板、2・・・n型(Alx1Ga
1-x10.516 In0.484 Pラッド層、3・・・活性層、
4,6・・・p型(Alx1Ga1-x10.516 In0.484
Pラッド層、5・・・p型GaInPエッチング停止
層、7・・・p型GaInP中間層、8・・・p型Ga
Asキャップ層、9・・・n型電流狭窄層、9a・・・
n型(Alx2Ga1-x20.489 In0.511 P層、9b・
・・n型(Alx2Ga1-x20.516 In0.484 P層、9
c・・・n型GaAs層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板と、 上記基板上のn型AlGaInPクラッド層と、 上記n型AlGaInPクラッド層上の活性層と、 上記活性層上のp型AlGaInPクラッド層とを有
    し、 上記p型AlGaInPクラッド層に設けられたストラ
    イプ部の両側の部分にn型電流狭窄層が埋め込まれた電
    流狭窄構造を有する半導体レーザにおいて、 上記n型電流狭窄層のうち、少なくとも上記p型AlG
    aInPクラッド層の上記ストライプ部と接する部分が
    圧縮歪を有することを特徴とする半導体レーザ。
  2. 【請求項2】 上記n型電流狭窄層のうち上記圧縮歪を
    有する部分が、上記基板に対して1×10-3以上2×1
    -3以下の格子不整合を有することを特徴とする請求項
    1記載の半導体レーザ。
  3. 【請求項3】 上記基板がGaAs基板であることを特
    徴とする請求項1記載の半導体レーザ。
  4. 【請求項4】 上記n型電流狭窄層のうち上記圧縮歪を
    有する部分の厚さが10nm以上200nm以下である
    ことを特徴とする請求項1記載の半導体レーザ。
  5. 【請求項5】 上記n型電流狭窄層のうち上記圧縮歪を
    有する部分が、n型AlGaInP層であることを特徴
    とする請求項1記載の半導体レーザ。
  6. 【請求項6】 上記n型電流狭窄層のうち上記圧縮歪を
    有する部分が、上記p型AlGaInPクラッド層のバ
    ンドギャップより大きいかまたは同等のバンドギャップ
    を有するn型AlGaInP層であることを特徴とする
    請求項1記載の半導体レーザ。
  7. 【請求項7】 上記n型電流狭窄層のうち上記圧縮歪を
    有する部分が、n型GaInP層であることを特徴とす
    る請求項1記載の半導体レーザ。
JP35720897A 1997-12-25 1997-12-25 半導体レーザ Expired - Fee Related JP3991409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35720897A JP3991409B2 (ja) 1997-12-25 1997-12-25 半導体レーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35720897A JP3991409B2 (ja) 1997-12-25 1997-12-25 半導体レーザ

Publications (2)

Publication Number Publication Date
JPH11186655A true JPH11186655A (ja) 1999-07-09
JP3991409B2 JP3991409B2 (ja) 2007-10-17

Family

ID=18452941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35720897A Expired - Fee Related JP3991409B2 (ja) 1997-12-25 1997-12-25 半導体レーザ

Country Status (1)

Country Link
JP (1) JP3991409B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1347548A3 (en) * 2002-03-20 2006-02-01 Hitachi, Ltd. Semiconductor laser device
CN1305192C (zh) * 2003-06-25 2007-03-14 三星电机株式会社 具有高阶模式吸收层的半导体激光二极管
JP2007103790A (ja) * 2005-10-06 2007-04-19 Rohm Co Ltd 高出力赤色半導体レーザ
CN1322643C (zh) * 2003-07-22 2007-06-20 夏普株式会社 半导体激光器及其生产方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1347548A3 (en) * 2002-03-20 2006-02-01 Hitachi, Ltd. Semiconductor laser device
CN1305192C (zh) * 2003-06-25 2007-03-14 三星电机株式会社 具有高阶模式吸收层的半导体激光二极管
CN1322643C (zh) * 2003-07-22 2007-06-20 夏普株式会社 半导体激光器及其生产方法
JP2007103790A (ja) * 2005-10-06 2007-04-19 Rohm Co Ltd 高出力赤色半導体レーザ

Also Published As

Publication number Publication date
JP3991409B2 (ja) 2007-10-17

Similar Documents

Publication Publication Date Title
JP3753216B2 (ja) 半導体レーザ装置
JP2005101542A (ja) 半導体発光素子、半導体発光素子の製造方法
US5963572A (en) Semiconductor laser device and manufacturing method thereof
JP3859839B2 (ja) 屈折率導波型半導体レーザ装置
JPH05291686A (ja) 半導体レーザ
JPH06302908A (ja) 半導体レーザ
JPH11186665A (ja) 半導体発光素子
JP3991409B2 (ja) 半導体レーザ
JP4028158B2 (ja) 半導体光デバイス装置
US20040101011A1 (en) Self-pulsation type semiconductor laser
JP2006229008A (ja) 半導体レーザ素子
JP2001057459A (ja) 半導体レーザ
KR100682426B1 (ko) 반도체 레이저장치
JP2002111136A (ja) 半導体レーザ装置
JP3572157B2 (ja) 半導体レーザ素子
JP2502835B2 (ja) 半導体レ―ザおよびその製造方法
JP2001057458A (ja) 半導体発光装置
JPH11233874A (ja) 半導体レーザ装置およびその製造方法
JPH07202336A (ja) 半導体レーザおよびその製造方法
JP2002134838A (ja) 半導体レーザ装置及びその製造方法
JPH08316564A (ja) 半導体レーザ装置
JPH09135055A (ja) 半導体レーザー
JP3820826B2 (ja) 半導体発光装置および半導体装置の製造方法
JP3164072B2 (ja) 半導体発光素子及びその製造方法
JP2002217495A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050120

A977 Report on retrieval

Effective date: 20070214

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Effective date: 20070716

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100803

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20110803

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20120803

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20130803

LAPS Cancellation because of no payment of annual fees