JP3164072B2 - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JP3164072B2 JP3164072B2 JP21667398A JP21667398A JP3164072B2 JP 3164072 B2 JP3164072 B2 JP 3164072B2 JP 21667398 A JP21667398 A JP 21667398A JP 21667398 A JP21667398 A JP 21667398A JP 3164072 B2 JP3164072 B2 JP 3164072B2
- Authority
- JP
- Japan
- Prior art keywords
- stripe
- layer
- semiconductor
- light emitting
- current confinement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板上に電流
狭窄ストライプを有する半導体発光素子およびその製造
方法に関する。
狭窄ストライプを有する半導体発光素子およびその製造
方法に関する。
【０００２】
【従来の技術】現在、ＡｌＧａＡｓ系０．７８μｍ帯の
半導体レーザ、ＡｌＧａＩｎＰ系０．６３〜０．６９μ
ｍ帯の半導体レーザが光ディスク用の光源として使用さ
れている。光磁気ディスク、ＤＶＤ−ＲＡＭ等の書き込
み可能な光ディスクの光源として用いる場合、ＣＤ、Ｄ
ＶＤ−ＲＯＭ等の読み出し専用の光ディスクに比べ光出
力の高出力化が必要とされる。また、高出力特性の要求
される半導体レーザとしては光ファイバ増幅器の励起用
光源として０．９８μｍ帯の半導体レーザ等がある。半
導体レーザの光出力を制限する要因の一つとして共振器
端面の光学的損傷破壊（ＣＯＤ；Catastropic Optical
Damage）が挙げられる。ＣＯＤは特にＧａＡｓを基板と
するＡｌＧａＩｎＰ系、ＡｌＧａＡｓ系半導体レーザに
とって重要であり、電流を増して光出力を増大させてい
くと、突然光出力が低下し非可逆的な破壊が生じる現象
である。この原因は、端面近傍が光の吸収領域になって
いることによる。活性層の反射端面表面の表面準位を介
した非発光再結合により端面近傍でのキャリア密度が共
振器内部に比べ低下し、光の吸収が生じる。この光吸収
によって発熱し、端面付近でのバンドギャップエネルギ
ーが縮小し、ますます光吸収が増大する。この正帰還に
より端面温度が融点にまで達し、端面破壊に至る。
半導体レーザ、ＡｌＧａＩｎＰ系０．６３〜０．６９μ
ｍ帯の半導体レーザが光ディスク用の光源として使用さ
れている。光磁気ディスク、ＤＶＤ−ＲＡＭ等の書き込
み可能な光ディスクの光源として用いる場合、ＣＤ、Ｄ
ＶＤ−ＲＯＭ等の読み出し専用の光ディスクに比べ光出
力の高出力化が必要とされる。また、高出力特性の要求
される半導体レーザとしては光ファイバ増幅器の励起用
光源として０．９８μｍ帯の半導体レーザ等がある。半
導体レーザの光出力を制限する要因の一つとして共振器
端面の光学的損傷破壊（ＣＯＤ；Catastropic Optical
Damage）が挙げられる。ＣＯＤは特にＧａＡｓを基板と
するＡｌＧａＩｎＰ系、ＡｌＧａＡｓ系半導体レーザに
とって重要であり、電流を増して光出力を増大させてい
くと、突然光出力が低下し非可逆的な破壊が生じる現象
である。この原因は、端面近傍が光の吸収領域になって
いることによる。活性層の反射端面表面の表面準位を介
した非発光再結合により端面近傍でのキャリア密度が共
振器内部に比べ低下し、光の吸収が生じる。この光吸収
によって発熱し、端面付近でのバンドギャップエネルギ
ーが縮小し、ますます光吸収が増大する。この正帰還に
より端面温度が融点にまで達し、端面破壊に至る。
【０００３】ＣＯＤ光出力レベルを高くする方法として
は、第１に光のスポットサイズを大きくして光密度を低
減すること、第２に端面に低反射膜を形成して外部へ取
り出す光出力を高くすること、第３に端面近傍の領域を
光の吸収しない透明な材料で構成することが考えられる
が、ＣＯＤの原因である端面近傍での光吸収をなくす第
３の方法の端面領域を透明な材料で構成する方法が最も
有効であり、端面近傍の透明領域をウィンドウ領域、ウ
ィンドウ領域以外の領域を活性領域と呼ぶ。従来、ウィ
ンドウ構造としては、多重量子井戸（ＭＱＷ）、または
自然超格子により構成された活性層を有する半導体レー
ザにおいて、端面近傍の活性層への不純物拡散により混
晶化を図り実効的なバンドギャップエネルギーを大きく
する構造と、再成長等により端面近傍をバンドギャップ
エネルギーの大きな半導体材料で覆う構造とがある。
は、第１に光のスポットサイズを大きくして光密度を低
減すること、第２に端面に低反射膜を形成して外部へ取
り出す光出力を高くすること、第３に端面近傍の領域を
光の吸収しない透明な材料で構成することが考えられる
が、ＣＯＤの原因である端面近傍での光吸収をなくす第
３の方法の端面領域を透明な材料で構成する方法が最も
有効であり、端面近傍の透明領域をウィンドウ領域、ウ
ィンドウ領域以外の領域を活性領域と呼ぶ。従来、ウィ
ンドウ構造としては、多重量子井戸（ＭＱＷ）、または
自然超格子により構成された活性層を有する半導体レー
ザにおいて、端面近傍の活性層への不純物拡散により混
晶化を図り実効的なバンドギャップエネルギーを大きく
する構造と、再成長等により端面近傍をバンドギャップ
エネルギーの大きな半導体材料で覆う構造とがある。
【０００４】前者の不純物拡散を用いたウィンドウ構造
としては、ジャパニーズ・ジャーナル・オブ・アプライ
ド・フィジックス誌（Japanese Journal of Applied Ph
ysics vol.29, pp.L1666-L1668（1990））に、自然超格
子が形成しバンドギャップエネルギーの縮小しているＧ
ａＩｎＰ活性層において、Ｚｎを不純物として端面近傍
に拡散することにより自然超格子を無秩序化し、バンド
ギャップエネルギーを大きくすることによりウィンドウ
構造を形成する方法が報告されている。また、アイイー
イーイー・フォトニクス・テクノロジー・レターズ誌
（IEEE PhotonicsTechnology Letters vol.9, pp.413-4
15 （1997））には、ＧａＩｎＰ／ＡｌＧａＩｎＰＭＱ
Ｗ活性層にＺｎを拡散し、ＭＱＷを混晶化することによ
りバンドギャップエネルギーを増大し、ウィンドウ構造
を実現した例が報告されている。
としては、ジャパニーズ・ジャーナル・オブ・アプライ
ド・フィジックス誌（Japanese Journal of Applied Ph
ysics vol.29, pp.L1666-L1668（1990））に、自然超格
子が形成しバンドギャップエネルギーの縮小しているＧ
ａＩｎＰ活性層において、Ｚｎを不純物として端面近傍
に拡散することにより自然超格子を無秩序化し、バンド
ギャップエネルギーを大きくすることによりウィンドウ
構造を形成する方法が報告されている。また、アイイー
イーイー・フォトニクス・テクノロジー・レターズ誌
（IEEE PhotonicsTechnology Letters vol.9, pp.413-4
15 （1997））には、ＧａＩｎＰ／ＡｌＧａＩｎＰＭＱ
Ｗ活性層にＺｎを拡散し、ＭＱＷを混晶化することによ
りバンドギャップエネルギーを増大し、ウィンドウ構造
を実現した例が報告されている。
【０００５】一方、後者の端面近傍をバンドギャップエ
ネルギーの大きな半導体材料で覆ったウィンドウ構造の
例としては、例えば、特開平４−１１１３７８号公報に
はＡｌＧａＩｎＰ系半導体レーザにおいて、共振器端面
部分にバンドギャップエネルギーの大きいＡｌＧａＡｓ
層を埋め込んだウィンドウ型半導体レーザが記載されて
いる。その製造工程を図１３に示す。説明を簡略するた
め一部省略した部分を含んでいる。この例においては、
まず図１３（ａ）のように、ｎ型ＧａＡｓ基板上２１に
ｎ型ＡｌＧａＩｎＰクラッド層２２、ＧａＩｎＰまたは
ＡｌＧａＩｎＰの活性層２３、ｐ型ＡｌＧａＩｎＰクラ
ッド層２４、ｐ型ＧａＡｓキャップ層２５を順次エピタ
キシャル成長した後、図１３（ｂ）のように、共振器端
面部分のキャップ層２５側から活性層２３を横切る位置
までエッチングして除去する。次いで、図１３（ｃ）の
ように、エッチング除去した部分を埋め込むように活性
層２３に比してバンドギャップエネルギーが大きいＡｌ
ＧａＡｓ層２６をエピタキシャル成長する。そして、埋
め込んだ層２６の表面凹凸をレジスト等の埋め込み材で
埋め込んだ後、キャップ層２５が露呈されるまで表面を
平坦にエッチバックすることにより、図１３（ｄ）のよ
うに、ウィンドウ型半導体レーザを作製している。
ネルギーの大きな半導体材料で覆ったウィンドウ構造の
例としては、例えば、特開平４−１１１３７８号公報に
はＡｌＧａＩｎＰ系半導体レーザにおいて、共振器端面
部分にバンドギャップエネルギーの大きいＡｌＧａＡｓ
層を埋め込んだウィンドウ型半導体レーザが記載されて
いる。その製造工程を図１３に示す。説明を簡略するた
め一部省略した部分を含んでいる。この例においては、
まず図１３（ａ）のように、ｎ型ＧａＡｓ基板上２１に
ｎ型ＡｌＧａＩｎＰクラッド層２２、ＧａＩｎＰまたは
ＡｌＧａＩｎＰの活性層２３、ｐ型ＡｌＧａＩｎＰクラ
ッド層２４、ｐ型ＧａＡｓキャップ層２５を順次エピタ
キシャル成長した後、図１３（ｂ）のように、共振器端
面部分のキャップ層２５側から活性層２３を横切る位置
までエッチングして除去する。次いで、図１３（ｃ）の
ように、エッチング除去した部分を埋め込むように活性
層２３に比してバンドギャップエネルギーが大きいＡｌ
ＧａＡｓ層２６をエピタキシャル成長する。そして、埋
め込んだ層２６の表面凹凸をレジスト等の埋め込み材で
埋め込んだ後、キャップ層２５が露呈されるまで表面を
平坦にエッチバックすることにより、図１３（ｄ）のよ
うに、ウィンドウ型半導体レーザを作製している。
【０００６】また、他の技術の例として、特開平６−３
３８６５７号公報では、活性層がＩｎＧａＡｓ量子井戸
層からなる０．９８μｍ帯の半導体レーザにおいて、ウ
ィンドウ部分を選択成長法によりＧａＩｎＰ層で埋め込
むウィンドウ型半導体レーザの製造方法が記載されてい
る。その製造工程を図１４に示す。まず、図１４（ａ）
のように、ｎ型ＧａＡｓ基板２１上にｎ型ＡｌＧａＡｓ
クラッド層２７、ＩｎＧａＡｓ量子井戸活性層２８、ｐ
型ＡｌＧａＡｓクラッド層２９、ｐ型ＧａＡｓコンタク
ト層３０を順次エピタキシャル成長する。次に、図１３
（ｂ）のように、絶縁膜３１を蒸着し、ストライプ状の
埋め込みウィンドウ用のパターンを形成し、図１３
（ｃ）のように、前記パターン３１をマスクにして選択
エッチングを行い、ウィンドウ領域を活性層２８よりも
深くエッチングする。次いで、図１３（ｄ）のように、
ＧａＩｎＰを選択成長する際に絶縁膜上のポリ成長を避
けるため、フォトリソグラフィ法によりウィンドウ領域
近傍を除いて前記絶縁膜３１を除去し、５〜５０μｍ程
度のストライプ状のマスクとして残す。そして、図１４
（ｅ）のように、この絶縁膜を選択成長用マスクとし
て、ＧａＩｎＰ埋め込み層３２の成長を行なう。その
後、図１４（ｆ）のように、フォトリソグラフィ法とエ
ッチング工程によりウィンドウ領域以外の活性領域上に
成長したＧａＩｎＰ埋め込み層３２を選択的に除去し、
かつ絶縁膜３１の除去を行なう。これらの工程によりウ
ィンドウ領域の埋め込み成長が完了し、その後、図示は
省略するが、ストライプ状のウィンドウ領域と垂直方向
に横モード制御用のリッジ構造をフォトリソグラフィ法
及びエッチングにより形成し、ウィンドウ型半導体レー
ザを作製している。
３８６５７号公報では、活性層がＩｎＧａＡｓ量子井戸
層からなる０．９８μｍ帯の半導体レーザにおいて、ウ
ィンドウ部分を選択成長法によりＧａＩｎＰ層で埋め込
むウィンドウ型半導体レーザの製造方法が記載されてい
る。その製造工程を図１４に示す。まず、図１４（ａ）
のように、ｎ型ＧａＡｓ基板２１上にｎ型ＡｌＧａＡｓ
クラッド層２７、ＩｎＧａＡｓ量子井戸活性層２８、ｐ
型ＡｌＧａＡｓクラッド層２９、ｐ型ＧａＡｓコンタク
ト層３０を順次エピタキシャル成長する。次に、図１３
（ｂ）のように、絶縁膜３１を蒸着し、ストライプ状の
埋め込みウィンドウ用のパターンを形成し、図１３
（ｃ）のように、前記パターン３１をマスクにして選択
エッチングを行い、ウィンドウ領域を活性層２８よりも
深くエッチングする。次いで、図１３（ｄ）のように、
ＧａＩｎＰを選択成長する際に絶縁膜上のポリ成長を避
けるため、フォトリソグラフィ法によりウィンドウ領域
近傍を除いて前記絶縁膜３１を除去し、５〜５０μｍ程
度のストライプ状のマスクとして残す。そして、図１４
（ｅ）のように、この絶縁膜を選択成長用マスクとし
て、ＧａＩｎＰ埋め込み層３２の成長を行なう。その
後、図１４（ｆ）のように、フォトリソグラフィ法とエ
ッチング工程によりウィンドウ領域以外の活性領域上に
成長したＧａＩｎＰ埋め込み層３２を選択的に除去し、
かつ絶縁膜３１の除去を行なう。これらの工程によりウ
ィンドウ領域の埋め込み成長が完了し、その後、図示は
省略するが、ストライプ状のウィンドウ領域と垂直方向
に横モード制御用のリッジ構造をフォトリソグラフィ法
及びエッチングにより形成し、ウィンドウ型半導体レー
ザを作製している。
【０００７】また、特開昭６０−１８９９８５号公報、
特開昭６４−４２８８４号公報では、ウィンドウ領域の
埋め込み層と、電流狭窄並びに横モード制御用の埋め込
み層とを同時形成する方法が記載されている。特開昭６
４−４２８８４号公報の製造工程を図１５に示す。図１
５（Ａ）〜（Ｄ）は素子の中央をレーザ出射端面に平行
な方向に切断した断面図、図１５（ａ）〜（ｄ）は電流
狭窄ストライプ中央をそのストライプ方向に切断した断
面図である。まず、図１５（Ａ），（ａ）のように、ｎ
型ＧａＡｓ基板２１上にｎ型ＡｌＧａＡｓクラッド層２
７、ｐ型ＡｌＧａＡｓ活性層３３、ｐ型ＡｌＧａＡｓク
ラッド層２９を順次エピタキシャル成長する。次に、図
１５（Ｂ），（ｂ）のように、表面上に絶縁膜３１を蒸
着し、フォトリソグラフィ法とエッチング工程により２
μｍ幅のストライプ以外とウィンドウ領域の絶縁膜３１
を除去し、さらにその部分のエピタキシャル成長層２
９，３３，２７をｎ型ＡｌＧａＡｓクラッド層２７の途
中までエッチングする。次に、図１５（Ｃ），（ｃ）の
ように、ストライプ以外の部分に活性層３３よりバンド
ギャップエネルギーの大きいアンドープＡｌＧａＡｓ３
４を埋め込み成長し、横モード制御用埋め込み層とウィ
ンドウ領域の埋め込み層を形成する。その後、図１５
（Ｄ），（ｄ）のように、絶縁膜３１を除去し、ｐ型Ａ
ｌＧａＡｓクラッド層２９とｐ型ＧａＡｓコンタクト層
３０を成長し、ウィンドウ型半導体レーザの作製を行な
っている。
特開昭６４−４２８８４号公報では、ウィンドウ領域の
埋め込み層と、電流狭窄並びに横モード制御用の埋め込
み層とを同時形成する方法が記載されている。特開昭６
４−４２８８４号公報の製造工程を図１５に示す。図１
５（Ａ）〜（Ｄ）は素子の中央をレーザ出射端面に平行
な方向に切断した断面図、図１５（ａ）〜（ｄ）は電流
狭窄ストライプ中央をそのストライプ方向に切断した断
面図である。まず、図１５（Ａ），（ａ）のように、ｎ
型ＧａＡｓ基板２１上にｎ型ＡｌＧａＡｓクラッド層２
７、ｐ型ＡｌＧａＡｓ活性層３３、ｐ型ＡｌＧａＡｓク
ラッド層２９を順次エピタキシャル成長する。次に、図
１５（Ｂ），（ｂ）のように、表面上に絶縁膜３１を蒸
着し、フォトリソグラフィ法とエッチング工程により２
μｍ幅のストライプ以外とウィンドウ領域の絶縁膜３１
を除去し、さらにその部分のエピタキシャル成長層２
９，３３，２７をｎ型ＡｌＧａＡｓクラッド層２７の途
中までエッチングする。次に、図１５（Ｃ），（ｃ）の
ように、ストライプ以外の部分に活性層３３よりバンド
ギャップエネルギーの大きいアンドープＡｌＧａＡｓ３
４を埋め込み成長し、横モード制御用埋め込み層とウィ
ンドウ領域の埋め込み層を形成する。その後、図１５
（Ｄ），（ｄ）のように、絶縁膜３１を除去し、ｐ型Ａ
ｌＧａＡｓクラッド層２９とｐ型ＧａＡｓコンタクト層
３０を成長し、ウィンドウ型半導体レーザの作製を行な
っている。
【０００８】
【発明が解決しようとする課題】しかしながら、前記し
た従来技術のうち、最初に述べた不純物拡散を用いたウ
ィンドウ構造では活性層の自然超格子またはＭＱＷを混
晶化させるための高温熱処理が必要となり、活性領域の
ｐ型クラッド層等のｐ型ドーパントが活性層へ拡散する
恐れがあった。また、活性層への不純物の拡散は、活性
層の発光効率の低下を招き、半導体レーザの閾値電流を
増大し、信頼性においても劣化率を増大させる。不純物
としてＺｎが使われることが多く、特にＺｎは拡散係数
が大きく拡散し易いため、活性層まで拡散する可能性が
あった。
た従来技術のうち、最初に述べた不純物拡散を用いたウ
ィンドウ構造では活性層の自然超格子またはＭＱＷを混
晶化させるための高温熱処理が必要となり、活性領域の
ｐ型クラッド層等のｐ型ドーパントが活性層へ拡散する
恐れがあった。また、活性層への不純物の拡散は、活性
層の発光効率の低下を招き、半導体レーザの閾値電流を
増大し、信頼性においても劣化率を増大させる。不純物
としてＺｎが使われることが多く、特にＺｎは拡散係数
が大きく拡散し易いため、活性層まで拡散する可能性が
あった。
【０００９】一方、端面近傍をバンドギャップエネルギ
ーの大きな半導体材料で覆う埋め込み型のウィンドウ構
造においては、図１３に示した特開平４−１１１３７８
号公報の技術や、図１４に示した特開平６−３３８６５
７号公報の技術のように、ウィンドウ部の埋め込み成長
を行なう際に形成された活性領域上の成長層を除去しな
ければならない。すなわち、埋め込み成長後、フォトリ
ソグラフィ法によりウィンドウ領域のみマスク等で覆
い、活性領域上の埋め込み層をエッチングにより除去し
ている。また、埋め込み成長を選択成長により行なって
いる巣１４の技術では、ウィンドウ領域のエッチングに
用いたマスクをフォトリソグラフィ法によりウィンドウ
領域近傍のストライプ状以外の部分を除去し、選択成長
用のマスクとして形成し、その後さらにフォトリソグラ
フィ法により活性領域上の埋め込み層をエッチングによ
り除去しているため、製造工程が複雑になり、工程が増
えることにより歩留まりの低下をも招くことになる。
ーの大きな半導体材料で覆う埋め込み型のウィンドウ構
造においては、図１３に示した特開平４−１１１３７８
号公報の技術や、図１４に示した特開平６−３３８６５
７号公報の技術のように、ウィンドウ部の埋め込み成長
を行なう際に形成された活性領域上の成長層を除去しな
ければならない。すなわち、埋め込み成長後、フォトリ
ソグラフィ法によりウィンドウ領域のみマスク等で覆
い、活性領域上の埋め込み層をエッチングにより除去し
ている。また、埋め込み成長を選択成長により行なって
いる巣１４の技術では、ウィンドウ領域のエッチングに
用いたマスクをフォトリソグラフィ法によりウィンドウ
領域近傍のストライプ状以外の部分を除去し、選択成長
用のマスクとして形成し、その後さらにフォトリソグラ
フィ法により活性領域上の埋め込み層をエッチングによ
り除去しているため、製造工程が複雑になり、工程が増
えることにより歩留まりの低下をも招くことになる。
【００１０】これに対し、図１５に示した特開昭６４−
４２８８４号公報の技術では、ウィンドウ領域を除くス
トライプ状のマスクにより、ウィンドウ領域と、電流狭
窄並びにレーザ光の横モード制御用の埋め込みストライ
プを同時エッチング、同時埋め込みすることにより製造
工程の簡略化を図っている。しかし、ウィンドウ領域と
埋め込みストライプ部の埋め込み層の組成が異なる半導
体レーザの作製は、この手法では困難であった。また、
活性層またはクラッド層がＡｌを含む半導体層で形成さ
れた半導体レーザにおいて、活性層をエッチング除去
し、電流狭窄並びに横モード制御を行う埋め込み型のス
トライプ構造を用いると、埋め込みストライプ側面の界
面から活性層へ欠陥が導入され、半導体レーザの劣化の
原因となる可能性があり、活性層は除去せずに電流狭窄
並びに横モード制御を行うリッジストライプ構造を形成
することはこの手法では困難であった。なお、以上は半
導体レーザについて説明してきたが、半導体光アンプに
おいても同様である。
４２８８４号公報の技術では、ウィンドウ領域を除くス
トライプ状のマスクにより、ウィンドウ領域と、電流狭
窄並びにレーザ光の横モード制御用の埋め込みストライ
プを同時エッチング、同時埋め込みすることにより製造
工程の簡略化を図っている。しかし、ウィンドウ領域と
埋め込みストライプ部の埋め込み層の組成が異なる半導
体レーザの作製は、この手法では困難であった。また、
活性層またはクラッド層がＡｌを含む半導体層で形成さ
れた半導体レーザにおいて、活性層をエッチング除去
し、電流狭窄並びに横モード制御を行う埋め込み型のス
トライプ構造を用いると、埋め込みストライプ側面の界
面から活性層へ欠陥が導入され、半導体レーザの劣化の
原因となる可能性があり、活性層は除去せずに電流狭窄
並びに横モード制御を行うリッジストライプ構造を形成
することはこの手法では困難であった。なお、以上は半
導体レーザについて説明してきたが、半導体光アンプに
おいても同様である。
【００１１】本発明の目的は、電流狭窄並びにレーザ光
の横モード制御ストライプ構造がリッジストライプ型ま
たは埋め込み型等の形状によらず、ウィンドウ領域の埋
め込み工程を簡単に行なうことができる高出力な半導体
発光素子、及びその製造方法を提供することにある。
の横モード制御ストライプ構造がリッジストライプ型ま
たは埋め込み型等の形状によらず、ウィンドウ領域の埋
め込み工程を簡単に行なうことができる高出力な半導体
発光素子、及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体発光素子
は、第一導電型半導体基板上に少なくとも第一導電型ク
ラッド層、活性層、及び第二導電型クラッド層からな
り、電流注入用のストライプの外側を前記第二導電型ク
ラッド層の途中、あるいは前記活性層近傍、あるいは前
記第一導電型クラッド層の下部または途中までエッチン
グして電流ブロック層で埋め込まれた電流狭窄ストライ
プを有する半導体発光素子において、素子のストライプ
端面近傍の領域と、前記電流狭窄ストライプを含み電流
狭窄ストライプよりも幅の広いストライプ外側の領域と
を、前記活性層を横切って活性層に比してバンドギャッ
プエネルギーの大きい半導体層で埋め込むことを特徴と
する。例えば、ＧａＡｓ基板上に電流狭窄ストライプを
有する半導体発光素子であって、素子のストライプ端面
近傍の領域と、前記電流狭窄ストライプを含み電流狭窄
ストライプよりも幅の広いストライプ外側の領域の埋め
込み層が（Ａｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦
１）からなる。あるいは、ＧａＡｓ基板上に電流狭窄ス
トライプを有する半導体発光素子であって、素子のスト
ライプ端面近傍の領域と、前記電流狭窄ストライプを含
み電流狭窄ストライプよりも幅の広いストライプ外側の
領域の埋め込み層がＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）
からなる。
は、第一導電型半導体基板上に少なくとも第一導電型ク
ラッド層、活性層、及び第二導電型クラッド層からな
り、電流注入用のストライプの外側を前記第二導電型ク
ラッド層の途中、あるいは前記活性層近傍、あるいは前
記第一導電型クラッド層の下部または途中までエッチン
グして電流ブロック層で埋め込まれた電流狭窄ストライ
プを有する半導体発光素子において、素子のストライプ
端面近傍の領域と、前記電流狭窄ストライプを含み電流
狭窄ストライプよりも幅の広いストライプ外側の領域と
を、前記活性層を横切って活性層に比してバンドギャッ
プエネルギーの大きい半導体層で埋め込むことを特徴と
する。例えば、ＧａＡｓ基板上に電流狭窄ストライプを
有する半導体発光素子であって、素子のストライプ端面
近傍の領域と、前記電流狭窄ストライプを含み電流狭窄
ストライプよりも幅の広いストライプ外側の領域の埋め
込み層が（Ａｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦
１）からなる。あるいは、ＧａＡｓ基板上に電流狭窄ス
トライプを有する半導体発光素子であって、素子のスト
ライプ端面近傍の領域と、前記電流狭窄ストライプを含
み電流狭窄ストライプよりも幅の広いストライプ外側の
領域の埋め込み層がＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）
からなる。
【００１３】また、本発明の半導体発光素子の製造方法
は、第一導電型半導体基板上に、少なくとも第一導電型
クラッド層、活性層、及び第二導電型クラッド層を積層
成長し、電流注入用のストライプの外側を前記第二導電
型クラッド層の途中、あるいは前記活性層近傍、あるい
は前記第一導電型クラッド層の下部または途中までエッ
チングして電流ブロック層で埋め込み電流狭窄ストライ
プを形成する半導体発光素子の製造方法において、素子
のストライプ端面近傍を除いた領域に、前記電流狭窄ス
トライプを含み電流狭窄ストライプよりも幅の広い長方
形状の絶縁膜を形成する工程と、この絶縁膜をマスクと
して前記第二導電型クラッド層、活性層、および前記第
一導電型クラッド層の下部または途中までエッチングし
て溝を形成する工程と、前記絶縁膜を選択成長用マスク
として前記溝内を前記活性層に比してバンドギャップエ
ネルギーの大きい半導体層で埋め込む工程とを有するこ
とを特徴とする。例えば、ＧａＡｓ基板上に、電流狭窄
ストライプを有する半導体発光素子の製造方法であっ
て、素子のストライプ端面近傍の領域と、前記電流狭窄
ストライプを含み電流狭窄ストライプよりも幅の広いス
トライプ外側の領域とに溝を形成し、この溝内に選択成
長により（Ａｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦
１）からなる半導体層で埋め込む工程を有する。あるい
は、ＧａＡｓ基板上に、電流狭窄ストライプを有する半
導体発光素子の製造方法であって、素子のストライプ端
面近傍の領域と、前記電流狭窄ストライプを含み電流狭
窄ストライプよりも幅の広いストライプ外側の領域とに
前記溝を形成し、この溝内に選択成長によりＡｌx Ｇａ
1-x Ａｓ（０≦ｘ≦１）からなる半導体層で埋め込む工
程を有することを特徴とする。
は、第一導電型半導体基板上に、少なくとも第一導電型
クラッド層、活性層、及び第二導電型クラッド層を積層
成長し、電流注入用のストライプの外側を前記第二導電
型クラッド層の途中、あるいは前記活性層近傍、あるい
は前記第一導電型クラッド層の下部または途中までエッ
チングして電流ブロック層で埋め込み電流狭窄ストライ
プを形成する半導体発光素子の製造方法において、素子
のストライプ端面近傍を除いた領域に、前記電流狭窄ス
トライプを含み電流狭窄ストライプよりも幅の広い長方
形状の絶縁膜を形成する工程と、この絶縁膜をマスクと
して前記第二導電型クラッド層、活性層、および前記第
一導電型クラッド層の下部または途中までエッチングし
て溝を形成する工程と、前記絶縁膜を選択成長用マスク
として前記溝内を前記活性層に比してバンドギャップエ
ネルギーの大きい半導体層で埋め込む工程とを有するこ
とを特徴とする。例えば、ＧａＡｓ基板上に、電流狭窄
ストライプを有する半導体発光素子の製造方法であっ
て、素子のストライプ端面近傍の領域と、前記電流狭窄
ストライプを含み電流狭窄ストライプよりも幅の広いス
トライプ外側の領域とに溝を形成し、この溝内に選択成
長により（Ａｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦
１）からなる半導体層で埋め込む工程を有する。あるい
は、ＧａＡｓ基板上に、電流狭窄ストライプを有する半
導体発光素子の製造方法であって、素子のストライプ端
面近傍の領域と、前記電流狭窄ストライプを含み電流狭
窄ストライプよりも幅の広いストライプ外側の領域とに
前記溝を形成し、この溝内に選択成長によりＡｌx Ｇａ
1-x Ａｓ（０≦ｘ≦１）からなる半導体層で埋め込む工
程を有することを特徴とする。
【００１４】本発明の半導体発光素子によれば、ウィン
ドウ領域を活性層に比してバンドギャップエネルギーの
大きな半導体層で埋め込む構造とすることにより、素子
端面での光吸収を低減、端面破壊を抑制でき、光高出力
特性を得ることができる。
ドウ領域を活性層に比してバンドギャップエネルギーの
大きな半導体層で埋め込む構造とすることにより、素子
端面での光吸収を低減、端面破壊を抑制でき、光高出力
特性を得ることができる。
【００１５】また、本発明の半導体発光素子の製造方法
によれば、素子端面近傍の領域を除いた活性領域に電流
狭窄ストライプを含み電流狭窄ストライプよりも幅の広
い長方形状の絶縁膜を形成し、この絶縁膜をマスクとし
てウィンドウ領域と活性領域のマスク以外の部分をエッ
チングして溝を形成し、かつ同じ絶縁膜をマスクとして
前記溝内に活性層に比してバンドギャップエネルギーの
大きい半導体層で埋め込むことにより、選択成長に対し
マスクの開口幅を大きくすることになり、容易に選択成
長が可能になり、選択性の悪い、特にＡｌを含む半導体
材料においても選択成長を行なうことが可能となる。マ
スクとなる絶縁膜の幅は、電流狭窄ストライプの幅より
広く、選択成長の際埋め込み層に用いる半導体材料に合
わせ、マスク上に多結晶成長しないように幅を決める。
ウィンドウ領域のエッチングと埋め込みが同一マスクに
より一括して行なえ、Ａｌを含む半導体材料においても
ウィンドウ領域のみを平坦に埋め込むことができるた
め、活性領域上の埋め込み層を除去する工程を必要とせ
ず、簡単な工程によりウィンドウ構造を形成できる。
によれば、素子端面近傍の領域を除いた活性領域に電流
狭窄ストライプを含み電流狭窄ストライプよりも幅の広
い長方形状の絶縁膜を形成し、この絶縁膜をマスクとし
てウィンドウ領域と活性領域のマスク以外の部分をエッ
チングして溝を形成し、かつ同じ絶縁膜をマスクとして
前記溝内に活性層に比してバンドギャップエネルギーの
大きい半導体層で埋め込むことにより、選択成長に対し
マスクの開口幅を大きくすることになり、容易に選択成
長が可能になり、選択性の悪い、特にＡｌを含む半導体
材料においても選択成長を行なうことが可能となる。マ
スクとなる絶縁膜の幅は、電流狭窄ストライプの幅より
広く、選択成長の際埋め込み層に用いる半導体材料に合
わせ、マスク上に多結晶成長しないように幅を決める。
ウィンドウ領域のエッチングと埋め込みが同一マスクに
より一括して行なえ、Ａｌを含む半導体材料においても
ウィンドウ領域のみを平坦に埋め込むことができるた
め、活性領域上の埋め込み層を除去する工程を必要とせ
ず、簡単な工程によりウィンドウ構造を形成できる。
【００１６】
【発明の実施の形態】本発明の半導体発光素子及びその
製造方法の実施形態を、半導体レーザの場合について図
を用いて説明する。図１は本発明の半導体レーザの実施
形態１の一部を破断した斜視図であり、ここではＡｌＧ
ａＩｎＰ赤色半導体レーザの場合を示す。この半導体レ
ーザの構成及びその製造方法を図２〜図４を参照して説
明する。なお、以降の各図において、（Ａ）〜（Ｆ）は
レーザ中央をレーザ出射端面と平行に切断した断面図、
（ａ）〜（ｆ）は電流狭窄ストライプ中央をそのストラ
イプ方向に切断した断面図である。まず、図３（Ａ），
（ａ）のように、ｎ型ＧａＡｓ基板１上に０．５μｍ厚
のｎ型ＧａＡｓバッファ層２、１．５μｍ厚のｎ型（Ａ
ｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層３、アンド
ープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活性層４、１．
５μｍ厚のｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐク
ラッド層５、２０ｎｍ厚のｐ型Ｇａ0.5 Ｉｎ0.5 Ｐヘテ
ロバッファ層６、０. ３μｍ厚のｐ型ＧａＡｓキャップ
層７を積層成長する。結晶成長は減圧ＭＯＶＰＥ法を用
いた。次に、図３（Ｂ），（ｂ）に示すように、リソグ
ラフィ法によりウィンドウ領域を除いた活性領域に形成
しようとするリッジストライプ（電流狭窄ストライプ）
よりも幅の広い長方形状のＳｉＯ2 マスク１３を形成す
る。図２（ａ）は前記ＳｉＯ2 マスク１３の斜視図であ
り、ＳｉＯ2 マスク１３の幅はリッジストライプの幅よ
り広く、選択成長の際埋め込み層に用いる半導体材料に
合わせ、マスク上に多結晶成長しないように幅を決め
る。この場合は、５０μｍ幅のマスクを形成した。次い
で、図３（Ｃ），（ｃ）に示すように、前記ＳｉＯ2 マ
スク１３をエッチング用マスクとしてウェットエッチン
グまたはドライエッチングにより、アンドープＧａＩｎ
Ｐ／ＡｌＧａＩｎＰＭＱＷ活性層４よりも深く、ｎ型
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層３の途
中まで除去し、溝を形成する。
製造方法の実施形態を、半導体レーザの場合について図
を用いて説明する。図１は本発明の半導体レーザの実施
形態１の一部を破断した斜視図であり、ここではＡｌＧ
ａＩｎＰ赤色半導体レーザの場合を示す。この半導体レ
ーザの構成及びその製造方法を図２〜図４を参照して説
明する。なお、以降の各図において、（Ａ）〜（Ｆ）は
レーザ中央をレーザ出射端面と平行に切断した断面図、
（ａ）〜（ｆ）は電流狭窄ストライプ中央をそのストラ
イプ方向に切断した断面図である。まず、図３（Ａ），
（ａ）のように、ｎ型ＧａＡｓ基板１上に０．５μｍ厚
のｎ型ＧａＡｓバッファ層２、１．５μｍ厚のｎ型（Ａ
ｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層３、アンド
ープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活性層４、１．
５μｍ厚のｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐク
ラッド層５、２０ｎｍ厚のｐ型Ｇａ0.5 Ｉｎ0.5 Ｐヘテ
ロバッファ層６、０. ３μｍ厚のｐ型ＧａＡｓキャップ
層７を積層成長する。結晶成長は減圧ＭＯＶＰＥ法を用
いた。次に、図３（Ｂ），（ｂ）に示すように、リソグ
ラフィ法によりウィンドウ領域を除いた活性領域に形成
しようとするリッジストライプ（電流狭窄ストライプ）
よりも幅の広い長方形状のＳｉＯ2 マスク１３を形成す
る。図２（ａ）は前記ＳｉＯ2 マスク１３の斜視図であ
り、ＳｉＯ2 マスク１３の幅はリッジストライプの幅よ
り広く、選択成長の際埋め込み層に用いる半導体材料に
合わせ、マスク上に多結晶成長しないように幅を決め
る。この場合は、５０μｍ幅のマスクを形成した。次い
で、図３（Ｃ），（ｃ）に示すように、前記ＳｉＯ2 マ
スク１３をエッチング用マスクとしてウェットエッチン
グまたはドライエッチングにより、アンドープＧａＩｎ
Ｐ／ＡｌＧａＩｎＰＭＱＷ活性層４よりも深く、ｎ型
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層３の途
中まで除去し、溝を形成する。
【００１７】次に、図４（Ａ），（ａ）に示すように、
ＳｉＯ2 マスク１３を選択成長用マスクとして、エッチ
ングにより形成した溝部に高抵抗（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐ埋め込み層８を選択成長により形成す
る。選択成長には減圧ＭＯＶＰＥ法を用いた。これまで
の工程により、ウィンドウ領域の形成が完了する。次
に、電流狭窄並びに横モード制御用のリッジストライプ
の形成を行う。図４（Ｂ），（ｂ）に示すように、Ｓｉ
Ｏ2 マスク１３を除去後、横モード制御用リッジストラ
イプを形成するために、埋め込みを行っていない領域の
ほぼ中央に５μｍ幅のＳｉＯ2 ストライプマスク１４を
フォトリソグラフィ法により形成し、ｐ型（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層５を層厚０. ２μｍ
程度残してウェットエッチング、またはドライエッチン
グにより除去し、メサを形成する。次いで、図４（Ｃ）
（ｃ）に示すように、選択成長によりｎ型ＧａＡｓブロ
ック層９を積層成長後、ＳｉＯ2 ストライプマスク１４
を除去し、ｐ型ＧａＡｓコンタクト層１０を形成した。
次に、ｎ電極１１、ｐ電極１２を形成し、埋め込みを行
ったウィンドウ領域で劈開して共振器を形成し、図１に
示した半導体レーザが完成される。
ＳｉＯ2 マスク１３を選択成長用マスクとして、エッチ
ングにより形成した溝部に高抵抗（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐ埋め込み層８を選択成長により形成す
る。選択成長には減圧ＭＯＶＰＥ法を用いた。これまで
の工程により、ウィンドウ領域の形成が完了する。次
に、電流狭窄並びに横モード制御用のリッジストライプ
の形成を行う。図４（Ｂ），（ｂ）に示すように、Ｓｉ
Ｏ2 マスク１３を除去後、横モード制御用リッジストラ
イプを形成するために、埋め込みを行っていない領域の
ほぼ中央に５μｍ幅のＳｉＯ2 ストライプマスク１４を
フォトリソグラフィ法により形成し、ｐ型（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層５を層厚０. ２μｍ
程度残してウェットエッチング、またはドライエッチン
グにより除去し、メサを形成する。次いで、図４（Ｃ）
（ｃ）に示すように、選択成長によりｎ型ＧａＡｓブロ
ック層９を積層成長後、ＳｉＯ2 ストライプマスク１４
を除去し、ｐ型ＧａＡｓコンタクト層１０を形成した。
次に、ｎ電極１１、ｐ電極１２を形成し、埋め込みを行
ったウィンドウ領域で劈開して共振器を形成し、図１に
示した半導体レーザが完成される。
【００１８】この実施形態１の半導体レーザについて、
光出力特性を測定したところ、ウィンドウ構造のない半
導体レーザでは８０ｍＷにてＣＯＤにより非可逆的な劣
化に至ったのに対し、本実施例の製造方法により作製し
た半導体レーザでは約１６０ｍＷで可逆的な熱飽和が見
られ、ＣＯＤによる劣化は見られなかった。また、本実
施形態１の製造方法により作製した半導体レーザでは歩
留まり９０％以上で同様な特性が得られた。また、長期
通電試験においても本実施形態１ではリッジストライプ
構造としたため、活性層をエッチング除去して作製する
埋め込み型横モード制御ストライプ構造のように、埋め
込みストライプ側面の界面から活性層へ欠陥が導入され
ることなく、高信頼な特性が得られた。
光出力特性を測定したところ、ウィンドウ構造のない半
導体レーザでは８０ｍＷにてＣＯＤにより非可逆的な劣
化に至ったのに対し、本実施例の製造方法により作製し
た半導体レーザでは約１６０ｍＷで可逆的な熱飽和が見
られ、ＣＯＤによる劣化は見られなかった。また、本実
施形態１の製造方法により作製した半導体レーザでは歩
留まり９０％以上で同様な特性が得られた。また、長期
通電試験においても本実施形態１ではリッジストライプ
構造としたため、活性層をエッチング除去して作製する
埋め込み型横モード制御ストライプ構造のように、埋め
込みストライプ側面の界面から活性層へ欠陥が導入され
ることなく、高信頼な特性が得られた。
【００１９】このような半導体レーザが作製できる理由
について考察すると。素子のストライプ端面近傍の領
域、すなわちウィンドウ領域の埋め込み層の形成方法
は、図２（ａ）に示したように、素子端面近傍の領域を
除いた活性領域に電流狭窄ストライプを含み電流狭窄ス
トライプよりも幅の広い長方形状のＳｉＯ2 マスク１３
を形成している。そして、このＳｉＯ2 マスク１３を用
いてウィンドウ領域と活性領域のマスク以外の部分をエ
ッチングして溝を形成し、さらにこのＳｉＯ2 マスク１
３を選択成長用マスクとしてその外側を活性層に比して
バンドギャップエネルギーの大きい半導体層８で埋め込
んでいる。この時、図２（ｂ）に示す従来技術のよう
に、共振器端面近傍の領域のみ除去した絶縁膜マスク１
３Ａを用いてエッチング及び選択成長をすると、選択成
長に対し開口幅が小さく成長領域が狭いため、選択性の
悪い半導体材料、すなわち絶縁膜に付着しやすい半導体
材料を選択成長しようとすると、絶縁膜上に多結晶成長
してしまう。特にＡｌを含むＡｌＧａＩｎＰ、ＡｌＧａ
Ａｓ等においては、選択性が悪く、絶縁膜上に多結晶成
長し易い材料である。これに対し、図２（ａ）のように
選択成長に対し開口幅を大きくしたマスク１３を使用す
ることにより容易に選択成長が可能になり、選択性の悪
い、特にＡｌを含む半導体材料においても選択成長を行
なうことが可能となる。
について考察すると。素子のストライプ端面近傍の領
域、すなわちウィンドウ領域の埋め込み層の形成方法
は、図２（ａ）に示したように、素子端面近傍の領域を
除いた活性領域に電流狭窄ストライプを含み電流狭窄ス
トライプよりも幅の広い長方形状のＳｉＯ2 マスク１３
を形成している。そして、このＳｉＯ2 マスク１３を用
いてウィンドウ領域と活性領域のマスク以外の部分をエ
ッチングして溝を形成し、さらにこのＳｉＯ2 マスク１
３を選択成長用マスクとしてその外側を活性層に比して
バンドギャップエネルギーの大きい半導体層８で埋め込
んでいる。この時、図２（ｂ）に示す従来技術のよう
に、共振器端面近傍の領域のみ除去した絶縁膜マスク１
３Ａを用いてエッチング及び選択成長をすると、選択成
長に対し開口幅が小さく成長領域が狭いため、選択性の
悪い半導体材料、すなわち絶縁膜に付着しやすい半導体
材料を選択成長しようとすると、絶縁膜上に多結晶成長
してしまう。特にＡｌを含むＡｌＧａＩｎＰ、ＡｌＧａ
Ａｓ等においては、選択性が悪く、絶縁膜上に多結晶成
長し易い材料である。これに対し、図２（ａ）のように
選択成長に対し開口幅を大きくしたマスク１３を使用す
ることにより容易に選択成長が可能になり、選択性の悪
い、特にＡｌを含む半導体材料においても選択成長を行
なうことが可能となる。
【００２０】ここで、マスクとなる絶縁膜の幅は、電流
狭窄ストライプの幅より広く、選択成長の際埋め込み層
に用いる半導体材料に合わせ、マスク上に多結晶成長し
ないように幅を決める。このようにウィンドウ領域のエ
ッチングと埋め込みが同一マスクにより一括して行な
え、Ａｌを含む半導体材料においてもウィンドウ領域の
みを平坦に埋め込むことができるため、活性領域上の埋
め込み層を除去する工程を必要とせず、簡単な工程によ
りウィンドウ構造を形成できる。この工程により作製し
た素子において、ウィンドウ領域を活性層に比してバン
ドギャップエネルギーの大きな半導体層で埋め込む構造
とすることにより、素子端面での光吸収を低減、端面破
壊を抑制でき、光高出力特性を得ることができる。ま
た、ウィンドウ領域の埋め込みを容易に行うことがで
き、高出力な半導体発光素子を製造効率よく、また歩留
まりよく製造することが可能となる。
狭窄ストライプの幅より広く、選択成長の際埋め込み層
に用いる半導体材料に合わせ、マスク上に多結晶成長し
ないように幅を決める。このようにウィンドウ領域のエ
ッチングと埋め込みが同一マスクにより一括して行な
え、Ａｌを含む半導体材料においてもウィンドウ領域の
みを平坦に埋め込むことができるため、活性領域上の埋
め込み層を除去する工程を必要とせず、簡単な工程によ
りウィンドウ構造を形成できる。この工程により作製し
た素子において、ウィンドウ領域を活性層に比してバン
ドギャップエネルギーの大きな半導体層で埋め込む構造
とすることにより、素子端面での光吸収を低減、端面破
壊を抑制でき、光高出力特性を得ることができる。ま
た、ウィンドウ領域の埋め込みを容易に行うことがで
き、高出力な半導体発光素子を製造効率よく、また歩留
まりよく製造することが可能となる。
【００２１】なお、本実施形態１では埋め込み層８に
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層を用いたが、活
性層よりもバンドギャップエネルギーが大きくなるよう
に（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）の
Ａｌ組成を決定すればよく、また、活性層４はＧａＩｎ
ＰまたはＡｌＧａＩｎＰバルク層としてもよい。
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層を用いたが、活
性層よりもバンドギャップエネルギーが大きくなるよう
に（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）の
Ａｌ組成を決定すればよく、また、活性層４はＧａＩｎ
ＰまたはＡｌＧａＩｎＰバルク層としてもよい。
【００２２】本発明の半導体レーザの実施形態２の斜視
図を図５に示す。この実施形態２では、電流狭窄並びに
横モード制御用リッジストライプ構造を作製した後に、
ウィンドウ領域を作製した例を示しており、この場合も
ＡｌＧａＩｎＰ赤色半導体レーザの場合を示す。また、
図６及び図７はその製造工程を示す図である。まず、図
６（Ａ），（ａ）に示すように、ｎ型ＧａＡｓ基板１上
に０．５μｍ厚のｎ型ＧａＡｓバッファ層２、１．５μ
ｍ厚のｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5Ｐクラッ
ド層３、アンドープＡｌＧａＩｎＰ／ＧａＩｎＰＭＱＷ
活性層４、１．５μｍ厚のｐ型（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐクラッド層５、２０ｎｍ厚のｐ型Ｇａ
0.5 Ｉｎ0.5 Ｐヘテロバッファ層６、０. ３μｍ厚のｐ
型ＧａＡｓキャップ層７を積層成長する。結晶成長は減
圧ＭＯＶＰＥ法を用いた。次に、電流狭窄並びに横モー
ド制御用のリッジストライプの形成を行う。図６
（Ｂ），（ｂ）に示すように、横モード制御用リッジス
トライプを形成するために、５μｍ幅のＳｉＯ2 ストラ
イプマスク１４をフォトリソグラフィ法により形成し、
ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層５
を層厚０. ２μｍ程度残してウェットエッチング、また
はドライエッチングにより除去し、メサを形成する。次
に、図６（Ｃ），（ｃ）に示すように、選択成長により
ｎ型ＧａＡｓブロック層９を積層成長後、ＳｉＯ2 スト
ライプマスク１４を除去する。これらの工程によりリッ
ジストライプの形成が完了する。
図を図５に示す。この実施形態２では、電流狭窄並びに
横モード制御用リッジストライプ構造を作製した後に、
ウィンドウ領域を作製した例を示しており、この場合も
ＡｌＧａＩｎＰ赤色半導体レーザの場合を示す。また、
図６及び図７はその製造工程を示す図である。まず、図
６（Ａ），（ａ）に示すように、ｎ型ＧａＡｓ基板１上
に０．５μｍ厚のｎ型ＧａＡｓバッファ層２、１．５μ
ｍ厚のｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5Ｐクラッ
ド層３、アンドープＡｌＧａＩｎＰ／ＧａＩｎＰＭＱＷ
活性層４、１．５μｍ厚のｐ型（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐクラッド層５、２０ｎｍ厚のｐ型Ｇａ
0.5 Ｉｎ0.5 Ｐヘテロバッファ層６、０. ３μｍ厚のｐ
型ＧａＡｓキャップ層７を積層成長する。結晶成長は減
圧ＭＯＶＰＥ法を用いた。次に、電流狭窄並びに横モー
ド制御用のリッジストライプの形成を行う。図６
（Ｂ），（ｂ）に示すように、横モード制御用リッジス
トライプを形成するために、５μｍ幅のＳｉＯ2 ストラ
イプマスク１４をフォトリソグラフィ法により形成し、
ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層５
を層厚０. ２μｍ程度残してウェットエッチング、また
はドライエッチングにより除去し、メサを形成する。次
に、図６（Ｃ），（ｃ）に示すように、選択成長により
ｎ型ＧａＡｓブロック層９を積層成長後、ＳｉＯ2 スト
ライプマスク１４を除去する。これらの工程によりリッ
ジストライプの形成が完了する。
【００２３】次に、ウィンドウ領域の形成を行う。図７
（Ａ），（ａ）に示すように、リソグラフィ法によりウ
ィンドウ領域を除いた活性領域にリッジストライプより
も幅の広い長方形状のＳｉＯ2 マスク１３を形成する。
この場合、５０μｍ幅のマスクを形成し、リッジストラ
イプがＳｉＯ2 マスク１３のほぼ中央となるようにし
た。図７（Ｂ），（ｂ）に示すように、前記ＳｉＯ2 マ
スク１３をエッチング用マスクとしてウェットエッチン
グまたはドライエッチングにより、アンドープＧａＩｎ
Ｐ／ＡｌＧａＩｎＰＭＱＷ活性層４よりも深く、ｎ型
（Ａｌ0.7 Ｇａ0.3）0.5 Ｉｎ0.5 Ｐクラッド層３の途
中まで除去し、溝を形成する。図７（Ｃ），（ｃ）に示
すように、ＳｉＯ2 マスク１３を選択成長用マスクとし
て、エッチングにより形成した溝部に高抵抗（Ａｌ0.7
Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層８を選択成長によ
り形成する。選択成長には減圧ＭＯＶＰＥ法を用いた。
これまでの工程により、ウィンドウ領域の形成が完了す
る。次に、ＳｉＯ2 マスク１３を除去し、ｐ型ＧａＡｓ
コンタクト層１０を形成後、ｎ電極１１、ｐ電極１２を
形成し、埋め込みを行ったウィンドウ領域で劈開して共
振器を形成し、図５に示した半導体レーザを完成する。
（Ａ），（ａ）に示すように、リソグラフィ法によりウ
ィンドウ領域を除いた活性領域にリッジストライプより
も幅の広い長方形状のＳｉＯ2 マスク１３を形成する。
この場合、５０μｍ幅のマスクを形成し、リッジストラ
イプがＳｉＯ2 マスク１３のほぼ中央となるようにし
た。図７（Ｂ），（ｂ）に示すように、前記ＳｉＯ2 マ
スク１３をエッチング用マスクとしてウェットエッチン
グまたはドライエッチングにより、アンドープＧａＩｎ
Ｐ／ＡｌＧａＩｎＰＭＱＷ活性層４よりも深く、ｎ型
（Ａｌ0.7 Ｇａ0.3）0.5 Ｉｎ0.5 Ｐクラッド層３の途
中まで除去し、溝を形成する。図７（Ｃ），（ｃ）に示
すように、ＳｉＯ2 マスク１３を選択成長用マスクとし
て、エッチングにより形成した溝部に高抵抗（Ａｌ0.7
Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層８を選択成長によ
り形成する。選択成長には減圧ＭＯＶＰＥ法を用いた。
これまでの工程により、ウィンドウ領域の形成が完了す
る。次に、ＳｉＯ2 マスク１３を除去し、ｐ型ＧａＡｓ
コンタクト層１０を形成後、ｎ電極１１、ｐ電極１２を
形成し、埋め込みを行ったウィンドウ領域で劈開して共
振器を形成し、図５に示した半導体レーザを完成する。
【００２４】本実施形態２においても、実施形態１と同
様、高出力で高信頼な半導体レーザの特性が得られた。
本実施形態２では埋め込み層８に（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐ層を用いたが、活性層よりもバンドギャ
ップエネルギーが大きくなるように（ＡｌX Ｇａ1-X ）
0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）のＡｌ組成を決定すれば
よく、また、活性層４はＧａＩｎＰまたはＡｌＧａＩｎ
Ｐバルク層としてもよい。
様、高出力で高信頼な半導体レーザの特性が得られた。
本実施形態２では埋め込み層８に（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐ層を用いたが、活性層よりもバンドギャ
ップエネルギーが大きくなるように（ＡｌX Ｇａ1-X ）
0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）のＡｌ組成を決定すれば
よく、また、活性層４はＧａＩｎＰまたはＡｌＧａＩｎ
Ｐバルク層としてもよい。
【００２５】図８（Ａ），（ａ）は、本発明の実施形態
３の半導体レーザの断面図を示しており、前記実施形態
１の変形例の一形態である。前記実施形態１と同様な製
造工程手順により作製し、ウィンドウ領域の埋め込み層
として高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め
込み層８の代わりに、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉ
ｎ0.5 Ｐ埋め込み層１５とｎ型（Ａｌ0.7 Ｇａ0.3 ）0.
5 Ｉｎ0.5 Ｐ埋め込み層１６により埋め込みを行った。
ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層１
５とｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み
層１６の界面はほぼ活性層と同一の高さになるように
し、埋め込み層の電流ブロック構造をｐ−ｎ−ｐ−ｎ構
造として電流が流れないようにしている。本実施形態３
では、埋め込み層１５，１６に（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐ層を用いたが、活性層よりもバンドギャ
ップエネルギーが大きくなるように（Ａｌx Ｇａ1-x ）
0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）のＡｌ組成を決定すれば
よく、また、活性層４はＧａＩｎＰまたはＡｌＧａＩｎ
Ｐバルク層としてもよい。
３の半導体レーザの断面図を示しており、前記実施形態
１の変形例の一形態である。前記実施形態１と同様な製
造工程手順により作製し、ウィンドウ領域の埋め込み層
として高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め
込み層８の代わりに、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉ
ｎ0.5 Ｐ埋め込み層１５とｎ型（Ａｌ0.7 Ｇａ0.3 ）0.
5 Ｉｎ0.5 Ｐ埋め込み層１６により埋め込みを行った。
ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層１
５とｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み
層１６の界面はほぼ活性層と同一の高さになるように
し、埋め込み層の電流ブロック構造をｐ−ｎ−ｐ−ｎ構
造として電流が流れないようにしている。本実施形態３
では、埋め込み層１５，１６に（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐ層を用いたが、活性層よりもバンドギャ
ップエネルギーが大きくなるように（Ａｌx Ｇａ1-x ）
0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）のＡｌ組成を決定すれば
よく、また、活性層４はＧａＩｎＰまたはＡｌＧａＩｎ
Ｐバルク層としてもよい。
【００２６】図８（Ｂ），（ｂ）には、本発明の実施形
態４の半導体レーザの断面図を示しており、前記実施形
態１の変形例の他の形態である。実施形態１と同様な製
造工程手順により作製し、ウィンドウ領域の埋込み層と
して高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層８の代わりに、高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ埋め込
み層１７により埋め込みを行った。本実施形態４では、
埋め込み層１７に高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ層を用い
たが、活性層よりもバンドギャップエネルギーが大きく
なるようにＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）のＡｌ組
成を決定すればよく、ｐ−ｎ接合を用いて電流をブロッ
クする構造としてもよい。また、活性層４はＧａＩｎＰ
またはＡｌＧａＩｎＰバルク層としてもよい。
態４の半導体レーザの断面図を示しており、前記実施形
態１の変形例の他の形態である。実施形態１と同様な製
造工程手順により作製し、ウィンドウ領域の埋込み層と
して高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層８の代わりに、高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ埋め込
み層１７により埋め込みを行った。本実施形態４では、
埋め込み層１７に高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ層を用い
たが、活性層よりもバンドギャップエネルギーが大きく
なるようにＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）のＡｌ組
成を決定すればよく、ｐ−ｎ接合を用いて電流をブロッ
クする構造としてもよい。また、活性層４はＧａＩｎＰ
またはＡｌＧａＩｎＰバルク層としてもよい。
【００２７】図９（Ａ），（ａ）は、本発明の実施形態
５の半導体レーザの断面図を示しており、前記実施形態
２の変形例の一形態である。実施形態２と同様な製造工
程手順により作製し、ウィンドウ領域の埋込み層として
高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層
８の代わりに、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5
Ｐ埋め込み層１５とｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ埋め込み層１６により埋め込みを行った。ｐ型
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層１５と
ｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層１
６の界面はほぼ活性層と同一の高さになるようにし、埋
め込み層の電流ブロック構造をｐ−ｎ−ｐ−ｎ構造とし
て電流が流れないようにしている。本実施形態５では、
埋め込み層１５，１６に（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ層を用いたが、活性層よりもバンドギャップエネ
ルギーが大きくなるようにＡｌ組成を決定すればよく、
また、活性層４はＧａＩｎＰまたはＡｌＧａＩｎＰバル
ク層としてもよい。
５の半導体レーザの断面図を示しており、前記実施形態
２の変形例の一形態である。実施形態２と同様な製造工
程手順により作製し、ウィンドウ領域の埋込み層として
高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層
８の代わりに、ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5
Ｐ埋め込み層１５とｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ埋め込み層１６により埋め込みを行った。ｐ型
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層１５と
ｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込み層１
６の界面はほぼ活性層と同一の高さになるようにし、埋
め込み層の電流ブロック構造をｐ−ｎ−ｐ−ｎ構造とし
て電流が流れないようにしている。本実施形態５では、
埋め込み層１５，１６に（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ層を用いたが、活性層よりもバンドギャップエネ
ルギーが大きくなるようにＡｌ組成を決定すればよく、
また、活性層４はＧａＩｎＰまたはＡｌＧａＩｎＰバル
ク層としてもよい。
【００２８】図１０（Ａ），（ａ）は、本発明の実施形
態６の半導体レーザの断面図を示しており、０．９８μ
ｍ帯半導体レーザの場合を示す。ｎ型ＧａＡｓ基板１上
に０．５μｍ厚のｎ型ＧａＡｓバッファ層２、１．５μ
ｍ厚のｎ型Ａｌ0.3 Ｇａ0.7Ａｓクラッド層１８、アン
ドープＩｎＧａＡｓ／ＡｌＧａＡｓＭＱＷ活性層１９、
１．５μｍ厚のｐ型Ａｌ0.3 Ｇａ0.7 Ａｓクラッド層２
０、０. ３μｍ厚のｐ型ＧａＡｓキャップ層７を積層成
長する。その後の工程は実施例１と同様の工程によりウ
ィンドウ領域の溝を形成し、高抵抗（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5Ｐ埋め込み層８で埋め込み、電流
狭窄並びに横モード制御用リッジストライプ構造を形成
した。本実施形態６では埋め込み層８に高抵抗（Ａｌ
0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層を用いたが、活性層よ
りもバンドギャップエネルギーが大きくなるように（Ａ
ｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）のＡｌ組
成を決定すればよく、ｐ−ｎ接合を用いて電流をブロッ
クする構造としてもよい。また、活性層１９はＩｎy Ｇ
ａ1-y Ａｓ／Ａｌz Ｇａ1-z Ａｓ量子井戸構造の（０≦
ｙ＜０．５、０≦ｚ≦１、ｙ＝０のときｚ≠０）の範囲
であればよく、ＧａＡｓまたはＡｌＧａＡｓバルク層と
してもよい。
態６の半導体レーザの断面図を示しており、０．９８μ
ｍ帯半導体レーザの場合を示す。ｎ型ＧａＡｓ基板１上
に０．５μｍ厚のｎ型ＧａＡｓバッファ層２、１．５μ
ｍ厚のｎ型Ａｌ0.3 Ｇａ0.7Ａｓクラッド層１８、アン
ドープＩｎＧａＡｓ／ＡｌＧａＡｓＭＱＷ活性層１９、
１．５μｍ厚のｐ型Ａｌ0.3 Ｇａ0.7 Ａｓクラッド層２
０、０. ３μｍ厚のｐ型ＧａＡｓキャップ層７を積層成
長する。その後の工程は実施例１と同様の工程によりウ
ィンドウ領域の溝を形成し、高抵抗（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5Ｐ埋め込み層８で埋め込み、電流
狭窄並びに横モード制御用リッジストライプ構造を形成
した。本実施形態６では埋め込み層８に高抵抗（Ａｌ
0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層を用いたが、活性層よ
りもバンドギャップエネルギーが大きくなるように（Ａ
ｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）のＡｌ組
成を決定すればよく、ｐ−ｎ接合を用いて電流をブロッ
クする構造としてもよい。また、活性層１９はＩｎy Ｇ
ａ1-y Ａｓ／Ａｌz Ｇａ1-z Ａｓ量子井戸構造の（０≦
ｙ＜０．５、０≦ｚ≦１、ｙ＝０のときｚ≠０）の範囲
であればよく、ＧａＡｓまたはＡｌＧａＡｓバルク層と
してもよい。
【００２９】図１０（Ｂ），（ｂ）は、本発明の実施形
態７の半導体レーザの断面図を示しており、実施形態６
の変形例を示している。実施形態６と同様な製造工程手
順により作製し、ウィンドウ領域の埋込み層として高抵
抗（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐ埋め込み層８の
代わりに、高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ埋め込み層１７
により埋め込みを行った。本実施形態７では埋め込み層
１７に高抵抗Ａｌ0.7Ｇａ0.3 Ａｓ層を用いたが、活性
層よりもバンドギャップエネルギーが大きくなるように
Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）のＡｌ組成を決定す
ればよく、ｐ−ｎ接合を用いて電流をブロックする構造
としてもよい。また、活性層１９はＩｎy Ｇａ1-y Ａｓ
／Ａｌz Ｇａ1-z Ａｓ量子井戸構造の（０≦ｙ＜０．
５、０≦ｚ≦１、ｙ＝０のときｚ≠０）の範囲であれば
よく、ＧａＡｓまたはＡｌＧａＡｓバルク層としてもよ
い。
態７の半導体レーザの断面図を示しており、実施形態６
の変形例を示している。実施形態６と同様な製造工程手
順により作製し、ウィンドウ領域の埋込み層として高抵
抗（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐ埋め込み層８の
代わりに、高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ埋め込み層１７
により埋め込みを行った。本実施形態７では埋め込み層
１７に高抵抗Ａｌ0.7Ｇａ0.3 Ａｓ層を用いたが、活性
層よりもバンドギャップエネルギーが大きくなるように
Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）のＡｌ組成を決定す
ればよく、ｐ−ｎ接合を用いて電流をブロックする構造
としてもよい。また、活性層１９はＩｎy Ｇａ1-y Ａｓ
／Ａｌz Ｇａ1-z Ａｓ量子井戸構造の（０≦ｙ＜０．
５、０≦ｚ≦１、ｙ＝０のときｚ≠０）の範囲であれば
よく、ＧａＡｓまたはＡｌＧａＡｓバルク層としてもよ
い。
【００３０】図１１は、本発明の実施形態８の半導体レ
ーザの一部を破断した斜視図を示しており、ＡｌＧａＩ
ｎＰ赤色半導体レーザの場合を示す。これまでの実施形
態ではリッジストライプ構造の場合について説明してき
たが、本実施例では活性層をエッチングにより除去して
半導体層で埋め込み、電流狭窄並びに横モード制御を行
う埋め込み型ストライプ構造の半導体レーザの場合につ
いて説明する。実施形態１の図４（Ｂ），（ｂ）の製造
工程において、ストライプをエッチングにより形成する
ときに、活性層４よりも深く、ｎ型（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5Ｐクラッド層３の途中まで除去
し、選択成長によりｎ型ＧａＡｓブロック層９を積層成
長する。これにより、埋め込み型ストライプ構造の半導
体レーザを作製することができる。本実施形態８ではＡ
ｌＧａＩｎＰ赤色半導体レーザの場合について述べた
が、ＩｎＧａＡｓ／ＡｌＧａＡｓ系の半導体レーザでも
よく、また、電流ブロック層９にＧａＡｓ層を用いた
が、光横モード制御が行えるようにＡｌＧａＩｎＰ層ま
たはＡｌＧａＡｓ層としてもよい。
ーザの一部を破断した斜視図を示しており、ＡｌＧａＩ
ｎＰ赤色半導体レーザの場合を示す。これまでの実施形
態ではリッジストライプ構造の場合について説明してき
たが、本実施例では活性層をエッチングにより除去して
半導体層で埋め込み、電流狭窄並びに横モード制御を行
う埋め込み型ストライプ構造の半導体レーザの場合につ
いて説明する。実施形態１の図４（Ｂ），（ｂ）の製造
工程において、ストライプをエッチングにより形成する
ときに、活性層４よりも深く、ｎ型（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5Ｐクラッド層３の途中まで除去
し、選択成長によりｎ型ＧａＡｓブロック層９を積層成
長する。これにより、埋め込み型ストライプ構造の半導
体レーザを作製することができる。本実施形態８ではＡ
ｌＧａＩｎＰ赤色半導体レーザの場合について述べた
が、ＩｎＧａＡｓ／ＡｌＧａＡｓ系の半導体レーザでも
よく、また、電流ブロック層９にＧａＡｓ層を用いた
が、光横モード制御が行えるようにＡｌＧａＩｎＰ層ま
たはＡｌＧａＡｓ層としてもよい。
【００３１】図１２には、本発明の実施形態９の半導体
レーザの一部を破断した斜視図を示しており、ＡｌＧａ
ＩｎＰ赤色半導体レーザの場合を示す。埋め込み型スト
ライプ構造の半導体レーザの場合について、実施形態８
ではウィンドウ領域の製造工程の後、埋め込み型ストラ
イプ構造を作製した場合であったが、埋め込み型ストラ
イプ構造の製造工程の後、ウィンドウ領域を作製した場
合の実施例を説明する。実施形態２の図６（Ｂ），
（ｂ）の製造工程において、ストライプをエッチングに
より形成するときに、活性層４よりも深く、ｎ型（Ａｌ
0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐクラッド層３の途中まで
除去し、選択成長によりｎ型ＧａＡｓブロック層９を積
層成長する。これにより、埋め込み型ストライプ構造の
半導体レーザを作製することができる。本実施形態９で
はＡｌＧａＩｎＰ赤色半導体レーザの場合について述べ
たが、ＩｎＧａＡｓ／ＡｌＧａＡｓ系の半導体レーザで
もよく、また、電流ブロック層９にＧａＡｓ層を用いた
が、光横モード制御が行えるようにＡｌＧａＩｎＰ層ま
たはＡｌＧａＡｓ層としてもよい。
レーザの一部を破断した斜視図を示しており、ＡｌＧａ
ＩｎＰ赤色半導体レーザの場合を示す。埋め込み型スト
ライプ構造の半導体レーザの場合について、実施形態８
ではウィンドウ領域の製造工程の後、埋め込み型ストラ
イプ構造を作製した場合であったが、埋め込み型ストラ
イプ構造の製造工程の後、ウィンドウ領域を作製した場
合の実施例を説明する。実施形態２の図６（Ｂ），
（ｂ）の製造工程において、ストライプをエッチングに
より形成するときに、活性層４よりも深く、ｎ型（Ａｌ
0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐクラッド層３の途中まで
除去し、選択成長によりｎ型ＧａＡｓブロック層９を積
層成長する。これにより、埋め込み型ストライプ構造の
半導体レーザを作製することができる。本実施形態９で
はＡｌＧａＩｎＰ赤色半導体レーザの場合について述べ
たが、ＩｎＧａＡｓ／ＡｌＧａＡｓ系の半導体レーザで
もよく、また、電流ブロック層９にＧａＡｓ層を用いた
が、光横モード制御が行えるようにＡｌＧａＩｎＰ層ま
たはＡｌＧａＡｓ層としてもよい。
【００３２】なお、以上の説明は本発明の半導体発光素
子が半導体レーザの場合の実施形態について説明してき
たが、同一の層構造で、素子端面に低反射率となる構
造、すなわち、反射防止膜の形成、端面斜め入射構造等
とすることにより、高出力の得られる半導体光アンプを
製造することができる。本発明の半導体光アンプによ
り、端面劣化することなくレーザ光を増幅することがで
きる。
子が半導体レーザの場合の実施形態について説明してき
たが、同一の層構造で、素子端面に低反射率となる構
造、すなわち、反射防止膜の形成、端面斜め入射構造等
とすることにより、高出力の得られる半導体光アンプを
製造することができる。本発明の半導体光アンプによ
り、端面劣化することなくレーザ光を増幅することがで
きる。
【００３３】
【発明の効果】以上説明したように本発明の半導体発光
素子は、ウィンドウ領域を活性層に比してバンドギャッ
プエネルギーの大きな半導体層で埋め込む構造とするこ
とにより、素子端面での光吸収を低減、端面破壊を抑制
でき、光高出力特性を得ることができる。また、本発明
の半導体発光素子の製造方法では、ウィンドウ領域を形
成するための埋め込み選択成長用のマスクパターンを、
ウィンドウ領域を除いた活性領域にリッジストライプよ
りも幅の広い長方形状とすることにより、電流狭窄スト
ライプの構造や埋込み層の組成によらず本発明の前記し
た高出力タイプの半導体発光素子を得ることができ、こ
の半導体発光素子を製造効率よく、また歩留まりよく製
造することができる。
素子は、ウィンドウ領域を活性層に比してバンドギャッ
プエネルギーの大きな半導体層で埋め込む構造とするこ
とにより、素子端面での光吸収を低減、端面破壊を抑制
でき、光高出力特性を得ることができる。また、本発明
の半導体発光素子の製造方法では、ウィンドウ領域を形
成するための埋め込み選択成長用のマスクパターンを、
ウィンドウ領域を除いた活性領域にリッジストライプよ
りも幅の広い長方形状とすることにより、電流狭窄スト
ライプの構造や埋込み層の組成によらず本発明の前記し
た高出力タイプの半導体発光素子を得ることができ、こ
の半導体発光素子を製造効率よく、また歩留まりよく製
造することができる。
【図１】本発明の実施形態１の半導体レーザの一部を破
断した斜視図である。
断した斜視図である。
【図２】本発明の半導体レーザの製造に用いるマスクの
斜視図である。
斜視図である。
【図３】本発明の実施形態１の半導体レーザの製造方法
を工程順に示す断面図のその１である。
を工程順に示す断面図のその１である。
【図４】本発明の実施形態１の半導体レーザの製造方法
を工程順に示す断面図のその２である。
を工程順に示す断面図のその２である。
【図５】本発明の実施形態２の半導体レーザの一部を破
断した斜視図である。
断した斜視図である。
【図６】本発明の実施形態２の半導体レーザの製造方法
を工程順に示す断面図のその１である。
を工程順に示す断面図のその１である。
【図７】本発明の実施形態２の半導体レーザの製造方法
を工程順に示す断面図のその２である。
を工程順に示す断面図のその２である。
【図８】本発明の実施形態１の変形例である実施形態３
と実施形態４のそれぞれの半導体レーザの断面図であ
る。
と実施形態４のそれぞれの半導体レーザの断面図であ
る。
【図９】本発明の実施形態２の変形例である実施形態５
の半導体レーザの断面図である。
の半導体レーザの断面図である。
【図１０】本発明の実施形態６とその変形例である実施
形態７の半導体レーザの断面図である。
形態７の半導体レーザの断面図である。
【図１１】本発明の実施形態８の半導体レーザの一部を
破断した斜視図である。
破断した斜視図である。
【図１２】本発明の実施形態９の半導体レーザの一部を
破断した斜視図である。
破断した斜視図である。
【図１３】従来の半導体レーザの第１の製造方法を工程
順に示す断面図である。
順に示す断面図である。
【図１４】従来の半導体レーザの第２の製造方法を工程
順に示す断面図である。
順に示す断面図である。
【図１５】従来の半導体レーザの第３の製造方法を工程
順に示す断面図である。
順に示す断面図である。
１ ｎ型ＧａＡｓ基板 ２ ｎ型ＧａＡｓバッファ層 ３ ｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド
層 ４ アンドープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活性
層 ５ ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド
層 ６ ｐ型Ｇａ0.5 Ｉｎ0.5 Ｐヘテロバッファ層 ７ ｐ型ＧａＡｓキャップ層 ８ 高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層 ９ ｎ型ＧａＡｓブロック層 １０ ｐ型ＧａＡｓコンタクト層 １１ ｐ電極 １２ ｎ電極 １３ ＳｉＯ2 マスク １４ ＳｉＯ2 ストライプマスク １５ ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層 １６ ｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層 １７ 高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ埋め込み層 １８ ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓクラッド層 １９ アンドープＩｎＧａＡｓ／ＡｌＧａＡｓＭＱＷ活
性層 ２０ ｐ型Ａｌ0.3 Ｇａ0.7 Ａｓクラッド層 ２１ ｎ型ＧａＡｓ基板 ２２ ｎ型ＡｌＧａＩｎＰクラッド層 ２３ ＧａＩｎＰまたはＡｌＧａＩｎＰ活性層 ２４ ｐ型ＡｌＧａＩｎＰクラッド層 ２５ ｐ型ＧａＡｓキャップ層 ２６ ＡｌＧａＡｓ層 ２７ ｎ型ＡｌＧａＡｓクラッド層 ２８ ＩｎＧａＡｓ量子井戸活性層 ２９ ｐ型ＡｌＧａＡｓクラッド層 ３０ ｐ型ＧａＡｓコンタクト層 ３１ 絶縁膜 ３２ ＧａＩｎＰ埋め込み層 ３３ ｐ型ＡｌＧａＡｓ活性層 ３４ アンドープＡｌＧａＡｓ
層 ４ アンドープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活性
層 ５ ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐクラッド
層 ６ ｐ型Ｇａ0.5 Ｉｎ0.5 Ｐヘテロバッファ層 ７ ｐ型ＧａＡｓキャップ層 ８ 高抵抗（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層 ９ ｎ型ＧａＡｓブロック層 １０ ｐ型ＧａＡｓコンタクト層 １１ ｐ電極 １２ ｎ電極 １３ ＳｉＯ2 マスク １４ ＳｉＯ2 ストライプマスク １５ ｐ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層 １６ ｎ型（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ埋め込
み層 １７ 高抵抗Ａｌ0.7 Ｇａ0.3 Ａｓ埋め込み層 １８ ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓクラッド層 １９ アンドープＩｎＧａＡｓ／ＡｌＧａＡｓＭＱＷ活
性層 ２０ ｐ型Ａｌ0.3 Ｇａ0.7 Ａｓクラッド層 ２１ ｎ型ＧａＡｓ基板 ２２ ｎ型ＡｌＧａＩｎＰクラッド層 ２３ ＧａＩｎＰまたはＡｌＧａＩｎＰ活性層 ２４ ｐ型ＡｌＧａＩｎＰクラッド層 ２５ ｐ型ＧａＡｓキャップ層 ２６ ＡｌＧａＡｓ層 ２７ ｎ型ＡｌＧａＡｓクラッド層 ２８ ＩｎＧａＡｓ量子井戸活性層 ２９ ｐ型ＡｌＧａＡｓクラッド層 ３０ ｐ型ＧａＡｓコンタクト層 ３１ 絶縁膜 ３２ ＧａＩｎＰ埋め込み層 ３３ ｐ型ＡｌＧａＡｓ活性層 ３４ アンドープＡｌＧａＡｓ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (10)
- 【請求項１】 第一導電型半導体基板上に少なくとも第
一導電型クラッド層、活性層、及び第二導電型クラッド
層が積層され、電流注入用のストライプの外側を前記第
二導電型クラッド層の途中、あるいは前記活性層近傍、
あるいは前記第一導電型クラッド層の下部または途中ま
でエッチングして電流ブロック層で埋め込まれた電流狭
窄ストライプを有する半導体発光素子において、素子の
ストライプ端面近傍の領域と、前記電流狭窄ストライプ
を含み電流狭窄ストライプよりも幅の広いストライプ外
側の領域とが、前記活性層を横切って活性層に比してバ
ンドギャップエネルギーの大きい半導体層で埋め込まれ
ていることを特徴とする半導体発光素子。 - 【請求項２】 ＧａＡｓ基板上に電流狭窄ストライプを
有する半導体発光素子であって、前記素子のストライプ
端面近傍の領域と、前記電流狭窄ストライプを含み電流
狭窄ストライプよりも幅の広いストライプ外側の領域の
埋め込み層が（Ａｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦
ｘ≦１）からなることを特徴とする請求項１記載の半導
体発光素子。 - 【請求項３】 ＧａＡｓ基板上に電流狭窄ストライプを
有する半導体発光素子であって、前記素子のストライプ
端面近傍の領域と、前記電流狭窄ストライプを含み電流
狭窄ストライプよりも幅の広いストライプ外側の領域の
埋め込み層がＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）からな
ることを特徴とする請求項１記載の半導体発光素子。 - 【請求項４】 前記素子のストライプ端面が共振器構造
を構成した半導体レーザであることを特徴とする請求項
１ないし３のいずれかに記載の半導体発光素子。 - 【請求項５】 前記素子のストライプ端面が低反射率で
ある半導体光アンプであることを特徴とする請求項１な
いし３のいずれかに記載の半導体発光素子。 - 【請求項６】 第一導電型半導体基板上に、少なくとも
第一導電型クラッド層、活性層、及び第二導電型クラッ
ド層を積層成長し、電流注入用のストライプの外側を前
記第二導電型クラッド層の途中、あるいは前記活性層近
傍、あるいは前記第一導電型クラッド層の下部または途
中までエッチングして電流ブロック層で埋め込み電流狭
窄ストライプを形成する半導体発光素子の製造方法にお
いて、素子のストライプ端面近傍を除いた領域の前記第
二導電型クラッド層の表面に前記電流狭窄ストライプを
含み電流狭窄ストライプよりも幅の広い長方形状の絶縁
膜を形成する工程と、前記絶縁膜をマスクとして前記第
二導電型クラッド層、活性層、及び前記第一導電型クラ
ッド層の下部または途中までエッチングして溝を形成す
る工程と、前記絶縁膜を選択成長用マスクとして前記溝
内を前記活性層に比してバンドギャップエネルギーの大
きい半導体層で埋め込む工程とを有することを特徴とす
る半導体発光素子の製造方法。 - 【請求項７】 前記溝の形成と前記溝内を前記バンドギ
ャップエネルギーの大きい半導体層で埋め込んだ工程の
後、前記電流狭窄ストライプを形成する請求項６に記載
の半導体発光素子の製造方法。 - 【請求項８】 前記電流狭窄ストライプを形成した工程
の後、前記溝の形成と前記バンドギャップエネルギの大
きい半導体層の埋め込みを行う請求項６に記載の半導体
発光素子の製造方法。 - 【請求項９】 ＧａＡｓ基板上に、電流狭窄ストライプ
を有する半導体発光素子の製造方法であって、素子のス
トライプ端面近傍の領域と、前記電流狭窄ストライプを
含み電流狭窄ストライプよりも幅の広いストライプ外側
の領域とに前記溝を形成し、前記溝内を選択成長により
（Ａｌx Ｇａ1-x ）0.5 Ｉｎ0.5 Ｐ（０≦ｘ≦１）から
なる半導体層で埋め込む工程を有することを特徴とする
請求項６ないし８のいずれかに記載の半導体発光素子の
製造方法。 - 【請求項１０】 ＧａＡｓ基板上に、電流狭窄ストライ
プを有する半導体発光素子の製造方法であって、素子の
ストライプ端面近傍の領域と、前記電流狭窄ストライプ
を含み電流狭窄ストライプよりも幅の広いストライプ外
側の領域とに溝を形成し、前記溝内を選択成長によりＡ
ｌx Ｇａ1-x Ａｓ（０≦ｘ≦１）からなる半導体層で埋
め込む工程を有することを特徴とする請求項６ないし８
のいずれかに記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21667398A JP3164072B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21667398A JP3164072B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049413A JP2000049413A (ja) | 2000-02-18 |
| JP3164072B2 true JP3164072B2 (ja) | 2001-05-08 |
Family
ID=16692141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21667398A Expired - Fee Related JP3164072B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164072B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019193679A1 (ja) * | 2018-04-04 | 2019-10-10 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
-
1998
- 1998-07-31 JP JP21667398A patent/JP3164072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049413A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961197A (en) | Semiconductor laser device | |
| US5556804A (en) | Method of manufacturing semiconductor laser | |
| JPH05291686A (ja) | 半導体レーザ | |
| JP2980302B2 (ja) | 半導体レーザ | |
| JP3892637B2 (ja) | 半導体光デバイス装置 | |
| JP3655066B2 (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
| JP3459588B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3164072B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2001057459A (ja) | 半導体レーザ | |
| JP3876023B2 (ja) | 半導体レーザ素子 | |
| JP2003060319A (ja) | 窒化物系半導体レーザ素子 | |
| JP2000277856A (ja) | 自励発振型半導体レーザ装置 | |
| JPH10209553A (ja) | 半導体レーザ素子 | |
| JP2003198059A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3071021B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3998492B2 (ja) | 半導体レーザ素子 | |
| JP2001057458A (ja) | 半導体発光装置 | |
| JP2001053386A (ja) | 半導体レーザ素子 | |
| JP3109481B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP4517437B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2003031901A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3451818B2 (ja) | 半導体レーザー | |
| JP2000277865A (ja) | 半導体発光装置 | |
| JPH11186655A (ja) | 半導体レーザ | |
| JP2001332811A (ja) | 半導体レーザ素子、及び、その製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |