JP2002014258A - 光半導体素子キャリア及びそれを備えた光アセンブリ - Google Patents

Abstract

(57)【要約】 【課題】 面受発光素子等の光半導体素子を容易に高精
度な実装を可能とする光半導体素子キャリア及びその実
装構造を得ること。 【解決手段】 光半導体素子キャリアＣ１のアライメン
ト用十字型突起３に対応して、基板Ｓ１上にガイド用十
字型溝４が形成されており、十字型突起３をガイド用十
字型溝４に挿入嵌合させ固定することにより、基板Ｓ１
と光半導体素子キャリアＣ１の位置合せを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば光ファイバ
通信システムに用いられる光半導体素子キャリア及びそ
れを用いた光アセンブリに関し、１つまたは複数の光半
導体素子と、これと光接続させる光導波体（例えば、光
ファイバ）との位置関係を高精度に改善し、高効率光結
合が得られる光半導体素子キャリア及びそれを用いた光
アセンブリに関する。

【０００２】

【従来の技術】現在、ＣＡＴＶや公衆通信、構内通信シ
ステム（ＬＡＮ）分野において、光ファイバ通信の実用
化が始まっている。

【０００３】従来、高速・高信頼性の光半導体素子を備
えた光モジュールが同軸型あるいはバタフライ型と呼ば
れる構造で実現されており、これらは主に幹線系と呼ば
れる領域ですでに実用化されている。

【０００４】これに対し、近年、単結晶シリコンからな
る基板（一般に、シリコンプラットフォームと称され
る）上に、光半導体素子や光ファイバを機械的精度のみ
で高精度に位置決め実装を行うパッシブアライメントと
呼ばれる技術を用い、小型化・低背化・低コスト化等の
要求を満足するための開発が行われている。

【０００５】以下に、従来の光半導体素子の実装構造に
ついて説明する。

【０００６】：図７に示すものは、PIN型フォトダイ
オード２０を実装するための光半導体素子キャリア４１
であり、同様に図８は上記光半導体素子キャリア４１に
PIN型フォトダイオード２０を実装した一例である。PIN
型フォトダイオード２０は用途により異なるが、例えば
約５００μｍ角、厚さ約２００μｍ、受光部２３の径が
約φ２００μｍ程度であり、受光面及びその反対面（裏
面）に電極２１，２２がそれぞれ形成されている。

【０００７】ここで、PIN型フォトダイオード２０は受
光面を上にして、電極パターン４１１上にＡｕ−Ｓｎ合
金半田等により接続固定され、裏面電極２２と電気的に
接続されている。また、電極パターン４１２と受光面電
極２１とは、ボンディングワイヤ５０により電気的接続
がなされる。

【０００８】図９にPIN型フォトダイオード２０を実装
した光半導体素子キャリア４１を、基板Ｓ１上に配設し
た一例を示す。PIN型フォトダイオード２０はその受光
面を基板Ｓ１の主面に対して垂直になるように固定さ
れ、基板Ｓ１の主面に対して平行に実装された不図示の
光ファイバと光学的に結合される。PIN型フォトダイオ
ード２０への給電用の配線は、PIN型フォトダイオード
２０の実装面と別の面の電極パターン４１１，４１２か
ら基板上の電極へワイヤボンディングすることにより行
われる。

【０００９】ここで、光半導体素子キャリア４１は一般
的にはアルミナ等のセラミック体上に、フィラー入りペ
ーストを用い、印刷により各面ごとに電極パターン４１
１，４１２が形成される。但し、セラミック表面に電極
を形成させるので、印刷前に面の研磨を実施しなければ
ならない。

【００１０】：また、光半導体素子を実装した基板の
アライメント方法としては、図１０に示すように、基板
６２上にアライメント用の凹部６３やガイド溝６４を設
け、これらと適合する突起状の構造５９とガイドピン５
８を有するアライメント冶具６０を用いて、簡便に光半
導体素子６１をアライメントし、固定するという方法も
提案されている（例えば、特開平10-31138号公報を参
照）。

【００１１】

【発明が解決しようとする課題】しかしながら、上記
のように光半導体素子キャリアとそれを用いた光アセン
ブリのアライメント方法では、目合せマーカ等を用いて
視覚的に行う為、光軸とその水平方向、かつシリコン基
板に垂直な軸を基軸とした回転方向の実装精度が悪く、
光半導体素子受光部と光ファイバとの位置は設計値から
最大1２μｍもずれる。その為、特に高い精度が要求さ
れる高速光モジュール（位置ずれ許容誤差：±８μｍ）
では所望の受光パワーが得られず歩留まりが著しく悪く
なってしまう。また、本方法で十分な精度を得るには高
額な設備投資が必要である。

【００１２】また、上記のように光半導体素子をアラ
イメントする方法では、位置決めに使用するガイドピン
穴径やそのピッチを、異方性エッチングにて作製するSi
溝のように精度良く作製することはできず（セラミック
射出成形にてパッケージを作製したとき、ガイドピン穴
径精度：±７μｍ）、高精度の位置決めをすることが困
難である。

【００１３】また、冶具を介して間接的に位置決め固定
する方法なので、冶具と２つのガイドピン穴のピッチ・
ガイドピン穴径の誤差によって生じる嵌め合せ誤差が必
然的に発生してしまう問題がある。

【００１４】さらに、治具と基板との嵌め合わせ構造の
平面構造は単純な矩形状であるので、治具と基板との接
触面積が小さく不安定であり、しかも治具の回転を規制
しにくく、これにより、光半導体素子を高精度に位置決
め固定することができない。

【００１５】そこで本発明は上記従来技術における問題
点に鑑みて提案するものであり、特に面発光半導体素子
等の光半導体素子の実装に好適で、しかも、量産性に優
れ、高精度で安定した実装が可能な光半導体素子キャリ
ア及びそれを用いた光アセンブリを提供することを目的
とする。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、本発明の光半導体素子キャリアは、側面に光半導体
素子を配設した基体の下面に位置合わせ用の凸部または
凹部を形成し、前記凸部または凹部の平面形状は光軸方
向及び該光軸方向に直交する方向に屈曲または分岐した
形状をなしていることを特徴とする。ここで特に、光半
導体素子が面発光素子または面受光素子であることを特
徴とする。

【００１７】また、本発明の光アセンブリは、上記光半
導体素子キャリアを、前記基体に配設した光半導体素子
に光接続させる光導波体を設ける基板上に配設して成る
光アセンブリであって、前記基板に前記基体の凸部また
は凹部に嵌め合わせ可能な凹部または凸部を形成したこ
とを特徴とする。

【００１８】特に、上記基体及び基板を異方性エッチン
グが可能な材料を用い、双方の嵌め合わせ構造を異方性
エッチングで作製すれば、非常に高精度な嵌め合わせ構
造を実現することができる。

【００１９】

【発明の実施の形態】以下、本発明に係わる光半導体素
子キャリア及びその光アセンブリの実施形態を図面に基
づき詳細に説明する。

【００２０】まず、光半導体素子キャリアについて説明
する。図１はその製造工程の概略を示している。光半導
体素子キャリアの本体（基体）を作製するために、異方
性エッチングが可能な材料、例えば単結晶シリコンのウ
エハ３０を用い、その主面はミラー指数で（１００）
面、もしくは（１１０）面とする。このウエハ３０の表
裏面に熱酸化膜を形成し、図１（ａ）に示すようにフォ
トリソグラフィーにより表面の熱酸化膜をマス目状に抜
きマスクを形成する。

【００２１】続いて、このウエハ３０をKOH水溶液など
のアルカリ性水溶液に浸透し、異方性エッチングにより
図１（ｂ）のような断面Ｖ字状または台形状の傾斜溝
（いわゆるＶ溝）を形成する。

【００２２】所望の寸法で精度良く傾斜溝が形成された
このウエハ３０を、次に図１（ｃ）に示すように、表面
に電極パターンＤ３を底面と斜面に印刷を施す。これは
後述する基板Ｓ１の十字型Ｖ溝４の電極パターンＤ４と
接続し、光半導体素子へ給電するための電極となる。こ
こで、すべての電極パターンは光半導体素子実装時の画
像認識用マーカとしても用いるため、表面に均一なフォ
トレジストの塗布ができるスプレー方式、露光にはネガ
型フォトレジストを各々好適に用いる。

【００２３】次に、図１（ｄ）に示す破線をダイシング
切断すると、高精度に形成された十字型突起３を持つ光
半導体素子キャリアＣ１を大量に加工することができ
る。

【００２４】次に、光半導体素子２を実装する基体の側
面における前面ＣＦ１に電極パターンＤ１、Ｄ２を形成
する（図１（ｅ））。最後に、光半導体素子２を光半導
体素子キャリアＣ１の前面ＣＦ１にフリップチップ実装
機にて位置決め、加熱固定後（この固定材としてはＡｕ
Ｓｉ系，ＡｕＳｕ系，ＰｂＳｎ系，Ｉｎ系半田を用いる
ことができる）、ボンディングワイヤ５１で配線し、ア
ライメント用高精度十字型突起３を持つ光半導体素子キ
ャリアＣ１部分は完成する。

【００２５】次に、基板Ｓ１の作製について説明する。
基板Ｓ１についても光半導体素子キャリアＣ１と同様の
主軸を持つ単結晶シリコンウエハ３１を使用し、表裏面
に熱酸化膜を形成し、図２（ａ）に示すようにフォトリ
ソグラフィーにより所望のパターンになるようにマスク
を形成する。

【００２６】この後引き続き、このウエハ３１をKOH水
溶液などのアルカリ性水溶液に浸透し、高精度の十字型
Ｖ溝４とファイバ固定用のＶ溝６を形成する。

【００２７】次に、図２（ｂ）に示すように、電極パタ
ーンを形成し、続いて光路用ダイシング溝となる箇所
７’を不図示のダイシングマーカに合わせて入れ、更に
チップ状に切断加工すると（図２（ｃ））、基体の下面
にアライメント（位置合わせ）用の高精度十字型Ｖ溝４
を持った基板Ｓ１を大量に製造することができる。

【００２８】次に、図３に示すように、製造した光半導
体素子キャリアＣ１を基板Ｓ１に実装して光アセンブリ
を作製する。実装機を使用し光半導体素子キャリアＣ１
の側面ＣＳ１を持ち慎重にハンドリングし、十字型突起
３と、基板Ｓ１上に形成したガイド用十字型Ｖ溝４を嵌
合させる。嵌合部（十字型突起３、十字型Ｖ溝４）には
あらかじめ半田が施してあり、嵌合後、光半導体素子キ
ャリアＣ１に対し垂直押圧加重（これにより十字型突起
３と十字型Ｖ溝４を隙間なく嵌合することができる）を
行い加熱固定する。この時、光半導体素子キャリアの電
極パターンＤ３と基板の電極パターンＤ４とが電気的に
接続される。

【００２９】アライメント（位置合わせ）用に形成した
十字型突起３と十字型Ｖ溝４は高い寸法精度を有してお
り、それらの機械的精度を利用して基板Ｓ１と光半導体
素子キャリアＣ１とを著しく精度の良い配置が可能とな
る。また、本十字型形状は、光軸とその垂直方向、かつ
シリコン基板Ｓ１に垂直な軸を基軸とした回転方向に対
し安定した実装に適している。よって、基板Ｓ１上のＶ
溝６に光ファイバ５を実装すると、光半導体素子２と光
ファイバ５は設計値に対し高い精度の位置関係を保ち、
高い結合が実現される。

【００３０】上記位置合わせ用の凸部は凹部に形成して
もよく、この場合は基板側を凸部に形成する。また、そ
の平面形状は、十字型を含む形状が接触面積が広くなり
光半導体素子キャリアを基板に対し最も安定的に位置合
わせすることができるが、図６（ａ）に示すようにＬ字
状でもよく、また、図６（ｂ）に示すように、Ｔ字状で
もよい。また、これらの１以上を組み合わせた形状でも
よい。要は光軸方向及び光軸方向に直交する方向に屈曲
した形状（Ｌ字状）や分岐した形状（Ｔ字状や十字）を
含む形状であればよい。したがって、例えば図６（ｃ）
に示すように、Ｔ字と十字とを組み合わせたものであっ
てもよい。

【００３１】図４に、上記光半導体素子キャリアを基板
Ｓ１に配設し、さらに、この基板Ｓ１に光半導体素子２
に光接続させる光導波体である光ファイバ６を配設した
光アセンブリの一例を示す。ここで、図４（ａ）は平面
図を示し、図４（ｂ）はそのＡ−Ａ線断面図を示してい
る。

【００３２】

【実施例】次に、より具体的な実施例について説明す
る。

【００３３】本実施例では図５に示すような４つの光半
導体素子を結合させるアレイ型光アセンブリを作製し試
験を行った。

【００３４】まず、アレイ型光半導体素子キャリアＣ２
は、単一の光半導体素子キャリアＣ１と同様に作製した
単結晶シリコンから成るウエハ３０を使用し、図５
（ａ）に示す形状に加工した。ここで作製した光半導体
素子キャリアの形状から推測できる通り、アレイ型でも
単一光半導体素子用の光半導体素子キャリアでも、ウエ
ハＶ溝の基本的なマスクパターン、電極パターンは同一
とした。これより部品の共通化が図れ、一層の低コスト
化が実現できた。

【００３５】光半導体素子キャリアＣ２の点Ｂ１，Ｂ２
間の寸法は、上記サイズの光半導体素子２に中心波長８
５０ｎｍ、外形寸法０．３ｍｍ角の面発光素子を実装す
ることを考慮して０．５９６ｍｍと設定した。また、光
半導体素子２同士のピッチを０．８ｍｍとし、半導体素
子キャリアＣ２への実装は各発光部中心が点Ｂ１，Ｂ２
の中点になるように実装・固定した（つまり光軸が丁度
基板の表面上に来るように設計した）。

【００３６】また、光半導体素子キャリアＣ２上にプリ
アンプ８を実装すると、配線長を約１ｍｍと短くするこ
とができる為、中間の電極配線とインピーダンス整合を
とることで１０ＧＨｚの信号に対して低損失な配線を可
能にした。

【００３７】次に、図５（ｂ）に示すアレイ用基板Ｓ２
を作製した。このときの注意点は、ガイド用十字型Ｖ溝
４のピッチを光半導体素子のピッチと同じにし、溝幅を
十字型突起１３と十字型Ｖ溝１４上に印刷する電極厚み
分を考慮して０．６ｍｍになるよう設定すること、光フ
ァイバ５固定用Ｖ溝６は光ファイバ５のコア中心がアレ
イ用基板Ｓ２表面と同じ高さに設置できるよう溝幅を
０．１５３ｍｍにすることである。

【００３８】光半導体素子キャリアＣ２とチップ状にし
たアレイ用基板Ｓ２の、それぞれ十字型突起１３と十字
型Ｖ溝１４を嵌合し、押圧加熱することで固定した。

【００３９】光ファイバ５にはグレーデッド・インデッ
クス・ファイバを用い、Ｖ溝６に実装すると、光半導体
素子２の発光部９と光ファイバ５の光軸が精度良く99%
の信頼度で±７μｍ以内の精度で合わせることができ、
本発明のアライメント方法が従来例に比べ良好であるこ
とが確認できた。

【００４０】なお、以上はあくまで本発明の実施形態の
例示であって、本発明はこれらに限定されるものではな
く、本発明の要旨を逸脱しない範囲で種々の変更や改良
を加えることは何ら差し支えない。

【００４１】

【発明の効果】以上のように、本発明の光半導体素子キ
ャリア及びそれを備えた光アセンブリによれば、以下に
示す顕著な効果を奏することができる。

【００４２】・異方性エッチングが可能な例えば一枚の
シリコン単結晶ウエハより光半導体素子キャリアを大量
に生産することが可能であり、生産性が極めて良好であ
る。この場合、特に、光半導体素子キャリア及び光導波
体設ける基板に形成する凸部または凹部を十字型を含む
形状にすることにより、これらは異方性エッチングによ
り極めて高い精度で形成されるため、光半導体素子キャ
リアの位置精度は光軸とその水平方向、かつシリコン基
板と垂直な軸を基軸とした回転方向に対し高精度とな
る。

【００４３】・製造工程を大きく変化させることなく、
複数の光半導体素子を搭載可能なアレイ型光半導体素子
キャリアを容易に製造でき、ウエハも共通化できるため
低コスト化が可能である。

【００４４】そして、以上の効果により、実装精度が非
常に高く、低コスト、小型化に優れ量産性が著しく向上
した、優れた光半導体素子キャリア及びその実装構造
（光アセンブリ）を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る光半導体素子キャリアの製造工程
の概要を模式的に説明する図であり、（ａ）はウエハ上
の酸化膜マスキングパターンを表す斜視図、（ｂ）はエ
ッチングを施したウエハを表す斜視図、（ｃ）はウエハ
上に電極を印刷した様子を示す平面図、（ｄ）はダイシ
ング加工後の光半導体素子キャリアの模式図、（ｅ）は
電極パターンをすべて行った状態の光半導体素子キャリ
アの斜視図、（ｆ）は光半導体素子を搭載した光半導体
素子キャリアの斜視図である。

【図２】本発明に係る基板の製造方法を模式的に説明す
る図であり、（ａ）はウエハ上の酸化膜マスキングパタ
ーンを表す斜視図、（ｂ）はエッチングして電極を印刷
したウエハの平面図、（ｃ）はダイシング加工後の基板
を示す模式図である。

【図３】本発明に係る光半導体素子キャリアとシリコン
基板の組み立てを模式的に表す図である。

【図４】本発明に係る光アセンブリを模式的に説明する
図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＡ
−Ａ線断面図でありる。

【図５】本発明に係るアレイ型光半導体素子キャリアを
模式的に示す図であり、（ａ）はアレイ型光半導体素子
キャリアの斜視図、（ｂ）はアレイ型光半導体素子キャ
リアとシリコン基板の組み立ての様子を示す模式図であ
る。

【図６】（ａ）〜（ｃ）はそれぞれ本発明の位置合わせ
用の凸部または凹部の平面形状の変形例を示す図であ
る。

【図７】従来の光半導体素子キャリアを模式的に示す斜
視図である。

【図８】従来の光半導体素子キャリアにPIN型フォトダ
イオードを実装した斜視図である。

【図９】従来の光半導体素子キャリアを基板上に載置し
た一例を模式的に説明する図であり、（ａ）は正面側一
部断面図、（ｂ）は平面図、（ｃ）は側面側一部断面図
である。

【図１０】従来のアライメント方法を説明する断面模式
図である。

【符号の説明】

１：光半導体素子キャリア ２：光半導体素子 ３：十字型突起 ４：十字型Ｖ溝 ５：光ファイバ ６：Ｖ溝 ７：ダイシング溝 ８：プリアンプ ９：発光部 １３：十字型突起 １４：十字型Ｖ溝 ２０：PIN型フォトダイオード ２１：受光面電極 ２２：裏面電極 ２３：受光部 ３０、３１：ウエハ ４１：光半導体素子キャリア ４１１：第１の電極パターン ４１２：第２の電極パターン ５０、５１：ボンディングワイヤ Ｄ１〜Ｄ４：電極パターン Ｂ１：点 Ｂ２：点 Ｃ１：光半導体素子キャリア ＣＦ１：前面 ＣＳ１：側面 Ｃ２：アレイ型光半導体素子キャリア ＳＡ：光アセンブリ Ｓ１：基板 Ｓ２：アレイ用基板

Claims (3)

【特許請求の範囲】
1. 【請求項１】 側面に光半導体素子を配設した基体の下
   面に位置合わせ用の凸部または凹部を形成した光半導体
   素子キャリアであって、前記凸部または凹部の平面形状
   は光軸方向及び該光軸方向に直交する方向に屈曲または
   分岐した形状をなしていることを特徴とする光半導体素
   子キャリア。
2. 【請求項２】 前記光半導体素子が面発光素子または面
   受光素子であることを特徴とする請求項１に記載の光半
   導体素子キャリア。
3. 【請求項３】 請求項１に記載の光半導体素子キャリア
   を、前記基体に配設した光半導体素子に光接続させる光
   導波体を設ける基板上に配設して成る光アセンブリであ
   って、前記基板に前記基体の凸部または凹部に嵌め合わ
   せ可能な凹部または凸部を形成したことを特徴とする光
   アセンブリ。