JPH10170773A - 光デバイス実装基板の作製方法及び光モジュール - Google Patents

Abstract

(57)【要約】 【課題】 光ファイバや光導波路等の光導波体搭載用の
Ｖ溝等の搭載溝と光素子搭載用の電極、または搭載溝と
光素子搭載用の位置合わせマーカーとの位置合せが精度
よく作製され、かつ検出精度のよい位置合わせマーカー
及び／又は位置合わせ可能な電極を有する光デバイス実
装基板の作製方法及び信頼性の優れた光モジュールを提
供すること。 【解決手段】 基板１に光導波体搭載用の搭載溝パター
ンと、光素子搭載用の電極パターン及び／又は光素子搭
載時の目印となる位置合わせマーカーパターンが形成さ
れたフォトマスクを用い、搭載溝と光素子搭載用の電極
及び／又は位置合わせマーカーをフォトリソグラフィに
より形成するようにしたことを特徴とする。また、光モ
ジュールＭは、上記光デバイス実装基板Ｓ上に光導波体
と光素子とを光学的に結合させて成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に光ファイ
バや光導波路等の光導波体及び光素子（発光素子又は受
光素子）などを配置して光学的に結合させるための光デ
バイス実装基板の作製方法及びその光デバイス実装基板
から成る光モジュールに関する。

【０００２】

【従来の技術】近年、光通信システムの大容量化及び多
機能化が求められており、それに伴って光送信器や光受
信器等の光デバイスの小型化、高集積化、及び低コスト
化が要望されている。

【０００３】特に、光デバイスの組み立てコストを削減
する目的で、同一基板上に光ファイバや半導体光素子な
どの光部品を搭載する技術、いわゆる光ハイブリッド実
装技術やシリコンプラットフォームなどの技術が注目さ
れている。

【０００４】これらの技術によれば、例えば光ファイバ
と光素子とを同一基板上に形成されたＶ溝上及び導体パ
ターン上のそれぞれに実装するだけで、無調心にて光モ
ジュールの組み立てを実現することが可能であるとされ
ている。

【０００５】ここで、基板上に無調心で上記光部品を実
装するには、基板に形成した光ファイバ搭載用のＶ溝と
光素子搭載用の電極、またはＶ溝と光素子搭載用の位置
合わせマーカーとが各々高精度に形成され、且つそれぞ
れにおける両者の位置関係がサブミクロンオーダーの精
度で形成されなければならない。

【０００６】図７に基づいて従来の方法について説明す
る。図７（ａ）〜（ｇ）はそれぞれ、従来の光ハイブリ
ッド実装基板の製作工程を説明する平面図である。ま
ず、図７（ａ）に示すように、シリコン基板７１上にシ
リコン酸化膜やシリコン窒化膜等の（シリコンのエッチ
ング液に対して耐性を有する）膜を被着形成し、Ｖ溝形
成用のフォトマスクを用いてフォトリソグラフィにより
上記膜をパターニングして、Ｖ溝形成用パターン７２を
得る。

【０００７】次いで、図７（ｂ）に示すように、Ｖ溝形
成用パターン７２をマスクとして、水酸化ナトリウム
（ＮａＯＨ）や水酸化カリウム（ＫＯＨ）等のエッチン
グ液により、シリコン基板７１が露出している面７１ａ
をエッチングし、Ｖ溝７３が形成される。

【０００８】次いで、図７（ｃ）に示すように、上記表
面層をいったん除去した後に、Ｖ溝７３を含むシリコン
基板７１の表面全体に、熱酸化法もしくはスパッタ法や
プラズマＣＶＤ法等により、シリコン酸化膜やシリコン
窒化膜等の保護膜７４を形成する。

【０００９】次いで、図７（ｄ）に示すように、後記す
る電極や光素子実装用マーカーを形成するためのフォト
マスクを用いて、電極形成領域７５や光素子実装用マー
カー領域７６を除く領域にフォトレジスト７７を被着形
成し、しかる後に、図７（ｅ）に示すように、その上か
ら全面に電極材料となる金（Ａｕ）等の金属膜７８を蒸
着法等により被着形成する。

【００１０】次いで、図７（ｆ）に示すように、リフト
オフ法により光素子搭載部を含む電極パターン７９及び
光素子実装用マーカー８０を形成する。

【００１１】そして、図７（ｇ）に示すように、電極７
９の光素子搭載部に半田８１を塗布形成し、ダイシング
によりファイバストッパ溝８２の形成、及びシリコン基
板８１の端面８１ａにおいて切断を行うことにより、光
ファイバと光素子を実装するための光デバイスの実装基
板Ｊが完成する。

【００１２】

【発明が解決しようとする課題】上記方法では、光ファ
イバ搭載用のＶ溝の形成時に、シリコン基板の端部等に
設けられた位置合わせマーカー（不図示）と、電極及び
光素子実装用のマーカー形成時に用いるフォトマスクの
マーカーとで位置合せを行う。

【００１３】しかしながら、これまでコンタクト式等の
露光装置自体がサブミクロンオーダーの位置合せが不可
能な場合が多く、たとえそれが可能であったとしても、
Ｖ溝が形成されたシリコン基板へフォトレジストを塗布
する際に、Ｖ溝周辺のフォトレジストの膜厚分布によ
り、基板に形成されたマーカーの判別が困難となる場合
がある。また、そのような問題点をクリアしたとして
も、シリコン基板側の位置合せマーカーが種々のプロセ
スを経ているため、シリコン基板がこれらプロセスの熱
履歴により反ることがあり、この反りが原因で位置合わ
せマーカーが位置ずれを起こすことがあるのである。

【００１４】したがって、従来ではＶ溝と光素子搭載用
のマーカーとの位置合せは非常に困難であったのであ
り、光ファイバと光素子とを無調心で精度良く実装する
ことはできなかった。このため優れた光モジュールを提
供することができなかった。

【００１５】なお、この問題点を解決するために、Ｖ溝
形成時と同時にＶ溝マーカーを作製する方法が考えられ
ているが、上記プロセスのもとではＶ溝形成後に再形成
された絶縁膜がＶ溝マーカーを覆うため、Ｖ溝マーカー
のエッジ部分の検出精度が悪くなり、光素子実装精度の
向上は見込めない。また、酸化膜を再形成せずにＶ溝作
製時のマスクを残す場合でも、シリコン基板のエッチン
グが、絶縁膜の下部に進行することから、やはり光素子
の実装精度の向上は見込めない。

【００１６】そこで、本発明では上記事情に鑑みて完成
されたものであり、光ファイバや光導波路等の光導波体
搭載用のＶ溝等の搭載溝と光素子搭載用の電極、または
搭載溝と光素子搭載用の位置合わせマーカーとの位置合
せが精度よく作製され、かつ検出精度のよい位置合わせ
マーカー及び／又は位置合わせ可能な電極を有する光デ
バイス実装基板の作製方法及び信頼性の優れた光モジュ
ールを提供することを目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の光デバイス実装基板の作製方法は、基板上
に光導波体と発光及び／又は受光を行う光素子とを配置
して光学的に結合させるための光デバイス実装基板の作
製方法であって、前記基板に光導波体搭載用の搭載溝パ
ターンと、光素子搭載用の電極パターン及び／又は光素
子搭載時の目印となる位置合わせマーカーパターンの双
方が形成されたフォトマスクを用い、搭載溝と光素子搭
載用の電極及び／又は位置合わせマーカーをフォトリソ
グラフィにより形成するようにしたことを特徴とする。

【００１８】具体的には、例えば、光導波体搭載用の搭
載溝パターン、光素子搭載用の電極パターン及び／又は
光素子搭載時の目印となる位置合わせマーカーパターン
が形成された基準の第１のフォトマスクと、前記搭載溝
パターンより広めのパターンが形成された第２のフォト
マスクと、前記電極パターン及び／又は前記位置合わせ
マーカーパターンより広めのパターンが形成された第３
のフォトマスクとを組み合わせて用いることにより、基
板上に搭載溝と光素子搭載用の電極及び／又は位置合わ
せマーカーをフォトリソグラフィにより形成するように
したことを特徴とする。

【００１９】また、本発明の光モジュールは、上記光デ
バイス実装基板上に光導波体と光素子とを光学的に結合
させて成る。

【００２０】

【発明の実施の形態】以下に、本発明に係る実施形態に
ついて図面に基づき説明する。 〔例１〕図１（ａ）〜（ｈ）はそれぞれ光デバイス実装
基板の作製工程を説明する平面図であり、図２（ａ）〜
（ｈ）は図１の各工程図における一部省略断面図（搭載
される、光ファイバや光導波路等の光導波体の光軸（も
しくは形成される搭載溝（Ｖ溝）の長手方向の中心線）
を含み基板に垂直な面で切断した場合の断面図）であ
る。なお、簡単のため図１（ａ）にのみｉｉ−ｉｉ断面
線を記入しているが、図１（ｂ）〜（ｈ）についても同
様な断面線における断面図が図２（ｂ）〜（ｈ）にあら
われているものとする。

【００２１】図１（ａ）及び図２（ａ）に示すように、
まず、主面が（１００）面の単結晶シリコンから成る基
板１を用意し、熱酸化法、スパッタ法、プラズマＣＶＤ
法等、もしくはそれらを組み合わせた成膜法により、基
板１の全面に酸化シリコン（ＳｉＯ₂ ）膜を厚さ０．５
〜６０μｍで形成し、その後、後記する光導波体を搭載
させるための搭載溝であるＶ溝を、実際に形成させる領
域よりも広い開口部２ａを有したＳｉＯ₂ 膜パターン２
をフォトマスク１を用いてフォトリソグラフィにより形
成する。なお、ここで、基板に所定形状のマーカー（不
図示）を形成する。次いで、図１（ｂ）及び図２（ｂ）
に示すように、プラズマＣＶＤ法等により窒化シリコン
（Ｓｉ₃ Ｎ₄ 等のＳｉＮ_x 、以下、ＳｉＮ_x とする）膜
を厚さ０．１〜２μｍで形成し、基板１に光導波体を搭
載するための搭載溝形成用パターンと、光素子搭載用の
電極パターン及び（／又は）光素子搭載用の位置合わせ
マーカーパターンが形成された、１枚のフォトマスク
（基準マスク：フォトマスク２）を用いて、Ｖ溝形成部
３、電極パターン形成部４、及び光素子搭載用マーカー
形成部５の開口部を有するＳｉＮ_x 膜パターン６を形成
する。ここで、電極パターン形成部４、及び光素子搭載
用マーカー形成部５はＳｉＯ₂ 膜２が露出した領域とな
っている。また、このとき不図示の所定形状のマーカー
を形成する。

【００２２】次いで、図１（ｃ）及び図２（ｃ）に示す
ように、溶液温度６０〜８０℃、３０〜４５重量％のＫ
ＯＨ水溶液を用い、基板１の結晶面のエッチングレイト
の差を利用して、エッチングレイトの小さい（１１１）
面が溝の側面（基板１の表面に対して約５５°の傾斜
面）にあらわれたＶ溝７を形成させる。このとき、電極
パターン形成部４、及び光素子搭載用マーカー形成部５
は、ＳｉＯ₂ 膜が露出されているため、シリコンのエッ
チングは進行せず、ＳｉＯ₂ 膜が多少エッチングされる
だけであり、ＳｉＮ_x 膜６の下部にアンダーカット部６
ａが形成される。

【００２３】次いで、図１（ｄ）及び図２（ｄ）に示す
ように、図１（ｃ）における電極パターン形成部４及び
光素子搭載用マーカー形成部より広いパターンを有する
フォトマスク３を用い、このフォトマスク３を上記フォ
トマスク２で作製した領域に正確に位置合わせして、す
なわち、フォトマスク２で形成した不図示のマーカーに
正確に位置合わせして、電極パターン形成部、及び光素
子搭載用マーカー形成部に開口部を有するフォトレジス
トパターン８を塗布し、さらに、電極材料であるＡｕ／
Ｐｔ／Ｔｉ、Ａｕ／Ｐｔ／ＴｉＮ／Ｔｉ、Ａｕ／Ｔｉ、
Ａｕ／Ｎｉ／Ｃｒ，Ａｕ／Ｃｒなどを電子ビーム蒸着法
やスパッタ法などにより厚さ３０００Å〜１μm 程度に
成膜する。

【００２４】次いで、図１（ｅ）及び図２（ｅ）に示す
ように、リフトオフ法にてフォトレジストパターン８を
除去することにより、導体膜を周辺に残した電極パター
ン１０及び光素子搭載用マーカー１１を形成する。

【００２５】次いで、図１（ｆ）及び図２（ｆ）に示す
ように、ウエットエッチングもしくはドライエッチング
によりＳｉＮ_x 膜６を除去することにより、ＳｉＯ₂ 膜
２上のパターンのみが形成され、最終形状の電極１０及
び光素子搭載用マーカー１１が形成される。

【００２６】次いで、図１（ｇ）及び図２（ｇ）に示す
ように、電極１０の上に半田１２を形成し、図１（ｈ）
及び図２（ｈ）に示すように、基板１の端部の切断や電
極１０とＶ溝７との間の溝切りをダイシングにより行
い、端面１３及びファイバストッパ用溝１４を形成し
て、光デバイス実装基板Ｓが作製される。

【００２７】そして、図３に示すように、光デバイス実
装基板Ｓに形成されたＶ溝７に光ファイバ１５を搭載
し、電極１０に半導体レーザ素子等の光素子１６を搭載
するだけで精度よく光結合ができる、いわゆるパッシブ
アライメントが実現された光モジュールＭが完成され
る。この場合の精度は従来の誤差（±０．２〜±１．５
μm ）に比して殆ど誤差の無い程の正確な位置合わせを
実現することができた。なお、光モジュールＭは不図示
の蓋体を被せて全体を樹脂でモールドするか、蓋体を被
せずに全体を樹脂でモールドするような構成であっても
よい。

【００２８】なおまた、例えばフォトレジストは搭載溝
形成前においてはスピンコートを行い、Ｖ溝形成後にお
いてはスプレーコート法を用いることにより、フォトレ
ジストを均一に塗布形成させることができる。また、光
導波体の搭載溝はＶ字状に限定されるものではなく、ま
た、光素子搭載用マーカーの形状は矩形に限定されるも
のではなく、十字形等種々の形状とすることが可能であ
る。また、光ファイバの代わりに基板の表層に導波路が
形成された光導波路等の光導波体を設けてもよく、ま
た、光素子は半導体レーザ素子の代わりに、ＬＥＤ素子
やＰＤ素子等の発光素子及び／又は受光素子を設けても
よい。また、光デバイス実装基板Ｓはシリコン単結晶以
外に、ＧａＡｓ単結晶、水晶、樹脂、セラミックス等で
も使用可能であるが、Ｖ溝を異方性エッチングにより位
置精度良く形成しやすい点でシリコン単結晶が好まし
い。

【００２９】〔例２〕図４（ａ）〜（ｈ）は、図１と同
様に光デバイス実装基板の作製工程を説明する平面図で
あり、図５（ａ）〜（ｉ）は、図２と同様に各工程図に
おける一部省略断面図である。なお、簡単のため図４
（ａ）にのみＶ−Ｖ断面線を記入しているが、図５
（ｂ）〜（ｈ）にも同様な断面図があらわれているもの
とする。

【００３０】図４（ａ）及び図５（ａ）に示すように、
主面が（１００）面の単結晶シリコンから成る基板２１
を用意し、熱酸化法、スパッタ法、プラズマＣＶＤ法
等、もしくはそれらを組み合わせた成膜法により、基板
２１の全面に厚さ０．５〜６０μｍの酸化シリコン（Ｓ
ｉＯ₂ ）膜を形成し、次いでプラズマＣＶＤ法等により
厚さ０．１〜２μm の窒化シリコン（ＳｉＮ_x ）膜を積
層する。そして、基板２１に光導波体を搭載するための
搭載溝形成用パターンと、光素子搭載用の電極パターン
及び（／又は）光素子搭載用の位置合わせマーカーパタ
ーンとが形成されたフォトマスク（基準マスク：フォト
マスク４）を用いて、後記するＶ溝を実際に形成させる
開口部２２ａ、電極パターン形成部を形成させる開口部
２２ｂ、及び光素子搭載用マーカー形成部を形成させる
開口部２２ｃを有する、ＳｉＮ_x ／ＳｉＯ₂ 膜のパター
ン２２をフォトリソグラフィにより形成する。なお、こ
のとき不図示の所定形状のマーカーを形成する。

【００３１】次いで、図４（ｂ）及び図５（ｂ）に示す
ように、４（ａ）における電極パターン形成部を形成さ
せる開口部２２ｂ、及び光素子搭載用マーカー形成部を
形成させる開口部２２ｃを覆い、かつＶ溝形成部２２ａ
に接触しないように、ＳｉＯ₂ 、ＳｉＮ_x 、ＴａＯ_x 等
のＶ溝エッチング用の保護用マスクパターン２３をフォ
トマスク５を用いて形成する。すなわち、このフォトマ
スク５を上記フォトマスク４で作製した領域に正確に位
置合わせして、すなわち、フォトマスク４で形成した不
図示のマーカーに正確に位置合わせしてフォトリソグラ
フィにより保護用マスクパターン２３を形成する。

【００３２】次いで、図４（ｃ）及び図５（ｃ）に示す
ように、溶液温度６０〜８０℃、３０〜４５重量％のＫ
ＯＨ水溶液を用い、基板１の結晶面のエッチングレイト
の差を利用して、エッチングレイトの小さい（１１１）
面が溝の側面（基板１の表面に対して約５５°の傾斜
面）にあらわれたＶ溝２４を形成させる。

【００３３】次いで、図４（ｄ）及び図５（ｄ）に示す
ように、電極パターン形成部２５及び光素子搭載用マー
カー形成部２６を覆う保護用マスクパターンを除去し、
基板全体を熱酸化させる。図中２７は熱酸化膜（ＳｉＯ
₂ 膜）である。

【００３４】次いで、図４（ｅ）及び図５（ｅ）に示す
ように、図４（ａ）における電極パターン形成部４及び
光素子搭載用マーカー形成部より広いパターンを有する
１枚のフォトマスク６を用い、このフォトマスク６をフ
ォトマスク５で作製した領域に正確に位置合わせして、
すなわち、フォトマスク５で形成した不図示のマーカー
に正確に位置合わせして、電極パターン部２５及び光素
子搭載用マーカー形成部２６より広めに開口部を形成す
るようにフォトレジスト２８で覆い、さらに、基板全面
に、電極材料であるＡｕ／Ｐｔ／Ｔｉ、Ａｕ／Ｐｔ／Ｔ
ｉＮ／Ｔｉ、Ａｕ／Ｔｉ、Ａｕ／Ｎｉ／Ｃｒ，Ａｕ／Ｃ
ｒなどの金属膜２９を電子ビーム蒸着法やスパッタ法な
どにより厚さ３０００〜１μm 程度に成膜する。

【００３５】次いで、図４（ｆ）及び図５（ｆ）に示す
ように、リフトオフ法にてフォトレジストパターン２８
を除去することにより、導体膜を周辺に残した電極パタ
ーン３０及び光素子搭載用マーカー３１を形成する。

【００３６】次いで、図４（ｇ）及び図５（ｇ）に示す
ように、ウエットエッチングもしくはドライエッチング
によりＳｉＮ_x 膜を除去することにより、基板上のパタ
ーンのみが形成され、最終形状の電極３２及び光素子搭
載用マーカー３３が形成される。

【００３７】そして、図４（ｈ）及び図５（ｈ）に示す
ように、光素子搭載部にＡｕＳｎ合金等の半田３４を形
成し、その後の工程は図１（ｈ）及び図２（ｈ）と同様
であるので説明を省略するが、断面図を図５（ｉ）に示
す。

【００３８】この方法によっても例１と同様な効果を奏
することができる。

【００３９】〔例３〕上記例１，例２においては、電極
の形成前にＶ溝の作製を行った場合を示したが、先に電
極パターンの形成を行い、次いでＶ溝の作製を行うよう
にしてもよい。以下に、この実施形態について説明す
る。

【００４０】図６（ａ）〜（ｋ）は、それぞれ搭載され
る光導波体の光軸（もしくは、Ｖ溝の長手方向の中心
線）で切った断面図とする。図６（ａ）に示すように、
上記例２と同様に、主面が（１００）面の単結晶シリコ
ンから成る基板４１を用意し、熱酸化法、スパッタ法、
プラズマＣＶＤ法等、もしくはそれらを組み合わせた成
膜法により、基板４１の全面に厚さ０．５〜６０μｍの
酸化シリコン（ＳｉＯ₂）膜４２を形成し、次いでプラ
ズマＣＶＤ法等により厚さ０．１〜２μm の窒化シリコ
ン（ＳｉＮ_x ）膜４３を積層する。

【００４１】次いで、図６（ｂ）に示すように、Ｖ溝パ
ターン、電極パターン、及び光素子搭載用マーカーパタ
ーンが形成されたフォトマスク（基準マスク：フォトマ
スク７）を用い、フォトリソグラフィにより、所定領域
にフォトレジスト４４を塗布形成した後に、酸化シリコ
ン膜４２及び窒化シリコン膜４３の不要部を除去する。
このとき、不図示のマーカーが形成される。

【００４２】次いで、図６（ｃ）に示すように、上記基
準マスクで用いたフォトマスクと別のフォトマスク８
（後記する電極パターン形成部及び光素子搭載用マーカ
ー形成部の以外の領域にフォトレジストを塗布形成させ
るもの）を用いて、上記基準マスクで作製した領域に正
確に位置合わせして、すなわち、基準マスクで形成した
不図示のマーカーに正確に位置合わせして、電極パター
ン形成部及び光素子搭載用マーカー形成部を除いた領域
に、フォトレジスト４５を塗布し、さらに、図６（ｄ）
に示すように、上記例１，２と同様に金属膜４６を被着
形成する。

【００４３】次いで、図６（ｅ）に示すように、フォト
レジスト４４，４５をリフトオフ法により除去すること
でもって、所定形状の電極４７，４８を形成することが
できる。

【００４４】次いで、図６（ｆ）に示すように、ＣＶＤ
法により基板全面に酸化シリコン膜４９を形成し、さら
に、図６（ｇ）に示すように、さらに別のフォトマスク
９（後記するＶ溝形成領域５１以外の領域にフォトレジ
ストを塗布形成させるもの）を用いて、上記基準マスク
で作製した領域に正確に位置合わせして、すなわち、基
準マスクで形成した不図示のマーカーに正確に位置合わ
せして、電極パターン及び光素子搭載用マーカー部にフ
ォトレジスト５０を塗布し、Ｖ溝形成領域５１を開口さ
せる。

【００４５】次いで、図６（ｈ）に示すように、フォト
レジスト５０を所定の剥離液を用いて除去し、さらに、
上記例１，２と同様に基板４１をエッチングすることに
よって、所定形状のＶ溝５２を形成する。

【００４６】そして、図６（ｊ）に示すように、酸化シ
リコン膜をウエットエッチングもしくはドライエッチン
グにより除去し、さらに、図６（ｋ）に示すように、例
１，例２と同様にして基板４１の切断や溝入れを行って
光デバイス実装基板の作製を行う。

【００４７】この方法によっても例１，例２と同様な効
果を奏することができる。なお、例３においては、図６
（ｅ）におけるリフトオフが容易かつ迅速に行えるとい
う利点がある。

【００４８】なお、本発明は上述の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内で適
宜変更することが可能である。

【００４９】

【発明の効果】以上詳述したように、本発明の光デバイ
ス実装基板の作製方法によれば、光導波体の搭載溝形成
のためのエッチング時のエッチングマスクパターンと、
光素子実装用の位置合わせマーカー及び／又は電極を形
成するためのパターンとを同一プロセスにて精度良く形
成することができ、従来のような搭載溝と光素子搭載用
の電極、または搭載溝と位置合わせマーカーとの位置合
わせを不要とし、且つその精度をサブミクロンオーダー
で形成することが可能となり、光デバイス実装基板を迅
速かつ高精度に提供することができ、ひいては信頼性の
高い優れた光モジュールを提供することが可能となる。

【図面の簡単な説明】

【図１】（ａ）〜（ｈ）は、それぞれ本発明に係る光デ
バイス実装基板の作製工程を説明する平面図である。

【図２】（ａ）〜（ｈ）は、図１の各工程図に対応する
一部省略断面図である。

【図３】光デバイス実装基板上に光導波体と光素子とを
実装した様子を説明する斜視図である。

【図４】（ａ）〜（ｈ）は、それぞれ本発明に係る光デ
バイス実装基板の作製工程を説明する平面図である。

【図５】（ａ）〜（ｉ）は、図４の各工程図に対応する
一部省略断面図である。

【図６】（ａ）〜（ｋ）は、それぞれ本発明に係る光デ
バイス実装基板の作製工程を説明する一部省略断面図で
ある。

【図７】（ａ）〜（ｇ）は、それぞれ本発明に係る光デ
バイス実装基板の作製工程を説明する平面図である。

【符号の説明】

１、２１、４１：基板 ７、２４、５２：Ｖ溝（搭載溝） １０、３２、４７、４８：電極 １１、３３：光素子搭載用マーカー Ｓ：光デバイス実装基板 Ｍ：光モジュール

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に光導波体と発光及び／又は受光
   を行う光素子とを配置して光学的に結合させるための光
   デバイス実装基板の作製方法であって、光導波体搭載用
   の搭載溝パターンと、光素子搭載用の電極パターン及び
   ／又は光素子搭載時の目印となる位置合わせマーカーパ
   ターンの双方が形成されたフォトマスクを用い、前記基
   板に搭載溝と光素子搭載用の電極及び／又は位置合わせ
   マーカーをフォトリソグラフィにより形成するようにし
   たことを特徴とする光デバイス実装基板の作製方法。
2. 【請求項２】 請求項１に記載の光デバイス実装基板上
   に光導波体と光素子とを光学的に結合させて成る光モジ
   ュール。