CN1713468B - 用于晶片级光电封装的封盖及其制造方法 - Google Patents

用于晶片级光电封装的封盖及其制造方法 Download PDF

Info

Publication number
CN1713468B
CN1713468B CN2005100598904A CN200510059890A CN1713468B CN 1713468 B CN1713468 B CN 1713468B CN 2005100598904 A CN2005100598904 A CN 2005100598904A CN 200510059890 A CN200510059890 A CN 200510059890A CN 1713468 B CN1713468 B CN 1713468B
Authority
CN
China
Prior art keywords
layer
reflector
barrier layer
chamber
capping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100598904A
Other languages
English (en)
Other versions
CN1713468A (zh
Inventor
肯德拉·J·盖洛普
詹姆斯·A·马修斯
马莎·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN1713468A publication Critical patent/CN1713468A/zh
Application granted granted Critical
Publication of CN1713468B publication Critical patent/CN1713468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/4277Protection against electromagnetic interference [EMI], e.g. shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02255Out-coupling of light using beam deflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02251Out-coupling of light using optical fibres

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Micromachines (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Vapour Deposition (AREA)
  • Optical Elements Other Than Lenses (AREA)

Abstract

本发明公开了一种形成用于晶片级封装的封盖的方法,包括:(1)在衬底中形成腔;(2)在所述腔上方和在所述晶片上围绕所述腔的接合区域上方形成氧化物层;(3)在所述氧化物层上方形成反射层;(4)在所述反射层上方形成阻挡层;(5)向下刻蚀所述阻挡层的一部分直到所述反射层在所述接合区域上方的部分;以及(6)在所述反射层的所述部分上形成焊料层。所述反射层可以是钛-铂-金金属堆叠并且所述阻挡层可以是二氧化钛层。

Description

用于晶片级光电封装的封盖及其制造方法
技术领域
本发明涉及产生用于晶片级光电封装的晶片封盖的方法。
背景技术
光电(OE)器件通常被封装为单个的管芯。这种组装的手段常常是缓慢并且费力的,导致更高的产品成本。因此,所需要的是一种改善OE器件的封装的方法。
发明内容
在本发明的一个实施例中,一种形成用于晶片级封装的封盖的方法包括:(1)在衬底中形成腔;(2)在所述腔上方和在所述晶片上围绕所述腔的接合区域上方形成氧化物层;(3)在所述氧化物层上方形成反射层;(4)在所述反射层上方形成阻挡层;(5)向下刻蚀所述阻挡层的一部分直到所述反射层在所述接合区域上方的部分;以及(6)在所述反射层的所述部分上形成焊料层。在一个实施例中,所述反射层是钛-铂-金金属堆叠并且所述阻挡层是二氧化钛层。
附图说明
图1和2是本发明的一个实施例中晶片级光电封装的横截面。
图3是本发明的一个实施例中图1和2的光电封装的底载片(sub-mount)的俯视图。
图4是本发明的一个实施例中制造用于图1、2和3的晶片级光电封装的封盖的方法的流程图。
图5、6、7、8、9A、9B、10、11、12、13、14、15和16是本发明的一个实施例中通过图4的方法所形成的结构。
图17是本发明的一个实施例中用于图1的方法的掩模。
图18是本发明的另一个实施例中制造用于图1、2和3的晶片级光电封装的封盖的方法的流程图。
图19和20是本发明的一个实施例中通过图18的方法所形成的结构。
在不同的图中使用相同的标号来表示相似或相同的项。横截面图没有按比例绘制,仅仅是为了图示的目的。
具体实施方式
图1、2和3图示了本发明一个实施例中包括底载片80和封盖130的晶片级光电封装150。底载片80包括形成在衬底54顶部并被氧化物层56覆盖的光学透镜52。埋入迹线90、92、98和100被形成在氧化物层56顶部并且被电介质层64覆盖。接触焊盘82、84、86和88(全部示于图3中)由插头连接到埋入迹线90、92、98和100,埋入迹线90、92、98和100自身由插头连接到位于密封环106外部的接触焊盘94、96、102和104(图3所示)。激光器管芯122被接合到接触焊盘82顶部并且引线接合到接触焊盘84,监测光电二极管管芯124被接合到接触焊盘86顶部并且引线接合到接触焊盘88。密封环106被连接到接触焊盘108和110,用于接地的目的。
封盖130包括限定出封盖腔131的主体133,封盖腔131具有被反射材料134覆盖的表面132。封盖腔131提供用于容纳被安装到底载片80上的管芯的必要空间。表面132上的反射材料134形成将来自激光器管芯122的光反射到透镜52的45度镜135。密封环136被形成在沿着封盖130的边缘围绕封盖腔131的接合区域上。当封盖腔131上的反射材料134通过密封环136和接触焊盘108和110接地时,该反射材料134还起到EMI屏蔽的作用。在一个实施例中,阻挡层322被形成在反射材料134上,以限定将要形成密封环136的区域。阻挡层322限制密封环136,于是密封环材料(例如,焊料)不会通过毛细作用进入腔131,而干扰镜135。
在一个实施例中,封盖130具有取向为从主表面138偏移9.74度的(100)晶面。封盖130被各向异性地刻蚀,以使表面132沿(111)晶面 形成。因为封盖130的(100)面的取向为从主表面138偏移9.74度,所以(111)面和镜135的取向为从主表面138偏移45度。
在一个实施例中,对准柱140被接合到底载片80的后侧。对准柱140允许封装150与套圈中的光纤对准。
图4示出了在本发明的一个实施例中用于形成晶片级封盖130的方法。
在步骤202中,如图5所示,氮化物层302和304分别被形成在衬底306的顶表面和底表面上。在一个实施例中,衬底306是厚度约675微米的硅,氮化物层302和304是通过低压化学气相沉积(LPCVD)形成的氮化硅(SiN4)并且具有约1000到2000埃的厚度。在一个实施例中,如果氮化物层302和304到硅衬底306的粘附变得有问题,则可以通过改进气体比例(二氯硅烷比氨)和气体的流量,使得氮化物层302和304具有低的应力。在一个实施例中,如果需要更加致密的氮化物层302和304来承受KOH刻蚀,则可以使得氮化物层302和304成为富硅的,以便变得更加致密。
在步骤204中,如图6所示,随后将光刻胶308在氮化物层302上旋涂、曝光并且显影。图17示出了在一个实施例中用于该光刻工艺的掩模412。掩模412包括定义图9到16中的封盖腔314B的形状的封盖腔图案414。在一个实施例中,封盖腔图案414是梯形的,使得由非平行的侧面形成的侧壁是平坦的,而不是阶梯状的。掩模412还包括定义图9A和图10到16中的分离腔314A和314C的划线(scribe line)图案416。划线图案416沿着晶片306上提供对称刻蚀角度的方向取向。注意,图6到9A和图10到16示出了通过方法200沿线AA’形成的所得结构的横截面,而图9B示出了通过方法200沿线BB’形成的所得结构的横截面。
在步骤206中,如图7所示,氮化物层302由光刻胶308中的窗口310A、310B和310C暴露的区域被向下刻蚀到衬底306。在一个实施例中,利用反应离子刻蚀(RIE)工艺刻蚀氮化物层302。氮化物层302的保留部分充当用于各向异性刻蚀的掩模。
在步骤208中,如图8所示,光刻胶308被剥离。如可以看到的,窗 口312A、312B和312C被形成在氮化物层302中。这些窗口的尺寸和它们之间的间隔取决于应用。
在步骤210中,如在图9A中沿线AA’和在图9B中沿线BB’所示,衬底306被氮化物层302中的窗口312A到312C所暴露的区域被刻蚀,以形成分离腔314A和314C以及封盖腔314B。如可以在图9B中所看到的,封盖腔314B具有45度壁315(对应于图1中的表面132)和64.48度壁317。在一个实施例中,利用具有400比1的(100)面比(111)面选择性的KOH溶液各向异性地刻蚀硅衬底306。在一个实施例中,各腔被刻蚀到375微米深,这由于刻蚀剂的选择性而导致氮化物层302中的1微米的底切。
在步骤214中,如图10所示,氮化物层302和304被去除。在一个实施例中,利用热磷酸湿法刻蚀去除氮化物层302和304。
在步骤216中,如图11所示,氧化物层316被形成在腔314A、314B和314C上方,并形成在衬底306的顶表面上。在一个实施例中,氧化物层316是从硅衬底306热生长的二氧化硅,并且具有约1000埃的厚度。
在步骤218中,如图12所示,反射层320被形成在氧化物层316上方。在一个实施例中,反射层320是通过电子束蒸发或者溅射所沉积的钛-铂-金(TiPtAu)序列的金属堆叠。在一个实施例中,钛层具有约500埃的厚度,钛层顶上的铂层具有约1000埃的厚度,钛层顶上的金层具有约1500埃的厚度。金属堆叠320是在(111)面表面132(图1)上形成镜135(图1)的反射材料134(图1)。
在步骤220中,如图12所示,阻挡层322被形成在反射层320上方。在一个实施例中,阻挡层322是被形成在反射层320上方的金属氧化物。例如,阻挡层322是热沉积在TiPtAu金属堆叠320上的二氧化钛(TiO2)层,并且具有约500埃的厚度。或者,阻挡层322可以是氮化物、硼化物、氟化物、碳氟化合物、聚酰亚胺或者可以承受焊接温度而不会粘附到焊料上的任何其他材料。此外,阻挡层322可以通过其他工艺来形成,包括溅射、反应溅射、化学气相沉积以及等离子体增强化学气相沉积。
在步骤222中,如图13所示,光刻胶324然后被沉积(例如,被旋涂 或者喷涂)在阻挡层322上。
在步骤224中,如图14所示,光刻胶324被曝光和显影,以形成窗口326A、326B、326C和326D。阻挡层322由窗口326A到326D暴露的区域被向下刻蚀到反射层320。在一个实施例中,利用稀HF(1000∶1)和硝酸(100∶1)的溶液刻蚀二氧化钛阻挡层322。
在步骤226中,如图15所示,焊料通过窗口326A到326D被镀覆到反射层320上。焊料在围绕封盖腔314B(也被示出为图1中的封盖腔131)的接合区域上形成密封环136(图1和2)。在一个实施例中,焊料是金-锡(AuSn)焊料,包括厚度为18500埃的金层328和金层328顶上的厚度为18500埃的锡层330。在一个实施例中,光刻胶324被剥离,再涂敷,并且再次图案化,以在镀覆焊料之前形成窗口326A到326D。这是因为金镀层(在底面上的)可以蘑菇状生成在用于金镀覆的初始光刻胶的顶面上。因此,为了得到一定程度的垂直边缘,可能有必要的是去除初始的光刻胶并且再涂敷将为焊料镀层提供形状的更厚的光刻胶。
在步骤228中,如图16所示,光刻胶324被剥离并且封盖130现在可以被沿着虚拟线332与邻近的封盖130(部分示出)分离。
图18示出了在本发明另一个实施例中形成晶片级封盖130的方法400。如可以看到的,方法400类似于方法200,除了用步骤426和428代替了步骤226和228。
在步骤426中,如图19所示,光刻胶324被剥离。这留下阻挡层322作为焊料镀覆过程中的掩模。
在步骤428中,如图20所示,包括金层328和锡层330的焊料通过窗口326A到326D(现在由阻挡层322定义)被镀覆到反射层320上。同样,可以将封盖130沿着虚拟线332与邻近的封盖130(部分示出)分离。
在方法200中,光刻胶324被留下作为焊料镀覆过程中的掩模。在方法400中,光刻胶324被剥离,并且阻挡层322被用作焊料镀覆过程中的掩模。方法400的优点在于光刻胶324不必是厚光刻胶。此外,光刻胶覆盖的均匀性是不重要的。注意,焊料和所得密封环136将发生少量的蘑菇 状生长,因为焊料垂直生长与其横向生长大致相同的量。在一个实施例中,总的镀覆厚度为约3微米,因此横向生长不会带来问题。
如上所述,TiO2可以被用作阻挡层。由于许多原因,TiO2在本应用中成为特别好的阻挡层。首先,AuSn焊料将不会粘附到其上。其次,其良好地粘附到金属堆叠中的金上,而没有多少材料可以这样。第三,虽然其具有可以改变金的反射率的高反射率,但是其可以沉积非常薄的层(例如,远小于四分之一波长)。在这样的厚度上,应该几乎不存在对于通过封盖的光传输的影响。另一个优点是所描述的方法在腔刻蚀之后仅仅要求一个掩模。这相对于在腔刻蚀之后常常要求多达三个掩模的其他方法提供了很大的成本优势。
虽然TiO2已经被公开为用于阻挡层的材料,但是其他具有下面特性的材料也可以被使用:(1)对镜(即,反射层)的良好粘附;(2)对焊料不可润湿;(3)透光;(4)以及不溶于镀覆溶液。
此外,阻挡层不必是薄的(例如,小于四分之一波长)。在一些应用中,具有厚的阻挡层是有利的。随着阻挡层达到四分之一波长附近的几何厚度(依赖于角度),反射能力的实质变化将变得明显。这些可能或多或少是反射性的。如果激光被准直,则这些干扰效应可以被用于提高镜的反射率。但是,如果激光没有被准直,则光的宽范围的角度将导致整个镜上依赖于局部角度的不同反射能力,这在光束离开镜时导致不同强度的光束。
所公开的实施例的特征的各种其他修改和组合都在本发明的范围中。所附的权利要求覆盖了众多的实施例。

Claims (18)

1.一种形成用于晶片级封装的封盖的方法,包括:
在衬底中形成腔;
在所述腔上方和在所述衬底上围绕所述腔的接合区域上方形成氧化物层;
在所述氧化物层上方形成反射层;
在所述反射层上方形成阻挡层;
向下刻蚀所述阻挡层的一部分直到所述反射层在所述接合区域上方的部分;以及
在所述反射层的所述部分上形成焊料层,
其中,所述在所述衬底中形成腔的步骤包括各向异性地刻蚀所述衬底以形成所述腔,所述衬底包括从所述衬底的顶表面偏移的第一晶面,并且所述腔包括沿第二晶面的表面,
其中,所述第一晶面被这样取向,以使所述第二晶面与所述衬底的顶表面的法线成45度地取向,并且所述各向异性刻蚀包括利用KOH溶液的湿法刻蚀。
2.如权利要求1所述的方法,其中,所述形成氧化物层的步骤包括热生长所述氧化物层。
3.如权利要求1所述的方法,其中,所述形成反射层的步骤包括形成金属堆叠层。
4.如权利要求3所述的方法,其中,所述形成阻挡层的步骤包括将金属氧化物层热沉积到所述金属堆叠层上。
5.如权利要求4所述的方法,其中,所述金属堆叠层包括钛层、所述钛层顶上的铂层以及所述铂层顶上的金层,并且所述金属氧化物层包括二氧化钛层。
6.如权利要求5所述的方法,其中,所述刻蚀所述阻挡层的一部分的步骤包括利用稀HF和硝酸溶液的湿法刻蚀。
7.如权利要求3所述的方法,其中,所述形成阻挡层的步骤包括选自由热沉积、溅射、反应溅射、化学气相沉积和等离子体增强化学气相沉积所组成的组中的一种方法。
8.如权利要求7所述的方法,其中,所述阻挡层选自由氮化物、硼化物、氟化物、碳氟化物和聚酰亚胺所组成的组。
9.如权利要求1所述的方法,其中所述形成焊料层的步骤包括在所述反射层的所述部分上镀覆所述焊料层。
10.如权利要求1所述的方法,其中,所述刻蚀所述阻挡层的一部分的步骤包括:
图案化所述阻挡层上方的光刻胶层,以在所述反射层的所述部分上方形成窗口;以及
刻蚀由所述窗口暴露的所述阻挡层的所述部分。
11.如权利要求10所述的方法,还包括在所述反射层的所述部分上形成所述焊料层的所述步骤之后的剥离所述光刻胶的步骤。
12.如权利要求10所述的方法,还包括在所述反射层的所述部分上形成所述焊料层的所述步骤之前的剥离所述光刻胶的步骤。
13.如权利要求1所述的方法,其中,所述焊料层包括金锡焊料。
14.一种用于晶片级封装的封盖,包括:
主体,包括围绕由所述主体所定义的腔的接合区域;
在所述接合区域和所述腔的顶上的氧化物层;
在所述氧化物层顶上的反射层;
在所述反射层的一部分的顶上的阻挡层,所述一部分位于所述腔中;和
在所述反射层的另一部分的顶上的焊料层,所述另一部分位于所述接合区域上,
其中,所述腔包括沿所述主体的第一晶面的表面,并且所述主体包括从所述主体的顶表面偏移取向的第二晶面,所述第一晶面的取向使得所述第二晶面与所述主体的顶表面的法线成45度地取向。
15.如权利要求14所述的封盖,其中,所述反射层包括钛-铂-金金属堆叠。
16.如权利要求15所述的封盖,其中,所述阻挡层包括二氧化钛层。
17.如权利要求14所述的封盖,其中,所述焊料层包括金-锡焊料。
18.如权利要求14所述的封盖,其中,所述阻挡层选自由氮化物、硼化物、氟化物、碳氟化物和聚酰亚胺所组成的组。
CN2005100598904A 2004-06-24 2005-04-01 用于晶片级光电封装的封盖及其制造方法 Expired - Fee Related CN1713468B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/877,615 US7045827B2 (en) 2004-06-24 2004-06-24 Lids for wafer-scale optoelectronic packages
US10/877,615 2004-06-24

Publications (2)

Publication Number Publication Date
CN1713468A CN1713468A (zh) 2005-12-28
CN1713468B true CN1713468B (zh) 2011-10-05

Family

ID=35504672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100598904A Expired - Fee Related CN1713468B (zh) 2004-06-24 2005-04-01 用于晶片级光电封装的封盖及其制造方法

Country Status (4)

Country Link
US (3) US7045827B2 (zh)
JP (1) JP4869634B2 (zh)
CN (1) CN1713468B (zh)
DE (1) DE102005010926B4 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750356B2 (en) * 2005-05-04 2010-07-06 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Silicon optical package with 45 degree turning mirror
JP2009032843A (ja) * 2007-07-26 2009-02-12 Nec Electronics Corp 半導体装置とその製造方法
US20100032702A1 (en) * 2008-08-11 2010-02-11 E. I. Du Pont De Nemours And Company Light-Emitting Diode Housing Comprising Fluoropolymer
CN101599522B (zh) * 2009-06-30 2011-05-25 厦门市三安光电科技有限公司 一种采用绝缘介质阻挡层的垂直发光二极管及其制备方法
JP2011222675A (ja) * 2010-04-07 2011-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8582618B2 (en) 2011-01-18 2013-11-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive or refractive lens on the semiconductor laser device
US8315287B1 (en) 2011-05-03 2012-11-20 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive lens, and a method for making the device
US9423297B2 (en) 2011-12-22 2016-08-23 3M Innovative Properties Company Optical device with optical element and sensor for sampling light
DE102012217793A1 (de) 2012-09-28 2014-04-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren
JP2014158157A (ja) * 2013-02-15 2014-08-28 Asahi Kasei Electronics Co Ltd 圧電デバイス
NO2944700T3 (zh) * 2013-07-11 2018-03-17
US9793237B2 (en) 2015-10-19 2017-10-17 Qorvo Us, Inc. Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
US9799637B2 (en) * 2016-02-12 2017-10-24 Qorvo Us, Inc. Semiconductor package with lid having lid conductive structure
EP3385762A1 (en) * 2017-04-03 2018-10-10 Indigo Diabetes N.V. Optical assembly with hermetically sealed cover cap
US10242967B2 (en) 2017-05-16 2019-03-26 Raytheon Company Die encapsulation in oxide bonded wafer stack
JP6970336B2 (ja) * 2017-08-04 2021-11-24 日亜化学工業株式会社 光源装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US5577142A (en) * 1994-11-17 1996-11-19 Ant Nachrichtentechnik G.M.B.H. Optical fiber transmitting and receiving communications device
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) * 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
JPH01264285A (ja) * 1988-04-15 1989-10-20 Omron Tateisi Electron Co 面発光型半導体レーザ
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
EP0899781A3 (en) * 1997-08-28 2000-03-08 Lucent Technologies Inc. Corrosion protection in the fabrication of optoelectronic assemblies
JP2000019357A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光アレイモジュール及び反射鏡アレイ
JP2000114655A (ja) * 1998-09-30 2000-04-21 Toshiba Corp サブマウントミラー方式面型レーザ
DE19845484C2 (de) * 1998-10-02 2002-09-26 Infineon Technologies Ag Mikrooptischer Baustein und Verfahren zu seiner Herstellung
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US7172911B2 (en) * 2002-02-14 2007-02-06 Silex Microsystems Ab Deflectable microstructure and method of manufacturing the same through bonding of wafers
US6696645B2 (en) * 2002-05-08 2004-02-24 The Regents Of The University Of Michigan On-wafer packaging for RF-MEMS
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US5577142A (en) * 1994-11-17 1996-11-19 Ant Nachrichtentechnik G.M.B.H. Optical fiber transmitting and receiving communications device
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder

Also Published As

Publication number Publication date
JP4869634B2 (ja) 2012-02-08
US7045827B2 (en) 2006-05-16
US20050285242A1 (en) 2005-12-29
US20050285131A1 (en) 2005-12-29
JP2006013484A (ja) 2006-01-12
US7534636B2 (en) 2009-05-19
US20060121635A1 (en) 2006-06-08
CN1713468A (zh) 2005-12-28
DE102005010926A1 (de) 2006-03-30
DE102005010926B4 (de) 2008-05-08

Similar Documents

Publication Publication Date Title
CN1713468B (zh) 用于晶片级光电封装的封盖及其制造方法
US6289030B1 (en) Fabrication of semiconductor devices
JPH11298046A (ja) 微小光学半導体レンズの製造方法
US20050145965A1 (en) Light receiving element and method of manufacturing the same
US20240128403A1 (en) Micro light emitting element and its preparation method
CN108718032A (zh) 一种整片制作和测试边发射光器件的方法
CN107144925B (zh) 光纤结构、光通信设备和用于制造其的制造工艺
US20140367035A1 (en) Optical filter, optical filter module, and analyzer
US7450621B1 (en) Integrated laser-diffractive lens device
KR0172797B1 (ko) 레이저 다이오드 및 그 제조방법
US8153353B2 (en) Ultra dark polymer
GB2213957A (en) Waveguide to opto-electronic transducer coupling
US6130107A (en) Corrosion protection in the fabrication of optoelectronic assemblies
JPH01315707A (ja) 電磁放射結合デバイス
JP3239933B2 (ja) 半導体光デバイス、該半導体光デバイスの製造方法、および該半導体光デバイスの実装構造
WO2003044571A2 (en) Coating of optical device facets at the wafer-level
US20140312372A1 (en) Semiconductor optical emitting device with grooved substrate providing multiple angled light emission paths
US6920267B2 (en) Optical coupling device and manufacturing method thereof
WO2022264210A1 (ja) 半導体レーザー装置および半導体レーザー装置の製造方法
JPS63182882A (ja) 光集積素子の製造方法
JP3209654B2 (ja) エンコーダ
KR100235608B1 (ko) 저온에서 내식성이 향상된 멤브레인을 갖는 박막형 광로 조절장치의 제조방법
CN116325388A (zh) 用于非密封环境的半导体器件的形成
JPH01191811A (ja) 光学装置の製造方法
JPH02281778A (ja) 受発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061208

Address after: Singapore Singapore

Applicant after: Avago Technologies ECBU IP

Address before: Singapore Singapore

Applicant before: Avago Technologies General IP (Singapore) Pte. Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES ECBU IP

Effective date: 20130509

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130509

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Tech Fiber IP Sg Pte Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20140401