CN116325388A - 用于非密封环境的半导体器件的形成 - Google Patents

用于非密封环境的半导体器件的形成 Download PDF

Info

Publication number
CN116325388A
CN116325388A CN202080105885.5A CN202080105885A CN116325388A CN 116325388 A CN116325388 A CN 116325388A CN 202080105885 A CN202080105885 A CN 202080105885A CN 116325388 A CN116325388 A CN 116325388A
Authority
CN
China
Prior art keywords
coating
wafer
facets
facet
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080105885.5A
Other languages
English (en)
Inventor
马尔科姆·帕特
萨米尔·里哈尼
阮波
刘伟
陈欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116325388A publication Critical patent/CN116325388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本文中描述了一种用于从半导体晶圆(401)形成光学器件(600)的方法(700)，其中，所述光学器件在光波导(601)的一端具有小面(602、603)。所述方法包括：蚀刻(701)所述晶圆以形成蚀刻部分(402)，所述蚀刻部分具有侧壁(403)和基部，所述蚀刻部分的所述侧壁限定所述小面；将涂层(604)涂覆(702)到所述晶圆(401)上。这有助于使用一种成本效益高的方法来形成半导体器件，所述半导体器件可以在非密封环境中操作，在小面和芯片的上表面上具有保形涂层。

Description

用于非密封环境的半导体器件的形成
技术领域
本发明涉及可制造用于极具挑战的环境的半导体器件。
背景技术
标准激光器、电吸收调制激光器(electroabsorption modulated laser，EML)、马赫-曾德尔调制器和波导光电探测器广泛用于电信应用。这些器件具有波导结构，通常具有前后小面。
典型的分布反馈(distributed feedback，DFB)激光结构包括在波导的相对端具有小面的光波导。高反射(high-reflection，HR)涂层可应用于后小面。后小面充当后反光镜，前小面可以充当前反光镜。HR涂层或抗反射(anti-reflection，AR)涂层可应用于前小面。光从前小面的激光腔射出。激光腔通常包括插入p型和n型半导体材料层之间的有源层。激光器的波导包括折射率为n的材料，该折射率n大于周围衬底的折射率。光从激光器正面的波导末端发射。
HR小面可以提高输出功率。AR小面可以有助于减少光反射，并可以提高输出功率。通常，除了激光器的顶部金属触点外，激光器的上表面没有额外的涂层。原子层沉积(atomic layer deposition，ALD)涂层可以在结合到载体后涂覆。
典型的EML结构包括耦合到电吸收调制器(electroabsorption modulator，EAM)的DFB。EAM部分通常对接耦合到DFB激光部分。DFB部分上的HR涂层小面可以提高输出功率。EAM部分上的AR涂层小面可以减少光反射。在电学方面，DFB和EAM部分通过离子注入或蚀刻隔离。
要求此类设备在非密封环境中使用，在这种环境中，湿度可达到85％，温度可达85℃。例如，数据中心应用。然而，在这种应用中通常需要的“金盒”包装通常是昂贵和耗时的制造。
在85％湿度和85℃条件下，激光或EML的特性可以迅速改变。EAM吸收特性可能会改变，如果器件保护不当，激光特性也可能改变。图1(a)示出了当EML器件没有上表面保护时输出功率随时间的变化。
为了使这些器件在非密封环境中有效操作，它们通常受到各种方案的保护。其中，ALD可用于在小面上沉积涂层，也可用于在芯片表面顶部沉积涂层。或者，在芯片粘合到载体上之后，ALD可以用来沉积各种层，以保护载体上芯片贴装(Chip-on-Carrier，COC)。
通常，ALD层沉积在晶圆上以覆盖上表面。使用ALD层用于AR/HR小面涂层是困难的，因为沉积过程可能需要大约3小时来沉积20nm厚的涂层。1300nm范围激光器的普通AR涂层厚度约为800nm，因此这种方法不适合大规模生产。此外，ALD层非常密集，并导致芯片/器件上的应力更高，这可能导致其他可靠性故障模式。
另一种已知的方案包括在芯片的上表面沉积ALD层，并使用适当设计的非密封AR/HR涂层来保护小面。在该方案中，小面和上表面之间的接缝区域需要适当保护，因为接缝区域的任何缺陷都可能会受到水的侵入，如果使用机械方法切割钢筋以形成小面，这一点尤其如此。
在上表面涂覆SiO2时，使用等离子体增强化学气相沉积(plasma-enhancedchemical vapour deposition，PECVD)或物理气相沉积(physical vapour deposition，PVD)，EML特性变化可能较小，器件寿命可能更长，如图1(b)所示。但是，PECVD或PVD涂层可能不是保形的，表面上可能有销孔，如图2所示。如图3所示，此类芯片可能会失效，在这种情况下可能会经历水的侵入。最薄弱的部分是顶部ALD涂层和AR/HR涂层之间的接缝区域。
器件还希望能够承受85℃/85％湿度环境2000至5000小时。这就要求切割小面质量非常高，上表面和AR/HR涂层之间的接缝区域要得到很好的保护，如果使用标准的条切割方法，这在批量生产期间很难保证。
希望开发生产这种器件的新方法，使它们能够以降低成本在非密封或类似环境中操作。
发明内容
根据一个方面，提供了一种用于从半导体晶圆形成光学器件的方法，其中，所述光学器件在光波导的一端具有小面，所述方法包括：蚀刻所述晶圆以形成蚀刻部分，所述蚀刻部分具有侧壁和基部，所述蚀刻部分的所述侧壁限定所述小面；将涂层涂覆到所述晶圆上。
这有助于使用一种成本效益高的方法来形成半导体器件，所述半导体器件可以在非密封环境中操作，在芯片的上表面和小面上具有保形涂层。
所述方法还可以包括向所述晶圆施加应力使得其进行切割，所述切割沿着所述蚀刻部分的所述基部进行。所述切割可以从所述蚀刻部分的所述基部开始。所述晶圆可以切割成条。沿着所述蚀刻部分的所述底部切割晶圆可以防止对所述小面和所述涂层造成损坏。
所述涂层可以涂覆到所述小面和所述晶圆的上表面。这可以使得所述涂层与所述上表面和所述小面一致，以在整个晶圆上产生保形的连续涂层。
所述涂层可以在所述上表面和所述小面之间形成连续层。使得所述器件可以在非密封环境中运行。
所述涂层可以同时涂覆到所述上表面和所述小面上。这可以通过允许所述涂层涂覆到整个晶圆上而高效地生产器件，并且可以有助于形成连续涂层。
将涂层涂覆到所述晶圆可以包括：将涂层涂覆到所述晶圆的整个上表面。这有助于在将所述晶圆切割成包括芯片的单独条之前，将所述涂层同时涂覆到由一个晶圆形成的多个芯片上。
所述涂层可以是密封涂层。这有助于所述器件在85％湿度和85℃温度条件下操作。所述密封涂层可以基本上是气密的和/或水密的。因此，所述涂层提供了外部密封，并且所述涂层下面的器件的部分可以在潮湿和/或潮湿的环境中得到保护。
所述密封涂层可以形成抗反射涂层或高反射涂层的一部分。这可以防止涂层之间的切割和水侵入。
所述方法还可以包括将抗反射涂层或高反射涂层涂覆到小面上。这可以允许每个小面在适当的情况下单独涂覆。
将涂层涂覆到晶圆上的步骤可以使用原子层沉积工艺进行。这可能是一种方便的方法，为器件在非密封环境中使用提供必要的涂层性能。
所述涂层的厚度可以在10nm至250nm之间。这可以为器件在其工作环境中提供适当的保护。
所述涂层可以包括Al2O3、SiN、Ta2O5和SiO2中的一种或多种。这种涂层材料可以在其工作环境中对所述器件提供保护。
所述基部在所述晶圆中的深度可以比在所述小面中的深度更深。这可以防止在将所述晶圆切割成条的过程中对所述小面造成损坏，每个条包括一个或多个半导体器件。
蚀刻所述晶圆的步骤可以使用干蚀刻或干湿蚀刻工艺来执行。这样的工艺可以方便地在所述半导体晶圆上执行蚀刻步骤。
所述蚀刻部分的所述侧壁的深度可以在1.0μm至10.0μm之间。这可以为所述小面提供合适的尺寸。
所述侧壁可以垂直于所述波导的纵轴。所述侧壁可以在所述器件的操作期间有效地充当小面。
对所述晶圆施加应力的步骤以对其进行切割可以形成包括所述器件的半导体芯片。所述晶圆可以切割成多个芯片。因此，在将所述晶圆切割成单独的芯片或器件之前，可以同时涂覆多个芯片或器件的上表面和小面。
根据另一个方面，提供了一种通过上述方法形成的半导体器件，其中，所述器件是法布里-珀罗激光器、DFB激光器、DBR激光器、可调激光器、电吸收调制激光器、马赫-曾德尔调制器或波导光电探测器。因此，所有方法可用于制造一系列光学器件。
所述半导体器件可以用于在非密封环境中操作。这对于数据中心等应用程序是可取的。
根据又一方面，提供了一种光学器件，在具有上表面、下表面和侧表面的半导体晶圆上形成，所述光学器件具有光波导、限定在所述光波导的端部的小面和结合所述小面的切割表面，所述切割表面与所述上表面、所述下表面和所述侧表面相交，并且包括与所述上表面、所述下表面和所述侧表面偏移并在空间上与所述小面偏移的断裂起始区。
附图说明
现将结合附图通过示例的方式对本发明进行描述。
在附图中：
图1(a)示出了当EML器件没有上表面保护时输出功率随时间的百分比变化；
图1(b)示出了当EML器件的上表面使用PECVD或PVD涂覆SiO2时，输出功率随时间的百分比变化；
图2示出了涂层器件中可能发生的缺陷；
图3示出了保护涂层失效的芯片示例；
图4(a)示出了具有本文所述蚀刻部分的晶圆的扫描电子显微镜(ScanningElectron Microscopy，SEM)图像；
图4(b)示出了所述蚀刻部分横截面的SEM图像；
图5示出了涂覆到器件和小面的上表面的涂层；
图6(a)示出了通过本文描述的方法形成的EML的俯视图的示意图；
图6(b)示出了通过本文所述方法形成的EML的横截面的示意图；
图6(c)示出了具有通过本文所述方法形成的密封ALD涂层和多个HR涂层的EML后小面横截面的SEM图像；
图7示出了从半导体晶圆形成光学器件的方法的示例。
具体实施方式
本文描述的方法使用晶圆上蚀刻和晶圆上涂层的组合来生产适合在非密封环境中操作的光学器件。
图4(a)示出了半导体晶圆的SEM图像，以401示出。半导体晶圆可以由一种或多种半导体材料制成，包括但不限于InP、GaAs、Si和GaN/AlN。半导体晶圆具有上表面、下表面和侧表面。
使用晶圆级蚀刻工艺形成光学器件的至少一个小面。在晶圆上形成蚀刻部分，图4(a)中以402示出。晶圆可以使用干蚀刻或干湿蚀刻等工艺蚀刻。可以在晶圆上形成多个蚀刻部分。这有助于通过一个晶圆形成多个器件。因此，在将晶圆切割成条之前进行蚀刻工艺。
蚀刻的小面位于器件波导的一端。器件的波导包括折射率为n的材料，该折射率n大于周围材料的折射率。光沿着波导传播。器件优选地包括波导相对端的小面。在操作过程中，光从设备前小面发射。后小面接收入射光信号，并可充当后反射器。
蚀刻部分包括侧壁403。侧壁可以平行于晶圆的侧表面。蚀刻部分的侧壁限定了由晶圆形成的半导体器件的小面。小面优选垂直于器件的波导的纵轴。小面的蚀刻深度(对应于侧壁的高度)优选在1.0-10.0μm之间。蚀刻部分还可以包括与第一侧壁相对的第二侧壁，在图4(b)中用404示出。第二侧壁优选平行于第一侧壁。第二侧壁可以限定当将晶圆切割成条时形成的另一半导体器件的小面。每个条包括一个或多个半导体器件芯片。因此，包括两个侧壁的蚀刻部分可以在将形成为两个单独的器件或芯片的晶圆的两个区域之间的界面处形成。
蚀刻部分还包括基部。基部优选通过蚀刻工艺在与侧壁同时和/或在相同的蚀刻步骤中形成。基部和侧壁可以通过蚀刻以外的工艺(即另一个合适的材料去除工艺)形成。
基部在晶圆中的位置比在小面中的位置更深(因此比侧壁更深)。蚀刻部分的基部优选具有延伸超过基部总平面面积的10％的最大深度。最大深度可以由不平行于晶圆上表面的基壁或线定义。
便利地，基部的一部分从平行于晶圆的主平面和/或垂直于小面的小面偏移。在图4(a)和4(b)所示的示例中，基部由一对壁405、406限定，所述壁405、406邻接各自的侧壁403、404并在边缘407处收敛，所述边缘407比小面的最深边缘更深入晶圆。基部可以是锥形的。在图4(a)和4(b)所示的示例中，蚀刻部分的基部在横截面上通常是V形的。基部包括和/或由在顶点407相交的两个基部405、406限定。基部405、406可以是壁。基部405、406是平面的，并在基部的最深部分(最大深度)沿着线性区域407相交。区域的线优选平行于侧壁403、404中的一个或两个的平面延伸。最大深度的线性区域在晶圆中的深度比在小面中的深度更深。蚀刻部分基部的V形可以通过启动晶圆离开小面的切割来帮助晶圆机械切割成条。这样可以避免损坏小面和小面区域以及小面和上表面之间的接缝区域中的涂层。换句话说，侧壁403、404位于晶圆中通道的任一侧。由壁405、406限定的基部区域限定了该通道的基部。由于基部区域的缘故，通道(407)的最深部分与侧壁403限定的小面在空间上发生偏移。此外，通道的最深部分由壁405、406交汇的锐角边缘限定。这些特征每一个意味着，当晶圆受到应力，例如穿过通道的适当弯曲应力时，晶圆的切割通常将在偏离小面403的点处开始，并在远离小面403的方向上延伸穿过晶圆的深度。这可以使晶圆更容易地切割，而不会损坏小面403。
或者，基部可以是U形的。基部可以具有一个区域或点，其中基部的最深点(最大深度的区域或点)和晶圆的下表面之间的距离小于更接近小面的区域，即晶圆在该点或区域中较薄，使得切割从基部的最薄部分开始。
基部可以具有其他合适的形状或轮廓。
因此，基部包括在向蚀刻部分的基部施加应力时优先开始切割的部分，如下面将更详细地描述。该部分远离小面，使得小面和涂覆到小面上的涂层，如下文更详细地描述，不会被切割过程损坏。
在晶圆中形成蚀刻部分之后，将涂层涂覆到晶圆上。涂层被涂覆到整个晶圆上，使得如果晶圆具有多个蚀刻部分，涂层将覆盖晶圆的上表面和每个侧壁(定义由晶圆制造的半导体器件的小面)和蚀刻部分的基部。因此，涂层可以在一步中涂覆到整个晶圆上，而不是单独涂覆到晶圆的各个部分。
所述涂层优选是密封涂层。密封涂层基本上是气密的和/或水密的。因此，所述涂层提供了外部密封，并且所述涂层下面的器件的部分可以在潮湿和/或潮湿的环境中得到保护。此外，无论是在将晶圆切割成条之前还是之后，密封HR或AR涂层可以在密封涂层上涂覆，如下面将更详细地描述。
一旦以这种方式涂覆，该器件可以在非密封环境中操作，并且不需要将该器件包装到“金盒”中。芯片本身可以承受潮湿条件、高温、污染等。
在一个优选的实施例中，使用原子层沉积(Atomic Layer Deposition，ALD)将涂层涂覆到晶圆上。ALD是一种基于顺序、自饱和表面反应的化学气相薄膜沉积方法。两种或多种前体化学品，每种前体化学品都含有被沉积材料的不同元素，分别引入衬底表面，一次一个。每种前体都饱和表面，形成单层材料。所得薄膜非常致密，非常保形，没有针孔，使其成为沉积表面涂层以改善密封性的理想方法。
在用于形成小面的蚀刻工艺之后，以晶圆级涂覆涂层。涂层工艺，如ALD，用于沉积薄薄的材料层，或材料的组合。涂层材料可以包括但不限于Al2O3、SiN、Ta2O5和SiO2中的一种或多种。便利地，涂层的厚度可以在10nm至250nm之间。当使用ALD时，ALD层优选在大约10nm至100nm之间，以最大限度地减少对晶圆造成的应力，并在操作期间保护器件表面免受水的侵入。
因此，涂层同时涂覆到晶圆和小面的上表面，并且如图5所示，涂层501在上表面502和小面503之间形成连续层。
在蚀刻和涂覆之后，将晶圆切割成条，每个条包括至少一个半导体器件。向晶圆施加应力，使得其沿着蚀刻部分的基部进行切割。切割从蚀刻部分的基部进行。
在图4(a)和4(b)所示的优选实现方式中，在蚀刻小面工艺期间形成的基部的V形可以通过在基部部分405、406相遇的顶点407处集中应力来帮助将晶圆机械切割成条。因此，切割沿着定义基部最深部分的线进行。在切割过程中，小面不受冲击，即不直接向小面施加机械力，将对小面的可能损坏降至最低。因此，由于基部远离小面，小面在切割期间可能不会受到应力的影响。
由于切割是从远离小面开始的，并沿着蚀刻部分的基部延伸，因此在小面附近的涂层中没有水侵入的弱点。涂层和小面在条切割期间相对不受干扰，因为晶圆沿着远离小面的蚀刻部分的基部进行切割。
在切割之后，光学器件包括切割表面，该切割表面与晶圆的上表面、下表面和侧表面相交，并包括从晶圆的上表面、下表面和侧表面偏移并在空间上偏离小面的断裂起始区。
在涂覆ALD密封涂层后和切割后，可以通过传统的涂层方法将适当设计的密封AR或HR涂层涂覆到小面上，以在非密封条件下进一步保护芯片。这种AR或HR涂层的设计可以考虑到薄ALD层对涂层反射特性的影响。
或者，AR或HR涂层(或进一步的AR/HR涂层)可以在密封涂层之后和将晶圆切割成条之前涂覆在晶圆上。AR/HR涂层可以涂覆到小面和晶圆的上表面。AR/HR涂层可以在上表面和小面之间形成连续层。AR/HR涂层可以同时涂覆到上表面和小面上。AR/HR涂层也可涂覆到蚀刻部分的基部。
之前涂覆到小面上的密封ALD层可以通过AR或HR涂层进一步保护。
通过本文所述的方法形成的器件可以在波导的与上述第一小面相反的一端具有第二小面。第二小面可以由第二蚀刻部分的侧壁限定。在晶圆的涂覆期间，第二小面上可以涂覆涂层。应力可以施加到晶圆上，使得晶圆沿着第二蚀刻部分的基部进行切割。可以形成包括半导体器件的条，其中波导相对端的每个小面已经通过本文所述的方法形成。每个小面上可以任选地具有其它涂层。例如，半导体器件的发射面处的小面(前小面)可以进一步涂覆AR涂层，光进入器件处的小面(后小面)可以涂覆HR涂层，如上所述。
优选地，器件的两个小面通过如本文所述的蚀刻形成，以便然后可以涂覆连续穿过晶圆的上表面和器件的前小面和后小面的涂层。使用这种蚀刻小面工艺，小面在条切割之前已经形成，这避免了使用机械切割工艺来形成小面。
或者，方法还可以包括使用传统的切割在波导的相对端形成第二小面。因此，器件的仅一个面(即后小面或前小面)可以通过上述蚀刻工艺形成。
图6(a)至图6(c)示出了用于实现本文所述的EML的示例。EML包括光学耦合到EAM的DFB激光器，中间有隔离区。器件的波导在601处表示。器件的波导包括折射率为n的材料，该折射率n大于周围基部的折射率。后(HR)小面在602处示出，前(AR)小面在603处示出。光从器件前小面603的波导末端发射。DFB和EAM各自包括插入p型和n型半导体材料层之间的多量子阱材料(MQW1/2)的活性层。层在后小面与前小面之间延伸的方向上伸长。DFB激光器还包括布拉格光栅。
ALD涂层在604中示出。如上所述，涂层沉积在晶圆处理期间，在条切割之前进行。涂层被涂覆到晶圆的上表面上，也被涂覆到蚀刻形成的小面602、603上。因此，连续的、保形的、致密的和密封的薄ALD层604覆盖小面和芯片的上表面。
这可以方便地消除涂层中的弱点。涂层可以是水密的。此外，只需要一个薄的ALD层。因此，沉积时间是可管理的，应力可以最小化。
在条切割之后，ALD涂层604与密封HR和AR涂层一体化，分别在605和606中示出。因此，ALD层形成HR和AR涂层的一部分。
图6(c)示出了具有密封ALD涂层604和多个HR涂层605的EML后小面602横截面的SEM图像。
由于在上表面和小面上涂覆了密封涂层，以及可选地涂覆到器件的至少小面和可选地上表面上的额外AR/HR涂层，器件受到了很好的保护，免受湿/热环境的影响。在一些实现方式中，上表面和表面接缝区域可以承受85℃/85％湿度环境至少2000-5000小时。
图7示出了用于从半导体晶圆形成光学器件的方法700的示例，其中，光学器件在光波导的一端具有小面。在步骤701中，方法包括蚀刻晶圆以形成蚀刻部分，蚀刻部分具有侧壁和基部，蚀刻部分的侧壁限定小面。在步骤702中，方法包括将涂层涂覆到晶圆上。然后，晶圆可以沿着蚀刻部分的基部切割形成条，每个条包括相应的半导体器件。
以这种方式，可以沉积密封ALD层，其不仅覆盖器件的上表面，而且覆盖前小面和/或后小面。
在将晶圆切割成条后，通过调整涂层设计，ALD层可以与AR/HR涂层集成(视情况而定)，并且器件在湿热环境中得到很好的保护。ALD层可以形成HR和AR涂层的一部分。由于ALD层是保形的，上表面和小面之间的接缝区域不作为弱点。但是，如果需要，可以在芯片上的金线焊接区域蚀刻掉ALD层。
本文所述的方法允许切割的小面质量高，并且上表面和小面涂层之间的接缝区域得到很好的保护。所述的晶圆上蚀刻形成小面和晶圆上ALD涂层的组合可能导致芯片能够承受85％湿度和85℃温度超过2000小时。
该方法可用于制造一系列光学半导体器件，如法布里佩罗激光器、DFB激光器、DBR激光器、可调激光器、电吸收调制激光器、马赫-曾德尔调制器和波导光电探测器。这种器件可以在非密封条件下有效操作，并且可以更可靠。半导体芯片可以作为板载芯片工作，不需要“金盒子”封装，允许在非密封环境中实现低成本技术方案。该工艺适合大规模生产，并可以允许许多器件在一个步骤中涂覆在晶圆上。
申请人在此单独公开本文所述的每个单独的特征以及两个以上此类特征的任意组合。在这个意义上，鉴于本领域技术人员的常识，此类特征或组合能够根据本说明书作为整体实现，而不考虑此类特征或特征的组合是否能解决本文中公开的任何问题，且不对权利要求书的范围造成限制。本申请表明本发明的各方面可由任何这类单独特征或特征的组合构成。鉴于上文描述，可在本发明的范围内进行各种修改对本领域技术人员来说是显而易见的。

Claims (20)

1.一种用于从半导体晶圆(401)形成光学器件(600)的方法(700)，其特征在于，所述光学器件在光波导(601)的一端具有小面(602、603)，所述方法包括：
蚀刻(701)所述晶圆以形成蚀刻部分(402)，所述蚀刻部分具有侧壁(403)和基部，所述蚀刻部分的所述侧壁限定所述小面；
将涂层(604)涂覆(702)到所述晶圆(401)上。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括向所述晶圆(401)施加应力以对其进行切割，所述切割沿着所述蚀刻部分(402)的所述基部进行。
3.根据权利要求1或2所述的方法，其特征在于，所述涂层(604)涂覆到所述小面(602、603)和所述晶圆(401)的上表面。
4.根据权利要求3所述的方法，其特征在于，所述涂层(604)在所述上表面与所述小面之间形成连续层。
5.根据权利要求3或4所述的方法，其特征在于，所述涂层(604)同时涂覆到所述上表面和所述小面。
6.根据权利要求3至5中任一项所述的方法，其特征在于，将涂层(604)涂覆到所述晶圆(401)包括将涂层涂覆到所述晶圆的整个上表面。
7.根据上述权利要求中任一项所述的方法，其特征在于，所述涂层(604)是密封涂层。
8.根据权利要求7所述的方法，其特征在于，所述密封涂层(604)形成抗反射涂层或高反射涂层(605)的一部分。
9.根据权利要求7或8所述的方法，其特征在于，所述方法还包括将抗反射涂层或高反射涂层(605)涂覆到所述小面上。
10.根据上述权利要求中任一项所述的方法，其特征在于，将所述涂层(604)涂覆到所述晶圆上的步骤使用原子层沉积工艺进行。
11.根据上述权利要求中任一项所述的方法，其特征在于，所述涂层的厚度在10nm至250nm之间。
12.根据上述权利要求中任一项所述的方法，其特征在于，所述涂层(604)包括Al2O3、SiN、Ta2O5和SiO2中的一种或多种。
13.根据上述权利要求中任一项所述的方法，其特征在于，所述基部在所述晶圆(401)中的位置比在所述小面(602、603)中的位置更深。
14.根据上述权利要求中任一项所述的方法，其特征在于，蚀刻(701)所述晶圆(401)的步骤使用干蚀刻或干湿蚀刻工艺进行。
15.根据上述权利要求中任一项所述的方法，其特征在于，所述蚀刻部分(402)的所述侧壁(403)的深度在1.0μm至10.0μm之间。
16.根据上述权利要求中任一项所述的方法，其特征在于，所述侧壁(403)垂直于所述波导的纵轴。
17.根据上述权利要求中任一项所述的方法，其特征在于，对所述晶圆(401)施加应力以对其进行切割，形成包括所述器件的半导体芯片。
18.一种通过上述权利要求中任一项所述的方法形成的半导体器件，其特征在于，所述器件是法布里-珀罗激光器、DFB激光器、DBR激光器、可调激光器、电吸收调制激光器、马赫-曾德尔调制器或波导光电探测器。
19.根据上述权利要求中任一项所述的半导体器件，其特征在于，所述器件用于在非密封环境中操作。
20.一种光学器件(600)，其特征在于，在具有上表面、下表面和侧表面的半导体晶圆(401)上形成，所述光学器件具有光波导(601)、限定在所述光波导的端部的小面(602、603)和结合所述小面的切割表面，所述切割表面与所述上表面、所述下表面和所述侧表面相交，并且包括与所述上表面、所述下表面和所述侧表面偏移并在空间上与所述小面偏移的断裂起始区。
CN202080105885.5A 2020-10-07 2020-10-07 用于非密封环境的半导体器件的形成 Pending CN116325388A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/078108 WO2022073604A1 (en) 2020-10-07 2020-10-07 Forming semiconductor devices for non-hermetic environments

Publications (1)

Publication Number Publication Date
CN116325388A true CN116325388A (zh) 2023-06-23

Family

ID=72811836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080105885.5A Pending CN116325388A (zh) 2020-10-07 2020-10-07 用于非密封环境的半导体器件的形成

Country Status (2)

Country Link
CN (1) CN116325388A (zh)
WO (1) WO2022073604A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289030B1 (en) * 1997-01-31 2001-09-11 Hewlett-Packard Company Fabrication of semiconductor devices
WO2002103866A1 (en) * 2001-06-15 2002-12-27 Nichia Corporation Semiconductor laser element, and its manufacturing method
US10559939B1 (en) * 2012-04-05 2020-02-11 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US10454239B2 (en) * 2015-08-28 2019-10-22 International Business Machines Corporation Wafer scale monolithic integration of lasers, modulators, and other optical components using ALD optical coatings
CN108242763B (zh) * 2018-03-05 2020-02-18 中国科学院半导体研究所 电吸收调制激光器的整片结构及其制作测试方法

Also Published As

Publication number Publication date
WO2022073604A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
CN101361238B (zh) 半导体激光元件及其制造方法
JP6258414B2 (ja) 端面発光エッチングファセットレーザ
US7534636B2 (en) Lids for wafer-scale optoelectronic packages
US8315287B1 (en) Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive lens, and a method for making the device
US8563342B2 (en) Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays
US10103518B2 (en) High reliability etched-facet photonic devices
JP2005286213A (ja) 集積型半導体レーザ素子及びその製造方法
US20080130698A1 (en) Nitride-based semiconductor device and method of fabricating the same
US7567601B1 (en) Semiconductor laser having low stress passivation layer
EP3772145B1 (fr) Source laser hybride comportant un guide d'onde integre a reseau de bragg intercalaire
JP7334582B2 (ja) 半導体光素子およびその製造方法
US11056341B2 (en) Optical semiconductor element and method of manufacturing the same
CN102804416A (zh) 半导体发光元件及其制造方法
CN116325388A (zh) 用于非密封环境的半导体器件的形成
JP2010258050A (ja) 半導体レーザ素子の製造方法
EP3812811B1 (fr) Procédé de fabrication d'une puce photonique par report d'une vignette sur un substrat de réception
WO2021255862A1 (ja) 光集積回路
JP7550986B2 (ja) 半導体レーザおよび半導体レーザの製造方法
JP2012253205A (ja) 半導体レーザ素子および光装置
WO2024132125A1 (en) Dual wavelength lasers
JP2022073701A (ja) 半導体レーザ素子、及び半導体レーザ素子の製造方法
KR101172555B1 (ko) Ⅲ-ⅴ 화합물 반도체 재료 위에 도포될 다수의 층을포함하는 반사성 층 시스템
KR20000007372A (ko) 레이저 다이오드의 미러 제조방법
WO2008079120A1 (en) Etched-facet ridge lasers with etch-stop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination