CN101361238B - 半导体激光元件及其制造方法 - Google Patents

半导体激光元件及其制造方法 Download PDF

Info

Publication number
CN101361238B
CN101361238B CN200780001734XA CN200780001734A CN101361238B CN 101361238 B CN101361238 B CN 101361238B CN 200780001734X A CN200780001734X A CN 200780001734XA CN 200780001734 A CN200780001734 A CN 200780001734A CN 101361238 B CN101361238 B CN 101361238B
Authority
CN
China
Prior art keywords
cleavage
semiconductor laser
fiber waveguide
recess
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780001734XA
Other languages
English (en)
Other versions
CN101361238A (zh
Inventor
井上大二朗
别所靖之
畑雅幸
野村康彦
德永诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101361238A publication Critical patent/CN101361238A/zh
Application granted granted Critical
Publication of CN101361238B publication Critical patent/CN101361238B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides

Abstract

本发明提供一种半导体激光元件及其制造方法，能够得到能够抑制光波导的损伤的半导体激光元件。该GaN类半导体激光芯片(半导体激光元件)包括：由氮化物类半导体构成的n型GaN基板；和形成在n型GaN基板上，由形成有构成在F方向延伸的光波导的脊部的氮化物类半导体构成的半导体层。此外，脊部(光波导)形成在从半导体层的中央部向一侧偏移的区域中。此外，在与脊部(光波导)的一侧相反的一侧的区域中，以在与脊部(光波导)延伸的F方向交叉的方向延伸的方式，从半导体层侧形成有解理导入用台阶。

Description

半导体激光元件及其制造方法
技术领域
本发明涉及半导体激光元件及其制造方法，特别涉及具备形成有光波导的半导体层的半导体激光元件及其制造方法。
背景技术
在现有技术中，具备形成有条纹状的光波导的半导体层的氮化物类半导体激光元件公开在日本特开2003-17791号公报中。
图25是表示日本特开2003-17791号公报中公开的现有的具备形成有条纹状的光波导的半导体层的氮化物类半导体激光元件的结构的立体图。参照图25，在上述专利文献1中公开的现有的氮化物类半导体激光元件中，在GaN类基板101上形成有具有构成条纹状的光波导的脊部102a的半导体层102。该脊部102a设置在氮化物类半导体激光元件的宽度方向(G方向)的中央部。在半导体层102上设置有p侧电极103。此外，GaN类基板101的背面上设置有与GaN类基板101欧姆接触的n侧电极104。此外，以与脊部102a正交的方式形成有由解理面构成的两个镜端面105和106。由该两个镜端面105和106构成共振器。
此外，GaN类基板101、半导体层102和p侧电极103上形成有解理导入用的槽设置部107。该槽设置部107是在由解理面构成的两个镜端面105和106上，以夹持设置在中央部的脊部102a的方式，从脊部102a向左右两侧沿G方向隔开相同的距离，沿着与脊部102a正交的方向形成的。即，相对脊部102a左右对称地形成有槽设置部107。
此外，在这样的氮化物类半导体激光元件中，用于向p侧电极103供电的金属线108被引线接合在p侧电极103上。
此处，在现有技术中，金属线108一般被引线接合在p侧电极103的中央部。特别是在由于氮化物类半导体激光元件的小型化使宽度方向(G方向)的长度变小的情况下，因为对引线接合的位置偏离的容许差(容限：margin)较大，所以必须使接合位置与中央部一致。
但是，在日本特开2003-17791号公报中公开的现有的氮化物类半导体激光元件结构中，脊部102a形成在氮化物类半导体激光元件的中央部，所以在氮化物类半导体激光元件的宽度方向(G方向)的长度变小的情况下，在p侧电极103上接合金属线108时，金属线108被接合在设置在中央部的脊部102a的正上方。因此，在金属线108的接合时会损伤脊部102a(光波导)，存在激光特性劣化的问题。
发明内容
本发明是为了解决上述问题而提出的，该发明的一个目的是提供一种能够抑制光波导的损伤的半导体激光元件及其制造方法。
本发明的第一方面的半导体激光元件包括：由氮化物类半导体构成的基板；和形成在基板上，由形成有在规定的方向延伸的光波导的氮化物类半导体构成的半导体层，光波导形成在从半导体层的中央部向一侧偏移的区域，在与光波导的一侧相反的一侧的区域中，从光波导隔开规定的距离，在光波导的端面的延长线上，以在与光波导延伸的规定的方向交叉的方向延伸的方式，从半导体层侧形成有第一台阶。
本发明的第一方面的半导体激光元件中，如上所述，在规定的方向上延伸的光波导形成在从半导体层的中央部向一侧偏移的区域中，由此，在为了向半导体层的上面侧供电而在半导体层的上面侧的中央部接合金属线的情况下，能够抑制金属线被接合在光波导上，因此，能够抑制接合时光波导的损伤。由此，能够抑制激光特性的劣化。此外，在与光波导的一侧相反的一侧的区域中，从光波导隔开规定的间隔，从半导体层侧形成第一台阶，由此，能够在离开光波导的位置形成第一台阶，因此，在从半导体层侧形成第一台阶时，能够抑制光波导的损伤。从而，也能够抑制激光特性的劣化。
在上述第一方面的半导体激光元件中，优选从半导体层侧直至到达基板的深度形成第一台阶。根据这样的结构，在通过解理形成共振器端面时，不仅是半导体层，基板也能够容易地解理。
在上述第一方面的半导体激光元件中，优选第一台阶以在与光波导延伸的规定的方向交叉的方向上的宽度越向上方越大的方式形成。根据这样的结构，能够使通过激光照射等形成第一台阶的端部时的能量小于通过激光照射等形成第一台阶的底部时的能量，因此，能够抑制对与第一台阶的端部接近的光波导的不良影响，能够抑制光波导的劣化。
在上述第一方面的半导体激光元件中，优选还包括形成在半导体层上的第一电极层，第一电极层从第一台阶隔开规定的间隔而形成。根据这样的结构，因为第一电极层和第一台阶隔开规定的间隔而形成，因此，即使在构成第一电极层的导电性的材料飞散的情况下，也能够抑制由第一电极层的构成材料附着在第一台阶部分而引起的漏电流的增加。
在上述结构中，优选光波导配置在与半导体激光元件的中心分离约20μm以上的位置。根据这样的结构，即使在半导体层侧的面上使用一般使用的直径约30μm的供电用导线的情况下，也能够避免对光波导的损伤，并将供电用导线连接在半导体激光元件的中央部。
在上述第一方面的半导体激光元件中，优选沿着光波导延伸的规定的方向，从基板侧形成有第二台阶。
在该情况下，优选第二台阶以具有与从光波导的一侧的端面到另一侧的端面的长度实质上相同的长度的方式形成。根据这样的结构，在通过分离形成激光元件芯片时，能够可靠地在第二台阶延伸的方向进行分离。
在从上述基板侧形成第二台阶的结构中，优选在基板的下面上还具有第二电极层，第二台阶以具有从第二电极层侧到达基板下面的一部分的深度的方式形成。根据这样的结构，利用第二台阶，能够容易地进行激光元件芯片形成时的分离。
在上述第一方面的半导体激光元件中，优选在光波导的端面上，以在与光波导延伸的规定的方向交叉的方向延伸的方式，从基板侧形成有第三台阶。根据这样的结构，不仅是从设置有第一台阶的半导体层侧的解理，而且从设置有第三台阶的基板侧的解理也能够容易地进行。由此，能够更容易地实施解理。
在上述第一方面的半导体激光元件中，优选第三台阶至少设置在与光波导或第一台阶相对的位置上。根据这样的结构，在第三台阶仅与光波导相对的情况下，形成第三台阶的部分变得更短，因此例如能够抑制金刚石划针(diamond point)等的划线装置的磨损消耗。此外，在第三台阶仅与第一台阶相对的情况下，因为第三台阶没有形成在与光波导相对的位置上，所以能够抑制伴随金刚石划针等的划线的冲击对光波导的影响。
在该情况下，优选第三台阶以具有与从与光波导延伸的规定的方向交叉的方向的一侧的端面到另一侧的端面的长度实质上相同的长度的方式形成。根据这样的结构，通过在与光波导延伸的规定的方向交叉的方向上形成于整个区域的第三台阶，能够更容易地进行解理。
本发明的第二方面的半导体激光元件的制造方法包括：在由氮化物类半导体构成的基板上，形成由包括在规定的方向延伸的多个光波导的氮化物类半导体构成的半导体层的工序；在多个光波导间，以在与光波导延伸的规定的方向交叉的方向延伸的方式，从半导体层侧形成多个第一解理导入用凹部的工序；沿着多个第一解理导入用凹部进行解理的工序；和半导体激光元件以在从半导体层的中央部向一侧偏移的区域上具有光波导的方式沿着光波导延伸的规定的方向进行分离的工序。
本发明的第二方面的半导体激光元件的制造方法中，如上所述，设有半导体激光元件以在从半导体层的中央部向一侧偏移的区域上具有光波导的方式进行分离的工序，由此，在为了向半导体层的上面侧供电而在半导体层的上面侧的中央部接合金属线的情况下，能够抑制金属线被接合在光波导上，因此能够抑制接合时光波导发生损伤。从而，能够抑制激光特性的劣化。
在上述第二方面的半导体激光元件的制造方法中，优选形成由包括多个光波导的氮化物类半导体构成的半导体层的工序，包括以交替地具有不同的两个间隔的方式形成多个光波导的工序，形成第一解理导入用凹部的工序，包括在具有不同的两个间隔中的较大的间隔的邻接的光波导间形成第一解理导入用凹部的工序。
在上述第二方面的半导体激光元件的制造方法中，优选形成第一解理导入用凹部的工序，包括从半导体层侧直至到达基板的深度形成第一解理导入用凹部的工序。根据这样的结构，当沿着第一解理导入用凹部进行解理的工序时，不仅是半导体层，基板也能够容易地进行解理。
上述第二方面的半导体激光元件的制造方法中，优选形成第一解理导入用凹部的工序，包括以在与光波导延伸的规定的方向交叉的方向上的宽度越向上方越大的方式形成第一解理导入用凹部的工序。根据该结构，因为能够使通过激光照射等形成第一解理导入用凹部的端部时的能量小于通过激光照射等形成第一解理导入用凹部的底部时的能量，所以能够抑制对接近第一解理导入用凹部的端部的光波导的不良影响，并且能够得到抑制光波导的劣化的半导体激光元件。
在形成上述多个光波导的工序中，优选形成多个光波导的工序，包括以基板和半导体层的至少任一方的结晶缺陷较多的区域位于具有不同的两个间隔中的较大的间隔的邻接的光波导间的方式，形成多个光波导的工序。
在上述第二方面的半导体激光元件的制造方法中，优选在沿着光波导延伸的规定的方向进行分离的工序之前，还包括沿着光波导延伸的规定的方向，从基板侧形成分离导入用凹部的工序。根据这样的结构，在沿着光波导延伸的规定的方向进行分离的工序中，能够可靠地在分离导入用凹部延伸的方向进行分离。
在该情况下，优选从基板侧形成分离导入用凹部的工序，包括以具有与从光波导的一侧的端面到另一侧的端面的长度实质上相同的长度的方式形成分离导入用凹部的工序。根据这样的结构，在进行元件的分离时，通过在光波导延伸的规定的方向上形成在整个区域上的分离导入用凹部，能够可靠地进行分离。
在上述第二方面的半导体激光元件的制造方法中，优选在沿着多个第一解理导入用凹部进行解理的工序之前，还具有以在与第一解理导入用凹部延伸的规定的方向相同的方向延伸的方式，在基板的下面还形成第二解理导入用凹部的工序。根据这样的结构，不仅是从设置有第一解理导入用凹部的半导体层侧的解理，而且从设置有第二解理导入用凹部的基板侧的解理也能够容易地进行。由此，能够更容易地实施解理。
在该情况下，优选在基板的下面形成第二解理导入用凹部的工序，包括至少在与光波导或第一解理导入用凹部相对的位置上形成第二解理导入用凹部的工序。根据这样的结构，在以第二解理导入用凹部仅与光波导相对的方式形成第二解理导入用凹部的情况下，因为形成第二解理导入用凹部的部分变得更短，所以能够抑制例如金刚石划针等划线装置的磨损消耗。此外，在以第二解理导入用凹部仅与第一解理导入用凹部相对的方式形成第二解理导入用凹部的情况下，因为第二解理导入用凹部不形成在与光波导相对的位置，所以能够抑制伴随金刚石划针等的划线的冲击对光波导的影响。
在上述第二方面的半导体激光元件的制造方法中，优选沿着光波导延伸的规定的方向进行分离的工序，包括半导体激光元件，以在从半导体层的中央部向一侧偏移的区域中具有光波导，并且在与光波导的一侧相反的一侧的区域中具有第一解理导入用凹部的方式进行分离的工序。根据该结构，因为能够在离开光波导的位置上形成第一解理导入用凹部，所以在从半导体层侧形成第一解理导入用凹部时，能够抑制光波导的损伤。由此，能够抑制激光特性的劣化。此外，根据上述结构，因为仅具有第一解理导入用凹部的部分的区域半导体激光元件的尺寸变大，所以能够容易地进行制造工序中的元件的操作。
附图说明
图1是用于说明本发明的概念的立体图。
图2是表示本发明的第一实施方式的GaN类半导体激光芯片的结构的立体图。
图3是表示图2所示的GaN类半导体激光芯片的半导体层的详细结构的截面图。
图4是用于说明图2所示的第一实施方式的GaN类半导体激光芯片的晶片状态下的制造工序(晶片工序)的立体图。
图5是用于说明图2所示的第一实施方式的GaN类半导体激光芯片的晶片状态下的制造工序(晶片工序)的立体图。
图6是用于说明图2所示的第一实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)的平面图。
图7是用于说明图2所示的第一实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)的截面图。
图8是用于说明图2所示的第一实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)的平面图。
图9是用于说明图2所示的第一实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)的截面图。
图10是用于说明本发明的第一实施方式的第一变形例的GaN类半导体激光芯片的结构的立体图。
图11是用于说明本发明的第一实施方式的第二变形例的GaN类半导体激光芯片的结构的立体图。
图12是用于说明本发明的第一实施方式的第三变形例的GaN类半导体激光芯片的结构的立体图。
图13是用于说明本发明的第一实施方式的第四变形例的GaN类半导体激光芯片的结构的立体图。
图14是表示本发明的第二实施方式的GaN类半导体激光芯片的结构的立体图。
图15是用于说明图14所示的第二实施方式的GaN类半导体激光芯片的制造工序的平面图。
图16是用于说明图14所示的第二实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)的平面图。
图17是表示本发明的第三实施方式的GaN类半导体激光芯片的结构的立体图。
图18是用于说明图17所示的第三实施方式的GaN类半导体激光芯片的制造工序的平面图。
图19是用于说明图17所示的第三实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)的平面图。
图20是表示本发明的第四实施方式的GaN类半导体激光芯片的结构的立体图。
图21是表示本发明的第四实施方式的GaN类半导体激光芯片的结构的立体图。
图22是表示图20和图21所示的第四实施方式的GaN类半导体激光芯片的结构的平面图。
图23是通过图20和图21所示的第四实施方式的GaN类半导体激光芯片的制造工序形成的第一解理导入用凹部周边的放大截面图。
图24是表示对图20和图21所示的第四实施方式的GaN类半导体激光芯片的制造工序中的解理导入用凹部间的裂纹的产生率与解理后的良品率进行调查的结果的图。
图25是表示日本特开2003-17791号公报中公开的现有的包括形成有条纹状的光波导的半导体层的氮化物类半导体激光元件的结构的立体图。
具体实施方式
参照图1，在说明本发明的具体的实施方式之前先说明本发明的概念。
在本发明的半导体激光元件中，如图1所示，在基板1上形成有半导体层2，该半导体层2具有构成在从基板1的中央部向一侧偏移(箭头A方向)的区域中沿着规定的方向(C方向)延伸的光波导的电流注入区域2a。电流注入区域2a的上面以外的半导体层2上形成有电流阻挡层3。此外，在电流阻挡层3上设置有与半导体层2的电流注入区域2a欧姆接触的第一电极4。此外，在基板1的背面上设置有与基板1欧姆接触的第二电极5。此外，以与电流注入区域2a(光波导)正交的方式形成有两个解理面6和7。
此外，半导体层2、电流阻挡层3和第一电极4上形成有用于进行解理的解理导入用台阶(第一台阶)8a和8b。该解理导入用台阶(第一台阶)8a和8b仅在与电流注入区域2a(光波导)的一侧(箭头A方向侧)相反的一侧(箭头B方向侧)的区域中，从电流注入区域2a(光波导)隔开规定的间隔，沿着与电流注入区域2a(光波导)正交的方向(箭头A方向(箭头B方向))延伸而形成。
基板1由包括氮化物的具有六方晶结构的半导体构成，并且由GaN、AlN、InN、BN、TlN或它们的混晶构成。此外，基板1可以具有n型的导电性，也可以具有p型的导电性。关于基板1的面方位，能够使用{0001}面、{11-22}面、{11-20}面或{1-100}面等的基板。在该情况下，从解理面6和7的平坦性和解理的容易性的观点出发，优选解理面6和7为{1-100}面或{0001}面。
此外，半导体层2至少包括与基板1不同的导电型的层。此外，该半导体层2也可以包括活性层。在该情况下，在活性层的与基板1相反的一侧(上侧)的面上可以具有与基板1不同的导电型的层。进而，活性层可以被带隙比活性层大、相互为不同的导电型的两个层夹持。在该情况下，相互为不同的导电型的两个层中的一个可以是基板1。
此外，如图1所示，电流注入区域2a可以由截面形状为凸型的脊部形成，也可以不设置凸型的脊部，在电流阻挡层3上设置在C方向延伸的开口部(未图示)，并且通过开口部连接由开口部规定的电流注入区域2a和第一电极4。
此外，电流注入区域2a优选沿着与作为能够得到良好的解理面的面方位的{1-100}面正交的<1-100>方向(C方向)形成。
此外，半导体层2由包括氮化物的具有六方晶结构的半导体构成，并且由GaN、AlN、InN、BN、TlN或它们的混晶构成。此外，构成半导体层2的各层(与基板1为不同导电型的层、活性层、相互为不同的导电型的两个层等)的带隙，通过改变构成该层的材料、混晶的比率，能够设定为期望的值。
此外，作为导入n型基板1和半导体层2的n型的层的掺杂剂，能够使用碳、氧、硅、硫、锗、硒和碲等，并且作为导入p型的基板1和半导体层2的p型的层的掺杂剂，能够使用铍、镁、锌等。
此外，电流阻挡层3防止向电流注入区域2a以外的区域的电流注入，能够由绝缘物或高电阻材料形成。具体而言，能够使用铝、硅、钛、锌、镓、锆、铟和铪等的氧化物或氮化物。
此外，第一电极4和第二电极5分别是用于向电流注入区域2a和基板1供电的欧姆电极，均由具有导电性的材料构成。第一电极4和第二电极5可以由铝、硅、钛、铬、镍、锗、铑、钯、银、铟、锡、铂、金、其合金或叠层有这些层的多层结构构成。而且，第一电极4和第二电极5也可以从解理面6和7隔开规定的间隔而形成。此外，第一电极4和第二电极5也可以从元件的侧面(与光波导平行的侧面)隔开规定的间隔而形成。
解理导入用台阶(第一台阶)8a和8b是用于正常地进行解理的凹部，可以使用金刚石划针等前端较尖且硬的工具，通过画线而形成，也可以通过激光束和离子束等具有高能量的射束仅照射期望的区域，由此使该部分的材料蒸发而形成。
以下参照附图说明将上述本发明的概念具体化的实施方式。
(第一实施方式)
参照图2和图3，说明第一实施方式的GaN类半导体激光芯片的结构。在第一实施方式中，作为本发明的半导体激光元件的一个例子，说明GaN类半导体激光芯片。而且，第一实施方式的GaN类半导体激光芯片是400nm带半导体激光芯片(青紫色激光二极管)
在第一实施方式的GaN类半导体激光芯片中，如图2所示，在n型GaN基板11上，形成有包括后述的活性层24(参照图3)并且具有pn结的半导体层12。该半导体层12包括构成在F方向以条纹状(细长状)延伸的光波导的脊部12a。其中，n型GaN基板11是本发明的“基板”的一个例子。该GaN类半导体激光芯片的箭头D方向(箭头E方向)的长度(宽度)形成为约200μm，并且F方向的长度(深度)形成为约400μm。此外，解理方向(与脊部12a实质上正交的方向)(箭头D方向(箭头E方向))是<11-20>方向。此外，激光出射的面(后述的解理面17或18)是M面({1-100}面)。
此处，在第一实施方式中，脊部12a形成在从GaN类半导体激光芯片(n型GaN基板11)的箭头D方向(箭头E方向)的中央部100向一侧(箭头D方向侧)偏移距离W0(＝约30μm)的区域中，并且形成在距离GaN类半导体激光芯片(n型GaN基板11)的一侧(箭头D方向侧)的端部规定的距离W1(约70μm)的内侧的位置。在该脊部12a的上面上，形成有从脊部12a侧(下侧)开始依次叠层有Pt膜和Pd膜的p侧电极13。此外，在半导体层12上，以覆盖p侧电极13的方式形成有由具有约300nm的厚度的SiO2膜构成的电流阻挡层14。在该电流阻挡层14的p侧电极13的正上方的F方向的两端部(后述的解理面17和18)附近以外的区域中，设置有开口部14a。此外，在p侧电极13和电流阻挡层14上的由距离GaN类半导体激光芯片(n型GaN基板11)的端面(四边)约30μm的内侧的线包围的区域上，形成有从p侧电极13和电流阻挡层14侧(下侧)开始依次叠层有Ti膜和Au膜的p侧垫片电极15。其中，p侧垫片电极15是本发明的“第一电极层”的一个例子。该p侧垫片电极15的箭头D方向(箭头E方向)的长度(宽度)形成为约140μm，并且F方向的长度(深度)形成为约340μm。此外，在GaN类半导体激光芯片(n型GaN基板11)的背面上，形成有从n型GaN基板11侧(上侧)开始依次叠层有Ti膜、Pt膜和Au膜的n侧电极16。其中，n侧电极16是本发明的“第二电极层”的一个例子。
此外，以与构成光波导的脊部12a正交的方式，形成有两个解理面17和18。通过该两个解理面17和18构成共振器。
此外，第一实施方式中，在n型GaN基板11、半导体层12和电流阻挡层14上，从GaN类半导体激光芯片的上面侧开始，形成有具有约20μm的深度的用于进行解理的解理导入用台阶19a和19b。并且，解理导入用台阶19a和19b是本发明的“第一台阶”的一个例子。该解理导入用台阶19a和19b仅在与脊部12a的一侧(箭头D方向侧)相反的一侧(箭头E方向侧)的区域中，从脊部12a(光波导)隔开规定的间隔(约70μm以上)，沿着与脊部12a(光波导)正交的方向(箭头D方向(箭头E方向))而分别形成。
此外，在第一实施方式中，解理导入用台阶19a和19b以解理导入用台阶19a和19b的箭头D方向(箭头E方向)的中央部从脊部12a(光波导)向箭头E方向侧隔开规定的距离W2(＝约100μm)的方式配置，并且从GaN类半导体激光芯片(n型GaN基板11)的箭头E方向侧的端面隔开规定的距离W3(＝约30μm)而进行配置。
此外，在第一实施方式中，解理导入用台阶19a和19b形成在没有形成p侧垫片电极15的区域中。
此外，在第一实施方式中，在n型GaN基板11和n侧电极16的箭头D方向和箭头E方向的端部，从GaN类半导体激光芯片的背面侧，沿着脊部12a(光波导)延伸的方向(F方向)，分别形成有为了进行分离的分离导入用台阶20a和20b。其中，分离导入用台阶20a和20b是本发明的“第二台阶”的一个例子。
作为n型GaN基板11和半导体层12的详细结构，n型GaN基板11掺杂有氧，并且由六方晶结构构成。此外，半导体层12具有由Ga面的C面(面方位(0001))构成的表面。此外，如图3所示，半导体层12形成有配置在n型GaN基板11上并且由掺杂有Si的n型GaN层构成的缓冲层21。在该缓冲层21上形成有由n型Al0.05Ga0.95N构成的n型包层22。
此外，在n型包层22上，形成有由无掺杂GaN构成的n侧光引导层23。在该n侧光引导层23上形成有具有多重量子井(MQW)结构的活性层24。该活性层24具有两个由无掺杂GaN构成的阻挡层(未图示)和三个由无掺杂In0.1Ga0.9N构成的井层(未图示)交替叠层的结构。
此外，在活性层24上形成有由无掺杂GaN构成的p侧光引导层25。在该p侧光引导层25上形成有由无掺杂Al0.3Ga0.7N构成的盖层26。该盖层26具有通过抑制活性层24的In原子的脱离而抑制活性层24的结晶品质的劣化的功能。
此外，在盖层26上形成有掺杂有Mg并且由p型Al0.05Ga0.95N构成的p型包层27。该p型包层27具有通过从p型包层27的上面开始对规定的区域进行蚀刻而形成的约1.5μm的宽度并且具有沿F方向(参照图2)延伸的凸部。此外，在p型包层27的凸部上形成有由无掺杂In0.05Ga0.95N构成的p侧接触层28。通过这些p型包层27的凸部和p侧接触层28成为电流注入区域的同时形成构成光波导的脊部12a。
参照图2～图5，说明第一实施方式的GaN类半导体激光芯片的晶片状态下的制造工序(晶片工序)。
首先，如图3所示，使用MOVPE(Metal Organic Vapor PhaseEpitaxy：有机金属化学气相生长)法，在约1150℃的基板温度下，在n型GaN基板11上依次生长由掺杂有Si的n型GaN层构成的缓冲层21、由n型Al0.05Ga0.95N构成的n型包层22和由无掺杂GaN构成的n侧光引导层23。
之后，使用MOVPE法，在约850℃的基板温度下，在n侧光引导层23上，通过交替生长三个由无掺杂In0.1Ga0.9N构成的井层(未图示)和两个由无掺杂GaN构成的阻挡层(未图示)，形成活性层24。接着，在活性层24上依次形成由无掺杂GaN构成的p侧光引导层25和由无掺杂Al0.3Ga0.7N构成的盖层26。
之后，使用MOVPE法，在约1150℃的基板温度下，在盖层26上生长掺导有Mg、由p型Al0.05Ga0.95N构成的p型包层27。
接着，使用MOVPE法，在约850℃的基板温度下，在p型包层27上形成由无掺杂In0.05Ga0.95N构成的p侧接触层28。
之后，使用真空蒸镀法和蚀刻技术，形成脊部12a和p侧电极13。具体而言，使用真空蒸镀法，在p侧接触层28上，从p侧接触层28侧(下侧)依次形成Pt膜和Pd膜。接着，使用蚀刻技术，以在F方向(参照图2)延伸的抗蚀剂(未图示)作为掩模，蚀刻Pt膜和Pd膜，并且对p侧接触层28和从p型包层27的上面开始对规定的区域进行蚀刻。由此形成通过p侧接触层28和p型包层27的凸部构成的具有约1.5μm的宽度的脊部12a，和在脊部12a上配置的p侧电极13。此时，脊部12a以约200μm的间隔，以在与作为解理方向的<11-20>方向(箭头D方向(箭头E方向))实质上正交的方向(<1-100>方向)(F方向(参照图2))上呈条纹状(细长状)延伸的方式形成。此外，脊部12a具有作为电流注入区域和光波导的功能。这样，形成由缓冲层21、n型包层22、n侧光引导层23、活性层24、p侧光引导层25、盖层26、p型包层27和p侧接触层28构成的半导体层12。
之后，如图4所示，使用等离子体CVD法，在半导体层12上，以覆盖p侧电极13的方式形成具有约300nm厚度的由SiO2膜构成的电流阻挡层14。
接着，使用蚀刻技术，以光致抗蚀剂(未图示)为掩膜，对电流阻挡层14进行蚀刻，在p侧电极13的正上方的区域中的解理面形成区域附近以外的电流阻挡层14的部分上形成开口部14a。由此，使p侧电极13的上面露出。
之后，如图5所示，使用真空蒸镀法和提离(lift off)法，在p侧电极13和电流阻挡层14的规定的区域上，通过从p侧电极13和电流阻挡层14侧(下侧)开始依次叠层Ti膜和Au膜，形成p侧垫片电极15。具体而言，在电流阻挡层14上的由距离GaN类半导体激光芯片(n型GaN基板11)的端面(四边)的位置约30μm的内侧的线包围的区域以外的区域(距离作为端面的位置约30μm的区域)上，形成光致抗蚀剂(未图示)。然后，使用真空蒸镀法，在p侧电极13和电流阻挡层14上，从p侧电极13和电流阻挡层14侧(下侧)开始依次形成Ti膜和Au膜。之后，通过使用提离法，除去光致抗蚀剂(未图示)，由此在p侧电极13和电流阻挡层14上的由距离GaN类半导体激光芯片(n型GaN基板11)的端面(四边)的位置约30μm的内侧的线包围的区域(距离作为端面的位置约30μm的区域以外的区域)上，形成p侧垫片电极15。此时，p侧垫片电极15以p侧垫片电极15的箭头D方向(箭头E方向)的中央部配置在从构成光波导的脊部12a向与一侧(箭头D方向侧)相反的一侧(箭头E方向侧)偏移约30μm的区域中的方式进行配置。其中，各p侧垫片电极15形成为箭头D方向(箭头E方向)的长度(宽度)为约140μm，并且F方向的长度(深度)为约340μm。
接着，研磨n型GaN基板11的背面侧，直至n型GaN基板11的厚度例如达到约100μm。
之后，使用真空蒸镀法，在n型GaN基板11的背面上，从n型GaN基板11侧(上侧)开始依次叠层Ti膜、Pt膜和Au膜，由此形成n侧电极16。
如上所述，GaN类半导体激光芯片配置为矩阵状的晶片完成。
参照图2和图6～图9，说明第一实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)。
首先，如图6所示，从半导体层12侧(上侧)开始，沿着条纹状的脊部12a的延伸方向(F方向)隔开约400μm的间隔，使用金刚石划针或激光等，形成在与脊部12a正交的方向上(箭头D方向和箭头E方向)延伸的第一解理导入用凹部19。此时，因为第一解理导入用凹部19形成在没有形成p侧垫片电极15的区域，所以能够抑制在利用金刚石划针或激光等形成时的金属屑等的产生。由此，能够抑制在p侧层(p型包层27、p侧接触层28、p侧电极13和p侧垫片电极15)和n侧层(n侧电极16、n型GaN基板11、缓冲层21和n型包层22)之间由金属屑等引起的电气短路。
此外，在第一实施方式中，在距离沿箭头D方向(箭头E方向)每隔约200μm形成的脊部12a约70μm的区域中不形成第一解理导入用凹部19，第一解理导入用凹部19的箭头D方向(箭头E方向)的中央部从邻接的脊部12a(光波导)每隔开规定的距离W4(＝约100μm)形成。即，第一解理导入用凹部19以第一解理导入用凹部19的箭头D方向(箭头E方向)的中央部配置在邻接的脊部12a(光波导)间的中间位置的方式形成。由此，因为能够抑制第一解理导入用凹部19和脊部12a的距离变小，所以能够抑制在形成第一解理导入用凹部19时损伤脊部12a。此外，第一解理导入用凹部19以具有约20μm的深度的方式形成，并且从GaN类半导体激光芯片的上面侧开始，形成在n型GaN基板11、半导体层12和电流阻挡层14上。其中，在晶片被解理之前的状态下，第一解理导入用凹部19形成为槽状。
在该状态下，如图7所示，以使晶片的上侧打开的方式，以n型GaN基板11的下侧为支点，施加负载，由此，在第一解理导入用凹部19的位置沿着箭头D方向(箭头E方向)(参照图6)使晶片解理。由此，如图8所示，晶片形成为GaN类半导体激光芯片沿箭头D方向(箭头E方向)配置为一列的条(bar)状。此时，因为晶片以上侧打开的方式以n型GaN基板11的下侧为支点被解理，所以能够抑制负载施加在半导体层12的脊部12a上。由此，因为能够抑制半导体层12的脊部12a的机械性损伤，所以能够抑制激光特性的劣化。
接着，如图8和图9所示，从条状解理的晶片的n型GaN基板11的背面侧开始，以约200μm的间隔，在条纹状的脊部12a延伸的方向(F方向)(参照图8)上使用金刚石划针或激光等形成分离导入用凹部20。此时，将分离导入用凹部20形成于沿箭头D方向距离脊部12a约70μm的位置，并且，形成于沿箭头E方向距离脊部12a约130μm的位置。此外，分离导入用凹部20从GaN类半导体激光芯片的背面侧开始，形成在n型GaN基板11和n侧电极16上。由此，即使是将脊部12a配置在偏向GaN类半导体激光芯片的箭头D方向侧的情况下，也能够从脊部12a在厚度方向(上下方向)上隔开规定的距离形成分离导入用凹部20，因此能够抑制在形成分离导入用凹部20时损伤脊部12a。此外，在条状解理的晶片被分离之前的状态下，分离导入用凹部20形成为槽状。
在该情况下，如图9所示，通过以GaN类半导体激光芯片的下侧打开的方式以半导体层12侧(上侧)为支点施加负载，由此将条状的晶片在分离导入用凹部20的位置沿着F方向(参照图8)进行分离。由此，如图2所示，条状的晶片被分割为具有约200μm的箭头D方向(箭头E方向)的长度(宽度)和约400μm的F方向的长度(深度)的GaN类半导体激光芯片，制造多个GaN类半导体激光芯片。
在第一实施方式中，如上所述，通过将构成在F方向上以条纹状(细长状)延伸的光波导的脊部12a形成在从半导体层12的箭头D方向(箭头E方向)的中央部向一侧(箭头D方向侧)偏移距离W0(＝约30μm)的区域中，在为了向半导体层12的上面侧进行供电而在半导体层12的上面侧的中央部接合金属线的情况下，能够抑制金属线被接合在构成光波导的脊部12a上，因此能够抑制接合时构成光波导的脊部12a的损伤。由此，能够抑制激光特性的劣化。此外，通过在与脊部12a的一侧相反的一侧(箭头E方向侧)的区域中，从半导体层12侧(上侧)形成解理导入用台阶19a和19b(第一解理导入用凹部19)，能够使解理导入用台阶19a和19b(第一解理导入用凹部19)形成在从构成光波导的脊部12a分离的位置上，因此在从半导体层12侧(上侧)形成解理导入用台阶19a和19b(第一解理导入用凹部19)时，能够抑制构成光波导的脊部12a的损伤。由此，能够抑制激光特性的劣化。
此外，在第一实施方式中，通过从半导体层12侧直至到达n型GaN基板11的深度形成解理导入用台阶19a和19b，在通过解理形成共振器端面(解理面17和18)时，不仅是半导体层12，n型GaN基板11也能够容易地解理。
此外，在第一实施方式中，通过以与脊部12a(光波导)延伸的规定的方向(F方向)交叉的方向的宽度越向上方越大的方式形成解理导入用台阶19a和19b，相比于通过激光照射等形成解理导入用台阶19a和19b的底部时的能量，能够使通过激光照射等形成解理导入用台阶19a和19b的端面时的能量较小，因此，能够抑制对接近解理导入用台阶19a和19b的端部的脊部12a(光波导)的不良影响，并且能够抑制脊部12a(光波导)的劣化。
此外，在第一实施方式中，通过具备在半导体层12上形成的p侧垫片电极15，同时将p侧垫片电极15从解理导入用台阶19a和19b隔开规定的间隔(约30μm)而形成，由此，因为p侧垫片电极15和解理导入用台阶19a和19b隔开规定的间隔形成，所以即使在构成p侧垫片电极15的导电性的材料飞散的情况下，也能够抑制p侧垫片电极15的构成材料附着在解理导入用台阶19a和19b的部分上而引起的漏电流的增加。
此外，在第一实施方式中，通过将分离导入用台阶20a和20b以具有与从脊部12a(光波导)的解理面17到解理面18的长度实质上相同的长度的方式形成，在通过分离形成GaN类半导体激光芯片时，能够可靠地在分离导入用台阶20a和20b的延伸方向(F方向)进行分离。
此外，在第一实施方式中，通过将分离导入用台阶20a和20b以具有从n侧电极16侧到达n型GaN基板11下面的一部分的深度的方式形成，能够通过分离导入用台阶20a和20b容易地进行GaN类半导体激光芯片形成时的分离。
(第一实施方式的第一变形例)
该第一实施方式的第一变形例的GaN类半导体激光芯片中，与上述第一实施方式不同，如图10所示，在从GaN类半导体激光芯片的上面侧(半导体层12侧)形成的解理导入用台阶19a和19b的基础上，从下面侧(n型GaN基板11侧)也形成有解理导入用台阶29a和29b(第二解理导入用凹部29)。其中，解理导入用台阶29a和29b是本发明的“第三台阶”的一个例子。特别地，该解理导入用台阶29a和29b分别沿着与脊部12a(光波导)正交的方向(箭头D方向(箭头E方向))，形成在解理面17和18的整个区域中。根据这样的结构，在制造工序(芯片化工序)中能够更容易地从晶片进行条状解理。
(第一实施方式的第二变形例)
该第一实施方式的第二变形例的GaN类半导体激光芯片中，与上述第一实施方式的第一变形例不同，如图11所示，解理导入用台阶29c和29d(第二解理导入用凹部29)仅形成在与解理导入用台阶19a和19b实质上相对的一部分的区域中，不形成在与脊部12a(光波导)相对的区域中。其中，解理导入用台阶29c和29d是本发明的“第三台阶”的一个例子。根据这样的结构，在与上述第一实施方式的第一变形例同样的效果的基础上，例如，在将n型GaN基板11形成得较薄的状态下使用金刚石划针设置解理导入用凹部29的情况下，能够抑制伴随划线的冲击对脊部12a(光波导)的影响。此外，根据上述结构，例如，在使用金刚石划针设置解理导入用凹部29时，因为没有必要沿着与脊部12a正交的方向(箭头D方向(箭头E方向))在解理面17和18的整个区域上设置解理导入用凹部29，所以能够抑制金刚石划针的磨损消耗。
(第一实施方式的第三变形例)
该第一实施方式的第三变形例的GaN类半导体激光芯片中，与上述第一实施方式的第二变形例不同，如图12所示，解理导入用台阶29e和29f(第二解理导入用凹部29)仅形成在与脊部12a(光波导)实质上相对的位置，不形成于与在GaN类半导体激光芯片的上面侧形成的解理导入用台阶19a和19b相对的位置。其中，解理导入用台阶29e和29f是本发明的“第三台阶”的一个例子。根据这样的结构，例如，在使用金刚石划针设置第二解理导入用凹部29的情况下，因为没有必要沿与脊部12a正交的方向(箭头D方向(箭头E方向))在解理面17和18的整个区域上设置第二解理导入用凹部29，所以能够抑制金刚石划针的磨损消耗。此外，因为解理导入用台阶29a和29b以及解理导入用台阶29e和29f相互不同地分别设置在GaN类半导体激光芯片的上面侧和下面侧，所以在制造工序(芯片化工序)中能够更容易地从晶片进行条状解理。
(第一实施方式的第四变形例)
该第一实施方式的第四变形例的GaN类半导体激光芯片中，与上述第一实施方式不同，如图13所示，构成为在从晶片进行条状解理时，在从脊部12a向箭头D方向约40μm的位置和从脊部12a向箭头E方向约100μm的位置，分别沿着沿脊部12a延伸的方向(箭头F方向)的分割线200(虚线)分离条状的晶片。其中，在图13中，实线表示的部分是分离后的GaN类半导体激光芯片。根据这样的结构，能够以使脊部12a从GaN类半导体激光芯片的中心偏移约30μm，并且能够将解理导入用台阶19a和19b(第一解理导入用凹部19)(如虚线所示)从GaN类半导体激光芯片完全除去的方式进行分离。由此，因为能够抑制通过解理导入用台阶19a和19b的漏电流的产生，所以能够进一步提高激光元件的可靠性。
(第二实施方式)
参照图14，在该第二实施方式中，与上述第一实施方式不同，对将解理导入用台阶形成为直至GaN类半导体激光芯片的端部的情况进行说明。
该第二实施方式的GaN类半导体激光芯片中，如图14所示，与上述第一实施方式同样，在n型GaN基板31上，形成包括构成在F方向上条纹状(细长状)延伸的光波导的脊部32a的半导体层32。其中，n型GaN基板31是本发明的“基板”的一个例子。此外，在半导体层32上，以覆盖p侧电极13的方式形成有由具有约300nm的厚度的SiO2膜构成的电流阻挡层34。此外，以与构成光波导的脊部32a正交的方式形成有构成共振器的两个解理面37和38。
此处，在第二实施方式中，在n型GaN基板31、半导体层32和电流阻挡层34上，与上述第一实施方式不同，以延伸至GaN类半导体激光芯片的箭头E方向侧的端部的方式，形成有具有约60μm的箭头D方向(箭头E方向)的长度的解理导入用台阶39a和39b。其中，解理导入用台阶39a和39b是本发明的“第一台阶”的一个例子。
而且，第二实施方式的其他结构与上述第一实施方式相同。
参照图14和图15，对第二实施方式的GaN类半导体激光芯片的晶片状态下的制造工序(晶片工序)进行说明。
首先，如图14所示，使用与上述第一实施方式同样的工序，直至在n型GaN基板31上形成p侧接触层(未图示)。之后，使用真空蒸镀法和蚀刻技术，形成脊部32a和p侧电极13。
此时，在第二实施方式中，如图15所示，以交替地具有规定的间隔W5(＝约140μm)和W6(＝约260μm)这两个不同的间隔的方式形成多个脊部32a。
之后，使用与上述第一实施方式相同的工序，如图14和图15所示，在p侧电极13(参照图14)和电流阻挡层34上的由距离作为GaN类半导体激光芯片(n型GaN基板31)的端面(4边)的位置约30μm的内侧的线包围的区域(从作为端面的位置到约30μm的区域以外的区域)中，形成p侧垫片电极15。此时，在第二实施方式中，p侧垫片电极15以p侧垫片电极15的箭头D方向(箭头E方向)的中央部配置在从构成光波导的脊部32a向箭头D方向侧或箭头E方向侧偏移约30μm的区域中的方式进行配置。
而且，第二实施方式的其他晶片状态下的制造工序(晶片工序)与上述第一实施方式的晶片状态下的制造工序相同。
参照图14～图16，对第二实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)进行说明。
首先，使用与上述第一实施方式同样的工序，如图15所示，从晶片的半导体层32侧(上侧)，沿着条纹状的脊部32a的延伸方向(F方向)隔开约400μm的间隔，使用金刚石划针或激光等形成在与脊部32a正交的方向(箭头D方向和箭头E方向)延伸的第一解理导入用凹部39。
此时，在第二实施方式中，仅在具有不同的两个间隔中的较大的间隔W6(＝约260μm)的脊部32a(光波导)间，形成具有约120μm的长度的第一解理导入用凹部39。而且，在晶片被解理之前的状态下，第一解理导入用凹部39形成为槽状。
此外，在第二实施方式中，不将第一解理导入用凹部39形成在距离邻接的脊部32a约70μm的区域中，而使第一解理导入用凹部39的箭头D方向(箭头E方向)的中央部从邻接的脊部32a(光波导)每隔开规定的距离W7(＝约130μm)而形成。即，第一解理导入用凹部39以第一解理导入用凹部39的箭头D方向(箭头E方向)的中央部配置在具有约260μm的间隔W6的邻接的脊部32a(光波导)之间的中间位置的方式形成。
在该状态下，使用与上述第一实施方式同样的工序，如图16所示，将晶片形成为GaN类半导体激光芯片在箭头D方向(箭头E方向)配置成一列的条状。
然后，使用与上述第一实施方式同样的工序，从解理成条状的晶片的n型GaN基板31(参照图14)的背面侧，以约200μm的间隔，在条纹状的脊部32a的延伸方向(F方向)上形成分离导入用凹部20。
此时，在第二实施方式中，在具有约140μm的间隔W5(参照图15)的脊部32a(光波导)间，和具有约260μm的间隔W6(参照图15)的脊部32a(光波导)间的各自的中间位置上，形成有分离导入用凹部20。而且，在解理成条状的晶片被分离之前的状态下，分离导入用凹部20形成为槽状。
而且，第二实施方式的其他的晶片工序以后的制造工序(芯片化工序)与上述第一实施方式的晶片工序以后的制造工序相同。
在第二实施方式中，如上所述，以交替地具有不同的两个间隔的方式形成多个脊部32a(光波导)，并且仅在具有不同的两个间隔中的较大的间隔W6(＝约260μm)的邻接的脊部32a(光波导)间，形成分离导入用凹部20，而且，通过在脊部32a(光波导)间的中间位置进行分离，能够容易地使脊部32a向GaN类半导体激光芯片(n型GaN基板31)的一侧偏移地进行配置。此外，仅在具有不同的两个间隔中的较大的间隔W6(＝约260μm)的邻接的脊部32a(光波导)间，形成分离导入用凹部20，并且在脊部32a(光波导)间的中间位置进行分离，由此，与上述第一实施方式相比，在晶片上形成的分离导入用凹部20的数目能够减少至一半，因此能够缩短形成分离导入用凹部20的时间。
而且，第二实施方式的其他效果与上述第一实施方式相同。
(第三实施方式)
参照图17，在该第三实施方式中，与上述第二实施方式不同，对使用具有直线状的结晶缺陷较多的区域的n型GaN基板形成GaN类半导体激光芯片的情况进行说明。其中，在第三实施方式中使用的n型GaN基板是通过在规定的区域中直线状地将结晶缺陷集中形成，而能够减少在这之外的广阔区域的结晶缺陷的基板。
在该第三实施方式的GaN类半导体激光芯片中，如图17所示，与上述第二实施方式同样，在n型GaN基板41形成有包括构成在F方向条纹状(细长状)延伸的光波导的脊部42a的半导体层42。其中，n型GaN基板41是本发明的“基板”的一个例子。
此处，在第三实施方式中，在n型GaN基板41和半导体层42的箭头E方向侧的端部附近，形成有结晶缺陷较多的区域60。
此外，以与构成光波导的脊部42a正交的方式形成有构成共振器的两个解理面47和48。
此外，在n型GaN基板41、半导体层42和电流阻挡层34上，与上述第二实施方式同样，以延伸至GaN类半导体激光芯片的箭头E方向侧的端部的方式，形成有具有约60μm的箭头D方向(箭头E方向)的长度的解理导入用台阶49a和49b。其中，解理导入用台阶49a和49b是本发明的“第一台阶”的一个例子。
此外，在第三实施方式中，在n型GaN基板41和n侧电极16上，与上述第二实施方式同样，从GaN类半导体激光芯片的背面侧，沿着构成光波导的脊部42a的延伸方向(F方向)，分别形成有用于进行分离的分离导入用台阶50a和50b。其中，分离导入用台阶50a和50b是本发明的“第二台阶”的一个例子。
而且，第三实施方式的其他结构与上述第二实施方式相同。
参照图17和图18，对第三实施方式的GaN类半导体激光芯片的晶片状态下的制造工序(晶片工序)进行说明。
首先，如图17所示，使用与上述第二实施方式相同的工序，直至在n型GaN基板41上形成p侧接触层(未图示)。此时，在第三实施方式中，在n型GaN基板41的结晶缺陷较多的区域60上形成的半导体层42的区域也成为结晶缺陷较多的区域60。
然后，使用与上述第二实施方式同样的工序，形成脊部42a和p侧电极13。此时，如图18所示，与上述第二实施方式同样，以交替具有规定的间隔W8(＝约140μm)和W9(＝约260μm)这两个不同的间隔的方式形成多个脊部42a。
此外，在第三实施方式中，以n型GaN基板41和半导体层42的结晶缺陷较多的区域60配置在具有不同的两个间隔中的较大的间隔W9(＝约260μm)的脊部42a(光波导)间的中间位置的方式形成脊部42a(光波导)。
而且，第三实施方式的其他的晶片状态下的制造工序(晶片工序)与上述第二实施方式的晶片状态下的制造工序相同。
参照图17～图19，对第三实施方式的GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)进行说明。
首先，使用与上述第二实施方式相同的工序，如图18所示，从晶片的半导体层42侧(上侧)，沿着条纹状的脊部42a的延伸方向(F方向)隔开约400μm的间隔，使用金刚石划针或激光等形成在与脊部42a正交的方向(箭头D方向和箭头E方向)上延伸的第一解理导入用凹部49。而且，在晶片被解理之前的状态下，第一解理导入用凹部49形成为槽状。
此时，在第三实施方式中，第一解理导入用凹部49以第一解理导入用凹部49的箭头D方向(箭头E方向)的中央部配置在n型GaN基板41和半导体层42的结晶缺陷较多的区域60的中央部的方式形成。
在该状态下，使用与上述第二实施方式同样的工序，如图19所示，晶片形成为GaN类半导体激光芯片在箭头D方向(箭头E方向)配置为一列的条状。在该情况下，与脊部42a大致平行地设置的结晶缺陷较多的区域60与其他区域相比机械性脆弱，具有在区域60延伸的方向容易断裂的倾向。但是，因为第一解理导入用凹部49以横断区域60的形状，实质上与区域60正交地的方式形成，所以能够沿着第一解理导入用凹部49高精度地解理晶片而形成为条状。
然后，使用与上述第二实施方式同样的工序，从解理为条状的晶片的n型GaN基板41(参照图17)的背面侧，以约200μm的间隔，在条纹状的脊部42a的延伸方向(F方向)上形成分离导入用凹部50。
此时，在第三实施方式中，在具有约140μm的间隔W8(参照图18)的脊部42a(光波导)间，和具有约260μm的间隔W9(参照图18)的脊部42a(光波导)间的各自的中间位置，形成分离导入用凹部50。而且，在解理为条状的晶片被分离之前的状态下，分离导入用凹部50形成为槽状。
而且，第三实施方式的其他的晶片工序以后的制造工序(芯片化工序)与上述第二实施方式的晶片工序以后的制造工序相同。
在第三实施方式中，如上所述，以n型GaN基板41和半导体层42的结晶缺陷较多的区域60位于具有不同的两个间隔中的较大的间隔W9(＝约260μm)的邻接的脊部42a(光波导)间的中间位置的方式，形成多个脊部42a(光波导)，由此，能够将脊部42a(光波导)形成在与n型GaN基板41和半导体层42的结晶缺陷较多的区域60分离的位置，从而，能够抑制n型GaN基板41和半导体层42的结晶缺陷传导至脊部42a(光波导)。由此，能够抑制GaN类半导体激光芯片的可靠性的下降。
而且，第三实施方式的其他效果与上述第二实施方式相同。
(第四实施方式)
参照图20～图22，在该第四实施方式中，与上述第二实施方式不同，在GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)中，对形成从解理面侧看的截面形状为大致梯形形状或大致三角形形状的第一解理导入用凹部(解理导入用台阶)的情况进行说明。
在该第四实施方式的GaN类半导体激光芯片中，如图20所示，与上述第二实施方式同样，在n型GaN基板91上形成有包括在F方向上条纹状(细长状)延伸的脊部92a(光波导)的半导体层92。其中，n型GaN基板91是本发明的“基板”的一个例子。此外，在半导体层92上，以覆盖p侧电极13的方式，形成有由具有约300nm的厚度的SiO2膜构成的电流阻挡层94。此外，以与构成光波导的脊部92a正交的方式，形成有构成共振器的两个解理面97和98。
此处，在第四实施方式中，在GaN类半导体激光芯片的上面侧，形成有具有约50μm的深度，并且从解理面97侧和98侧看的截面形状为大致梯形形状的解理导入用台阶59a和59b(第一解理导入用凹部59)。即，如图20所示，解理导入用台阶59a和59b以内侧面从半导体层92侧朝向斜下方向的方式形成，并且以在到达n型GaN基板91的位置(深度)具有平坦的底部的方式形成。其中，解理导入用台阶59a和59b是本发明的“第一台阶”的一个例子。
此外，如图22所示，从平面看，解理导入用台阶59a和59b在脊部92a的延伸方向(F方向)上，形成为在解理面97和98的一部分上也具有台阶部97a和98a的形状。
此外，如图21所示，在GaN类半导体激光芯片的上面侧，形成有具有约50μm的深度，并且从解理面97侧和98侧看的截面形状为大致三角形形状的解理导入用台阶59c和59d(第一解理导入用凹部59)。即，如图21所示，解理导入用台阶59c和59d以内侧面从半导体层92侧朝向斜下方向，并且具有直至最深部(到达n型GaN基板91)为止深度单调变化的斜面部的方式形成。而且，从平面看解理导入用台阶59c和59d的情况下，也形成为在解理面97和98的一部分上具有台阶部97b和98b(参照图22)的形状。其中，解理导入用台阶59c和59d是本发明的“第一台阶”的一个例子。
而且，第四实施方式的其他结构与上述第二实施方式同样。此外，第四实施方式的GaN类半导体激光芯片的制造工序(晶片工序和芯片化工序)与上述第二实施方式的制造工序同样。
参照图20～图24，对第四实施方式的GaN类半导体激光芯片的制造工序的效果进行说明。
首先，如图23所示，使用与上述第二实施方式的制造工序相同的制造工序，通过激光划线装置制作具有大致梯形形状的第一解理导入用凹部59。而且，第一解理导入用凹部59的上部(上底)的长度为约120μm，左右的斜面部(内侧面)的投影长度L1和L2与底部(下底)的长度L3全部为约40μm。
此时，为了得到宽度约200μm的半导体激光芯片，在晶片上以约400μm的周期(图20的箭头F方向)制作第一解理导入用凹部59，在长边方向(图20的箭头D方向和箭头E方向)上相邻的第一解理导入用凹部59之间，观察到连接第一解理导入用凹部59彼此之间的形状的裂纹较多。因为该裂纹的截面实质上形成解理面，并且第一解理导入用凹部59间约40％左右产生上述裂纹，所以没有观察到解理工序时的异常。
此外，制造多个将第一解理导入用凹部59的长边方向的长度L0(＝L1+L2+L3)变化为约50μm～约150μm的晶片。此处，在L0为约80μm以上的情况下，仅底部(下底)的长度L3变得更长，在L0为约80μm的情况下，第一解理导入用凹部59如图21所示，截面形状成为大致三角形(V字形的槽)。此外，L0为约50μm时的截面形状与上述约80μm时的截面形状同样为大致三角形，但第一解理导入用凹部59的深度D(V字形的槽的深度)(参照图21)为约20μm～约30μm。
然后，如图24所示，调查相对第一解理导入用凹部59的长边方向的长度L0的第一解理导入用凹部59间的裂纹的产生率和条状解理后的良品率。
参照图24，确认第一解理导入用凹部59的长边方向的长度L0为约50μm～约130μm是适当的。即，确认为了得到宽度约200μm的半导体激光芯片，优选从第一解理导入用凹部59(参照图20)的端部到脊部92a(参照图20)的长度确保为约70μm以上。
此外，通过形成具有上述大致梯形形状的第一解理导入用凹部59(参照图22)，能够使通过激光照射等形成第一解理导入用凹部59的端部时的能量小于通过激光照射等形成第一解理导入用凹部59的底部时的能量，因此，能够抑制对接近第一解理导入用凹部59的端部的脊部92a(参照图20)的不良影响，并且能够抑制脊部92a的劣化。结果，能够使第一解理导入用凹部59的长边方向的长度L0(参照图22)形成得更长。其中，第一解理导入用凹部59(参照图22)的左右的斜面部(内侧面)的角度θ适于形成在约30°～约60°的范围内，半导体激光芯片的厚度形成为约100μm～约150μm的范围，第一解理导入用凹部59的深度D(参照图22)形成为约20μm～约60μm的范围的情况下，能够得到激光特性良好的元件。
此外，如图22所示，通过以在解理面97和98的一部分上也具有台阶部97a(97b)和98a(98b)的方式构成解理导入用台阶59a(59c)和59b(59d)，例如，在解理后的条状元件中，在半导体激光芯片的出射侧端面和反射侧端面上形成端面镀膜(由单层膜或多层膜构成的绝缘膜)(如图22的虚线所示)的情况下，能够抑制端面镀膜的剥离。即，在由完全的平坦面构成的出射侧端面(反射侧端面)上形成薄膜的情况下，在一部分区域中产生的剥离扩大到广阔范围，另一方面，如上所述，在解理面97和98的一部分上形成台阶部97a(97b)和98a(98b)的情况下，因为薄膜牢固地密接在台阶部97a(97b)和98a(98b)上，所以能够阻止端面镀膜的剥离向邻接的半导体激光芯片传播。
此外，通过形成这样的台阶部97a(97b)和98a(98b)，能够抑制由条状解理时的机械应力、作为半导体激光芯片工作时的热应力等引起的端面镀膜(如虚线所示)的剥离。
此外，关于这样的台阶部97a(97b)和98a(98b)的凹凸(图22的箭头F方向的台阶部的深度)，从与端面镀膜的密接性的观点出发，优选为与端面镀膜的厚度的最小值(例如约50nm)相同程度的厚度以上。另一方面，当台阶部97a(97b)和98a(98b)的凹凸变得过大时，因为共振器长可能产生偏差，因此，例如，如果考虑将半导体激光芯片安装在光拾取装置上并进行使用，则优选台阶部97a(97b)和98a(98b)的凹凸距离共振器长的偏差的允许范围为约5nm以下。
而且，第四实施方式的其他效果与上述第二实施方式相同。
而且，应该认为此次公开的实施方式和实施例的所有要点均是例示而非限制。本发明的范围并不是由上述实施方式和实施例所说明，而是由权利要求的范围表示，而且还包括与权利要求的范围同等的意思和范围内的所有变更。
例如，在上述实施方式中，表示在GaN类半导体激光芯片中应用本发明的例子，但本发明并不限定于此，也能够应用在GaN类以外的半导体激光元件中。
此外，在上述实施方式中，以将脊部(光波导)形成在从GaN类半导体激光芯片(n型GaN基板)的中央部向一侧偏移距离W0(＝约30μm)的区域中为例进行说明，但是本发明不限于此，脊部也可以形成在从GaN类半导体激光芯片的中央部向一侧偏移约30μm以外的长度的区域中。在该情况下，优选脊部形成在从GaN类半导体激光芯片的中央部向一侧偏移约20μm以上的区域。根据这样的结构，在将一般使用的具有约30μm的直径的金属线接合在GaN类半导体激光芯片的中心部时，能够抑制金属线被接合在脊部上，因此能够抑制接合时的脊部(光波导)的损伤。
此外，在上述实施方式中，表示将解理导入用台阶形成在n型GaN基板、半导体层和电流阻挡层上的例子，但本发明并不限定于此，也可以不将解理导入用台阶形成在n型GaN基板上，而仅形成在半导体层和电流阻挡层上。
此外，在上述实施方式中，在GaN类半导体激光芯片的晶片工序以后的制造工序(芯片化工序)中，说明了以第一解理导入用凹部的中央部配置在邻接的脊部(光波导)间的中间位置的方式形成第一解理导入用凹部的例子，但本发明并不限定于此，也可以将第一解理导入用凹部形成为，第一解理导入用凹部的中央部形成在邻接的脊部(光波导)间的中间位置以外的位置。在该情况下，将第一解理导入用凹部从脊部(光波导)隔开规定的间隔而形成即可。
此外，在上述第三实施方式中，表示使用结晶缺陷较多的区域形成为直线状的n型GaN基板的例子，但本发明并不限定于此，也可以使用结晶缺陷较多的区域形成为直线状以外的例如网眼状的n型GaN基板。
此外，在上述第四实施方式中，表示以在解理面的一部分上具有台阶部的方式构成解理导入用台阶(第一台阶)的例子，但本发明并不限定于此，也可以将上述这样的形成在解理面的一部分上的台阶部形成在上述第四实施方式以外的上述第一～第三实施方式中。

Claims (20)

1.一种半导体激光元件，其特征在于，包括：
由氮化物类半导体构成的基板；和
形成在所述基板上，由形成有在规定的方向延伸的光波导的氮化物类半导体构成的半导体层，
所述光波导形成在从所述半导体层的中央部向一侧偏移的区域，
仅在与所述光波导的所述一侧相反的一侧的区域中，从所述光波导隔开规定的距离，在所述光波导的端面的延长线上，以在与所述光波导延伸的所述规定的方向交叉的方向延伸的方式，从所述半导体层侧形成有第一台阶。
2.根据权利要求1所述的半导体激光元件，其特征在于：
从所述半导体层侧直至到达所述基板的深度形成所述第一台阶。
3.根据权利要求1所述的半导体激光元件，其特征在于：
所述第一台阶以在与所述光波导延伸的所述规定的方向交叉的方向上的宽度越向上方越大的方式形成。
4.根据权利要求1所述的半导体激光元件，其特征在于，还包括：
形成在所述半导体层上的第一电极层，
所述第一电极层从所述第一台阶隔开规定的间隔而形成。
5.根据权利要求1所述的半导体激光元件，其特征在于：
沿着所述光波导延伸的所述规定的方向，从所述基板侧形成有第二台阶。
6.根据权利要求5所述的半导体激光元件，其特征在于：
所述第二台阶以具有与从所述光波导的一侧的端面到另一侧的端面的长度相同的长度的方式形成。
7.根据权利要求5所述的半导体激光元件，其特征在于：
在所述基板的下面上还具有第二电极层，
所述第二台阶以具有从所述第二电极层侧到达所述基板下面的一部分的深度的方式形成。
8.根据权利要求1所述的半导体激光元件，其特征在于：
在所述光波导的端面上，以在与所述光波导延伸的所述规定的方向交叉的方向延伸的方式，从所述基板侧形成有第三台阶。
9.根据权利要求8所述的半导体激光元件，其特征在于：
所述第三台阶至少设置在与所述光波导或所述第一台阶相对的位置上。
10.根据权利要求9所述的半导体激光元件，其特征在于：
所述第三台阶以具有与从与所述光波导延伸的所述规定的方向交叉的方向的一侧的端面到另一侧的端面的长度相同的长度的方式形成。
11.一种半导体激光元件的制造方法，其特征在于，包括：
在由氮化物类半导体构成的基板上，形成由包括在规定的方向延伸的多个光波导的氮化物类半导体构成的半导体层的工序；
在所述多个光波导间，以在与所述光波导延伸的所述规定的方向交叉的方向延伸的方式，从所述半导体层侧形成多个第一解理导入用凹部的工序；
沿着所述多个第一解理导入用凹部进行解理的工序；和
半导体激光元件，以在从所述半导体层的中央部向一侧偏移的区域具有所述光波导，且仅在与所述一侧相反的一侧的区域具有所述第一解理导入用凹部的方式，沿着所述光波导延伸的所述规定的方向进行分离的工序。
12.根据权利要求11所述的半导体激光元件的制造方法，其特征在于：
形成由包括所述多个光波导的氮化物类半导体构成的半导体层的工序，包括以交替地具有不同的两个间隔的方式形成所述多个光波导的工序，
形成所述第一解理导入用凹部的工序，包括在具有所述不同的两个间隔中的较大的间隔的邻接的所述光波导间形成所述第一解理导入用凹部的工序。
13.根据权利要求11所述的半导体激光元件的制造方法，其特征在于：
形成所述第一解理导入用凹部的工序，包括从所述半导体层侧直至到达所述基板的深度形成所述第一解理导入用凹部的工序。
14.根据权利要求13所述的半导体激光元件的制造方法，其特征在于：
形成所述第一解理导入用凹部的工序，包括以在与所述光波导延伸的所述规定的方向交叉的方向上的宽度越向上方越大的方式形成所述第一解理导入用凹部的工序。
15.根据权利要求12所述的半导体激光元件的制造方法，其特征在于：
形成所述多个光波导的工序，包括以所述基板和所述半导体层的至少任一方的结晶缺陷较多的区域位于具有所述不同的两个间隔中的较大的间隔的邻接的所述光波导间的方式，形成所述多个光波导的工序。
16.根据权利要求11所述的半导体激光元件的制造方法，其特征在于：
在沿着所述光波导延伸的所述规定的方向进行分离的工序之前，还包括沿着所述光波导延伸的所述规定的方向，从所述基板侧形成分离导入用凹部的工序。
17.根据权利要求16所述的半导体激光元件的制造方法，其特征在于：
从所述基板侧形成所述分离导入用凹部的工序，包括以具有与从所述光波导的一侧的端面到另一侧的端面的长度相同的长度的方式形成所述分离导入用凹部的工序。
18.根据权利要求11所述的半导体激光元件的制造方法，其特征在于：
在沿着所述多个第一解理导入用凹部进行解理的工序之前，还具有以在与所述第一解理导入用凹部延伸的所述规定的方向相同的方向延伸的方式，在所述基板的下面还形成第二解理导入用凹部的工序。
19.根据权利要求18所述的半导体激光元件的制造方法，其特征在于：
在所述基板的下面形成所述第二解理导入用凹部的工序，包括至少在与所述光波导或所述第一解理导入用凹部相对的位置上形成所述第二解理导入用凹部的工序。
20.根据权利要求11所述的半导体激光元件的制造方法，其特征在于：
沿着所述光波导延伸的所述规定的方向进行分离的工序，包括所述半导体激光元件，以在从所述半导体层的中央部向所述一侧偏移的区域中具有所述光波导，并且在与所述光波导的所述一侧相反的一侧的区域中具有所述第一解理导入用凹部的方式进行分离的工序。
CN200780001734XA 2006-07-31 2007-07-31 半导体激光元件及其制造方法 Expired - Fee Related CN101361238B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP208403/2006 2006-07-31
JP2006208403 2006-07-31
JP2007197704A JP4948307B2 (ja) 2006-07-31 2007-07-30 半導体レーザ素子およびその製造方法
JP197704/2007 2007-07-30
PCT/JP2007/064921 WO2008016019A1 (fr) 2006-07-31 2007-07-31 Composant laser à semiconducteur et son procédé de fabrication

Publications (2)

Publication Number Publication Date
CN101361238A CN101361238A (zh) 2009-02-04
CN101361238B true CN101361238B (zh) 2010-11-03

Family

ID=38997195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780001734XA Expired - Fee Related CN101361238B (zh) 2006-07-31 2007-07-31 半导体激光元件及其制造方法

Country Status (4)

Country Link
US (1) US20090262771A1 (zh)
JP (1) JP4948307B2 (zh)
CN (1) CN101361238B (zh)
WO (1) WO2008016019A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4832221B2 (ja) * 2006-09-01 2011-12-07 パナソニック株式会社 半導体レーザ装置の製造方法
JP2009158647A (ja) * 2007-12-26 2009-07-16 Sharp Corp 窒化物系半導体レーザ素子およびその製造方法
DE102008009108A1 (de) * 2008-02-14 2009-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser
JP2010056105A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP5004989B2 (ja) * 2009-03-27 2012-08-22 シャープ株式会社 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
JP4927121B2 (ja) * 2009-05-29 2012-05-09 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
US20110001126A1 (en) * 2009-07-02 2011-01-06 Sharp Kabushiki Kaisha Nitride semiconductor chip, method of fabrication thereof, and semiconductor device
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
JP4924681B2 (ja) * 2009-09-10 2012-04-25 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP4793489B2 (ja) 2009-12-01 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5327154B2 (ja) * 2009-12-25 2013-10-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5131266B2 (ja) * 2009-12-25 2013-01-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5201129B2 (ja) * 2009-12-25 2013-06-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5625355B2 (ja) 2010-01-07 2014-11-19 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5631179B2 (ja) * 2010-11-30 2014-11-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20120189029A1 (en) * 2010-12-07 2012-07-26 Rohm Co., Ltd. Semiconductor laser device
JP4971508B1 (ja) * 2011-01-21 2012-07-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2011211244A (ja) * 2011-07-27 2011-10-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5961989B2 (ja) * 2011-12-02 2016-08-03 日亜化学工業株式会社 半導体レーザ素子及びその製造方法
DE102013220641A1 (de) * 2013-10-14 2015-04-16 Osram Opto Semiconductors Gmbh Halbleiterlaser mit einseitig verbreiterter Ridgestruktur
DE102014112902A1 (de) * 2014-09-08 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Laserchips
JP6303997B2 (ja) * 2014-11-28 2018-04-04 三菱電機株式会社 半導体レーザの製造方法
WO2017006902A1 (ja) * 2015-07-07 2017-01-12 三菱電機株式会社 半導体素子の製造方法
JP6636357B2 (ja) * 2016-02-23 2020-01-29 スタンレー電気株式会社 半導体発光素子及びその製造方法
DE102017117136B4 (de) 2017-07-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
JP7010962B2 (ja) * 2017-09-20 2022-01-26 パナソニック株式会社 半導体レーザ素子
JP7200670B2 (ja) * 2018-12-27 2023-01-10 富士通オプティカルコンポーネンツ株式会社 光モジュール及びその製造方法
DE102019204188A1 (de) * 2019-03-27 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer vielzahl von kantenemittierenden halbleiterlaserdioden
JP7336377B2 (ja) * 2019-12-12 2023-08-31 シャープ福山レーザー株式会社 半導体レーザ素子
WO2021261192A1 (ja) * 2020-06-23 2021-12-30 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子の製造方法、半導体レーザ素子及び半導体レーザ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5898994A (ja) * 1981-12-09 1983-06-13 Hitachi Ltd 半導体レ−ザ
JPS62190892A (ja) * 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置の製造方法
JPH06310814A (ja) * 1993-04-27 1994-11-04 Nec Kansai Ltd 半導体レーザダイオード装置
JPH09129965A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体レーザ素子および半導体レーザ装置
JPH09172223A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置と半導体装置の製造方法
ID16181A (id) * 1995-12-25 1997-09-11 Sony Corp Alat semi konduktor dengan permukaan terbelah
JPH11251682A (ja) * 1998-03-04 1999-09-17 Hitachi Ltd 半導体光素子
JP3822976B2 (ja) * 1998-03-06 2006-09-20 ソニー株式会社 半導体装置およびその製造方法
JP2001176823A (ja) * 1999-12-17 2001-06-29 Sharp Corp 窒化物半導体チップの製造方法
EP1256135A1 (de) * 2000-02-15 2002-11-13 Osram Opto Semiconductors GmbH Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP2003174228A (ja) * 2001-12-07 2003-06-20 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の製造方法および窒化物系半導体レーザ素子
JP2003179291A (ja) * 2001-12-11 2003-06-27 Hitachi Ltd 半導体レーザ素子
TWI347054B (en) * 2003-07-11 2011-08-11 Nichia Corp Nitride semiconductor laser device and method of manufacturing the nitride semiconductor laser device
JP4622335B2 (ja) * 2003-08-04 2011-02-02 日亜化学工業株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
JP4948307B2 (ja) 2012-06-06
CN101361238A (zh) 2009-02-04
US20090262771A1 (en) 2009-10-22
WO2008016019A1 (fr) 2008-02-07
JP2008060555A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
CN101361238B (zh) 半导体激光元件及其制造方法
CN101499621B (zh) 半导体激光元件
JP5151400B2 (ja) 半導体素子の製造方法
JP5245904B2 (ja) 半導体レーザ素子の製造方法
WO2012133546A1 (ja) 光半導体素子
US20090086778A1 (en) Nitride based semiconductor laser device
US7978744B2 (en) Nitride based semiconductor laser device with oxynitride protective films on facets
US20100059790A1 (en) Nitride-based semiconductor device and method of manufacturing the same
JPWO2007074688A1 (ja) 窒化化合物半導体素子およびその製造方法
US20050029646A1 (en) Semiconductor device and method for dividing substrate
US20080304528A1 (en) Nitride semiconductor laser device and fabrication method thereof
CN111525391A (zh) 半导体激光元件
JP2008277323A (ja) 半導体発光素子およびウエハ
JP2002026443A (ja) 窒化物系半導体素子およびその製造方法
JP2011029224A (ja) 半導体レーザ装置
US20110013659A1 (en) Semiconductor laser device and method of manufacturing the same
JP2012124273A (ja) 半導体レーザ素子
JP2005012206A (ja) 窒化物系半導体素子およびその製造方法
JP5658433B2 (ja) 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
JP5624166B2 (ja) 窒化物半導体ウェハ
JP5689297B2 (ja) 半導体レーザ素子およびその製造方法
JP5292443B2 (ja) 光半導体素子の製造方法
JP4656888B2 (ja) 基板の分割方法
US20240162686A1 (en) Semiconductor laser
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20140731

EXPY Termination of patent right or utility model