JP6303997B2 - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法 Download PDF

Info

Publication number
JP6303997B2
JP6303997B2 JP2014241771A JP2014241771A JP6303997B2 JP 6303997 B2 JP6303997 B2 JP 6303997B2 JP 2014241771 A JP2014241771 A JP 2014241771A JP 2014241771 A JP2014241771 A JP 2014241771A JP 6303997 B2 JP6303997 B2 JP 6303997B2
Authority
JP
Japan
Prior art keywords
reflective film
manufacturing
semiconductor
semiconductor laser
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014241771A
Other languages
English (en)
Other versions
JP2016103588A (ja
Inventor
和重 川▲崎▼
和重 川▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014241771A priority Critical patent/JP6303997B2/ja
Publication of JP2016103588A publication Critical patent/JP2016103588A/ja
Application granted granted Critical
Publication of JP6303997B2 publication Critical patent/JP6303997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、共振端面に形成した反射膜の剥がれを抑制することができる半導体レーザの製造方法に関する。
半導体レーザにおいて高い光出力を達成するために後端面の反射率をできるだけ高反射にする必要がある。従って、後端面の反射膜は多層膜となり、膜厚が非常に厚くなる。しかし、厚膜の場合、後の工程において劈開による膜への衝撃が大きくなる。また、曲げ応力や組立時の温度上昇によって各材料の熱膨張係数の差で生じるストレスが素子端に集中する。このため、反射膜が剥がれることがあり、特性安定上の問題となっている。特に、分離部を境にして半導体基板を劈開して複数の半導体レーザを個々に分離した際に分離部で反射膜の剥がれが発生しやすい。これに対して、分離部の機械的なストレスを低減するために、成膜時に分離部をマスクで覆って反射膜を形成しない方法が提案されている(例えば、特許文献1参照)。
特開平1−152788号公報
従来の方法ではその準備による端面の汚染やストレージの長時間化などの問題で逆に反射膜の剥がれが助長されるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は共振端面に形成した反射膜の剥がれを抑制することができる半導体レーザの製造方法を得るものである。
本発明に係る半導体レーザの製造方法は、互いに分離部で隔てられた複数の半導体レーザを半導体基板に形成する工程と、同じ平面に存在する前記複数の半導体レーザの共振端面と前記分離部の端面に反射膜を形成する工程と、前記複数の半導体レーザの発光点上の前記反射膜を残しつつ、前記分離部上の前記反射膜を除去する工程と、前記分離部上の前記反射膜を除去した後に前記分離部を境にして前記複数の半導体レーザを個々に分離する分離工程とを備え、前記分離工程は、前記半導体基板の表面又は裏面における前記分離部に沿って前記半導体基板を劈開する工程であることを特徴とする。
本発明では複数の半導体レーザの共振端面と分離部の端面に反射膜を形成した後に分離部上の反射膜を除去する。これにより、共振端面に形成した反射膜の剥がれを抑制することができる。
本発明の実施の形態1に係る半導体レーザの製造方法を示す斜視図である。 本発明の実施の形態1に係る半導体レーザの製造方法を示す平面図である。 本発明の実施の形態1に係る半導体レーザの製造方法を示す平面図である。 本発明の実施の形態1に係る半導体レーザの製造方法を示す斜視図である。 本発明の実施の形態1に係る半導体レーザの製造方法を示す側面図である。 本発明の実施の形態1に係る半導体レーザの製造方法を示す側面図である。 本発明の実施の形態1に係る半導体レーザの製造方法を示す側面図である。 比較例に係る半導体レーザの製造方法を示す斜視図である。 本発明の実施の形態1に係る半導体レーザの製造方法の変形例を示す側面図である。 本発明の実施の形態2に係る半導体レーザの製造方法を示す側面図である。 本発明の実施の形態2に係る半導体レーザの製造方法を示す側面図である。 本発明の実施の形態2に係る半導体レーザの製造方法の変形例を示す側面図である。
本発明の実施の形態に係る半導体レーザの製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1及び図4は本発明の実施の形態1に係る半導体レーザの製造方法を示す斜視図である。図2及び図3は本発明の実施の形態1に係る半導体レーザの製造方法を示す平面図である。図5から図7は本発明の実施の形態1に係る半導体レーザの製造方法を示す側面図である。
まず、図1に示すように、半導体基板1に複数の半導体レーザ2を形成する。複数の半導体レーザ2は互いに分離部3で隔てられている。半導体レーザ2の表面に表面電極4、裏面に裏面電極5を形成する。半導体レーザ2に電流を流すことで発光点6よりレーザ光が出射される。1つの半導体レーザ2が多数の発光点6を有することで高出力化を図っている。
次に、図2に示すように、ウエハから切り出されたバー状態の複数の半導体基板1を冶具7にセットする。この際に、各半導体レーザ2の後端面と前端面が冶具外側にむき出しになるように配置する。次に、冶具7を成膜装置にセットし、図3に示すように反射膜材料を供給する。これにより、図4及び図5に示すように、同じ平面に存在する複数の半導体レーザ2の後端面(共振端面)と分離部3の端面に、反射率調整用の誘電体からなる反射膜8を蒸着法やスパッタ法により形成する。
なお、半導体レーザ2の前端面にも同様に反射膜を形成する。ここで、後端面の反射膜8は発光波長に対して高い反射率を有し、前端面の反射膜は発光波長に対して低い反射率を有する。これにより、低反射率の膜が形成された前端面の発光点6から効率よくレーザ光が出射される。
次に、半導体基板1を冶具7にセットしたままで、図6に示すように、複数の半導体レーザ2の発光点6上の反射膜8を残しつつ、分離部3上の反射膜8をレーザダイサー9で除去する。このレーザダイサー処理によるデブリ除去処理を行い、バーを冶具7から分解する。
次に、図7に示すように、分離部3を境にして半導体基板1を劈開することで複数の半導体レーザ2を個々に分離する。以上の工程により製造された半導体レーザ2にはダイボンド、ワイヤボンド等の組立工程が行われる。
続いて、本実施の形態の効果を比較例と比較して説明する。図8は比較例に係る半導体レーザの製造方法を示す斜視図である。比較例では分離部3上の反射膜8を除去しない。このため、分離部3を境にして半導体基板1を劈開して複数の半導体レーザ2を個々に分離した際に分離部3で反射膜8の剥がれが発生しやすい。
これに対して、本実施の形態では、複数の半導体レーザ2の共振端面と分離部3の端面に反射膜8を形成した後に分離部3上の反射膜8を除去する。これにより、素子分離時の劈開による反射膜8への衝撃を回避し、反射膜8の面積が小さくなることで膜応力も小さくすることができる。この結果、共振端面に形成した反射膜8の剥がれを抑制することができる。
図9は、本発明の実施の形態1に係る半導体レーザの製造方法の変形例を示す側面図である。ウエハ工程で半導体基板1に位置精度が良いメタルマーク10を形成しておく。このメタルマーク10を後端面側から画像認識してレーザダイサー9の位置合わせを行う。これにより、分離部3の反射膜8の除去を高い位置精度で実施することができる。
また、分離部3上の反射膜8を除去する際にレーザダイサー9により分離部3に劈開導入溝を形成してもよい。この劈開導入溝に沿って半導体基板1を劈開することで、複数の半導体レーザ2を容易に分離することができる。
実施の形態2.
図10及び図11は、本発明の実施の形態2に係る半導体レーザの製造方法を示す側面図である。反射膜8の形成までは実施の形態1の図1〜5の工程と同様である。
次に、半導体基板1を冶具7にセットしたままで、図10に示すように、インクジェット機11を用いて、分離部3上の反射膜8を覆わずに発光点6上の反射膜8を覆うエッチングマスク12を形成する。エッチングマスク12はフォトレジストなどであり、塗布した後に乾燥硬化させる。
次に、半導体基板1を冶具7にセットしたままでエッチングマスク12を用いて反射膜8を選択的にドライエッチングすることで、エッチングマスク12で覆われていない分離部3上の反射膜8を除去する。その後、エッチングマスク12を除去すると、図11に示すように発光点6の周辺のみ反射膜8が残る。その後、実施の形態1と同様に分離部3を境にして半導体基板1を劈開することで複数の半導体レーザ2を個々に分離する。
本実施の形態でも実施の形態1と同様に、素子分離時の劈開による反射膜8への衝撃を回避し、反射膜8の面積が小さくなることで膜応力も小さくすることができる。この結果、共振端面に形成した反射膜8の剥がれを抑制することができる。
図12は、本発明の実施の形態2に係る半導体レーザの製造方法の変形例を示す側面図である。ウエハ工程で半導体基板1に位置精度が良いメタルマーク10を形成しておく。このメタルマーク10を画像認識してエッチングマスク12の位置合わせを行う。これにより、分離部3の反射膜8の除去を高い位置精度で実施することができる。
なお、本実施の形態においてドライエッチングの代わりにウエットエッチングを用いて反射膜8を選択的にエッチングしてもよい。また、反射膜8が多層膜の場合に分離部3上の反射膜8の1層以上を除去することでも同様の効果を得ることができる。
1 半導体基板、2 半導体レーザ、3 分離部、6 発光点、7 冶具、8 反射膜、9 レーザダイサー、10 メタルマーク、12 エッチングマスク

Claims (8)

  1. 互いに分離部で隔てられた複数の半導体レーザを半導体基板に形成する工程と、
    同じ平面に存在する前記複数の半導体レーザの共振端面と前記分離部の端面に反射膜を形成する工程と、
    前記複数の半導体レーザの発光点上の前記反射膜を残しつつ、前記分離部上の前記反射膜を除去する工程と、
    前記分離部上の前記反射膜を除去した後に前記分離部を境にして前記複数の半導体レーザを個々に分離する分離工程とを備え
    前記分離工程は、前記半導体基板の表面又は裏面における前記分離部に沿って前記半導体基板を劈開する工程であることを特徴とする半導体レーザの製造方法。
  2. 前記分離部上の前記反射膜をレーザダイサーで除去することを特徴とする請求項1に記載の半導体レーザの製造方法。
  3. 前記半導体基板にマークを形成する工程を更に備え、
    前記マークを画像認識して前記レーザダイサーの位置合わせを行うことを特徴とする請求項2に記載の半導体レーザの製造方法。
  4. 前記分離部上の前記反射膜を除去する際に前記レーザダイサーにより前記分離部に劈開導入溝を形成し、
    前記分離工程において、前記劈開導入溝に沿って前記半導体基板を劈開して前記複数の半導体レーザを個々に分離することを特徴とする請求項2又は3に記載の半導体レーザの製造方法。
  5. 前記分離部上の前記反射膜を覆わずに前記発光点上の前記反射膜を覆うエッチングマスクを形成する工程を更に備え、
    前記エッチングマスクを用いて前記反射膜を選択的にエッチングすることで前記分離部上の前記反射膜を除去することを特徴とする請求項1に記載の半導体レーザの製造方法。
  6. 前記半導体基板にマークを形成する工程を更に備え、
    前記マークを画像認識して前記エッチングマスクの位置合わせを行うことを特徴とする請求項5に記載の半導体レーザの製造方法。
  7. 前記反射膜は多層膜であり、前記分離部上の前記反射膜の1層以上を除去することを特徴とする請求項5又は6に記載の半導体レーザの製造方法。
  8. 前記半導体基板を冶具にセットして前記反射膜を形成し、
    前記半導体基板を前記冶具にセットしたままで、前記分離部上の前記反射膜を除去することを特徴とする請求項1〜7の何れか1項に記載の半導体レーザの製造方法。
JP2014241771A 2014-11-28 2014-11-28 半導体レーザの製造方法 Active JP6303997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014241771A JP6303997B2 (ja) 2014-11-28 2014-11-28 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014241771A JP6303997B2 (ja) 2014-11-28 2014-11-28 半導体レーザの製造方法

Publications (2)

Publication Number Publication Date
JP2016103588A JP2016103588A (ja) 2016-06-02
JP6303997B2 true JP6303997B2 (ja) 2018-04-04

Family

ID=56089627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014241771A Active JP6303997B2 (ja) 2014-11-28 2014-11-28 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JP6303997B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205846A (ja) * 1990-01-08 1991-09-09 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP4036658B2 (ja) * 2002-02-25 2008-01-23 シャープ株式会社 窒化物系化合物半導体レーザ装置およびその製造方法
JP2004193382A (ja) * 2002-12-12 2004-07-08 Toshiba Corp 半導体ウェーハ及びその製造方法、半導体チップ
JP3842769B2 (ja) * 2003-09-01 2006-11-08 株式会社東芝 レーザ加工装置、レーザ加工方法、及び半導体装置の製造方法
JP2005109061A (ja) * 2003-09-30 2005-04-21 Renesas Technology Corp 半導体装置製造用治具、治具の製造方法及び半導体装置の製造方法
JP2005175147A (ja) * 2003-12-10 2005-06-30 Tokyo Seimitsu Co Ltd レーザーダイシング装置及びダイシング方法
JP4948307B2 (ja) * 2006-07-31 2012-06-06 三洋電機株式会社 半導体レーザ素子およびその製造方法
KR101314618B1 (ko) * 2007-04-09 2013-10-07 엘지전자 주식회사 반도체 웨이퍼 및 그 절단방법
JP2008277414A (ja) * 2007-04-26 2008-11-13 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009140958A (ja) * 2007-12-03 2009-06-25 Tokyo Seimitsu Co Ltd レーザーダイシング装置及びダイシング方法
JP2010177277A (ja) * 2009-01-27 2010-08-12 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
JP2011134821A (ja) * 2009-12-24 2011-07-07 Fujikura Ltd 半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法
US8735772B2 (en) * 2011-02-20 2014-05-27 Electro Scientific Industries, Inc. Method and apparatus for improved laser scribing of opto-electric devices

Also Published As

Publication number Publication date
JP2016103588A (ja) 2016-06-02

Similar Documents

Publication Publication Date Title
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
JP4758857B2 (ja) 垂直構造発光ダイオードの製造方法
JP2004031526A (ja) 3族窒化物系化合物半導体素子の製造方法
TWI406465B (zh) 半導體裝置之製造方法
JP4250909B2 (ja) 半導体素子の分離方法および転写方法
US20150349487A1 (en) Method For Producing Semiconductor Laser Elements And Semi-Conductor Laser Element
JP4967777B2 (ja) インクジェットヘッドの製造方法
JP2005116615A (ja) 半導体発光素子及びその製造方法
JP6303997B2 (ja) 半導体レーザの製造方法
JP2011044643A (ja) 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置
JP2002171021A (ja) 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法
JP2017034080A (ja) 半導体発光素子
JP2005150716A (ja) 半導体レーザダイオードおよびその製造方法
US9735548B2 (en) Semiconductor laser element and semiconductor laser device
JP2015177028A (ja) 半導体装置の製造方法
JP4015832B2 (ja) 半導体レーザチップの製造方法およびその製造装置
JP6245414B1 (ja) 半導体素子の製造方法
JP6485163B2 (ja) 半導体素子の製造方法
JP2006032716A (ja) メンブレンチップ製造方法
JP6638386B2 (ja) パッケージ基板の製造方法
JP2006286785A (ja) 半導体発光素子およびその製造方法
JP2005322881A (ja) 半導体レーザ素子
JP4013664B2 (ja) 半導体発光素子の製造方法
JP2007067274A (ja) 半導体レーザ用ウェハ、半導体レーザ用バーの製造方法、レーザチップの製造方法および光ピックアップ
JP2013191810A (ja) 半導体発光素子の製造方法、半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6303997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250