JP2011134821A - 半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法 - Google Patents
半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法 Download PDFInfo
- Publication number
- JP2011134821A JP2011134821A JP2009291771A JP2009291771A JP2011134821A JP 2011134821 A JP2011134821 A JP 2011134821A JP 2009291771 A JP2009291771 A JP 2009291771A JP 2009291771 A JP2009291771 A JP 2009291771A JP 2011134821 A JP2011134821 A JP 2011134821A
- Authority
- JP
- Japan
- Prior art keywords
- protective layer
- semiconductor
- semiconductor device
- semiconductor substrate
- scribe line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000011241 protective layer Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 36
- 230000003247 decreasing effect Effects 0.000 claims abstract description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 description 33
- 229920005989 resin Polymers 0.000 description 33
- 238000000034 method Methods 0.000 description 22
- 239000010410 layer Substances 0.000 description 14
- 230000035882 stress Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Natural products C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
【課題】半導体装置において、半導体装置を構成する回路素子を保護する保護層の剥離を抑制する。
【解決手段】一面側に回路素子１１が形成された矩形状の半導体基板１０と、半導体基板の一面及び回路素子を覆うように配された保護層２０とを備える半導体装置１であって、保護層の周縁部２１のうち、少なくとも半導体基板の一辺１６に沿う部位においては、周縁部と一辺との距離が、一辺に沿う方向で増減してなることを特徴とすることを特徴とする半導体装置を提供する。
【選択図】図１
【解決手段】一面側に回路素子１１が形成された矩形状の半導体基板１０と、半導体基板の一面及び回路素子を覆うように配された保護層２０とを備える半導体装置１であって、保護層の周縁部２１のうち、少なくとも半導体基板の一辺１６に沿う部位においては、周縁部と一辺との距離が、一辺に沿う方向で増減してなることを特徴とすることを特徴とする半導体装置を提供する。
【選択図】図１
Description
本発明は、半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法に関し、特に、半導体装置上に形成された回路素子を保護する保護層の剥離を抑制することができる半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法に関する。
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ（Dual Inline Package、ＤＩＰ）やクァド・フラット・パッケージ（Quad Flat Package、ＱＦＰ）では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流であった。
これに対し、近年広く普及している半導体パッケージ構造として、たとえばボールグリットアレイ（Ball Grid Array、ＢＧＡ）がある。これは、パッケージの平坦な表面に半田バンプと呼ばれる電極を二次元的に配置した構造を有しているため、ＤＩＰやＱＦＰと比較して高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはチップスケールパッケージ（Chip Scale Package、ＣＳＰ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。
ＢＧＡタイプの半導体パッケージは、回路を形成したウエハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
これに対し、ＣＳＰ、特に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等を形成し、最終工程において半導体ウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体装置を得ることができる（例えば、特許文献１参照）。したがって、パッケージ構造をウエハ状の半導体基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面の不利は低減している。しかも、ウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体装置となり、実装基板に対して最小投影面積を有する半導体装置を得ることが可能となる。また、配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において非常に優位である。
上記ウエハレベルＣＳＰを採用した半導体装置の製造工程のうち、半導体ウエハを個片かするダイシング工程は、ダイシングブレードを用いて、スクライブラインとなる領域を切削することにより行う。ダイシング時は、回路素子内部に機械的欠陥が生じるのを防ぐために、ダイシングブレードの回転速度や、圧力等を調整するなどの制御が行われる。
図６に、従来より知られる半導体装置を示す。ダイシングによって、個片化された半導体装置１００は、矩形状の半導体基板１０上に回路素子１１が形成され、該回路素子１１を覆うように矩形状の保護層１２０が形成されている。保護層１２０の周縁部１２１と、半導体基板１０の四辺１１６は、略並行となるように形成されている。
しかしながら、従来の半導体装置１００においては、ウエハレベルＣＳＰの製造工程における最終工程で半導体ウエハの個片化を実施する際に、ダイシングブレードが回路素子１１を保護するための樹脂層１２０に接触した場合、樹脂層１２０の周縁部１２１が剥離するという問題があった。ダイシングブレードが、樹脂層１２０に接触した際、樹脂層１２０の周縁部１２１に加えられる応力が分散されないことが、剥離の原因として推測される。
また、ダイシング後に、熱や外部応力によって半導体基板１０が変形することによって、回路素子１１を保護する保護層１２０に応力が加わり、保護層１２０の周縁部１２１において保護層１２０が半導体基板１０から剥離する不良があった。この不良も、保護層１２０に加えられる応力が、一箇所に集中することによるものであると推測される。
また、ダイシング後に、熱や外部応力によって半導体基板１０が変形することによって、回路素子１１を保護する保護層１２０に応力が加わり、保護層１２０の周縁部１２１において保護層１２０が半導体基板１０から剥離する不良があった。この不良も、保護層１２０に加えられる応力が、一箇所に集中することによるものであると推測される。
この発明は、このような事情を考慮してなされたもので、その目的は、半導体装置を構成する回路素子を保護する保護層の剥離を抑制することができる半導体装置、及び半導体ウエハを提供することにある。
上記課題に対し、本発明の以下の手段により解決を図る。
すなわち、本発明の請求項１に係る発明は、一面側に回路素子が形成された矩形状の半導体基板と、前記半導体基板の一面及び前記回路素子を覆うように配された保護層とを備える半導体装置であって、前記保護層の周縁部のうち、少なくとも前記半導体基板の一辺に沿う部位においては、前記周縁部と該一辺との距離が、該一辺に沿う方向で増減してなることを特徴とすることを特徴とする半導体装置である。
また本発明の請求項２に係る発明は、前記部位は、前記半導体基板の一辺に沿う方向でＳ字状をなすことを特徴とする請求項１に記載の半導体装置である。
すなわち、本発明の請求項１に係る発明は、一面側に回路素子が形成された矩形状の半導体基板と、前記半導体基板の一面及び前記回路素子を覆うように配された保護層とを備える半導体装置であって、前記保護層の周縁部のうち、少なくとも前記半導体基板の一辺に沿う部位においては、前記周縁部と該一辺との距離が、該一辺に沿う方向で増減してなることを特徴とすることを特徴とする半導体装置である。
また本発明の請求項２に係る発明は、前記部位は、前記半導体基板の一辺に沿う方向でＳ字状をなすことを特徴とする請求項１に記載の半導体装置である。
また、本発明の請求項３に係る発明は、一面側に複数の回路素子が形成されたウエハ状の半導体基板と、前記半導体基板の一面及び前記回路素子をそれぞれ覆うように配された保護層とを備え、前記回路素子同士の間にスクライブラインとして切削される領域が設けられている半導体ウエハであって、前記保護層の周縁部のうち、少なくとも前記スクライブラインに沿う部位においては、前記周縁部と前記スクライブラインとの距離が、前記スクライブラインに沿う方向で増減してなることを特徴とすることを特徴とする半導体ウエハである。
また、本発明の請求項４に係る発明は、前記部位は、前記スクライブラインに沿う方向でＳ字状をなすことを特徴とする請求項３に記載の半導体ウエハである。
また、本発明の請求項４に係る発明は、前記部位は、前記スクライブラインに沿う方向でＳ字状をなすことを特徴とする請求項３に記載の半導体ウエハである。
さらに、本発明の請求項５に係る発明は、一面側に複数の回路素子が形成されたウエハ状の半導体基板と、前記半導体基板の一面及び前記回路素子をそれぞれ覆うように配された保護層とを備え、前記回路素子同士の間にスクライブラインとして切削される領域が設けられている半導体ウエハであって、前記保護層の周縁部のうち、少なくとも前記スクライブラインに沿う部位においては、前記周縁部と前記スクライブラインとの距離が、前記スクライブラインに沿う方向で増減してなる半導体ウエハを用い、前記スクライブラインとなる領域を切削し個片化することにより、チップ状の半導体装置とする工程を備えることを特徴とする半導体装置の製造方法である。
本発明における半導体装置によれば、一面側に回路素子が形成された矩形状の半導体基板と、半導体基板の一面及び回路素子を覆うように配された保護層とを備える半導体装置において、その構成を、保護層の周縁部のうち、少なくとも半導体基板の一辺に沿う部位においては、周縁部と一辺との距離が一辺に沿う方向で増減するように形成した。ゆえに、半導体基板や保護層が変形した場合において、保護層の周縁部に加わる応力が分散され、保護層の剥離を抑制することができるという効果が得られる。
本発明における半導体ウエハによれば、一面側に複数の回路素子が形成されたウエハ状の半導体基板と、半導体基板の一面及び回路素子をそれぞれ覆うように配された保護層とを備え、回路素子同士の間にスクライブラインとして切削される領域が設けられている半導体ウエハにおいて、保護層の周縁部のうち、少なくともスクライブラインに沿う部位においては、周縁部とスクライブラインとの距離が、スクライブラインに沿う方向で増減するように形成した。ゆえに、半導体基板や保護層が変形した場合、又はダイシングの際にダイシングブレードが保護層に接触した場合において、保護層の周縁部に加わる応力が分散され、保護層の剥離を抑制することができるという効果が得られる。
）
本発明における半導体装置の製造方法によれば、一面側に複数の回路素子が形成されたウエハ状の半導体基板と、半導体基板の一面及び回路素子をそれぞれ覆うように配された保護層とを備え、回路素子同士の間にスクライブラインとして切削される領域が設けられている半導体ウエハにおいて、保護層の周縁部のうち、少なくともスクライブラインに沿う部位においては、周縁部とスクライブラインとの距離が、スクライブラインに沿う方向で増減するように形成した半導体ウエハを用い、スクライブラインとなる領域を切削し個片化することにより、チップ状の半導体装置とした。ゆえに、半導体基板や保護層が変形した場合、又はダイシングの際にダイシングブレードが保護層に接触した場合において、保護層の周縁部に加わる応力が分散され、保護層の剥離を抑制することができるという効果が得られる。
本発明における半導体装置の製造方法によれば、一面側に複数の回路素子が形成されたウエハ状の半導体基板と、半導体基板の一面及び回路素子をそれぞれ覆うように配された保護層とを備え、回路素子同士の間にスクライブラインとして切削される領域が設けられている半導体ウエハにおいて、保護層の周縁部のうち、少なくともスクライブラインに沿う部位においては、周縁部とスクライブラインとの距離が、スクライブラインに沿う方向で増減するように形成した半導体ウエハを用い、スクライブラインとなる領域を切削し個片化することにより、チップ状の半導体装置とした。ゆえに、半導体基板や保護層が変形した場合、又はダイシングの際にダイシングブレードが保護層に接触した場合において、保護層の周縁部に加わる応力が分散され、保護層の剥離を抑制することができるという効果が得られる。
＜第１実施形態＞
以下、本発明に係る半導体装置の実施形態を図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置の一例を模式的に示す平面図であり、図２は、図１のＩＩ−ＩＩ線に沿う断面図である。
本発明の半導体装置１は、回路素子が作りこまれた半導体ウエハからダイシング工程を経て個片化されたものである。半導体装置１を構成する半導体基板１０の一面上には回路素子１１が形成されており、該配線１１は、保護層２０によって被覆されている。
以下、本発明に係る半導体装置の実施形態を図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置の一例を模式的に示す平面図であり、図２は、図１のＩＩ−ＩＩ線に沿う断面図である。
本発明の半導体装置１は、回路素子が作りこまれた半導体ウエハからダイシング工程を経て個片化されたものである。半導体装置１を構成する半導体基板１０の一面上には回路素子１１が形成されており、該配線１１は、保護層２０によって被覆されている。
半導体ウエハからの個片化は、スクライブラインとして切削される領域Ｒをダイシングブレード等により切削することによってなされる。図１において、符号Ｌは、ダイシングラインの中心線である。矩形状の半導体基板１０の各辺１６は、前記領域Ｒが切削されることによって形成される。
本発明の半導体装置１においては、矩形状の半導体基板１０の各辺１６と、保護層２０の周縁部との距離ｄ（図２参照）が一定ではなく、図１に最もよく示されているように、辺１６に沿う方向で増減してなることを特徴とする。この特徴により、保護層２０の周縁部の形状は、図１に示すように波型形状となる。ゆえに、保護層２０の周縁部２１に力が加わると、力は他方向に分散され、直線状の周縁部を有する従来の保護層よりも一方向にかかる力が弱くなることで、保護層２０が剥がれにくくなる。
ここでいう波型形状とは、周期的または非周期的に繰り返されるサインカーブであり、カーブの頂点がＲ形状に形成されたものである。
ここでいう波型形状とは、周期的または非周期的に繰り返されるサインカーブであり、カーブの頂点がＲ形状に形成されたものである。
また、保護層２０の周縁部のうち、半導体装置１の角部近辺の部位は、他の部位と比較して、大なるＲを描くようなＲ形状とすることが好ましい。このことによって、保護層２０へ応力が加わり易い半導体装置の角部における保護層２０の剥離を効果的に抑制することができる。
また、四辺に形成された波形は、一辺あたり山部の数が３つ以上であることが好ましい。このような形状にすることによって、距離ｄが繰り返して増減した形状となるため保護層２０の剥離をより効果的に抑制することができる。
また、半導体基板１０の各辺１６と保護層２０の周縁部との距離ｄは、５０μｍ以上とすることが好ましい。このことによってダイシングブレードが保護層２０と接触しにくくなるため、ダイシング時に保護層２０が剥がれる不具合を避けることができる。
また、四辺に形成された波形は、一辺あたり山部の数が３つ以上であることが好ましい。このような形状にすることによって、距離ｄが繰り返して増減した形状となるため保護層２０の剥離をより効果的に抑制することができる。
また、半導体基板１０の各辺１６と保護層２０の周縁部との距離ｄは、５０μｍ以上とすることが好ましい。このことによってダイシングブレードが保護層２０と接触しにくくなるため、ダイシング時に保護層２０が剥がれる不具合を避けることができる。
このような形状の保護層２０は、感光性樹脂を用いたフォトリソグラフィ技術を適用することで製作できる。保護層２０は、上記の通り四隅の形状をＲ形状とし、かつ、四辺が波形になるように、フォトマスクのパターンを設計することで製作が可能である。製造方法に関しては後述する。
半導体基板１０は、例えば、シリコンやＧａＡｓ等の半導体基板、ガラス、樹脂等の電気絶縁性基板である。
保護層２０は樹脂からなり、絶縁性が高く、耐熱性・耐薬品性に優れ、機械的強度が強いものが好ましい。具体的には、例えばポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ（アクリロニトリル、ブタジエン、スチレン共重合合成）樹脂、ＰＢＯ（ポリベンゾオキサゾール）樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂などが挙げられる。更に、それら複数の樹脂を積層してもよい。保護層２０の厚さは例えば５〜１００μｍである。
保護層２０は樹脂からなり、絶縁性が高く、耐熱性・耐薬品性に優れ、機械的強度が強いものが好ましい。具体的には、例えばポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ（アクリロニトリル、ブタジエン、スチレン共重合合成）樹脂、ＰＢＯ（ポリベンゾオキサゾール）樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂などが挙げられる。更に、それら複数の樹脂を積層してもよい。保護層２０の厚さは例えば５〜１００μｍである。
回路素子１１は、例えばメモリやＩＣなどの半導体機能素子、あるいは、ＷＬＰ（ウエハレベルパッケージ）に形成される再配線などである。前記再配線は、Ｃｕ、Ａｌ、Ｎｉ、Ａｇ、Ｐｂ、Ｓｎ、Ａｕ、Ｃｏ、Ｃｒ、Ｔｉ、ＴｉＷ等の導体（各種の金属や合金等）から形成された配線層である。配線層としての回路素子１１の形成方法は、特に限定されるものではなく、例えばスパッタリング法、蒸着法、めっき法等、あるいはこれらの２つ以上の方法の組み合わせが挙げられる。また、配線層としての回路素子１１は、単層の導体層でも、多層の導体層を積層したものでもよい。また、配線層のパターニングには、フォトリソグラフィ技術が好適に用いられる。
＜第２実施形態＞
図３は、本発明の第２実施形態に係る半導体装置の一例を模式的に示す平面図である。なお、本実施形態では、上述した第１実施形態との相違点を中心に述べ、同様の部分についてはその説明を省略する。
図３は、本発明の第２実施形態に係る半導体装置の一例を模式的に示す平面図である。なお、本実施形態では、上述した第１実施形態との相違点を中心に述べ、同様の部分についてはその説明を省略する。
第２実施形態の半導体装置１ｂは、第１実施形態の半導体装置１と比較して、保護層２０ａの周縁部の形状が異なる。第２実施形態の保護層２０ａの周縁部は、波形を構成するＲが一定の周期でＳ字型を描いていることを特徴としている。
サインカーブを構成する複数の山部のＲ半径は略同一であり、また、複数の谷部のＲ半径も略同一である。山部及び谷部のＲ半径も同一であることが好ましい。
このような構成とすることによって、保護層２０ａに加えられる応力を均一に分散し、保護層２０ａの剥離をさらに抑制することができる。
サインカーブを構成する複数の山部のＲ半径は略同一であり、また、複数の谷部のＲ半径も略同一である。山部及び谷部のＲ半径も同一であることが好ましい。
このような構成とすることによって、保護層２０ａに加えられる応力を均一に分散し、保護層２０ａの剥離をさらに抑制することができる。
＜半導体ウエハ＞
図４は、本発明の第２実施形態に係る半導体ウエハ２の一例を模式的に示す平面図である。半導体ウエハ２を、ダイシング工程により個片化することにより、個別の半導体装置１、１ｂが得られる。
図４は、本発明の第２実施形態に係る半導体ウエハ２の一例を模式的に示す平面図である。半導体ウエハ２を、ダイシング工程により個片化することにより、個別の半導体装置１、１ｂが得られる。
半導体ウエハ２を構成するウエハ状の半導体基板１５の一面は、スクライブラインとなる領域の中心線Ｌによって格子状に区画されている。回路素子１１は、各区画にそれぞれ形成されており、さらに、該回路素子１１を、保護層２０が覆っている構成である。
個々の保護層２０は、スクライブラインとして切削される領域Ｒ（図１参照）を除いた複数の領域に形成されており、その形状は、上記第１実施形態、及び第２実施形態の半導体装置１、１ｂを構成する保護層２０と同様である。
次に、図４に示した半導体ウエハ２の複数の領域に形成された保護層２０の製造方法、及びダイシング工程について説明する。
図５は、保護層２０の製造方法、及びダイシング工程について、順に示した断面図である。
図５は、保護層２０の製造方法、及びダイシング工程について、順に示した断面図である。
（１）まず、図５（ａ）に示すように、回路素子１１が形成されたウエハ状の半導体基板１５の一面に、感光性樹脂を用いて樹脂膜２０ｆを形成する。前記樹脂膜２０ｆは、例えばスピンコート塗布法、フィルムラミネート法、スプレー塗布法等により形成することができる。
（２）形成した感光性の前記樹脂膜２０ｆには、プリベーク（加熱処理）を施すのが好ましい。これにより溶媒成分の揮発除去、フォトレジストの密着力増強が可能となる。なお、樹脂の種類によっては、プリベークは必ずしも必要ではない。
（３）前記樹脂膜２０ｆをフォトリソグラフィ技術を用いてパターン加工する。具体的には、図５（ｂ）に示すように、前記樹脂膜２０ｆにフォトマスク３０を通して露光光を照射し、マスクパターンを前記樹脂膜に転写する。光源には前記樹脂の感光波長を含む光を発するものが用いられる。最適な感光波長は樹脂材料により異なるが、一般的にはｇ、ｈ、ｉ線と呼ばれる可視〜紫外線波長の光が好ましい。光源としては、水銀ランプ、もしくは好適である。
（４）露光後のフォトレジストに対しては、必要に応じてＰＥＢ（Post Exposure Bake）を実施する。これは、感光性樹脂の光反応を熱的に補うための工程であり、樹脂の種類によっては不要の場合もある。
（５）次いで、図５（ｃ）に示すように、前記樹脂膜２０ｆを現像して不要な樹脂膜を除去し、後に保護層２０を配する領域にのみ樹脂膜を残す。用いる現像液は、感光性樹脂の種類に応じて定めることができる。
（６）残した前記樹脂膜をキュアして余分な感光基成分、溶剤成分などを揮発させ、保護層２０を形成する。
上記の（１）〜（６）は、感光性樹脂を用いて保護層２０を形成する場合について説明したが、非感光性樹脂を用いて保護層２０を形成することも可能である。その場合、保護層２０のパターン加工は、保護層２０を半導体ウエハ全面に形成した後、パターン加工したレジストマスクを保護層２０上に形成し、次いで保護層２０をエッチング処理を施すことによって実施できる。エッチング処理後、レジストマスクを除去することにより、保護層２０が得られる。
（７）保護層２０を形成した後に、必要に応じて半導体装置の加工を行う。例えば、外部接続用端子（はんだバンプ等）を形成したり、半導体ウエハの裏面側にレーザーマーク加工をしたり、といった加工をする。
（８）最後に、図５（ｄ）に示すように、中心線Ｌに沿って、ダイシングを行い、半導体ウエハ２０を個片化し、半導体装置１を得る。
（２）形成した感光性の前記樹脂膜２０ｆには、プリベーク（加熱処理）を施すのが好ましい。これにより溶媒成分の揮発除去、フォトレジストの密着力増強が可能となる。なお、樹脂の種類によっては、プリベークは必ずしも必要ではない。
（３）前記樹脂膜２０ｆをフォトリソグラフィ技術を用いてパターン加工する。具体的には、図５（ｂ）に示すように、前記樹脂膜２０ｆにフォトマスク３０を通して露光光を照射し、マスクパターンを前記樹脂膜に転写する。光源には前記樹脂の感光波長を含む光を発するものが用いられる。最適な感光波長は樹脂材料により異なるが、一般的にはｇ、ｈ、ｉ線と呼ばれる可視〜紫外線波長の光が好ましい。光源としては、水銀ランプ、もしくは好適である。
（４）露光後のフォトレジストに対しては、必要に応じてＰＥＢ（Post Exposure Bake）を実施する。これは、感光性樹脂の光反応を熱的に補うための工程であり、樹脂の種類によっては不要の場合もある。
（５）次いで、図５（ｃ）に示すように、前記樹脂膜２０ｆを現像して不要な樹脂膜を除去し、後に保護層２０を配する領域にのみ樹脂膜を残す。用いる現像液は、感光性樹脂の種類に応じて定めることができる。
（６）残した前記樹脂膜をキュアして余分な感光基成分、溶剤成分などを揮発させ、保護層２０を形成する。
上記の（１）〜（６）は、感光性樹脂を用いて保護層２０を形成する場合について説明したが、非感光性樹脂を用いて保護層２０を形成することも可能である。その場合、保護層２０のパターン加工は、保護層２０を半導体ウエハ全面に形成した後、パターン加工したレジストマスクを保護層２０上に形成し、次いで保護層２０をエッチング処理を施すことによって実施できる。エッチング処理後、レジストマスクを除去することにより、保護層２０が得られる。
（７）保護層２０を形成した後に、必要に応じて半導体装置の加工を行う。例えば、外部接続用端子（はんだバンプ等）を形成したり、半導体ウエハの裏面側にレーザーマーク加工をしたり、といった加工をする。
（８）最後に、図５（ｄ）に示すように、中心線Ｌに沿って、ダイシングを行い、半導体ウエハ２０を個片化し、半導体装置１を得る。
本発明の保護層２０は、上述したように半導体分野のコーティング技術を用いて形成される。そのため、半導体ウエハの全領域において保護層２０を均一な厚さに形成することが可能であり、厚さの制御も容易である。また、フォトリソグラフィ技術を用いて保護層２０をパターン加工するため、任意の領域に位置精度良く保護層２０を形成することが可能である。ゆえに、保護層２０は、回路素子１１を安定して確実に保護することができる。
以上、本発明の半導体装置及び半導体ウエハ、並びに半導体ウエハの製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、前述した実施形態では、半導体基板の一面側に回路素子および保護層を形成する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、半導体基板の両面に回路素子及び保護層を形成することも可能である。
例えば、前述した実施形態では、半導体基板の一面側に回路素子および保護層を形成する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、半導体基板の両面に回路素子及び保護層を形成することも可能である。
１、１ｂ…半導体装置、２…半導体ウエハ、１０…半導体基板、１１…回路素子、１５…ウエハ状の半導体基板、１６…辺、２０、２０ａ…保護層、２１…周縁部、３０…レジスト層、Ｒ…スクライブラインとして切削される領域、Ｌ…スクライブラインとなる領域の中心線。
Claims (5)
- 一面側に回路素子が形成された矩形状の半導体基板と、
前記半導体基板の一面及び前記回路素子を覆うように配された保護層とを備える半導体装置であって、
前記保護層の周縁部のうち、少なくとも前記半導体基板の一辺に沿う部位においては、前記周縁部と該一辺との距離が、該一辺に沿う方向で増減してなることを特徴とすることを特徴とする半導体装置。 - 前記部位は、前記半導体基板の一辺に沿う方向でＳ字状をなすことを特徴とする請求項１に記載の半導体装置。
- 一面側に複数の回路素子が形成されたウエハ状の半導体基板と、
前記半導体基板の一面及び前記回路素子をそれぞれ覆うように配された保護層とを備え、前記回路素子同士の間にスクライブラインとして切削される領域が設けられている半導体ウエハであって、
前記保護層の周縁部のうち、少なくとも前記スクライブラインに沿う部位においては、前記周縁部と前記スクライブラインとの距離が、前記スクライブラインに沿う方向で増減してなることを特徴とすることを特徴とする半導体ウエハ。 - 前記部位は、前記スクライブラインに沿う方向でＳ字状をなすことを特徴とする請求項３に記載の半導体ウエハ。
- 一面側に複数の回路素子が形成されたウエハ状の半導体基板と、
前記半導体基板の一面及び前記回路素子をそれぞれ覆うように配された保護層とを備え、前記回路素子同士の間にスクライブラインとして切削される領域が設けられている半導体ウエハであって、
前記保護層の周縁部のうち、少なくとも前記スクライブラインに沿う部位においては、前記周縁部と前記スクライブラインとの距離が、前記スクライブラインに沿う方向で増減してなる半導体ウエハを用い、
前記スクライブラインとなる領域を切削し個片化することにより、チップ状の半導体装置とする工程を備えることを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009291771A JP2011134821A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法 |
| TW99144941A TW201135880A (en) | 2009-12-24 | 2010-12-21 | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method |
| PCT/JP2010/073320 WO2011078319A1 (ja) | 2009-12-24 | 2010-12-24 | 半導体装置，半導体ウエハ，及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009291771A JP2011134821A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011134821A true JP2011134821A (ja) | 2011-07-07 |
Family
ID=44195844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009291771A Pending JP2011134821A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2011134821A (ja) |
| TW (1) | TW201135880A (ja) |
| WO (1) | WO2011078319A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016103588A (ja) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | 半導体レーザの製造方法 |
| KR20190007967A (ko) * | 2017-07-14 | 2019-01-23 | 주식회사 엘지화학 | 절연층 제조방법 및 반도체 패키지 제조방법 |
| JP2019186344A (ja) * | 2018-04-06 | 2019-10-24 | ローム株式会社 | 電子部品およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024079780A1 (ja) * | 2022-10-11 | 2024-04-18 | 三菱電機株式会社 | 半導体ウエハ、半導体装置、電力変換装置、および冷却システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2837488B2 (ja) * | 1990-02-22 | 1998-12-16 | 沖電気工業株式会社 | 半導体装置 |
| JP2005317839A (ja) * | 2004-04-30 | 2005-11-10 | Nec Electronics Corp | 電極パッドを備える素子 |
| JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2009
- 2009-12-24 JP JP2009291771A patent/JP2011134821A/ja active Pending
-
2010
- 2010-12-21 TW TW99144941A patent/TW201135880A/zh unknown
- 2010-12-24 WO PCT/JP2010/073320 patent/WO2011078319A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2837488B2 (ja) * | 1990-02-22 | 1998-12-16 | 沖電気工業株式会社 | 半導体装置 |
| JP2005317839A (ja) * | 2004-04-30 | 2005-11-10 | Nec Electronics Corp | 電極パッドを備える素子 |
| JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016103588A (ja) * | 2014-11-28 | 2016-06-02 | 三菱電機株式会社 | 半導体レーザの製造方法 |
| KR20190007967A (ko) * | 2017-07-14 | 2019-01-23 | 주식회사 엘지화학 | 절연층 제조방법 및 반도체 패키지 제조방법 |
| KR102216172B1 (ko) | 2017-07-14 | 2021-02-15 | 주식회사 엘지화학 | 절연층 제조방법 및 반도체 패키지 제조방법 |
| JP2019186344A (ja) * | 2018-04-06 | 2019-10-24 | ローム株式会社 | 電子部品およびその製造方法 |
| JP7140530B2 (ja) | 2018-04-06 | 2022-09-21 | ローム株式会社 | 電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011078319A1 (ja) | 2011-06-30 |
| TW201135880A (en) | 2011-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101497697B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI539508B (zh) | 半導體裝置之製造方法及電子裝置之製造方法 | |
| TWI446512B (zh) | 晶片封裝體及其形成方法 | |
| JP2006060219A (ja) | 半導体素子の電極構造及びその製造方法 | |
| JP6635328B2 (ja) | 半導体装置およびその製造方法 | |
| US20070246826A1 (en) | Wafer level semiconductor module and method for manufacturing the same | |
| JP2015056458A (ja) | 半導体装置 | |
| JP2004158827A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4206885B2 (ja) | 半導体装置の製造方法 | |
| US9024437B2 (en) | Chip package and method for forming the same | |
| JP2010192747A (ja) | 半導体装置 | |
| WO2011078319A1 (ja) | 半導体装置，半導体ウエハ，及び半導体装置の製造方法 | |
| JP4645863B2 (ja) | 半導体装置の製造方法 | |
| US8048776B2 (en) | Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps | |
| JP4668938B2 (ja) | 半導体装置及びその製造方法 | |
| JP5870626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006303379A (ja) | 半導体装置の製造方法 | |
| JP2013065582A (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
| JP2007095894A (ja) | 半導体装置及びその製造方法 | |
| JP2011040611A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104425419A (zh) | 半导体器件及其制造方法 | |
| JP6206092B2 (ja) | 電子部品およびその製造方法 | |
| JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US10937760B2 (en) | Method for manufacturing a chip package | |
| JP2011035349A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20120607 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |