JP2013191810A - 半導体発光素子の製造方法、半導体発光素子 - Google Patents
半導体発光素子の製造方法、半導体発光素子 Download PDFInfo
- Publication number
- JP2013191810A JP2013191810A JP2012058837A JP2012058837A JP2013191810A JP 2013191810 A JP2013191810 A JP 2013191810A JP 2012058837 A JP2012058837 A JP 2012058837A JP 2012058837 A JP2012058837 A JP 2012058837A JP 2013191810 A JP2013191810 A JP 2013191810A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor light
- wet etching
- electrode
- wet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】へき開不良を抑制する半導体発光素子の製造方法、及び半導体発光素子を提供する。
【解決手段】基板の上に、耐ウェットエッチング層16Cを最上層に有する複数のエピタキシャル層を形成する工程と、該耐ウェットエッチング層の上にInGaAs層18を形成する工程と、該InGaAs層の一部をエッチングして、該耐ウェットエッチング層がストライプ状に露出した露出部を形成する工程と、該露出部の上と該InGaAs層の上方に電極22を形成する工程と、該露出部の上の該電極を該耐ウェットエッチング層に対して選択的に除去するウェットエッチング工程と、該ウェットエッチング工程の後に、該露出部に沿って該基板をへき開する工程と、を備える。
【選択図】図1
【解決手段】基板の上に、耐ウェットエッチング層16Cを最上層に有する複数のエピタキシャル層を形成する工程と、該耐ウェットエッチング層の上にInGaAs層18を形成する工程と、該InGaAs層の一部をエッチングして、該耐ウェットエッチング層がストライプ状に露出した露出部を形成する工程と、該露出部の上と該InGaAs層の上方に電極22を形成する工程と、該露出部の上の該電極を該耐ウェットエッチング層に対して選択的に除去するウェットエッチング工程と、該ウェットエッチング工程の後に、該露出部に沿って該基板をへき開する工程と、を備える。
【選択図】図1
Description
本発明は、例えば光通信などに用いられる半導体発光素子の製造方法とその方法で製造された半導体発光素子に関する。
特許文献1には、基板上に活性層を含む複数のエピタキシャル層を形成し、当該複数のエピタキシャル層の上に絶縁膜を形成することが開示されている。特許文献1に開示の技術は基板をへき開する部分であるへき開部の絶縁膜は薄くしておき、へき開部に沿って基板をへき開するものである。この技術によればへき開部において膜質が緻密である絶縁膜の膜厚が薄いので、へき開の曲がりの発生頻度が減少する。
特許文献1に開示の技術では、へき開部に絶縁膜があるのでへき開曲がりの防止が十分でなかった。へき開部の絶縁膜は完全に除去してへき開の進展に対する抵抗力を十分低減することが望ましい。へき開部の絶縁膜を完全に除去すると、へき開部に半導体層が露出することになる。
ところが、へき開部に半導体層が露出した状態で全面に電極を形成しへき開部上の電極をウェットエッチングで除去する場合、へき開部上の電極のみならずその下の半導体層がエッチングされ半導体層の表面が荒れることがあった。へき開部の半導体層が荒れると、その表面荒れを起点にへき開線が曲がったり、へき開面に段差が生じたりする問題があった。
本発明は、上述のような課題を解決するためになされたもので、へき開不良を抑制する半導体発光素子の製造方法、及び半導体発光素子を提供することを目的とする。
本願の発明に係る半導体発光素子の製造方法は、基板の上に、耐ウェットエッチング層を最上層に有する複数のエピタキシャル層を形成する工程と、該耐ウェットエッチング層の上にInGaAs層を形成する工程と、該InGaAs層の一部をエッチングして、該耐ウェットエッチング層がストライプ状に露出した露出部を形成する工程と、該露出部の上と該InGaAs層の上方に電極を形成する工程と、該露出部の上の該電極を該耐ウェットエッチング層に対して選択的に除去するウェットエッチング工程と、該ウェットエッチング工程の後に、該露出部に沿って該基板をへき開する工程と、を備えたことを特徴とする。
本願の発明に係る半導体発光素子は、基板と、該基板の上に形成された、耐ウェットエッチング層を最上層に有する複数のエピタキシャル層と、平面視で前端面と後端面に接する部分に該耐ウェットエッチング層が露出する露出部を残しつつ、該耐ウェットエッチング層の一部の上に形成されたInGaAs層と、該露出部を残しつつ、該InGaAs層を覆う保護層と、該保護層の上に形成された電極と、を備えたことを特徴とする。
本発明によれば、耐ウェットエッチング層を用いて電極を選択的にエッチングするのでへき開不良を抑制できる。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体発光素子の断面図である。半導体発光素子10は、前端面10aと後端面10bを有している。半導体発光素子10は、例えばInPで形成された基板12を有している。基板12の上には複数のエピタキシャル層16が形成されている。複数のエピタキシャル層16は、基板12の上に下クラッド層16a、活性層16b、耐ウェットエッチング層16cがこの順に形成されたものである。つまり、複数のエピタキシャル層16は最上層として耐ウェットエッチング層16cを有する。
図1は、本発明の実施の形態1に係る半導体発光素子の断面図である。半導体発光素子10は、前端面10aと後端面10bを有している。半導体発光素子10は、例えばInPで形成された基板12を有している。基板12の上には複数のエピタキシャル層16が形成されている。複数のエピタキシャル層16は、基板12の上に下クラッド層16a、活性層16b、耐ウェットエッチング層16cがこの順に形成されたものである。つまり、複数のエピタキシャル層16は最上層として耐ウェットエッチング層16cを有する。
下クラッド層16aと活性層16bは例えばInPやInGaAsPで形成される。耐ウェットエッチング層16cは、InPで形成されている。耐ウェットエッチング層16cは、上クラッド層として機能するものである。
耐ウェットエッチング層16cの一部の上にはInGaAs層18が形成されている。InGaAs層18は、平面視で前端面10aと後端面10bに接する部分に耐ウェットエッチング層16cが露出する露出部16c´を残すように耐ウェットエッチング層16cの上に形成されている。つまり、InGaAs層18は耐ウェットエッチング層16cの全面に形成されるものではない。
InGaAs層18は絶縁膜20に覆われている。絶縁膜20は、例えばSiO2やSiNで形成される。絶縁膜20は、露出部16c´の上には形成されない。絶縁膜20の上にはp電極22が形成されている。基板12の裏面にはn電極24が形成されている。p電極22とn電極は例えばCrで形成される。図2は、本発明の実施の形態1に係る半導体発光素子の斜視図である。露出部16c´が形成されているため、前端面10aには絶縁膜20が表れない。
ここで、本発明の実施の形態1に係る半導体発光素子の製造方法を説明する。まず、基板12の上に、耐ウェットエッチング層16cを最上層に有する複数のエピタキシャル層16を形成する。
次いで、耐ウェットエッチング層16cの上にInGaAs層を形成する。次いで、InGaAs層の一部をエッチングして、耐ウェットエッチング層16cがストライプ状に露出した露出部16c´を形成する。InGaAs層のエッチングは、InPで形成された耐ウェットエッチング層16cに対して選択的に行う。具体的には、硝酸や酒石酸を用いたウェットエッチングや、H2+CH4やCl2+N2などの混合ガス用いたドライエッチングを用いるとよい。
図3は、InGaAs層の一部をエッチングして露出部16c´を形成したことを示す断面図である。図3において破線はへき開する部分を表す。露出部16c´の幅は例えば20μmである。
次いで、絶縁膜を全面に形成する。その後、絶縁膜のうちInGaAs層18を覆う部分を残しつつ、露出部16c´の上の絶縁膜を除去する。図4は、露出部16c´上の絶縁膜を除去したことを示す断面図である。絶縁膜20形成後の露出部16c´の幅は例えば14μmである。
次いで、露出部16c´の上と絶縁膜20の上にp電極を形成する。これにより、InGaAs層18の上方に絶縁膜20を介してp電極22が形成される。p電極はCrで形成される。図5は、全面にp電極21を形成したことを示す断面図である。次いで、露出部の上のp電極21を、耐ウェットエッチング層16c及び絶縁膜20に対して選択的に除去する。この工程をウェットエッチング工程と称する。ウェットエッチング工程では、I、KI、及びH2Oを含むエッチャントを用いる。図6は、p電極21の一部をウェットエッチングしp電極22を形成したことを示す断面図である。なお、n電極24は適時に形成しておく。
次いで、露出部16c´に沿って基板12をへき開する。へき開により基板12、複数のエピタキシャル層16、n電極24が露出した前端面10aと後端面10bが形成される。なお、このへき開は絶縁膜20が無い部分で行うので端面に絶縁膜は表れない。
ここで、本発明の理解を容易にするために比較例の半導体発光素子の製造方法について説明する。図7は、比較例の半導体発光素子の製造過程において、p電極を形成したことを示す断面図である。InGaAs層50は、上クラッド層17の上に形成されている。InGaAs層50はへき開部(破線部)を含む全面に形成されている。InGaAs層50の上には開口を有する絶縁膜52が形成されている。この開口により露出したInGaAs層50と絶縁膜52の上にp電極54が形成される。
p電極54形成後にへき開部のp電極54を除去する。このとき、p電極54の下のInGaAs層50の一部までエッチングされて、InGaAs層50の表面が荒れる。図8は、InGaAs層50の一部がエッチングされたことを示す断面図である。InGaAs層50の一部がエッチングされてInGaAs層50表面にダメージ部60が形成されている。このようにp電極54の一部をエッチングして開口を有するp電極54aとする。
へき開線上にダメージ部60があると、へき開線の曲がりやへき開面の段差が生じることがある。図9は、比較例におけるへき開の進む方向を矢印で示す平面図である。図9には、ダメージ部60により直線的なへき開ができなくなったことが示されている。図10は、比較例の方法で製造された半導体発光素子の前端面を示す正面図である。前端面にはへき開線の曲がりによる段差70が生じている。比較例ではこれらの弊害に加えて、InGaAs層の荒れ自体が外観不良の原因になる。
ところが、本発明の実施の形態1に係る半導体発光素子によれば、耐ウェットエッチング層16cをInPで形成したので、エッチャントを用いてp電極22の一部を耐ウェットエッチング層16cに対して選択的にエッチングできる。よって、耐ウェットエッチング層16cの表面が荒れることを防止して、へき開線の曲がり、端面の段差、及び外観不良を防止できる。
なお、へき開面の欠け(段差)が有るとレンズ光軸などの組み立て工程でへき開面からメサ部形状を自動画像認識する際にメサと欠けの区別がつかずにエラーが発生することがあった。しかし本発明の実施の形態1に係る半導体発光素子の製造方法によれば端面が反射鏡面となる半導体発光素子(レーザ発振光共振器)を形成できるので、このようなエラーを防止し生産性を向上できる。
また、本発明の実施の形態1に係る半導体発光素子の製造方法では、露出部16c´に沿ってへき開を進行させるので絶縁膜20を含む部分ではへき開しない。そのため、絶縁膜ごとへき開する場合と比較して、へき開の進行に対する抵抗力を低減できる。これによりへき開時の膜剥がれを防止できる。
また、ウェットエッチング工程において、InGaAs層18は絶縁膜20で覆われているので、エッチャントによってInGaAs層18が荒れることを防止できる。これらの効果により、へき開歩留まりの改善が可能となる。
耐ウェットエッチング層16cはInPで形成したが、p電極22の一部を除去するエッチャント(例えばI、KI、及びH2Oを含むエッチャント)によってエッチングされないものであれば特に限定されない。例えば、耐ウェットエッチング層をInGaAsPで形成してもよい。
実施の形態2.
図11は、本発明の実施の形態2に係る半導体発光素子の断面図である。実施の形態1との相違点を中心に説明する。本発明の実施の形態2に係る半導体発光素子は、絶縁膜20で複数の半導体層を覆うことを特徴とする。具体的には絶縁膜20で、InGaAs層18と半導体層100を覆っている。
図11は、本発明の実施の形態2に係る半導体発光素子の断面図である。実施の形態1との相違点を中心に説明する。本発明の実施の形態2に係る半導体発光素子は、絶縁膜20で複数の半導体層を覆うことを特徴とする。具体的には絶縁膜20で、InGaAs層18と半導体層100を覆っている。
本発明の実施の形態2に係る半導体発光素子は、実施の形態1に係る半導体発光素子に半導体層100を加えたものである。そして、半導体層100を絶縁膜20で覆うことで、へき開部分の厚みを薄く保つことができる。これによりへき開の進行に対する抵抗力を低減できる。
半導体発光素子は複数の半導体層を重ねて形成するが、可能な限り多くの半導体層を絶縁膜20で覆うことでへき開部分を薄くしへき開の進行に対する抵抗力を低減することができる。なお、本発明の実施の形態2に係る半導体発光素子は、少なくとも実施の形態1と同程度の変形が可能である。
実施の形態3.
図12は、本発明の実施の形態3に係る半導体発光素子の断面図である。実施の形態1との相違点を中心に説明する。本発明の実施の形態3に係る半導体発光素子は、InGaAs層18をInP層102で覆ったことを特徴とする。
図12は、本発明の実施の形態3に係る半導体発光素子の断面図である。実施の形態1との相違点を中心に説明する。本発明の実施の形態3に係る半導体発光素子は、InGaAs層18をInP層102で覆ったことを特徴とする。
実施の形態1における絶縁膜20は、ウェットエッチング工程で用いるエッチャントからInGaAs層18を保護する保護層として機能する。絶縁膜20は保護層として機能するInP層102で置き換え可能である。また、保護層としてInGaAsP層などを用いてもよい。なお、本発明の実施の形態3に係る半導体発光素子は、少なくとも実施の形態1と同程度の変形が可能である。
10 半導体発光素子、 10a 前端面、 10b 後端面、 12 基板、 16 複数のエピタキシャル層、 16a 下クラッド層、 16b 活性層、 16c 耐ウェットエッチング層、 16c´ 露出部、 17 上クラッド層、 18 InGaAs層、 20 絶縁膜、 22 p電極、 24 n電極、 50 InGaAs層、 52 絶縁膜、 54,54a p電極、 60 ダメージ部、 70 段差
Claims (6)
- 基板の上に、耐ウェットエッチング層を最上層に有する複数のエピタキシャル層を形成する工程と、
前記耐ウェットエッチング層の上にInGaAs層を形成する工程と、
前記InGaAs層の一部をエッチングして、前記耐ウェットエッチング層がストライプ状に露出した露出部を形成する工程と、
前記露出部の上と前記InGaAs層の上方に電極を形成する工程と、
前記露出部の上の前記電極を前記耐ウェットエッチング層に対して選択的に除去するウェットエッチング工程と、
前記ウェットエッチング工程の後に、前記露出部に沿って前記基板をへき開する工程と、を備えたことを特徴とする半導体発光素子の製造方法。 - 前記耐ウェットエッチング層は、InP又はInGaAsPで形成され、
前記ウェットエッチング工程では、I、KI、及びH2Oを含むエッチャントを用いることを特徴とする請求項1に記載の半導体発光素子の製造方法。 - 前記ウェットエッチング工程の前に前記InGaAs層を保護層で覆う工程を備え、
前記ウェットエッチング工程では、前記露出部の上の前記電極を前記耐ウェットエッチング層及び前記保護層に対して選択的に除去することを特徴とする請求項1又は2に記載の半導体発光素子の製造方法。 - 基板と、
前記基板の上に形成された、耐ウェットエッチング層を最上層に有する複数のエピタキシャル層と、
平面視で前端面と後端面に接する部分に前記耐ウェットエッチング層が露出する露出部を残しつつ、前記耐ウェットエッチング層の一部の上に形成されたInGaAs層と、
前記露出部を残しつつ、前記InGaAs層を覆う保護層と、
前記保護層の上に形成された電極と、を備えたことを特徴とする半導体発光素子。 - 前記保護層は絶縁膜であることを特徴とする請求項4に記載の半導体発光素子。
- 前記保護層はInP又はInGaAsPで形成されたことを特徴とする請求項4に記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058837A JP2013191810A (ja) | 2012-03-15 | 2012-03-15 | 半導体発光素子の製造方法、半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058837A JP2013191810A (ja) | 2012-03-15 | 2012-03-15 | 半導体発光素子の製造方法、半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013191810A true JP2013191810A (ja) | 2013-09-26 |
Family
ID=49391743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012058837A Pending JP2013191810A (ja) | 2012-03-15 | 2012-03-15 | 半導体発光素子の製造方法、半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013191810A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235587A (ja) * | 1985-08-08 | 1987-02-16 | Sanyo Electric Co Ltd | 発光素子 |
JPS62252187A (ja) * | 1986-04-24 | 1987-11-02 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
JPH01214192A (ja) * | 1988-02-23 | 1989-08-28 | Toshiba Corp | 半導体レーザ装置 |
JPH03145179A (ja) * | 1989-10-30 | 1991-06-20 | Nec Corp | 進行波発振型半導体レーザー |
JPH05152679A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | 半導体レーザ |
JPH07321400A (ja) * | 1994-05-26 | 1995-12-08 | Fuji Xerox Co Ltd | 半導体レーザ装置 |
JP2001015861A (ja) * | 1999-07-01 | 2001-01-19 | Fuji Photo Film Co Ltd | 半導体レーザ装置 |
JP2007110034A (ja) * | 2005-10-17 | 2007-04-26 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法、及び半導体光素子 |
JP2011040632A (ja) * | 2009-08-13 | 2011-02-24 | Sumitomo Electric Ind Ltd | 半導体光素子 |
JP4862965B1 (ja) * | 2011-01-25 | 2012-01-25 | 三菱電機株式会社 | 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法 |
-
2012
- 2012-03-15 JP JP2012058837A patent/JP2013191810A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235587A (ja) * | 1985-08-08 | 1987-02-16 | Sanyo Electric Co Ltd | 発光素子 |
JPS62252187A (ja) * | 1986-04-24 | 1987-11-02 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
JPH01214192A (ja) * | 1988-02-23 | 1989-08-28 | Toshiba Corp | 半導体レーザ装置 |
JPH03145179A (ja) * | 1989-10-30 | 1991-06-20 | Nec Corp | 進行波発振型半導体レーザー |
JPH05152679A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | 半導体レーザ |
JPH07321400A (ja) * | 1994-05-26 | 1995-12-08 | Fuji Xerox Co Ltd | 半導体レーザ装置 |
JP2001015861A (ja) * | 1999-07-01 | 2001-01-19 | Fuji Photo Film Co Ltd | 半導体レーザ装置 |
JP2007110034A (ja) * | 2005-10-17 | 2007-04-26 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法、及び半導体光素子 |
JP2011040632A (ja) * | 2009-08-13 | 2011-02-24 | Sumitomo Electric Ind Ltd | 半導体光素子 |
JP4862965B1 (ja) * | 2011-01-25 | 2012-01-25 | 三菱電機株式会社 | 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4193866B2 (ja) | 半導体発光素子の製造方法 | |
JP6206247B2 (ja) | 半導体装置の製造方法 | |
JP4966591B2 (ja) | 半導体発光素子の製造方法 | |
JP2008227461A (ja) | 半導体レーザの製造方法 | |
JP2008053630A (ja) | 半導体レーザ素子の製造方法 | |
JP2006128491A (ja) | 半導体レーザ素子の製造方法 | |
JP2017034080A (ja) | 半導体発光素子 | |
JP2013191810A (ja) | 半導体発光素子の製造方法、半導体発光素子 | |
JP5872790B2 (ja) | 半導体レーザ装置 | |
JP2015015393A (ja) | 半導体基板および異種半導体基板の製造方法 | |
JP2010108993A (ja) | バー状半導体レーザ素子およびその製造方法 | |
JP2016046461A (ja) | 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法 | |
JP2009088242A (ja) | 光半導体装置およびその製造方法 | |
JP2010267795A (ja) | 半導体レーザ素子の製造方法 | |
JP6485163B2 (ja) | 半導体素子の製造方法 | |
JP2011181567A (ja) | リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法 | |
JP4830555B2 (ja) | 半導体レーザ装置およびその製造方法 | |
JP2008192847A (ja) | 半導体発光素子および半導体発光素子製造方法 | |
JP2013016582A (ja) | 光集積素子の製造方法 | |
JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
JP5108687B2 (ja) | 光半導体装置及びその製造方法 | |
KR20090036505A (ko) | 모노리식 반도체 레이저의 제조방법 | |
JP2009117616A (ja) | 半導体光素子を作製する方法 | |
JP5834821B2 (ja) | 光半導体装置の製造方法 | |
JP2008098362A (ja) | 半導体レーザ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160315 |