JP4250909B2 - 半導体素子の分離方法および転写方法 - Google Patents
半導体素子の分離方法および転写方法 Download PDFInfo
- Publication number
- JP4250909B2 JP4250909B2 JP2002145387A JP2002145387A JP4250909B2 JP 4250909 B2 JP4250909 B2 JP 4250909B2 JP 2002145387 A JP2002145387 A JP 2002145387A JP 2002145387 A JP2002145387 A JP 2002145387A JP 4250909 B2 JP4250909 B2 JP 4250909B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- etching stop
- stop layer
- type contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の分離方法及び転写方法に関し、特に微細化された半導体素子を製造する際に適用して好適な半導体素子の分離方法および転写方法に関する。
【０００２】
【従来の技術】
近年、種々の半導体材料を用いた光電子デバイスが開発・実用化されているが、それらの中に、例えばＧａＡｓベースのデバイスがある。これらＧａＡｓベースのデバイスを光電子デバイスとして用いて例えば発光ダイオード（Light Emitting Diode、以下ＬＥＤと呼ぶ。）アレイを形成する場合には、そのデバイスに光学的なアクセスを提供するために、ＧａＡｓ基板を取り除く必要がある。
【０００３】
ここで、ＧａＡｓベースのデバイスを光電子デバイスとして用いて、ＬＥＤアレイを形成する従来の方法について説明する。
【０００４】
まず、図２０に示すようにＧａＡｓ基板１０１上に例えばＡｌＧａＩｎＰ系のＬＥＤを構成する積層構造体１０２を形成する。具体的には、図２１に示すようにＧａＡｓ基板１０１上にｎ型ＧａＡｓコンタクト層１０３、ｎ型ＡｌＧａＩｎＰクラッド層１０４、ＡｌＧａＩｎＰ活性層１０５、ｐ型ＡｌＧａＩｎＰクラッド層１０６、およびｐ型ＧａＡｓコンタクト層１０７を例えば有機金属化学気相成長層（ＭＯＣＶＤ）法により順次成長させる。
【０００５】
次に、図２２に示すようにＧａＡｓ基板上に形成した積層構造体１０２を表側、すなわちＧａＡｓ基板１０１と反対側からウエットエッチングを行いＬＥＤの素子分離を行う。具体的には、まず、ｐ型ＧａＡｓコンタクト層１０７のみの選択エッチングを行う。次いで、ＡｌＧａＩｎＰの選択エッチング、すなわちｐ型ＡｌＧａＩｎＰクラッド層１０６、ＡｌＧａＩｎＰ活性層１０５、ｎ型ＡｌＧａＩｎＰクラッド層１０４の選択エッチングをおこなう。次いで、ｎ型ＧａＡｓコンタクト層１０３の選択エッチングを行い、図２３のようにＬＥＤ素子１０８の素子分離を行う。
【０００６】
次に、例えばサファイア基板等の転写基板１１０上に接着剤により接着層１０９を形成し、図２４に示すように該接着層１０９と素子分離したＬＥＤ素子１０８とが対向するようにＧａＡｓ基板１０１を転写基板１１０に貼り合わせる。
【０００７】
そして、図２５に示すようにＧａＡｓ基板１０１をラッピングおよびウエットエッチングすることによりＧａＡｓ基板１０１を除去して転写基板１１０へのＬＥＤ素子１０８の転写が完了し、ＬＥＤアレイ１１１が形成される。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＧａＡｓ基板１０１は通常１００μｍ程度の厚みをウエットエッチングにより除去するため、上述したような従来の方法では面内のエッチングむらによりＬＥＤ素子１０８がエッチング液に曝されている時間が長くなる。すなわち、従来の方法の場合、エッチングが早く進んだ部分では、エッチングの進行が遅いためにＧａＡｓ基板１０１がなかなか除去されない部分のエッチングが終了するまでエッチング液に曝されることになる。このため、ｎ型コンタクト層１０３は部分的にエッチングされて表面状態が均一なＬＥＤ素子１０８が形成できず、さらにＬＥＤ素子１０８ごとにエッチング状態にばらつきが生じるため均一なＬＥＤアレイ１１１が形成できない。また、図２６に示すように例えばアンモニア水と過酸化水素水との混合液などからなる、ＧａＡｓ基板１０１のエッチング液がＬＥＤ素子１０８と接着層１０９との界面から染み込み、ＡｌＧａＩｎＰ活性層１０５やｐ型ＧａＡｓコンタクト層１０７にダメージを与えてしまうという問題がある。
【０００９】
そこで、このような問題を解決する方法として、図２７に示すようにＧａＡｓ基板１０１とｎ型ＧａＡｓコンタクト層１０３との間にＡｌＧａＩｎＰからなるエッチング停止層１１２を設ける方法が提案されている。
【００１０】
しかしながら、ｎ型ＧａＡｓコンタクト層１０３は薄い層であるため、該ｎ型ＧａＡｓコンタクト層１０３に欠陥等がある場合には、ｐ型ＡｌＧａＩｎＰクラッド層１０６、ＡｌＧａＩｎＰ活性層１０５、ｎ型ＡｌＧａＩｎＰクラッド層１０４のエッチング時に、ｎ型ＧａＡｓコンタクト層１０３の欠陥を通してエッチング液が染み出し、ＡｌＧａＩｎＰからなるエッチング停止層１１２がエッチングされてしまうという問題がある。この場合、裏面からＧａＡｓ基板１０１のエッチングを行う際にエッチング液がエッチング停止層１１２のエッチングされた部分から素子側に染み出し、素子の構成部を侵食するなどの悪影響を与える。
【００１１】
また、エッチング停止層１１２が例えばＡｌＧａＡｓからなる場合には、ＡｌＧａＡｓの酸化やＧａＡｓ基板１０１のエッチング終了後にエッチング停止層１１２表面への生成物の付着などにより、ＧａＡｓ基板１０１のエッチング後に清浄で均一な面を得ることが難しいという問題がある。
【００１２】
そして、これらの問題は、ＬＥＤ素子１０８が微細化されるに従って顕著になるため、ＬＥＤ素子１０８の微細化を阻む要因の一つとなっている。
【００１３】
そこで、本発明は上述した従来の実情に鑑みて創案されたものであり、半導体素子が微細化された場合においても素子にダメージを与えることなく、均一で良好な品質を有する半導体素子を製造するための半導体素子の分離方法およびこれを用いた素子の転写方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
以上の目的を達成する本発明に係る半導体素子の分離方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、次に、第２のエッチング停止層を利用して、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１５】
また、以上の目的を達成する本発明に係る他の半導体素子の分離方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程と、次に、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１６】
また、以上の目的を達成する本発明に係る半導体素子の転写方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層半導体積層構造体とを形成する工程と、次に、第２のエッチング停止層を利用して、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程と、次に、半導体素子を挟むように前記ＧａＡｓ基板を転写基板に貼り合わせる工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１７】
そして、以上の目的を達成する本発明に係る他の半導体素子の転写方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、次に、半導体積層構造体を挟むようにＧａＡｓ基板を転写基板に貼り合わせる工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程と、次に、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１８】
以上のような本発明に係る半導体素子の分離方法および半導体素子の転写方法においては、基板と半導体積層構造体との間に２層からなるエッチング停止層を介在させ、該エッチング停止層を用いて基板上に形成された半導体積層構造体をウエットエッチングにより分離し、また転写する。
【００１９】
これにより、本発明に係る半導体素子の分離方法および半導体素子の転写方法では、上述した各除去工程が全て完全選択エッチングとされる。すなわち、本発明においては、基板の表面から、もしくは裏面からウエットエッチングを行う場合のいずれにおいても上述した除去工程が完全選択エッチングとされる。
【００２０】
したがって、各工程においては所定の層のみが確実にエッチング除去されるため選択性の高いエッチングが可能となり、基板やエッチング停止層の除去工程においてエッチング液が素子側に染み出し、素子部を侵食するような不具合の発生が防止される。また、面内で均一な素子分離エッチングが可能となるため、各素子の形状を均一にすることができ、その結果、特性の均一な半導体素子アレイが得られる。
【００２１】
すなわち、本発明に係る半導体素子の分離方法および半導体素子の転写方法においては、他の層を侵食する等の不具合の発生が防止され、他の層に悪影響を与えることなく所望の層のみが均一且つ確実に除去される。その結果、特性の均一な半導体素子が得られる。
【００２２】
【発明の実施の形態】
以下、本発明に係る半導体素子の分離方法および転写方法を図面を参照しながら詳細に説明する。なお、以下の図面においては、理解の容易のため、実際の縮尺とは異なる場合がある。また、本発明は下記の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２３】
図１は、本発明を適用して形成したマイクロＬＥＤアレイを示す断面図である。マイクロＬＥＤアレイ１（以下、単にＬＥＤアレイ１と呼ぶ。）は、素子分離されたマイクロＬＥＤ素子３（以下、単にＬＥＤ素子３と呼ぶ。）が接着剤からなる接着層４により転写基板２上に接着されて形成されている。ここで、各ＬＥＤ素子３は、図２に示すように転写基板側からｐ型コンタクト層１１、ｐ型クラッド層１２、活性層１３、ｎ型クラッド層１４、およびｎ型コンタクト層１５が順次積層されている。ここで、ｐ型コンタクト層１１はＧａＡｓからなり、ｐ型クラッド層１２はＡｌＧａＩｎＰからなり、活性層１３はＡｌＧａＩｎＰからなり、ｎ型クラッド層１４はＡｌＧａＩｎＰからなり、ｎ型コンタクト層１５はＧａＡｓからなる。
【００２４】
このように構成されたＬＥＤ素子３においては、後述するＧａＡｓ基板の除去後にＬＥＤの裏面側からｎコンタクトを取ることができる。これにより、ｎ型コンタクト層においてｎ型コンタクトを取るための面方向への突出部、すなわちコンタクト部を形成する必要がなく、また、表側からｐ、ｎ両方のコンタクト配線を設ける必要がないため、プロセスマージンが大きなものとされ、ＬＥＤの微小化を図ることが可能である。
【００２５】
また、ＬＥＤ素子３は、ｎ型コンタクト層１５の表面が均一で清浄な面とされ、良好な品質を有するＬＥＤ素子とされている。そして、このように形成されたＬＥＤ素子３が均一に配列されることによりＬＥＤアレイ１が構成されている。
【００２６】
このようなマイクロＬＥＤアレイ１は、以下のようにして作製することができる。
【００２７】
まず、図３に示すようにＧａＡｓ基板１６上に、第１のエッチング停止層１７を例えばＡｌＧａＩｎＰにより形成し、該第１のエッチング停止層１７上に第２のエッチング停止層１８を例えばＡｌＧａＡｓにより形成する。
【００２８】
ここで、第１のエッチング停止層１７は、ＧａＡｓ基板１６に対して高いエッチング選択比を有する材料により構成する。このような材料で第１のエッチング停止層１７を構成することにより、後述するようにＧａＡｓ基板１６を確実に選択エッチングすることができる。そして、このような材料の中でも、後述するようにＧａＡｓ基板１６をウエットエッチングにより除去する際に、エッチング終了後にエッチング停止層１７表面へ生成物が付着することなどがなく、ＧａＡｓ基板１６のエッチング後に清浄で均一なエッチング終了面を得ることができる材料が好ましい。このような材料としては、例えば組成が（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ（０≦ｘ≦１）で表されるものを用いることができる。
【００２９】
また、第２のエッチング停止層１８は、ｎ型コンタクト層１５に対して高いエッチング選択比を有する材料により構成する。このような材料で第２のエッチング停止層１８を構成することにより、後述するようにｎ型コンタクト層１５を確実に選択エッチングすることができる。そして、このような材料の中でも、後述するようにｐ型クラッド層１２、活性層１３およびｎ型クラッド層１４のウエットエッチングにおいてもこれらの層に対して高いエッチング選択比を有する材料が好ましい。このような材料としては、例えば組成がＡｌｘＧａ１−ｘＡｓ（０＜ｘ≦１）で表されるものを用いることができる。
【００３０】
また、第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚は、０．１μｍ〜２μｍとすることが好ましい。第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚が薄すぎる場合には、エッチング停止層としての機能を十分に発揮できない虞がある。また、第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚が厚すぎる場合には、後述するエッチング停止層のエッチングの際にエッチングむらが生じてしまい、均一なエッチングが行えない虞がある。
【００３１】
したがって、第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚を上記のような範囲とすることにより、エッチング停止層としての機能を十分に発揮することができ、また、エッチング停止層を除去する際に、エッチングむらが生じることなく、均一且つ確実にエッチング停止層を除去することができる。
【００３２】
次に、図４に示すように第２のエッチング停止層１８上にコンタクト層を含めてＡｌＧａＩｎＰ系のＬＥＤを構成する半導体積層構造体（以下、単に積層構造体と呼ぶ。）１９を形成する。具体的には、図５に示すように第２のエッチング停止層１８上に、ｎ型コンタクト層１５としてＧａＡｓを、ｎ型クラッド層１６としてＡｌＧａＩｎＰを、活性層１３としてＡｌＧａＩｎＰを、ｐ型クラッド層１２としてＡｌＧａＩｎＰを、そしてｐ型コンタクト層１１としてＧａＡｓを、例えば有機金属化学気相成長層（ＭＯＣＶＤ）法により順次成長させる。
【００３３】
なお、ｎ型コンタクト層１０５であるＧａＡｓはＡｌＧａＩｎＰ系の素子で発光される波長の光を吸収するため、ＬＥＤ素子３の発光効率を低下させないために極力膜厚を薄く形成することが好ましく、例えば１ｎｍ〜５０ｎｍ程度とすることが好ましい。
【００３４】
次に、図６に示すように第２のエッチング停止層１８上に形成した積層構造体１９を表側、すなわちＧａＡｓ基板１６と反対側から素子分離エッチングとしてウエットエッチングを行い、ＬＥＤの素子分離を行う。
【００３５】
具体的には、まず、ｐ型コンタクト層１１のみ、すなわちＧａＡｓのみの選択エッチングを行う。次いで、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチング、すなわちＡｌＧａＩｎＰの選択エッチングをおこなう。次いで、ｎ型コンタクト層１５、すなわちＧａＡｓの選択エッチングを行う。このような選択エッチングを行うことにより例えば図７に示すように積層構造体１９をエッチングすることができる。
【００３６】
ここで、ｎ型コンタクト層１５は薄い層であるため、ｎ型コンタクト層１５に欠陥等がある場合には素子分離のｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチングにおいて、ｎ型コンタクト層１５の欠陥等を通してエッチング液が通過してしまう虞がある。そして、エッチング停止層がＡｌＧａＩｎＰからなる一層のみである場合には、該エッチング液によりエッチング停止層がエッチングされてしまう。
【００３７】
このような現象が生じた場合、ＧａＡｓ基板１６を除去するために裏側、すなわちＧａＡｓ基板１６側からエッチングを行った際に、エッチング停止層のエッチングされた部分からエッチング液が素子側に通過してしまい、ｎ型コンタクト層１５や活性層等の素子部を侵食して素子部にダメージを与えてしまう。
【００３８】
しかしながら、本発明においては、エッチング停止層がエッチング停止層１７とエッチング停止層１８との二層構造とされており、ｎ型コンタクト層１５に隣接するエッチング停止層１８が、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４に対して高いエッチング選択比を有する材料であるＡｌＧａＡｓにより構成されている。
【００３９】
これより、ｎ型コンタクト層１５に欠陥等があった場合においても、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチングにおいてエッチング停止層１８がエッチング液によりエッチングされることがない。したがって、ＧａＡｓ基板１６を除去するために裏側、すなわちＧａＡｓ基板１６側からエッチングを行っても、エッチング停止層のエッチングされた部分からエッチング液が素子側に通過し、素子部を侵食するような不具合が発生することを防止することができる。
【００４０】
また、ｎ型コンタクト層１５の選択エッチングは、エッチング停止層１８がｎ型コンタクト層１５に対して高いエッチング選択比を有する材料であるＡｌＧａＡｓにより構成されているため、エッチング停止層１８で確実に停止する。
【００４１】
ここで、ｐ型コンタクト層１１の選択エッチング、すなわちＧａＡｓの選択エッチングは、例えばリン酸と過酸化水素水と水との混合溶液をエッチング液としてウエットエッチングを行う。
【００４２】
また、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチング、すなわちＡｌＧａＩｎＰの選択エッチングは、例えば塩酸と酢酸との混合溶液をエッチング液としてウエットエッチングを行う。
【００４３】
そして、ｎ型コンタクト層、すなわちＧａＡｓの選択エッチングは、例えばリン酸と過酸化水素水と水との混合溶液をエッチング液としてウエットエッチングを行う。このような混合溶液をエッチング液として用いることにより、各工程において所望の層のみを効率良く、且つ精度良くエッチングすることができ、選択エッチングを確実に行うことができる。
【００４４】
次に、例えばサファイア基板等の転写基板２上に接着剤により接着層４を形成し、図８に示すように該接着層４と素子分離したＬＥＤ素子３とを挟んだ状態でＧａＡｓ基板１６を転写基板２に貼り合わせる。
【００４５】
そして、ＧａＡｓ基板１６に対して裏面、すなわちＬＥＤ素子３と反対側からラッピングおよびウエットエッチングを施すことにより図９に示すようにＧａＡｓ基板１６を除去する。ＧａＡｓ基板１６の厚みが例えば３５０μｍ程度の場合には、例えばラッピングにより２５０μｍ程度の厚みを除去し、残りの１００μｍ程度をウエットエッチングにより除去する。
【００４６】
ここで、従来の方法では、ＧａＡｓ基板の除去において１００μｍ程度の厚みをウエットエッチングにより除去する場合、面内のエッチングむらの発生によりエッチング液に曝されている時間が長くなる。すなわち、ＧａＡｓ基板のエッチングが早く進んだ部分では、エッチングの進行が遅いためにＧａＡｓ基板がなかなか除去されない部分のエッチングが終了するまでエッチング液に曝されることになる。これにより、ＧａＡｓ基板のエッチング液の選択によってはｎ型コンタクト層が部分的にエッチングされて均一なＬＥＤアレイを形成できなくなる虞があり、また、ＧａＡｓ基板のエッチング液がＬＥＤ素子と接着層との界面から染み込み、活性層やｐ型コンタクト層を侵食し、ダメージを与えてしまう。
【００４７】
しかしながら、本発明においては、ＬＥＤ素子３とＧａＡｓ基板１６との間にエッチング停止層１７，１８が存在するため、ＧａＡｓ基板１６のエッチング液がＬＥＤ素子３側に侵入することがなく、ＬＥＤ素子３や接着層４に接触することがない。これにより、本発明においては、ｎ型コンタクト層の部分的なエッチングに起因した不均一なＬＥＤ素子３の発生や、エッチング液の染み込みに起因して活性層１３やｐ型コンタクト層１１が侵食され、ダメージを受けることが防止される。
【００４８】
そして、本発明においては、エッチング停止層をエッチング停止層１７とエッチング停止層１８との二層構造とし、ＧａＡｓ基板１６に隣接するエッチング停止層１７をＧａＡｓ基板１６に対して高いエッチング選択比を有する材料であるＡｌＧａＩｎＰにより構成している。これにより、エッチング停止層１７がエッチングされることなく、ＧａＡｓ基板１６のエッチングを確実にエッチング停止層１７で停止させることができ、選択性の高いエッチングによりＧａＡｓ基板１６のみを確実に除去することができる。
【００４９】
また、エッチング停止層１７を例えばＡｌＧａＡｓにより構成した場合、ＡｌＧａＡｓの酸化やＧａＡｓ基板１６のエッチング終了後にエッチング停止層１７表面への生成物の付着などにより、ＧａＡｓ基板１６のエッチング後に清浄で均一な面を得ることは難しい。ここで、ＧａＡｓ基板１６のエッチング後に清浄で均一な面が得られず不均一となってしまうと、これに起因してこの後の工程においても不均一状態が残ってしまい、最終的なＬＥＤ素子３自体が不均一なものとなってしまう。
【００５０】
しかしながら、本発明においては、エッチング停止層１７をＡｌＧａＩｎＰにより構成しているため、容易に清浄なエッチング終了面を得ることができる。すなわち、エッチング停止層１７をＡｌＧａＩｎＰで構成することにより、ＧａＡｓ基板１６のエッチング終了後にエッチング停止層１７表面へ生成物が付着することなどがなく、ＧａＡｓ基板１６のエッチング後に清浄で均一なエッチング終了面を得ることができる。その結果、後の工程に悪影響を及ぼすこともなく、均一なＬＥＤ素子３を得ることができる。
【００５１】
また、上述したようにｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチングにおいてエッチング停止層１７，１８がエッチングされることがないため、ＧａＡｓ基板１６のエッチング液がＬＥＤ素子３側に染み込み、ＬＥＤ素子３に悪影響を及ぼすことがない。
【００５２】
ＧａＡｓ基板１６のエッチングは、例えばアンモニア水と過酸化水素水との混合溶液エッチング液としてウエットエッチングを行う。
【００５３】
次に、裏面、すなわちＬＥＤ素子３と反対側から第１のエッチング停止層１７のみ、すなわちＡｌＧａＩｎＰのみの選択エッチングを行い、図１０に示すように第１のエッチング停止層１７を除去する。第１のエッチング停止層１７の選択エッチングは、例えば塩酸をエッチング液としてウエットエッチングを行う。ここで、第１のエッチング停止層１７は、０．１μｍ〜２μｍ程度の薄い膜により形成されているため、面内のエッチングむらを生じることなく除去することが可能であり、均一で清浄なエッチング終了面を得ることができる。
【００５４】
次に、裏面、すなわちＬＥＤ素子３と反対側から第２のエッチング停止層１８のみ、すなわちＡｌＧａＡｓのみの選択エッチングを行い、図１１に示すように第２のエッチング停止層１８を除去する。第２のエッチング停止層１８の選択エッチングは、例えばフッ酸をエッチング液としてウエットエッチングを行う。ここで、第２のエッチング停止層１８は、０．１μｍ〜２μｍ程度の薄い膜により形成されているため、面内のエッチングむらを生じることなく除去することが可能であり、均一で清浄なエッチング終了面を得ることができる。
【００５５】
以上により、ＧａＡｓ基板１６上に形成したＬＥＤ素子３を素子分離し、転写基板２に転写してマイクロＬＥＤアレイ１を形成することができる。そして、本発明においては、上述したような構成、および操作を用いることにより、ＧａＡｓ基板１６の表面、裏面の両面からのエッチング工程を全て完全選択エッチングとすることができ、プロセスの容易化、信頼性の向上を図ることができ、また、マイクロＬＥＤアレイの均一化を図ることが可能である。そして、本発明を利用することにより、従来よりもさらに微細なマイクロＬＥＤを簡便且つ確実に形成することが可能であり、これにより、さらに微細なマイクロＬＥＤアレイの形成が実現可能となる。
【００５６】
上記においては、活性層がＡｌＧａＩｎＰにより構成されている場合を例に説明したが本発明はこれに限定されるものではなく、ＧａＩｎＰにより構成された活性層をクラッド層で挟んだ構造としても良く、上記と同様に本発明の効果を得ることが可能である。また、本発明は、上述したＬＥＤに限られるものではなく、半導体レーザ等の半導体素子にも適用可能である。そして、上記においては、ＧａＡｓ基板上に半導体素子を形成する場合を例に説明したが、本発明はこれに限定されず、例えばＳｉ基板上に半導体素子を形成する場合にも適用可能である。
【００５７】
また、上記においては、図２に示すようにエッチング停止層がすべて除去されたＬＥＤ素子３を例に説明したが、本発明は上記の構造に限定されるものではない。例えばＬＥＤ素子３において、表側、すなわちｐ型コンタクト層１１側からｐコンタクトおよびｎコンタクトの両方を取る場合には、図１２に示すようにｎ型コンタクト層１５を広めに形成してコンタクト部とする。しかしながら、ｎ型コンタクト層１５は、非常に薄いため機械的強度が低く、外部からの衝撃や圧力等により破損し易い。
【００５８】
そこで、第２のエッチング停止層１８を、ｎ型コンタクト層１５を支持する層としてｎ型コンタクト層１５と略同等の大きさに残しても良い。このような構成とすることによりＬＥＤ素子３の機械的強度を向上させることができ、外部からの衝撃、圧力等に対しても破損しづらい高い強度を得ることが可能となり、確実にｎ型コンタクトを取ることが可能となる。この場合、第２のエッチング停止層１８には、光透過性が要求されるが、ＡｌＧａＡｓのＡｌ成分を増加させることにより第２のエッチング停止層１８をほぼ透明とすることが可能であり、ＬＥＤ素子３の機能に影響を及ぼすような不都合が生じることはなく、良好な品質を有するＬＥＤ素子３を構成することが可能である。
【００５９】
また、上記においては、表側、すなわちＧａＡｓ基板１６と反対側から素子分離エッチングとしてｐ型コンタクト層１１、ｐ型クラッド層１２、活性層１３、ｎ型クラッド層１４、およびｎ型コンタクト層１５の選択エッチングを行い、転写を行ったが、素子分離エッチングは、裏面、すなわちＧａＡｓ基板１６から行っても良い。
【００６０】
この場合は、まず上記と同様にして図１３に示すようにＧａＡｓ基板１６上に第１のエッチング停止層１７および第２のエッチング停止層１８を形成し、さらに図１４に示すように該第２のエッチング停止層１８上にＬＥＤを構成する積層構造体１９を形成する。そして、積層構造体１９を形成した後、図１５に示すように該積層構造体１９と転写基板２とを対向させてＧａＡｓ基板１６を接着層４を形成した転写基板２に貼り合わせる。そして、上記と同様にして図１６に示すようにＧａＡｓ基板１６をラッピング及びウエットエッチングにより除去し、次いで図１７に示すように第１のエッチング停止層１７をエッチング除去し、さらに図１８に示すように第２のエッチング停止層１８をエッチング除去する。その後、上記とは反対の順序で、図１９に示すように積層構造体１９、すなわちｎ型コンタクト層１５、ｎ型クラッド層１４、活性層１３、ｐ型クラッド層１２およびｐ型コンタクト層１１を除去し、素子分離を行う。これにより積層構造体１９の素子分離を行い、ＬＥＤ素子３を転写基板２に転写することができる。
【００６１】
また、ＧａＡｓ基板１６を転写基板２に貼り合わせる際の接着層として上述した接着剤の他にも、粘着材を用いて貼り合わせても良く、また、ＬＥＤ素子３と転写基板２とを直接ウエハ融着により貼り合わせても良い。
【００６２】
【発明の効果】
本発明に係る半導体素子の分離方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離する半導体素子の分離方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記半導体積層構造体をエッチングにより素子分離した後、上記基板をエッチングにより除去し、さらに上記２層からなるエッチング停止層を順次エッチング除去するものである。
【００６３】
また、本発明に係る他の半導体素子の分離方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離する半導体素子の分離方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記基板をエッチングにより除去した後、上記２層からなるエッチング停止層を順次エッチング除去し、さらに上記半導体積層構造体をエッチングにより素子分離するものである。
【００６４】
また、本発明に係る半導体素子の転写方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離して転写する半導体素子の転写方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記半導体積層構造体をエッチングにより素子分離し、上記半導体積層構造体を挟むように上記基板を転写基板に貼り合わせた後、上記基板をエッチングにより除去し、さらに上記２層からなるエッチング停止層を順次エッチング除去するものである。
【００６５】
また、本発明に係る他の半導体素子の転写方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離して転写する半導体素子の転写方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記半導体積層構造体を挟むように上記基板を転写基板に貼り合わせ、上記基板をエッチングにより除去した後、上記２層からなるエッチング停止層を順次エッチング除去し、さらに上記半導体積層構造体をエッチングにより素子分離するものである。
【００６６】
以上のような本発明に係る半導体素子の分離方法および半導体素子の転写方法においては、基板と半導体積層構造体との間に少なくとも２層からなるエッチング停止層を介在させ、該エッチング停止層を用いて基板上に形成された半導体積層構造体をウエットエッチングにより分離し、また転写する。
【００６７】
これにより、本発明に係る半導体素子の分離方法および半導体素子の転写方法では、上述した各除去工程を全て完全選択エッチングとすることができ、他の層に悪影響を与えることなく所望の層のみを均一且つ確実に除去することが可能である。
【００６８】
したがって、本発明によれば、半導体素子が微細化された場合においても、素子にダメージを与えることなく、均一で良好な品質を有する半導体素子を提供することが可能である。
【図面の簡単な説明】
【図１】本発明を適用して作製したＬＥＤアレイの一構成例を示す断面図である。
【図２】本発明を適用して作製したＬＥＤ素子の一構成例を示す断面図である。
【図３】本発明の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板上に、第１のエッチング停止層と第２のエッチング停止層を形成した状態を示す断面図である。
【図４】本発明の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上にＬＥＤを構成する積層構造体を形成した状態を示す断面図である。
【図５】本発明の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上に、ｎ型コンタクト層、ｎ型クラッド層、活性層、ｐ型クラッド層、ｐ型コンタクト層を形成した状態を示す断面図である。
【図６】本発明の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上に形成した積層構造体を表側からウエットエッチングした状態を示す断面図である。
【図７】本発明の半導体素子の転写方法を説明する図であり、図６のＬＥＤ素子部を拡大して示す要部拡大図である。
【図８】本発明の半導体素子の転写方法を説明する図であり、接着層とＬＥＤ素子とが対向するようにＧａＡｓ基板を転写基板に貼り合わせた状態を示す断面図である。
【図９】本発明の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板に対してラッピングおよびウエットエッチングを施すことによりＧａＡｓ基板を除去した状態を示す断面図である。
【図１０】本発明の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第１のエッチング停止層を除去した状態を示す断面図である。
【図１１】本発明の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第２のエッチング停止層を除去した状態を示す断面図である。
【図１２】本発明を適用して作製したＬＥＤ素子の他の構成例を示す断面図である。
【図１３】本発明の他の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板上に、第１のエッチング停止層と第２のエッチング停止層を形成した状態を示す断面図である。
【図１４】本発明の他の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上にＬＥＤを構成する積層構造体を形成した状態を示す断面図である。
【図１５】本発明の他の半導体素子の転写方法を説明する図であり、接着層と積層構造体とが対向するようにＧａＡｓ基板を転写基板に貼り合わせた状態を示す断面図である。
【図１６】本発明の他の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板に対してラッピングおよびウエットエッチングを施すことによりＧａＡｓ基板を除去した状態を示す断面図である。
【図１７】本発明の他の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第１のエッチング停止層を除去した状態を示す断面図である。
【図１８】本発明の他の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第２のエッチング停止層を除去した状態を示す断面図である。
【図１９】本発明の他の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上に形成した積層構造体を裏側から選択エッチングして素子分離した状態を示す断面図である。
【図２０】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板上にＬＥＤを構成する積層構造体を形成した状態を示す断面図である。
【図２１】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板上にｎ型コンタクト層、ｎ型クラッド層、活性層、ｐ型クラッド層、およびｐ型コンタクト層を形成した状態を示す断面図である。
【図２２】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板上に形成した積層構造体を表側からウエットエッチングした状態を示す断面図である。
【図２３】従来のＬＥＤ素子の転写方法を説明する図であり、図２２のＬＥＤ素子部を拡大して示す要部拡大図である。
【図２４】従来のＬＥＤ素子の転写方法を説明する図であり、接着層とＬＥＤ素子とが対向するようにＧａＡｓ基板を転写基板に貼り合わせた状態を示す断面図である。
【図２５】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板に対してラッピングおよびウエットエッチングを施すことによりＧａＡｓ基板を除去した状態を示す断面図である。
【図２６】従来のＬＥＤ素子の転写方法を説明する図であり、図２５における部分Ａを拡大して示す要部拡大図である。
【図２７】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板と積層構造体との間にエッチング停止層を形成した状態を示す断面図である。
【符号の説明】
１ ＬＥＤアレイ
２ 転写基板
３ ＬＥＤ素子
４ 接着層
１１ ｐ型コンタクト層
１２ ｐ型クラッド層
１３ 活性層
１４ ｎ型クラッド層
１５ ｎ型コンタクト層
１６ ＧａＡｓ基板
１７ 第１のエッチング停止層
１８ 第２のエッチング停止層
【発明の属する技術分野】
本発明は、半導体素子の分離方法及び転写方法に関し、特に微細化された半導体素子を製造する際に適用して好適な半導体素子の分離方法および転写方法に関する。
【０００２】
【従来の技術】
近年、種々の半導体材料を用いた光電子デバイスが開発・実用化されているが、それらの中に、例えばＧａＡｓベースのデバイスがある。これらＧａＡｓベースのデバイスを光電子デバイスとして用いて例えば発光ダイオード（Light Emitting Diode、以下ＬＥＤと呼ぶ。）アレイを形成する場合には、そのデバイスに光学的なアクセスを提供するために、ＧａＡｓ基板を取り除く必要がある。
【０００３】
ここで、ＧａＡｓベースのデバイスを光電子デバイスとして用いて、ＬＥＤアレイを形成する従来の方法について説明する。
【０００４】
まず、図２０に示すようにＧａＡｓ基板１０１上に例えばＡｌＧａＩｎＰ系のＬＥＤを構成する積層構造体１０２を形成する。具体的には、図２１に示すようにＧａＡｓ基板１０１上にｎ型ＧａＡｓコンタクト層１０３、ｎ型ＡｌＧａＩｎＰクラッド層１０４、ＡｌＧａＩｎＰ活性層１０５、ｐ型ＡｌＧａＩｎＰクラッド層１０６、およびｐ型ＧａＡｓコンタクト層１０７を例えば有機金属化学気相成長層（ＭＯＣＶＤ）法により順次成長させる。
【０００５】
次に、図２２に示すようにＧａＡｓ基板上に形成した積層構造体１０２を表側、すなわちＧａＡｓ基板１０１と反対側からウエットエッチングを行いＬＥＤの素子分離を行う。具体的には、まず、ｐ型ＧａＡｓコンタクト層１０７のみの選択エッチングを行う。次いで、ＡｌＧａＩｎＰの選択エッチング、すなわちｐ型ＡｌＧａＩｎＰクラッド層１０６、ＡｌＧａＩｎＰ活性層１０５、ｎ型ＡｌＧａＩｎＰクラッド層１０４の選択エッチングをおこなう。次いで、ｎ型ＧａＡｓコンタクト層１０３の選択エッチングを行い、図２３のようにＬＥＤ素子１０８の素子分離を行う。
【０００６】
次に、例えばサファイア基板等の転写基板１１０上に接着剤により接着層１０９を形成し、図２４に示すように該接着層１０９と素子分離したＬＥＤ素子１０８とが対向するようにＧａＡｓ基板１０１を転写基板１１０に貼り合わせる。
【０００７】
そして、図２５に示すようにＧａＡｓ基板１０１をラッピングおよびウエットエッチングすることによりＧａＡｓ基板１０１を除去して転写基板１１０へのＬＥＤ素子１０８の転写が完了し、ＬＥＤアレイ１１１が形成される。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＧａＡｓ基板１０１は通常１００μｍ程度の厚みをウエットエッチングにより除去するため、上述したような従来の方法では面内のエッチングむらによりＬＥＤ素子１０８がエッチング液に曝されている時間が長くなる。すなわち、従来の方法の場合、エッチングが早く進んだ部分では、エッチングの進行が遅いためにＧａＡｓ基板１０１がなかなか除去されない部分のエッチングが終了するまでエッチング液に曝されることになる。このため、ｎ型コンタクト層１０３は部分的にエッチングされて表面状態が均一なＬＥＤ素子１０８が形成できず、さらにＬＥＤ素子１０８ごとにエッチング状態にばらつきが生じるため均一なＬＥＤアレイ１１１が形成できない。また、図２６に示すように例えばアンモニア水と過酸化水素水との混合液などからなる、ＧａＡｓ基板１０１のエッチング液がＬＥＤ素子１０８と接着層１０９との界面から染み込み、ＡｌＧａＩｎＰ活性層１０５やｐ型ＧａＡｓコンタクト層１０７にダメージを与えてしまうという問題がある。
【０００９】
そこで、このような問題を解決する方法として、図２７に示すようにＧａＡｓ基板１０１とｎ型ＧａＡｓコンタクト層１０３との間にＡｌＧａＩｎＰからなるエッチング停止層１１２を設ける方法が提案されている。
【００１０】
しかしながら、ｎ型ＧａＡｓコンタクト層１０３は薄い層であるため、該ｎ型ＧａＡｓコンタクト層１０３に欠陥等がある場合には、ｐ型ＡｌＧａＩｎＰクラッド層１０６、ＡｌＧａＩｎＰ活性層１０５、ｎ型ＡｌＧａＩｎＰクラッド層１０４のエッチング時に、ｎ型ＧａＡｓコンタクト層１０３の欠陥を通してエッチング液が染み出し、ＡｌＧａＩｎＰからなるエッチング停止層１１２がエッチングされてしまうという問題がある。この場合、裏面からＧａＡｓ基板１０１のエッチングを行う際にエッチング液がエッチング停止層１１２のエッチングされた部分から素子側に染み出し、素子の構成部を侵食するなどの悪影響を与える。
【００１１】
また、エッチング停止層１１２が例えばＡｌＧａＡｓからなる場合には、ＡｌＧａＡｓの酸化やＧａＡｓ基板１０１のエッチング終了後にエッチング停止層１１２表面への生成物の付着などにより、ＧａＡｓ基板１０１のエッチング後に清浄で均一な面を得ることが難しいという問題がある。
【００１２】
そして、これらの問題は、ＬＥＤ素子１０８が微細化されるに従って顕著になるため、ＬＥＤ素子１０８の微細化を阻む要因の一つとなっている。
【００１３】
そこで、本発明は上述した従来の実情に鑑みて創案されたものであり、半導体素子が微細化された場合においても素子にダメージを与えることなく、均一で良好な品質を有する半導体素子を製造するための半導体素子の分離方法およびこれを用いた素子の転写方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
以上の目的を達成する本発明に係る半導体素子の分離方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、次に、第２のエッチング停止層を利用して、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１５】
また、以上の目的を達成する本発明に係る他の半導体素子の分離方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程と、次に、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１６】
また、以上の目的を達成する本発明に係る半導体素子の転写方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層半導体積層構造体とを形成する工程と、次に、第２のエッチング停止層を利用して、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程と、次に、半導体素子を挟むように前記ＧａＡｓ基板を転写基板に貼り合わせる工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１７】
そして、以上の目的を達成する本発明に係る他の半導体素子の転写方法は、ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、次に、半導体積層構造体を挟むようにＧａＡｓ基板を転写基板に貼り合わせる工程と、次に、第１のエッチング停止層を利用して、ＧａＡｓ基板をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層を利用して、第１のエッチング停止層をウエットエッチングにより除去する工程と、次に、第２のエッチング停止層をウエットエッチングにより除去する工程と、次に、半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程とを有する。半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する。
【００１８】
以上のような本発明に係る半導体素子の分離方法および半導体素子の転写方法においては、基板と半導体積層構造体との間に２層からなるエッチング停止層を介在させ、該エッチング停止層を用いて基板上に形成された半導体積層構造体をウエットエッチングにより分離し、また転写する。
【００１９】
これにより、本発明に係る半導体素子の分離方法および半導体素子の転写方法では、上述した各除去工程が全て完全選択エッチングとされる。すなわち、本発明においては、基板の表面から、もしくは裏面からウエットエッチングを行う場合のいずれにおいても上述した除去工程が完全選択エッチングとされる。
【００２０】
したがって、各工程においては所定の層のみが確実にエッチング除去されるため選択性の高いエッチングが可能となり、基板やエッチング停止層の除去工程においてエッチング液が素子側に染み出し、素子部を侵食するような不具合の発生が防止される。また、面内で均一な素子分離エッチングが可能となるため、各素子の形状を均一にすることができ、その結果、特性の均一な半導体素子アレイが得られる。
【００２１】
すなわち、本発明に係る半導体素子の分離方法および半導体素子の転写方法においては、他の層を侵食する等の不具合の発生が防止され、他の層に悪影響を与えることなく所望の層のみが均一且つ確実に除去される。その結果、特性の均一な半導体素子が得られる。
【００２２】
【発明の実施の形態】
以下、本発明に係る半導体素子の分離方法および転写方法を図面を参照しながら詳細に説明する。なお、以下の図面においては、理解の容易のため、実際の縮尺とは異なる場合がある。また、本発明は下記の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２３】
図１は、本発明を適用して形成したマイクロＬＥＤアレイを示す断面図である。マイクロＬＥＤアレイ１（以下、単にＬＥＤアレイ１と呼ぶ。）は、素子分離されたマイクロＬＥＤ素子３（以下、単にＬＥＤ素子３と呼ぶ。）が接着剤からなる接着層４により転写基板２上に接着されて形成されている。ここで、各ＬＥＤ素子３は、図２に示すように転写基板側からｐ型コンタクト層１１、ｐ型クラッド層１２、活性層１３、ｎ型クラッド層１４、およびｎ型コンタクト層１５が順次積層されている。ここで、ｐ型コンタクト層１１はＧａＡｓからなり、ｐ型クラッド層１２はＡｌＧａＩｎＰからなり、活性層１３はＡｌＧａＩｎＰからなり、ｎ型クラッド層１４はＡｌＧａＩｎＰからなり、ｎ型コンタクト層１５はＧａＡｓからなる。
【００２４】
このように構成されたＬＥＤ素子３においては、後述するＧａＡｓ基板の除去後にＬＥＤの裏面側からｎコンタクトを取ることができる。これにより、ｎ型コンタクト層においてｎ型コンタクトを取るための面方向への突出部、すなわちコンタクト部を形成する必要がなく、また、表側からｐ、ｎ両方のコンタクト配線を設ける必要がないため、プロセスマージンが大きなものとされ、ＬＥＤの微小化を図ることが可能である。
【００２５】
また、ＬＥＤ素子３は、ｎ型コンタクト層１５の表面が均一で清浄な面とされ、良好な品質を有するＬＥＤ素子とされている。そして、このように形成されたＬＥＤ素子３が均一に配列されることによりＬＥＤアレイ１が構成されている。
【００２６】
このようなマイクロＬＥＤアレイ１は、以下のようにして作製することができる。
【００２７】
まず、図３に示すようにＧａＡｓ基板１６上に、第１のエッチング停止層１７を例えばＡｌＧａＩｎＰにより形成し、該第１のエッチング停止層１７上に第２のエッチング停止層１８を例えばＡｌＧａＡｓにより形成する。
【００２８】
ここで、第１のエッチング停止層１７は、ＧａＡｓ基板１６に対して高いエッチング選択比を有する材料により構成する。このような材料で第１のエッチング停止層１７を構成することにより、後述するようにＧａＡｓ基板１６を確実に選択エッチングすることができる。そして、このような材料の中でも、後述するようにＧａＡｓ基板１６をウエットエッチングにより除去する際に、エッチング終了後にエッチング停止層１７表面へ生成物が付着することなどがなく、ＧａＡｓ基板１６のエッチング後に清浄で均一なエッチング終了面を得ることができる材料が好ましい。このような材料としては、例えば組成が（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ（０≦ｘ≦１）で表されるものを用いることができる。
【００２９】
また、第２のエッチング停止層１８は、ｎ型コンタクト層１５に対して高いエッチング選択比を有する材料により構成する。このような材料で第２のエッチング停止層１８を構成することにより、後述するようにｎ型コンタクト層１５を確実に選択エッチングすることができる。そして、このような材料の中でも、後述するようにｐ型クラッド層１２、活性層１３およびｎ型クラッド層１４のウエットエッチングにおいてもこれらの層に対して高いエッチング選択比を有する材料が好ましい。このような材料としては、例えば組成がＡｌｘＧａ１−ｘＡｓ（０＜ｘ≦１）で表されるものを用いることができる。
【００３０】
また、第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚は、０．１μｍ〜２μｍとすることが好ましい。第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚が薄すぎる場合には、エッチング停止層としての機能を十分に発揮できない虞がある。また、第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚が厚すぎる場合には、後述するエッチング停止層のエッチングの際にエッチングむらが生じてしまい、均一なエッチングが行えない虞がある。
【００３１】
したがって、第１のエッチング停止層１７および第２のエッチング停止層１８の膜厚を上記のような範囲とすることにより、エッチング停止層としての機能を十分に発揮することができ、また、エッチング停止層を除去する際に、エッチングむらが生じることなく、均一且つ確実にエッチング停止層を除去することができる。
【００３２】
次に、図４に示すように第２のエッチング停止層１８上にコンタクト層を含めてＡｌＧａＩｎＰ系のＬＥＤを構成する半導体積層構造体（以下、単に積層構造体と呼ぶ。）１９を形成する。具体的には、図５に示すように第２のエッチング停止層１８上に、ｎ型コンタクト層１５としてＧａＡｓを、ｎ型クラッド層１６としてＡｌＧａＩｎＰを、活性層１３としてＡｌＧａＩｎＰを、ｐ型クラッド層１２としてＡｌＧａＩｎＰを、そしてｐ型コンタクト層１１としてＧａＡｓを、例えば有機金属化学気相成長層（ＭＯＣＶＤ）法により順次成長させる。
【００３３】
なお、ｎ型コンタクト層１０５であるＧａＡｓはＡｌＧａＩｎＰ系の素子で発光される波長の光を吸収するため、ＬＥＤ素子３の発光効率を低下させないために極力膜厚を薄く形成することが好ましく、例えば１ｎｍ〜５０ｎｍ程度とすることが好ましい。
【００３４】
次に、図６に示すように第２のエッチング停止層１８上に形成した積層構造体１９を表側、すなわちＧａＡｓ基板１６と反対側から素子分離エッチングとしてウエットエッチングを行い、ＬＥＤの素子分離を行う。
【００３５】
具体的には、まず、ｐ型コンタクト層１１のみ、すなわちＧａＡｓのみの選択エッチングを行う。次いで、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチング、すなわちＡｌＧａＩｎＰの選択エッチングをおこなう。次いで、ｎ型コンタクト層１５、すなわちＧａＡｓの選択エッチングを行う。このような選択エッチングを行うことにより例えば図７に示すように積層構造体１９をエッチングすることができる。
【００３６】
ここで、ｎ型コンタクト層１５は薄い層であるため、ｎ型コンタクト層１５に欠陥等がある場合には素子分離のｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチングにおいて、ｎ型コンタクト層１５の欠陥等を通してエッチング液が通過してしまう虞がある。そして、エッチング停止層がＡｌＧａＩｎＰからなる一層のみである場合には、該エッチング液によりエッチング停止層がエッチングされてしまう。
【００３７】
このような現象が生じた場合、ＧａＡｓ基板１６を除去するために裏側、すなわちＧａＡｓ基板１６側からエッチングを行った際に、エッチング停止層のエッチングされた部分からエッチング液が素子側に通過してしまい、ｎ型コンタクト層１５や活性層等の素子部を侵食して素子部にダメージを与えてしまう。
【００３８】
しかしながら、本発明においては、エッチング停止層がエッチング停止層１７とエッチング停止層１８との二層構造とされており、ｎ型コンタクト層１５に隣接するエッチング停止層１８が、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４に対して高いエッチング選択比を有する材料であるＡｌＧａＡｓにより構成されている。
【００３９】
これより、ｎ型コンタクト層１５に欠陥等があった場合においても、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチングにおいてエッチング停止層１８がエッチング液によりエッチングされることがない。したがって、ＧａＡｓ基板１６を除去するために裏側、すなわちＧａＡｓ基板１６側からエッチングを行っても、エッチング停止層のエッチングされた部分からエッチング液が素子側に通過し、素子部を侵食するような不具合が発生することを防止することができる。
【００４０】
また、ｎ型コンタクト層１５の選択エッチングは、エッチング停止層１８がｎ型コンタクト層１５に対して高いエッチング選択比を有する材料であるＡｌＧａＡｓにより構成されているため、エッチング停止層１８で確実に停止する。
【００４１】
ここで、ｐ型コンタクト層１１の選択エッチング、すなわちＧａＡｓの選択エッチングは、例えばリン酸と過酸化水素水と水との混合溶液をエッチング液としてウエットエッチングを行う。
【００４２】
また、ｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチング、すなわちＡｌＧａＩｎＰの選択エッチングは、例えば塩酸と酢酸との混合溶液をエッチング液としてウエットエッチングを行う。
【００４３】
そして、ｎ型コンタクト層、すなわちＧａＡｓの選択エッチングは、例えばリン酸と過酸化水素水と水との混合溶液をエッチング液としてウエットエッチングを行う。このような混合溶液をエッチング液として用いることにより、各工程において所望の層のみを効率良く、且つ精度良くエッチングすることができ、選択エッチングを確実に行うことができる。
【００４４】
次に、例えばサファイア基板等の転写基板２上に接着剤により接着層４を形成し、図８に示すように該接着層４と素子分離したＬＥＤ素子３とを挟んだ状態でＧａＡｓ基板１６を転写基板２に貼り合わせる。
【００４５】
そして、ＧａＡｓ基板１６に対して裏面、すなわちＬＥＤ素子３と反対側からラッピングおよびウエットエッチングを施すことにより図９に示すようにＧａＡｓ基板１６を除去する。ＧａＡｓ基板１６の厚みが例えば３５０μｍ程度の場合には、例えばラッピングにより２５０μｍ程度の厚みを除去し、残りの１００μｍ程度をウエットエッチングにより除去する。
【００４６】
ここで、従来の方法では、ＧａＡｓ基板の除去において１００μｍ程度の厚みをウエットエッチングにより除去する場合、面内のエッチングむらの発生によりエッチング液に曝されている時間が長くなる。すなわち、ＧａＡｓ基板のエッチングが早く進んだ部分では、エッチングの進行が遅いためにＧａＡｓ基板がなかなか除去されない部分のエッチングが終了するまでエッチング液に曝されることになる。これにより、ＧａＡｓ基板のエッチング液の選択によってはｎ型コンタクト層が部分的にエッチングされて均一なＬＥＤアレイを形成できなくなる虞があり、また、ＧａＡｓ基板のエッチング液がＬＥＤ素子と接着層との界面から染み込み、活性層やｐ型コンタクト層を侵食し、ダメージを与えてしまう。
【００４７】
しかしながら、本発明においては、ＬＥＤ素子３とＧａＡｓ基板１６との間にエッチング停止層１７，１８が存在するため、ＧａＡｓ基板１６のエッチング液がＬＥＤ素子３側に侵入することがなく、ＬＥＤ素子３や接着層４に接触することがない。これにより、本発明においては、ｎ型コンタクト層の部分的なエッチングに起因した不均一なＬＥＤ素子３の発生や、エッチング液の染み込みに起因して活性層１３やｐ型コンタクト層１１が侵食され、ダメージを受けることが防止される。
【００４８】
そして、本発明においては、エッチング停止層をエッチング停止層１７とエッチング停止層１８との二層構造とし、ＧａＡｓ基板１６に隣接するエッチング停止層１７をＧａＡｓ基板１６に対して高いエッチング選択比を有する材料であるＡｌＧａＩｎＰにより構成している。これにより、エッチング停止層１７がエッチングされることなく、ＧａＡｓ基板１６のエッチングを確実にエッチング停止層１７で停止させることができ、選択性の高いエッチングによりＧａＡｓ基板１６のみを確実に除去することができる。
【００４９】
また、エッチング停止層１７を例えばＡｌＧａＡｓにより構成した場合、ＡｌＧａＡｓの酸化やＧａＡｓ基板１６のエッチング終了後にエッチング停止層１７表面への生成物の付着などにより、ＧａＡｓ基板１６のエッチング後に清浄で均一な面を得ることは難しい。ここで、ＧａＡｓ基板１６のエッチング後に清浄で均一な面が得られず不均一となってしまうと、これに起因してこの後の工程においても不均一状態が残ってしまい、最終的なＬＥＤ素子３自体が不均一なものとなってしまう。
【００５０】
しかしながら、本発明においては、エッチング停止層１７をＡｌＧａＩｎＰにより構成しているため、容易に清浄なエッチング終了面を得ることができる。すなわち、エッチング停止層１７をＡｌＧａＩｎＰで構成することにより、ＧａＡｓ基板１６のエッチング終了後にエッチング停止層１７表面へ生成物が付着することなどがなく、ＧａＡｓ基板１６のエッチング後に清浄で均一なエッチング終了面を得ることができる。その結果、後の工程に悪影響を及ぼすこともなく、均一なＬＥＤ素子３を得ることができる。
【００５１】
また、上述したようにｐ型クラッド層１２、活性層１３、およびｎ型クラッド層１４の選択エッチングにおいてエッチング停止層１７，１８がエッチングされることがないため、ＧａＡｓ基板１６のエッチング液がＬＥＤ素子３側に染み込み、ＬＥＤ素子３に悪影響を及ぼすことがない。
【００５２】
ＧａＡｓ基板１６のエッチングは、例えばアンモニア水と過酸化水素水との混合溶液エッチング液としてウエットエッチングを行う。
【００５３】
次に、裏面、すなわちＬＥＤ素子３と反対側から第１のエッチング停止層１７のみ、すなわちＡｌＧａＩｎＰのみの選択エッチングを行い、図１０に示すように第１のエッチング停止層１７を除去する。第１のエッチング停止層１７の選択エッチングは、例えば塩酸をエッチング液としてウエットエッチングを行う。ここで、第１のエッチング停止層１７は、０．１μｍ〜２μｍ程度の薄い膜により形成されているため、面内のエッチングむらを生じることなく除去することが可能であり、均一で清浄なエッチング終了面を得ることができる。
【００５４】
次に、裏面、すなわちＬＥＤ素子３と反対側から第２のエッチング停止層１８のみ、すなわちＡｌＧａＡｓのみの選択エッチングを行い、図１１に示すように第２のエッチング停止層１８を除去する。第２のエッチング停止層１８の選択エッチングは、例えばフッ酸をエッチング液としてウエットエッチングを行う。ここで、第２のエッチング停止層１８は、０．１μｍ〜２μｍ程度の薄い膜により形成されているため、面内のエッチングむらを生じることなく除去することが可能であり、均一で清浄なエッチング終了面を得ることができる。
【００５５】
以上により、ＧａＡｓ基板１６上に形成したＬＥＤ素子３を素子分離し、転写基板２に転写してマイクロＬＥＤアレイ１を形成することができる。そして、本発明においては、上述したような構成、および操作を用いることにより、ＧａＡｓ基板１６の表面、裏面の両面からのエッチング工程を全て完全選択エッチングとすることができ、プロセスの容易化、信頼性の向上を図ることができ、また、マイクロＬＥＤアレイの均一化を図ることが可能である。そして、本発明を利用することにより、従来よりもさらに微細なマイクロＬＥＤを簡便且つ確実に形成することが可能であり、これにより、さらに微細なマイクロＬＥＤアレイの形成が実現可能となる。
【００５６】
上記においては、活性層がＡｌＧａＩｎＰにより構成されている場合を例に説明したが本発明はこれに限定されるものではなく、ＧａＩｎＰにより構成された活性層をクラッド層で挟んだ構造としても良く、上記と同様に本発明の効果を得ることが可能である。また、本発明は、上述したＬＥＤに限られるものではなく、半導体レーザ等の半導体素子にも適用可能である。そして、上記においては、ＧａＡｓ基板上に半導体素子を形成する場合を例に説明したが、本発明はこれに限定されず、例えばＳｉ基板上に半導体素子を形成する場合にも適用可能である。
【００５７】
また、上記においては、図２に示すようにエッチング停止層がすべて除去されたＬＥＤ素子３を例に説明したが、本発明は上記の構造に限定されるものではない。例えばＬＥＤ素子３において、表側、すなわちｐ型コンタクト層１１側からｐコンタクトおよびｎコンタクトの両方を取る場合には、図１２に示すようにｎ型コンタクト層１５を広めに形成してコンタクト部とする。しかしながら、ｎ型コンタクト層１５は、非常に薄いため機械的強度が低く、外部からの衝撃や圧力等により破損し易い。
【００５８】
そこで、第２のエッチング停止層１８を、ｎ型コンタクト層１５を支持する層としてｎ型コンタクト層１５と略同等の大きさに残しても良い。このような構成とすることによりＬＥＤ素子３の機械的強度を向上させることができ、外部からの衝撃、圧力等に対しても破損しづらい高い強度を得ることが可能となり、確実にｎ型コンタクトを取ることが可能となる。この場合、第２のエッチング停止層１８には、光透過性が要求されるが、ＡｌＧａＡｓのＡｌ成分を増加させることにより第２のエッチング停止層１８をほぼ透明とすることが可能であり、ＬＥＤ素子３の機能に影響を及ぼすような不都合が生じることはなく、良好な品質を有するＬＥＤ素子３を構成することが可能である。
【００５９】
また、上記においては、表側、すなわちＧａＡｓ基板１６と反対側から素子分離エッチングとしてｐ型コンタクト層１１、ｐ型クラッド層１２、活性層１３、ｎ型クラッド層１４、およびｎ型コンタクト層１５の選択エッチングを行い、転写を行ったが、素子分離エッチングは、裏面、すなわちＧａＡｓ基板１６から行っても良い。
【００６０】
この場合は、まず上記と同様にして図１３に示すようにＧａＡｓ基板１６上に第１のエッチング停止層１７および第２のエッチング停止層１８を形成し、さらに図１４に示すように該第２のエッチング停止層１８上にＬＥＤを構成する積層構造体１９を形成する。そして、積層構造体１９を形成した後、図１５に示すように該積層構造体１９と転写基板２とを対向させてＧａＡｓ基板１６を接着層４を形成した転写基板２に貼り合わせる。そして、上記と同様にして図１６に示すようにＧａＡｓ基板１６をラッピング及びウエットエッチングにより除去し、次いで図１７に示すように第１のエッチング停止層１７をエッチング除去し、さらに図１８に示すように第２のエッチング停止層１８をエッチング除去する。その後、上記とは反対の順序で、図１９に示すように積層構造体１９、すなわちｎ型コンタクト層１５、ｎ型クラッド層１４、活性層１３、ｐ型クラッド層１２およびｐ型コンタクト層１１を除去し、素子分離を行う。これにより積層構造体１９の素子分離を行い、ＬＥＤ素子３を転写基板２に転写することができる。
【００６１】
また、ＧａＡｓ基板１６を転写基板２に貼り合わせる際の接着層として上述した接着剤の他にも、粘着材を用いて貼り合わせても良く、また、ＬＥＤ素子３と転写基板２とを直接ウエハ融着により貼り合わせても良い。
【００６２】
【発明の効果】
本発明に係る半導体素子の分離方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離する半導体素子の分離方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記半導体積層構造体をエッチングにより素子分離した後、上記基板をエッチングにより除去し、さらに上記２層からなるエッチング停止層を順次エッチング除去するものである。
【００６３】
また、本発明に係る他の半導体素子の分離方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離する半導体素子の分離方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記基板をエッチングにより除去した後、上記２層からなるエッチング停止層を順次エッチング除去し、さらに上記半導体積層構造体をエッチングにより素子分離するものである。
【００６４】
また、本発明に係る半導体素子の転写方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離して転写する半導体素子の転写方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記半導体積層構造体をエッチングにより素子分離し、上記半導体積層構造体を挟むように上記基板を転写基板に貼り合わせた後、上記基板をエッチングにより除去し、さらに上記２層からなるエッチング停止層を順次エッチング除去するものである。
【００６５】
また、本発明に係る他の半導体素子の転写方法は、基板上に形成された半導体積層構造体をウエットエッチングにより分離して転写する半導体素子の転写方法において、上記基板と上記半導体積層構造体との間に２層からなるエッチング停止層を介在させ、上記半導体積層構造体を挟むように上記基板を転写基板に貼り合わせ、上記基板をエッチングにより除去した後、上記２層からなるエッチング停止層を順次エッチング除去し、さらに上記半導体積層構造体をエッチングにより素子分離するものである。
【００６６】
以上のような本発明に係る半導体素子の分離方法および半導体素子の転写方法においては、基板と半導体積層構造体との間に少なくとも２層からなるエッチング停止層を介在させ、該エッチング停止層を用いて基板上に形成された半導体積層構造体をウエットエッチングにより分離し、また転写する。
【００６７】
これにより、本発明に係る半導体素子の分離方法および半導体素子の転写方法では、上述した各除去工程を全て完全選択エッチングとすることができ、他の層に悪影響を与えることなく所望の層のみを均一且つ確実に除去することが可能である。
【００６８】
したがって、本発明によれば、半導体素子が微細化された場合においても、素子にダメージを与えることなく、均一で良好な品質を有する半導体素子を提供することが可能である。
【図面の簡単な説明】
【図１】本発明を適用して作製したＬＥＤアレイの一構成例を示す断面図である。
【図２】本発明を適用して作製したＬＥＤ素子の一構成例を示す断面図である。
【図３】本発明の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板上に、第１のエッチング停止層と第２のエッチング停止層を形成した状態を示す断面図である。
【図４】本発明の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上にＬＥＤを構成する積層構造体を形成した状態を示す断面図である。
【図５】本発明の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上に、ｎ型コンタクト層、ｎ型クラッド層、活性層、ｐ型クラッド層、ｐ型コンタクト層を形成した状態を示す断面図である。
【図６】本発明の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上に形成した積層構造体を表側からウエットエッチングした状態を示す断面図である。
【図７】本発明の半導体素子の転写方法を説明する図であり、図６のＬＥＤ素子部を拡大して示す要部拡大図である。
【図８】本発明の半導体素子の転写方法を説明する図であり、接着層とＬＥＤ素子とが対向するようにＧａＡｓ基板を転写基板に貼り合わせた状態を示す断面図である。
【図９】本発明の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板に対してラッピングおよびウエットエッチングを施すことによりＧａＡｓ基板を除去した状態を示す断面図である。
【図１０】本発明の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第１のエッチング停止層を除去した状態を示す断面図である。
【図１１】本発明の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第２のエッチング停止層を除去した状態を示す断面図である。
【図１２】本発明を適用して作製したＬＥＤ素子の他の構成例を示す断面図である。
【図１３】本発明の他の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板上に、第１のエッチング停止層と第２のエッチング停止層を形成した状態を示す断面図である。
【図１４】本発明の他の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上にＬＥＤを構成する積層構造体を形成した状態を示す断面図である。
【図１５】本発明の他の半導体素子の転写方法を説明する図であり、接着層と積層構造体とが対向するようにＧａＡｓ基板を転写基板に貼り合わせた状態を示す断面図である。
【図１６】本発明の他の半導体素子の転写方法を説明する図であり、ＧａＡｓ基板に対してラッピングおよびウエットエッチングを施すことによりＧａＡｓ基板を除去した状態を示す断面図である。
【図１７】本発明の他の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第１のエッチング停止層を除去した状態を示す断面図である。
【図１８】本発明の他の半導体素子の転写方法を説明する図であり、選択エッチングを行い、第２のエッチング停止層を除去した状態を示す断面図である。
【図１９】本発明の他の半導体素子の転写方法を説明する図であり、第２のエッチング停止層上に形成した積層構造体を裏側から選択エッチングして素子分離した状態を示す断面図である。
【図２０】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板上にＬＥＤを構成する積層構造体を形成した状態を示す断面図である。
【図２１】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板上にｎ型コンタクト層、ｎ型クラッド層、活性層、ｐ型クラッド層、およびｐ型コンタクト層を形成した状態を示す断面図である。
【図２２】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板上に形成した積層構造体を表側からウエットエッチングした状態を示す断面図である。
【図２３】従来のＬＥＤ素子の転写方法を説明する図であり、図２２のＬＥＤ素子部を拡大して示す要部拡大図である。
【図２４】従来のＬＥＤ素子の転写方法を説明する図であり、接着層とＬＥＤ素子とが対向するようにＧａＡｓ基板を転写基板に貼り合わせた状態を示す断面図である。
【図２５】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板に対してラッピングおよびウエットエッチングを施すことによりＧａＡｓ基板を除去した状態を示す断面図である。
【図２６】従来のＬＥＤ素子の転写方法を説明する図であり、図２５における部分Ａを拡大して示す要部拡大図である。
【図２７】従来のＬＥＤ素子の転写方法を説明する図であり、ＧａＡｓ基板と積層構造体との間にエッチング停止層を形成した状態を示す断面図である。
【符号の説明】
１ ＬＥＤアレイ
２ 転写基板
３ ＬＥＤ素子
４ 接着層
１１ ｐ型コンタクト層
１２ ｐ型クラッド層
１３ 活性層
１４ ｎ型クラッド層
１５ ｎ型コンタクト層
１６ ＧａＡｓ基板
１７ 第１のエッチング停止層
１８ 第２のエッチング停止層
Claims (12)
- ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、前記第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、
次に、前記第２のエッチング停止層を利用して、前記半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程と、
次に、前記第１のエッチング停止層を利用して、前記ＧａＡｓ基板をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層を利用して、前記第１のエッチング停止層をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層をウエットエッチングにより除去する工程とを有し、
前記半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、
前記ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、
前記ｎ型クラッド層及び前記ｐ型クラッド層をＡｌＧａＩｎＰにより構成し、
前記活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する
半導体素子の分離方法。 - 前記ｎ型コンタクト層の厚さが１ｎｍ〜５０ｎｍである
請求項１記載の半導体素子の分離方法。 - 前記第１及び第２のエッチング停止層の厚さが０．１μｍ〜２μｍである
請求項１記載の半導体素子の分離方法。 - ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、前記第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、
次に、前記第１のエッチング停止層を利用して、前記ＧａＡｓ基板をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層を利用して、前記第１のエッチング停止層をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層をウエットエッチングにより除去する工程と
次に、前記半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程とを有し、
前記半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、
前記ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、
前記ｎ型クラッド層及び前記ｐ型クラッド層をＡｌＧａＩｎＰにより構成し、
前記活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する
半導体素子の分離方法。 - 前記ｎ型コンタクト層の厚さが１ｎｍ〜５０ｎｍである
請求項４記載の半導体素子の分離方法。 - 前記第１及び第２のエッチング停止層の厚さが０．１μｍ〜２μｍである
請求項４記載の半導体素子の分離方法。 - ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、前記第２のエッチング停止層側をＧａＡｓ層半導体積層構造体とを形成する工程と、
次に、前記第２のエッチング停止層を利用して、前記半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程と、
次に、前記半導体素子を挟むように前記ＧａＡｓ基板を転写基板に貼り合わせる工程と、
次に、前記第１のエッチング停止層を利用して、前記ＧａＡｓ基板をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層を利用して、前記第１のエッチング停止層をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層をウエットエッチングにより除去する工程とを有し、
前記半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、
前記ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、
前記ｎ型クラッド層及びｐ型クラッド層をＡｌＧａＩｎＰにより構成し、
前記活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する
半導体素子の転写方法。 - 前記ｎ型コンタクト層の厚さが１ｎｍ〜５０ｎｍである
請求項７記載の半導体素子の転写方法。 - 前記第１及び第２のエッチング停止層の厚さが０．１μｍ〜２μｍである
請求項７記載の半導体素子の転写方法。 - ＧａＡｓ基板上に順次ＡｌＧａＩｎＰにより構成した第１のエッチング停止層と、ＡｌＧａＡｓにより構成した第２のエッチング停止層と、前記第２のエッチング停止層側をＧａＡｓ層とする半導体積層構造体とを形成する工程と、
次に、前記半導体積層構造体を挟むように前記ＧａＡｓ基板を転写基板に貼り合わせる工程と、
次に、前記第１のエッチング停止層を利用して、前記ＧａＡｓ基板をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層を利用して、前記第１のエッチング停止層をウエットエッチングにより除去する工程と、
次に、前記第２のエッチング停止層をウエットエッチングにより除去する工程と
次に、前記半導体積層構造体をウエットエッチングにより各半導体素子に分離する工程とを有し、
前記半導体積層構造体は、ｎ型コンタクト層，ｎ型クラッド層、活性層，ｐ型クラッド層及びｐ型コンタクト層を有し、
前記ｎ型コンタクト層及びｐ型コンタクト層をＧａＡｓにより構成し、
前記ｎ型クラッド層及び前記ｐ型クラッド層をＡｌＧａＩｎＰにより構成し、
前記活性層をＡｌＧａＩｎＰまたはＧａＩｎＰのいずれかにより構成する
半導体素子の転写方法。 - 前記ｎ型コンタクト層の厚さが１ｎｍ〜５０ｎｍである
請求項１０記載の半導体素子の転写方法。 - 前記第１及び第２のエッチング停止層の厚さが０．１μｍ〜２μｍである
請求項１０記載の半導体素子の転写方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145387A JP4250909B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体素子の分離方法および転写方法 |
| US10/430,632 US7049207B2 (en) | 2002-05-20 | 2003-05-06 | Isolating method and transferring method for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002145387A JP4250909B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体素子の分離方法および転写方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338635A JP2003338635A (ja) | 2003-11-28 |
| JP4250909B2 true JP4250909B2 (ja) | 2009-04-08 |
Family
ID=29704731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002145387A Expired - Fee Related JP4250909B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体素子の分離方法および転写方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7049207B2 (ja) |
| JP (1) | JP4250909B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026653B2 (en) * | 2004-01-27 | 2006-04-11 | Lumileds Lighting, U.S., Llc | Semiconductor light emitting devices including current spreading layers |
| TW200501464A (en) * | 2004-08-31 | 2005-01-01 | Ind Tech Res Inst | LED chip structure with AC loop |
| JP4908837B2 (ja) * | 2005-12-13 | 2012-04-04 | キヤノン株式会社 | 発光素子アレイ及び画像形成装置 |
| US7870915B2 (en) * | 2006-11-28 | 2011-01-18 | Illinois Tool Works Inc. | Auxiliary service pack for a work vehicle |
| US8500451B2 (en) * | 2007-01-16 | 2013-08-06 | Simbionix Ltd. | Preoperative surgical simulation |
| US8692286B2 (en) | 2007-12-14 | 2014-04-08 | Philips Lumileds Lighing Company LLC | Light emitting device with bonded interface |
| JP5493624B2 (ja) * | 2009-09-15 | 2014-05-14 | ソニー株式会社 | 画像表示装置及び電子機器 |
| US10446728B2 (en) | 2014-10-31 | 2019-10-15 | eLux, Inc. | Pick-and remove system and method for emissive display repair |
| US10381335B2 (en) | 2014-10-31 | 2019-08-13 | ehux, Inc. | Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs) |
| US10520769B2 (en) | 2014-10-31 | 2019-12-31 | eLux, Inc. | Emissive display with printed light modification structures |
| US10535640B2 (en) | 2014-10-31 | 2020-01-14 | eLux Inc. | System and method for the fluidic assembly of micro-LEDs utilizing negative pressure |
| US10543486B2 (en) | 2014-10-31 | 2020-01-28 | eLux Inc. | Microperturbation assembly system and method |
| US10242977B2 (en) | 2014-10-31 | 2019-03-26 | eLux, Inc. | Fluid-suspended microcomponent harvest, distribution, and reclamation |
| US10418527B2 (en) | 2014-10-31 | 2019-09-17 | eLux, Inc. | System and method for the fluidic assembly of emissive displays |
| US10236279B2 (en) | 2014-10-31 | 2019-03-19 | eLux, Inc. | Emissive display with light management system |
| US10381332B2 (en) | 2014-10-31 | 2019-08-13 | eLux Inc. | Fabrication method for emissive display with light management system |
| US9825202B2 (en) | 2014-10-31 | 2017-11-21 | eLux, Inc. | Display with surface mount emissive elements |
| US10319878B2 (en) | 2014-10-31 | 2019-06-11 | eLux, Inc. | Stratified quantum dot phosphor structure |
| US9972695B2 (en) | 2016-08-04 | 2018-05-15 | International Business Machines Corporation | Binary metal oxide based interlayer for high mobility channels |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| US5985687A (en) * | 1996-04-12 | 1999-11-16 | The Regents Of The University Of California | Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials |
| US6013534A (en) * | 1997-07-25 | 2000-01-11 | The United States Of America As Represented By The National Security Agency | Method of thinning integrated circuits received in die form |
| JP2000124341A (ja) * | 1998-10-21 | 2000-04-28 | Sony Corp | 半導体装置およびその製造方法 |
| US6287891B1 (en) * | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
| DE10042947A1 (de) * | 2000-08-31 | 2002-03-21 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis |
| US6576490B2 (en) * | 2001-05-09 | 2003-06-10 | National Research Council Of Canada | Method for micro-fabricating a pixelless infrared imaging device |
-
2002
- 2002-05-20 JP JP2002145387A patent/JP4250909B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-06 US US10/430,632 patent/US7049207B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7049207B2 (en) | 2006-05-23 |
| US20040023493A1 (en) | 2004-02-05 |
| JP2003338635A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4250909B2 (ja) | 半導体素子の分離方法および転写方法 | |
| JP4827698B2 (ja) | 発光素子の形成方法 | |
| RU2416135C2 (ru) | Полупроводниковый элемент, способ изготовления полупроводникового изделия и матрица светоизлучающих диодов, полученная с использованием этого способа изготовления | |
| TWI764872B (zh) | 工程基板上晶片尺寸封裝之固態裝置的剝離方法 | |
| JP5599916B2 (ja) | 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置 | |
| US8513093B2 (en) | Substrate structure including functional region and method for transferring functional region | |
| US20040130263A1 (en) | High brightness led and method for producing the same | |
| JP3810204B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010027643A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| JP2009231478A (ja) | 半導体素子の製造方法 | |
| JP2005108943A (ja) | 半導体ウェハ及びこれを用いた半導体装置の製造方法 | |
| JP4871378B2 (ja) | 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置 | |
| JP2002171021A (ja) | 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法 | |
| JP2005150716A (ja) | 半導体レーザダイオードおよびその製造方法 | |
| US8102892B2 (en) | Semiconductor laser light emitting device and method for manufacturing same | |
| JP3307186B2 (ja) | 半導体表面処理用治具 | |
| JP2005322881A (ja) | 半導体レーザ素子 | |
| JP2004146652A (ja) | 半導体発光素子の製法 | |
| JPH04249384A (ja) | 半導体発光素子の製造方法 | |
| JP2011103466A (ja) | 半導体ウェハ及びこれを用いた半導体装置の製造方法 | |
| JP2003347669A (ja) | 面発光レーザの製造方法 | |
| JP2007214598A (ja) | 接着型半導体基板および半導体発光素子 | |
| JP2002083997A (ja) | 半導体発光素子及びその製造方法 | |
| CN114864758A (zh) | 发光器件制作方法及发光器件 | |
| JP2005197286A (ja) | 半導体薄膜のハンドリング方法および発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050411 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080709 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |