JP2003179291A - 半導体レーザ素子 - Google Patents

半導体レーザ素子

Info

Publication number
JP2003179291A
JP2003179291A JP2001377129A JP2001377129A JP2003179291A JP 2003179291 A JP2003179291 A JP 2003179291A JP 2001377129 A JP2001377129 A JP 2001377129A JP 2001377129 A JP2001377129 A JP 2001377129A JP 2003179291 A JP2003179291 A JP 2003179291A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
laser device
active layer
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001377129A
Other languages
English (en)
Inventor
Masanori Nakamura
正徳 中村
Tatsuaki Kunimitsu
龍明 国光
Atsushi Nakamura
厚 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001377129A priority Critical patent/JP2003179291A/ja
Publication of JP2003179291A publication Critical patent/JP2003179291A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 電極が形成された状態の半導体レーザ素子に
ついて活性層の発光中心をモニタすることが可能な技術
を提供する。 【解決手段】 活性層に電圧を印加する第１の電極及び
半導体基板と導通する第２の電極が形成されているレー
ザ素子において、半導体基板の主面上に活性層に電圧を
印加する第１の電極を形成し、半導体基板の裏面に半導
体基板と導通する第２の電極を形成し、前記レーザ素子
の発光中心を素子の中心から一方の側面に偏移させて形
成し、前記第２の電極を素子の中心から他方の側面に偏
移させて形成し、発光中心の位置する半導体基板の裏面
には第２の電極を形成しない。この構成によれば、電極
を除去せずに活性層の発光中心を観察することができる
ので、転位の増殖による寿命不良の原因究明が容易にな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ素子
に関し、特に、半導体レーザ素子の寿命予測に適用して
有効な技術に関するものである。
【０００２】
【従来の技術】半導体レーザは、半導体基板に形成した
活性層中にて励起状態の電子と正孔とが放射再結合する
誘導放射を整然と起こすことにより、振動数や位相が揃
ったコヒーレントな光が得られるため、直進性や干渉性
が高く、情報処理或いは光通信等の広い分野で用いられ
ている。
【０００３】このような半導体レーザ、特にＡｌ系のリ
ッジ型半導体レーザでは、活性層内の転位に起因する寿
命不良が問題となっている。この寿命不良では、主に電
流或いは熱等によるストレスによって、活性層内の転位
が増殖する。即ち、転位が光の吸収層になるため、強い
光により「吸収−発熱−転位の増殖」が繰り返されて劣
化部分が拡大して使用不能となってしまう。
【０００４】このような転位は、赤外線顕微鏡、ＥＬ(E
lectro Luminescence)法或いはＥＢＩＣ(Electron Beam
Induced Current)法によって観察することができる。
例えばＥＬ法によれば、劣化した素子の表面をエッチン
グによって除去し、発光状態の活性層を観察すると、転
位部分は非発光中心となり発光せずに熱を発生するた
め、劣化部が暗線(Dark line)或いは暗点(Dark spot)と
して観察することができる。
【０００５】
【発明が解決しようとする課題】こうしたレーザ素子
は、通常サブマウントと呼ばれるシリコン等を用いた配
線基板にフェイスダウンで実装されるが、レーザ素子の
アノード電極を配線基板に接着導通させ、カソード電極
にボンディングワイヤが接続されている。このボンディ
ングを行なうための電極となる金属膜によってレーザ素
子の半導体基板裏面は覆われている。
【０００６】このため、そのままでは電極にさえぎられ
て動作中の発光中心を観察することができないので、問
題が生じた場合には電極を剥離させて観察を行なわなけ
ればならない。従って、経時的に転位の成長を観察す
る、或いは工程毎に転位の変化を観察することは不可能
であった。
【０００７】本発明の課題は、これらの問題を解決し、
電極が形成された使用状態の半導体レーザ素子について
活性層の発光中心をモニタすることが可能な技術を提供
することにある。本発明の前記ならびにその他の課題と
新規な特徴は、本明細書の記述及び添付図面によって明
らかになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。活性層に電圧を印加する第１の電
極及び半導体基板と導通する第２の電極が形成されてい
るレーザ素子において、半導体基板の主面上に活性層に
電圧を印加する第１の電極を形成し、半導体基板の裏面
に半導体基板と導通する第２の電極を形成し、前記レー
ザ素子の発光中心を素子の中心から一方の側面に偏移さ
せて形成し、前記第２の電極を素子の中心から他方の側
面に偏移させて形成し、発光中心の位置する半導体基板
の裏面には第２の電極を形成しない。
【０００９】また、前記半導体基板主面を活性層の形成
された発光領域と半導体基板と導通する導通領域とに電
気的に分離し、前記発光領域の半導体基板主面上に第１
の電極を形成し、前記導通領域の半導体基板主面上に第
２の電極を形成し、発光中心の位置する半導体基板の裏
面には電極を形成しない。
【００１０】上述した本発明によれば、発光中心の位置
する半導体基板の裏面には電極を形成しないので、電極
を除去せずに活性層の発光中心を観察することができる
ので、転位の増殖による寿命不良の原因究明が容易にな
る。また、半導体レーザ素子の転位の状態から素子寿命
を予知することができる。このため、個々の半導体レー
ザ素子の限界まで個別に実使用時間を延長することがで
き、事前に劣化を予知できるので信頼性を向上させるこ
とが可能になる。
【００１１】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００１２】
【発明の実施の形態】（実施の形態１）図１は、本発明
の一実施の形態であるリッジ構造の半導体レーザ素子を
示す底面図であり、図２はそのａ−ａ線に沿った縦断面
図である。
【００１３】本実施の形態の半導体レーザ素子は、Ｉｎ
Ｐ等を用いたｎ型半導体基板１に、ＩｎＡｌＡｓ等を用
いたｎ型クラッド層２、ＩｎＧａＡｌＡｓ等を用いた活
性層３、ＩｎＡｌＡｓ／ＩｎＰ等を用いたｐ型クラッド
層４、酸化珪素と窒化珪素とを積層した絶縁膜５を順次
積層し、発光中心となる領域の両側のクラッド層４に溝
を形成したリッジ構造となっており、リッジ部では絶縁
膜５を除去してクラッド層４上にＩｎＧａＡｓ等を用い
たｐ型キャップ層６を形成した構成となっている。
【００１４】半導体基板１主面のキャップ層６及び絶縁
膜５上にＴｉ，Ｐｔ等を含む金を用い活性層に電圧を印
加する第１の電極であるアノード電極７が、半導体基板
１裏面にＧｅ，Ｎｉ，Ｔｉ，Ｐｔ等を含む金を用いた半
導体基板１と導通する第２の電極であるカソード電極８
が形成され、実装状態ではカソード電極８にボンディン
グワイヤ９が接続される。
【００１５】本実施の形態のレーザ素子では、発光中心
を素子の中心から一方の側面に偏移させて形成し、カソ
ード電極を素子の中心から他方の側面に偏移させて形成
し、発光中心の位置する半導体基板１の裏面にはカソー
ド電極８を形成しない。
【００１６】図３はこの半導体レーザ素子の実装状態を
示す斜視図であり、このレーザ素子は、通常サブマウン
トと呼ばれるシリコンの基板１０の配線にレーザ素子の
アノード電極７を接着導通させるフェイスダウン実装さ
れ、カソード電極８にボンディングワイヤ９の一端が接
続されている。このため実装状態であっても、半導体基
板１の裏面から発光中心を観察することができる。
【００１７】このため、活性層３内の転位の発生或いは
転位の増殖する過程を直接観察することによって、寿命
不良の根本原因を早期に究明し、対策を立てることがで
きるので、製品開発の期間短縮が可能になる。例えば、
各工程間で連続して発光中心を観察することによって、
転位の増殖が多い工程を特定し、特定された工程を改善
することによって、転位の増殖を防止することができ
る。
【００１８】また、出荷後に寿命不良が発生した場合に
も、早期にその原因を特定し対策を立てることが可能に
なる。加えて、半導体レーザ素子の転位の増殖状態を知
ることによって素子寿命を予知することも可能になる。
【００１９】また、半導体レーザ素子では、実際に発光
させて試験を行ないそのデータから不良品を選別するス
クリーニングを行なっているが、本実施の形態の半導体
レーザ素子では転位観察のパターン選別によって不良品
の選別を行ない、スクリーニングをなくすことが可能に
なる。
【００２０】（実施の形態２）図４は、本発明の他の実
施の形態である半導体レーザ素子を示す縦断面図であ
る。本実施の形態では、半導体基板１主面を分離帯１１
によって活性層の形成された発光領域と半導体基板と導
通する導通領域とに電気的に分離する。分離帯１１とし
ては半導体基板１に達する溝を形成し、この溝に酸化珪
素等の絶縁体を埋め込んであるが、溝を埋め込まずに絶
縁状態としておいてもよい。
【００２１】前記発光領域では、前述した実施の形態の
ものと同様に、ＩｎＰ等を用いたｎ型半導体基板１に、
ＩｎＡｌＡｓ等を用いたｎ型クラッド層２、ＩｎＧａＡ
ｌＡｓ等を用いた活性層３、ＩｎＡｌＡｓ／ＩｎＰ等を
用いたｐ型クラッド層４、酸化珪素と窒化珪素とを積層
した絶縁膜５を順次積層し、発光中心となる領域の両側
のクラッド層４に溝を形成したリッジ構造となってお
り、リッジ部では絶縁膜５を除去してクラッド層４上に
ＩｎＧａＡｓ等を用いたｐ型キャップ層６を形成した構
成となっている。
【００２２】半導体基板１主面のキャップ層６及び絶縁
膜５上に活性層３に電圧を印加する第１の電極であるア
ノード電極７が形成され、前記導通領域の半導体基板１
主面上に半導体基板１と導通する第２の電極であるカソ
ード電極８が形成され、発光中心の位置する半導体基板
の裏面には電極を形成していない。
【００２３】本実施の形態の半導体レーザ素子では、ワ
イヤボンディングを行なわずに、アノード電極７及びカ
ソード電極８の夫々がハンダ等によって配線基板の対応
する接続領域に面接続される。
【００２４】半導体レーザでは、処理する情報量の増加
に対処するため動作周波数が高くなる傾向にあり、こう
した高周波数化に伴ってチップサイズを小さくしなけれ
ばならない。現状でもレーザ素子のチップサイズは幅が
２５０μｍ長さが３００μｍ程度になっており、将来更
にチップサイズが縮小されていく。このためワイヤボン
ディングのための領域も縮小されていくので、将来的に
はワイヤボンディングが難しくなる。
【００２５】本実施の形態の半導体レーザ素子では、カ
ソード電極８をハンダ等によって配線基板の対応する接
続領域に面接続し、ワイヤボンディングを行なわないの
で、チップサイズ縮小に対応することができる。併せ
て、半導体基板裏面に電極を形成しないので、使用状態
の半導体レーザ素子の発光中心を、そのまま観察するこ
とができる。
【００２６】以上、本発明を、前記実施の形態に基づき
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
【００２７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、電極を剥離させずに発光中心を
観察することができるという効果がある。 （２）本発明によれば、上記効果（１）により、活性層
内の転位の発生或いは転位の増殖する過程を直接観察す
ることによって、寿命不良の根本原因を早期に究明し、
対策を立てることができるという効果がある。 （３）本発明によれば、上記効果（２）により、製品開
発の期間短縮が可能になるという効果がある。 （４）本発明によれば、上記効果（２）により、出荷後
に寿命不良が発生した場合にも、早期にその原因を特定
し対策を立てることが可能になるという効果がある。 （５）本発明によれば、上記効果（１）により、半導体
レーザ素子の転位の増殖状態を知ることによって素子寿
命を予知することができるという効果がある。 （６）本発明によれば、上記効果（１）により、転位観
察のパターン選別によって不良品の選別を行ない、スク
リーニングをなくすことが可能になるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体レーザ素子
を示す底面図である。
【図２】図１中のａ−ａ線に沿った縦断面図である。
【図３】本実施の形態の半導体レーザ素子の実装状態を
示す斜視図である。
【図４】本発明の他の実施の形態である半導体レーザ素
子を示す縦断面図である。
【符号の説明】
１…半導体基板、２…クラッド層、３…活性層、４…ク
ラッド層、５…絶縁膜、６…キャップ層、７…アノード
電極（第１の電極）、８…カソード電極（第２の電
極）、９…ボンディングワイヤ、１０…配線基板、１１
…分離帯。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 厚 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F044 EE01 EE02 5F073 AA04 CA15 CB02 CB10 CB23 EA28 HA04 HA10

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 活性層に電圧を印加する第１の電極及び
    半導体基板と導通する第２の電極が形成されているレー
    ザ素子において、 半導体基板の主面上に活性層に電圧を印加する第１の電
    極を形成し、半導体基板の裏面に半導体基板と導通する
    第２の電極を形成し、 前記レーザ素子の発光中心を素子の中心から一方の側面
    に偏移させて形成し、前記第２の電極を素子の中心から
    他方の側面に偏移させて形成し、発光中心の位置する半
    導体基板の裏面には第２の電極を形成しないことを特徴
    とする半導体レーザ素子。
  2. 【請求項２】 フェイスダウンで実装を行ない、前記第
    １の電極を配線基板に接続する素子であることを特徴と
    する請求項１に記載の半導体レーザ素子。
  3. 【請求項３】 前記第２の電極にボンディングワイヤを
    接続する素子であることを特徴とする請求項１又は請求
    項２に記載の半導体レーザ素子。
  4. 【請求項４】 活性層に電圧を印加する第１の電極及び
    半導体基板と導通する第２の電極が形成されているレー
    ザ素子において、 前記半導体基板主面を活性層の形成された発光領域と半
    導体基板と導通する導通領域とに電気的に分離し、前記
    発光領域の半導体基板主面上に第１の電極を形成し、前
    記導通領域の半導体基板主面上に第２の電極を形成し、
    発光中心の位置する半導体基板の裏面には電極を形成し
    ないことを特徴とする半導体レーザ素子。
  5. 【請求項５】 フェイスダウンで実装を行ない、前記第
    １の電極及び第２の電極を配線基板に接続する素子であ
    ることを特徴とする請求項４に記載の半導体レーザ素
    子。
JP2001377129A 2001-12-11 2001-12-11 半導体レーザ素子 Pending JP2003179291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001377129A JP2003179291A (ja) 2001-12-11 2001-12-11 半導体レーザ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001377129A JP2003179291A (ja) 2001-12-11 2001-12-11 半導体レーザ素子

Publications (1)

Publication Number Publication Date
JP2003179291A true JP2003179291A (ja) 2003-06-27

Family

ID=19185172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001377129A Pending JP2003179291A (ja) 2001-12-11 2001-12-11 半導体レーザ素子

Country Status (1)

Country Link
JP (1) JP2003179291A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227794A (ja) * 2006-02-24 2007-09-06 Sony Corp 電子デバイス
WO2008016019A1 (fr) * 2006-07-31 2008-02-07 Sanyo Electric Co., Ltd. Composant laser à semiconducteur et son procédé de fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227794A (ja) * 2006-02-24 2007-09-06 Sony Corp 電子デバイス
JP4613852B2 (ja) * 2006-02-24 2011-01-19 ソニー株式会社 電子デバイス
US8035987B2 (en) 2006-02-24 2011-10-11 Sony Corporation Electronic device having a groove partitioning functional and mounting parts from each other
WO2008016019A1 (fr) * 2006-07-31 2008-02-07 Sanyo Electric Co., Ltd. Composant laser à semiconducteur et son procédé de fabrication

Similar Documents

Publication Publication Date Title
JP3784785B2 (ja) 垂直構造窒化ガリウム系発光ダイオードの製造方法
KR100495215B1 (ko) 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
KR100958054B1 (ko) 반도체 레이저 다이오드의 서브 마운트, 그 제조방법 및이를 채용한 반도체 레이저 다이오드 조립체
JP2007201516A (ja) 光放射デバイス
JP2011108932A (ja) 光半導体装置
CN104335367A (zh) 具有板上芯片封装型的封装基板的发光装置及其制造方法
JP4514376B2 (ja) 窒化物半導体レーザ装置
JP2000252593A (ja) ２波長半導体レーザ素子及びその製造方法
JPH0513820A (ja) 半導体装置
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
WO2009107621A1 (ja) 半導体レーザ素子およびその製造方法
JP2007027572A (ja) 半導体発光装置およびその製造方法
JP2007103542A (ja) 半導体レーザ用サブマウントおよび半導体レーザ装置
JP2006303299A (ja) 半導体レーザ
JP3257219B2 (ja) マルチビーム半導体レーザ
US8153507B2 (en) Method of manufacturing high power array type semiconductor laser device
JP2003179291A (ja) 半導体レーザ素子
JP2006351847A (ja) 半導体発光装置
JP2004014993A (ja) 面発光型発光素子およびその製造方法、面発光型発光素子の実装構造、光モジュール、光伝達装置
JP4620401B2 (ja) 半導体レーザ素子
JP2007173402A (ja) 半導体レーザ装置
JP2000183438A (ja) 半導体レーザ装置の製造方法
KR100421224B1 (ko) 반도체 레이저 다이오드 분리 방법
JP2001102675A (ja) 半導体発光素子
EP1708283A1 (en) Light source apparatus and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408