JP5245904B2 - 半導体レーザ素子の製造方法 - Google Patents

Description

本発明は、半導体レーザ素子の製造方法に関し、特に基板上に積層半導体が形成されたウェハから半導体レーザ素子に分割する製造方法に関するものである。

半導体レーザ素子は、化合物半導体によって形成されている。例えば、窒化物半導体であれば、Ｉｎ_xＡｌ_yＧａ_1-x-yＮ（０≦ｘ、０≦ｙ、０≦ｘ＋ｙ≦１）等の化合物半導体によって形成されている。半導体レーザ素子は、大容量・高密度の情報記録・再生が可能な光ディスクシステムへの利用、パーソナルコンピュータ等の電子機器への利用、ディスプレイ及び医療用の光源への利用等、種々の用途に対する要求が高く、半導体レーザ素子を安定な特性を維持しながら、再現性よく製造する研究が盛んに行われている。

例えば、共振器面の劈開の際のリッジの欠け等を防止して、窒化物半導体レーザ素子のダメージを低減するとともに、電流−電圧特性を確保する等のために、レーザ素子の共振器方向に延び、窒化物半導体成長層の上面からｐｎ接合を構成する界面に至る溝部を形成する方法が提案されている（例えば、特許文献１：特開２００４−３２７８７９号公報、特許文献２：特開平０４−２０６５４９号公報等）。

しかし、このような溝部を形成するだけでは、半導体レーザ素子のチップ化の際に、リッジの欠け等の防止及び素子ダメージの低減に対して十分に機能せず、安定した歩留まりを得ることが未だに困難である。つまり、チップ化を容易にするために溝部を深く形成すると、ハンドリングの際にその溝部によって、個々の素子に意図せずに分離してしまうことがある。また、溝部を浅く形成すると、チップ化の際に不要な押力が必要となり、意図しない部分の欠け、意図しない方向への分割等が生じ、所望の形状で正確に個々のチップに分割することが困難になるという課題がある。
本発明は上記課題に鑑みなされたものであり、歩留まりを改善し、安定した品質の半導体レーザ素子を効率的に製造することができる半導体レーザ素子の製造方法を提供することを目的とする。

本発明の窒化物半導体レーザ素子の製造方法は、
（１）基板上に、第１導電型半導体層、活性層及び第２導電型半導体層をこの順に積層した積層半導体を有する半導体レーザ素子の製造方法であって、
前記基板上に積層半導体を形成する工程と、
前記積層半導体の表面におけるレーザ素子形成領域の共振器方向に、該共振器の端面側から第１領域と、該第１領域よりも深さが深くかつ基板が露出する第２領域と、前記第１領域よりも深さが浅くかつ第１導電型半導体層が露出する第３領域と、を順に有する補助溝を形成する工程と、
前記補助溝を利用して基板及び積層半導体を分割する工程と、を備えることを特徴とする。

また、このような半導体レーザ素子の製造方法では、以下のいずれか１以上をさらに備えることが好ましい。
（２）前記補助溝は、前記共振器の端面と対向するもう一方の共振器の端面側から前記共振器の端面側に向かって前記第１領域と、前記第２領域とを順に有する。
（３）前記補助溝の幅は、前記第１領域を前記第３領域よりも幅広に形成する。
（４）前記補助溝の長さは、前記第３領域及び前記第２領域を前記第１領域よりも長く形成する。
（５）前記積層半導体は、基板上に、第１導電型半導体層、活性層及び第２導電型半導体層の順に積層したものであり、前記補助溝の形成工程において、前記第１領域は基板又は第１導電型半導体層が露出するように形成する。
（６）前記積層半導体上において、該積層半導体の一部を除去することにより前記共振器を有する素子領域と、該素子領域と分離した島状層とを形成する工程を備える。
（７）前記素子領域と前記島状層とを分離する分離溝の深さは、前記補助溝の第１領域よりも浅く形成する。
（８）前記補助溝は、前記島状層に隣接させて形成する。
（９）前記補助溝の第２領域は、前記基板が露出するように形成する。
（１０）前記補助溝の第１領域及び／又は第２領域を、レーザスクライブにより形成する。
（１１）前記補助溝は、前記レーザ素子形成領域の両側に形成する。
（１２）前記分離溝は、前記補助溝の第３領域と同じ工程で形成する。
（１３）前記分離溝は、前記第１導電型半導体層を露出するように形成する。
（１４）前記島状層を、少なくとも光出射側の共振器の端面の両隅部に配置するように形成する。

本発明によれば、歩留まりを改善し、安定した品質の半導体レーザ素子を効率的に製造することが可能となる。また、本発明によれば、半導体レーザ素子の製造段階でのウェハ形状やバー形状といった状態での強度を維持しながら、安定した品質の半導体レーザ素子を製造することが可能となる。

本発明の半導体レーザ素子の製造方法により形成する半導体レーザ素子のレイアウトを示す平面図（Ａ）である。 図１−１の半導体レーザ素子の単位素子の平面図（Ｂ）、（Ｂ）におけるｃ−ｃ’線断面図（Ｃ）、（Ｂ）におけるｄ−ｄ’線断面図（Ｄ）、（Ｂ）におけるｅ−ｅ’線断面図（Ｅ）である。 本発明の半導体レーザ素子の製造方法により形成する別の半導体レーザ素子のレイアウトを示す平面図（Ａ）である。 図２−１の半導体レーザ素子の単位素子の平面図（Ｂ）、（Ｂ）におけるｃ−ｃ’線断面図（Ｃ）、（Ｂ）におけるｄ−ｄ’線断面図（Ｄ）、（Ｂ）におけるｅ−ｅ’線断面図（Ｅ）である。 本発明の半導体レーザ素子の製造方法により形成するさらに別の半導体レーザ素子の単位素子の平面図（Ａ）である。 本発明の半導体レーザ素子の製造方法により形成するさらに別の半導体レーザ素子の単位素子の平面図（Ａ）、（Ａ）におけるｃ−ｃ’線断面図（Ｂ）、（Ａ）におけるｄ−ｄ’線断面図（Ｃ）である。 本発明の半導体レーザ素子の製造方法により形成する別の半導体レーザ素子のレイアウトを示す平面図（Ａ）である。 図５−１の半導体レーザ素子の単位素子の平面図（Ｂ）、（Ｂ）におけるｃ−ｃ’線断面図（Ｃ）、（Ｂ）におけるｄ−ｄ’線断面図（Ｄ）、（Ｂ）におけるｅ−ｅ’線断面図（Ｅ）である。 本発明の半導体レーザ素子の製造方法により形成する別の半導体レーザ素子のレイアウトを示す平面図（Ａ）である。 図６−１の半導体レーザ素子の単位素子の平面図（Ｂ）、（Ｂ）におけるｃ−ｃ’線断面図（Ｃ）、（Ｂ）におけるｄ−ｄ’線断面図（Ｄ）、（Ｂ）におけるｅ−ｅ’線断面図（Ｅ）である。

本発明の半導体レーザ素子の製造方法では、まず、基板上に、半導体層からなる積層半導体を形成する。ここで用いる半導体層は窒化物半導体からなるものであるが、本発明の半導体レーザ素子はこの材料に限定されるものではない。
半導体層は、通常、基板上に第１導電型半導体層、活性層及び第２導電型半導体層を順に積層することにより形成することができる。この半導体層の積層条件については後述する。

続いて、基板上に積層半導体が形成された後に、この積層半導体の表面に補助溝（図１−１Ａ中、２４）を形成する。この補助溝は、レーザ素子形成領域を外郭するものであって、少なくとも１つ、共振器方向に沿って延設する。特に、この補助溝はレーザ素子形成領域の両側にそれぞれ形成することが好ましい。半導体レーザ素子のチップ自体の小型化、薄膜化がより進むとこの構成がより有効となる。

通常、半導体レーザ素子の製造工程には、共振器面を形成する分割工程と、共振器方向にレーザ素子領域を形成する分割工程を有する。共振器面を形成する分割工程は劈開工程又はバー形成工程と呼ばれるものである。また、共振器方向にレーザ素子領域を形成する分割工程は、レーザ素子の側面を形成するチップ化工程と呼ばれるものである。特に、このチップ化工程においては、基板又は積層体の結晶構造、半導体レーザ素子のチップ幅などに起因して、意図しない方向にブレーキングされ、レーザ素子領域が破損することがある。しかし、本発明の補助溝を設けることにより、この共振器方向にレーザ素子領域を形成する分割（チップ化）工程での歩留まりを飛躍的に向上させることができる。
また、共振器面付近の端部に、後述する島状層（図２−１Ａ中、１５ａ）が存在することによって、劈開工程が所望の位置で行われるようにガイドされ、劈開方向の矯正がなされるため、チップ化工程での歩留まりをさらに向上させることができる。

特に、六方晶系の結晶構造を有する材料からなる基板及び積層半導体を用いる場合において、Ｍ面及びＣ面以外の面（例えばＡ面、Ｒ面等）で半導体レーザ素子の側面を形成する場合には、分割工程時のチップの欠け等が問題となりやすい。しかし、上述した補助溝を形成することにより、チップ化工程の歩留まりを良好なものとすることができる。

例えば、図１−１Ａに示すように、補助溝２４は、共振器の端面側から中心部に向かって、３種類の領域（第１領域２１、第２領域２２及び第３領域２３）が順に形成されたものである。この補助溝を構成する第１領域、第２領域、第３領域は、深さが異なるものであって、第２領域は第１領域よりも深さが深く、第３領域は第１領域よりも深さが浅い。ここで深さが深いとは、第１領域の最も低い部位が、基板の裏面により近い位置に配置していることを意味する。

半導体レーザ素子のチップ化工程において、共振器の端面側から中心部に向かって第１領域と第２領域のみを順に形成した補助溝ではハンドリング時の強度を保つことができない。
また、半導体レーザ素子のチップ化工程において、共振器の端面側から中心部に向かって第２領域と第３領域のみを順に形成した補助溝は、第１領域が形成されていないために共振器の端面部分の強度を保つことができない。
さらに、半導体レーザ素子のチップ化工程において、共振器の端面側から中心部に向かって第１領域と第３領域を順に形成した補助溝は、第２領域が形成されていないためにチップ化するには余分な押力が必要となり、意図しない方向にチップ化されることもあり、補助溝としては不十分である。このような補助溝であると、この補助溝によって分割されないため、チップ化工程での歩留まりを低下させる。
また、補助溝が第１領域、第２領域、第３領域の順に形成されていたとしても、補助溝の深さの関係が上述した条件を満たさなければハンドリング時の強度を保つことができないか、ブレイカーでチップ化するときに補助溝に沿って半導体レーザ素子のチップ化ができず、意図しない方向でチップ化されるため、補助溝としては不十分なものとなる。

補助溝の第１領域は、共振器の端面に隣接して形成されている。この第１領域は、積層半導体の表面側から形成される。第１領域の深さは、後述する第１導電型半導体層又は基板が露出する深さで形成することが適している。具体的には、半導体層の表面から２〜２０μｍ程度の深さが挙げられる。

補助溝の第２領域は、第１領域及び後述する第３領域よりも底部が深い位置に形成されている。この第２領域は、基板が露出する深さで形成することが適している。具体的には、積層半導体の表面から５μｍ〜５０μｍ程度の深さが挙げられる。この第２領域は、第１領域に隣接して形成されることが好ましい。これにより、チップ化工程での分割方向を所望の方向にすることができる。

補助溝の第３領域は、第１領域や第２領域よりも浅く形成される。この第３領域の深さは、後述する第１導電型半導体層が露出する深さで形成することが適している。具体的には、積層半導体の表面から０．５〜１０μｍ程度の深さが挙げられる。この第３領域は、レーザ素子形成領域の共振器方向において、中心部に形成される。この第３領域は、ウェハ形状又はバー形状での強度を維持するために形成されたものである。第３領域は、第２領域に隣接して形成されることが好ましい。この第３領域は、積層半導体を素子領域と後述する島状層とに分離するための分離溝と同じ深さ及び／又は幅及び／又は同じ工程で形成することができる。
このように、補助溝の深さを単位半導体レーザの位置に対して変更することによって、補助溝の形成から共振器方向への分割までの間の種々の製造工程におけるハンドリング時に、不要な分割を生じさせることがないように適切な補強効果を与える。さらに、共振器方向への分割において、分割予定線の逸脱を効率的に最小限にとどめ又は回避することができ、歩留まりを飛躍的に向上させることができる。

補助溝は、共振器の端面側から共振器方向に第１領域、第２領域、第３領域の順に形成されるものであるが、さらに共振器のもう一方の端面側から第３領域に向かって第１領域、第２領域の順に形成されるものである。この構成は、補助溝が共振器の端面側からもう一方の端面側に向かって第１領域、第２領域、第３領域、第２領域、第１領域の順に形成されるものである。半導体レーザ素子の外郭は、共振器面を形成する分割工程と、共振器方向にレーザ素子領域を形成する分割工程によって形成されるものであるが、この共振器方向にレーザ素子領域を形成する補助溝を上記構成で形成することにより、共振器方向にレーザ素子領域を形成する分割工程、言い換えるとチップ化工程での歩留まりを飛躍的に向上させることができる。

補助溝の幅は、第１領域を第３領域よりも幅広に形成することが好ましい。第１領域は共振器方向にレーザ素子を形成する分割工程で、応力がかかる起点となる領域であるため、幅をある程度の広さで形成する必要がある。第３領域は、半導体レーザ素子の共振器方向における中心部に位置するため、第１領域とは機能が異なるものであり、ウェハ形状又はバー形状での強度を維持するために形成される。第３領域の幅は他の領域に比べて狭く形成されるものが好ましい。補助溝の第２領域の幅は、上記第１領域の幅と第３領域の幅との間の範囲であれば特に限定されないが、この第２領域は他の領域に比べて深さが深く形成されるものであるため、第２領域の幅は第１領域の幅と同じ幅であるか又は第１領域の幅に近い範囲で形成されることが好ましい。第１及び第２領域の幅は、例えば、２〜２５μｍ程度が挙げられる。第３領域の幅は、０．５〜１０μｍ程度が挙げられる。

補助溝は、第３領域及び第２領域を第１領域よりも長く形成することが好ましい。共振器長が短い場合には、共振器方向にレーザ素子領域を形成する分割工程での押力がより必要となるため、第２領域を第１領域や第３領域よりも長く形成することが好ましい。共振器長が長く形成される場合には、ウェハ形状やバー形状での強度がより要求されるため、第３領域を第２領域と同じか、第２領域よりも長く形成することが好ましい。通常、この補助溝の長さを第１領域が最も短く、次に第３領域、第２領域の順に共振器方向に長く形成することが適している。具体的には、得ようとする半導体レーザ素子の共振器長によって適宜調整することができるが、例えば、第１領域、第２領域、第３領域の長さの比は１：１．５〜１０：４〜２０で形成される。補助溝の長さは、第１領域、第２領域、第３領域の順に、５〜５０μｍ：７．５〜５００μｍ：２０〜１０００μｍの長さで形成される。このように各領域の長さを調整することにより、後述する共振器方向への分割の前におけるハンドリング中に、不要な分割が生じることがなくなるとともに、適当な押力を加えることにより、所望の分割予定位置での分割を確実に行うことができ、極めて高い歩留まりを実現することができる。

補助溝は、当該分野で公知の方法により形成することができる。例えば、フォトリソグラフィ及びエッチング工程によって形成してもよいし、ＲＩＥ等のエッチング、レーザスクライバー（ＤＩＳＣＯ社製装置、レーザソリューション社製装置、オプトシステム社製装置等）等を利用して形成してもよい。なかでも、第１領域及び／又は第２領域を、レーザスクライバーを利用して形成することが好ましい。容易に深さ、幅を制御することができるからである。

レーザスクライバーを利用して補助溝を形成する場合には、用いるレーザ光の集光スポット、入射するレーザ光の大きさ、伝播時に発生する発散角、焦点距離などを調整するとともに、焦点深度を、波長、集光スポットサイズ、焦点距離等によって適宜調整することが好ましい。
一例として、用いるレーザ光の波長を１５０μｍ〜６００μｍ程度、エネルギーを０．１Ｗ〜１０Ｗ程度とすることが挙げられる。レーザスクライブにより第２領域等の比較的深い補助溝を設ける場合、その形成条件によってはｐｎ接合が破壊され、リークが発生することが懸念されるが、本発明のように、島状層の素子領域とは反対側に補助溝を形成することにより、リークの発生を抑制することができる。

基板上に積層半導体が形成されたウェハ上に、レーザ素子形成領域が、共振方向及び／又は共振方向に直交する方向に複数形成される場合、補助溝は、基板全体にわたって、この工程における単一の操作で形成することが好ましい。このように、補助溝を形成する場合には、ウェハ全体の溝形成部分を、ウェハ単位で画像認識することができるために、単一の操作によって、ウェハ上の全部のレーザ素子形成領域に対して補助溝を形成することができる。よって、加工工程を簡略化し、ウェハ全体に補助溝を形成するのにかかる加工時間の短縮を図ることが可能となる。

このような補助溝を形成した後、任意に洗浄を行ってもよい。補助溝を形成した後、レーザ光のエネルギーにより、溝内部の表面又は溝周辺の露出領域の表面等に、半導体層を構成する金属元素の飛散物等が付着していることがある。従って、このような飛散物等を、例えば、硝酸、フッ化水素酸、硫酸、塩酸、酢酸、過酸化水素等の酸の単独又は２種以上の混合液、アンモニア等のアルカリの単独又はアンモニアと過酸化水素等の混合液、各種界面活性剤等の適当なエッチャントを用いて、浸漬、リンシング、超音波洗浄等、公知の方法によって、洗浄することが好ましい。この洗浄により、エッチャントを用いて飛散物等の除去を確実に行うことができるため、これらの飛散物等に起因する素子特性の低下を回避することができる。
また、この段階で、共振器面が未だ形成されていない場合には、共振器面をエッチャントにさらすことがなく、共振器面にダメージを与えずに、飛散物を有効に除去することが可能となる。

なお、補助溝の第１及び第２領域は、主として、後述するように、基板の第２主面に電極を形成した後、共振器面を形成する分割工程を行うまでに形成することが好ましい。これにより、製造工程上のウェハのハンドリングを円滑に行うことができ、安定した品質のレーザ素子を効率的に製造することができる。

次に、基板上に積層半導体を形成したウェハを分割する工程について説明する。
この分割工程には、まず、共振器面を形成する分割工程があり、この工程でウェハ形状からバー形状となる。次に、共振器方向にレーザ素子領域を形成する分割工程があり、この工程はチップ化工程であり、バー形状から単一のチップ形状とするものである。補助溝は、共振器方向にレーザ素子領域を形成する分割工程において、利用される。

上述した２種の分割工程は、例えば、ブレードブレイク、ローラーブレイク又はプレスブレイク等、公知の方法を利用することができる。具体的には、基板側に刃物（ブレード）又は円形ローラー等を当てて、補助溝に応力集中を与えることにより、基板及び積層半導体を劈開して分割することができる。これらの工程によって、半導体レーザ素子の１単位を構成するチップを得ることができる。

特に、ブレードブレイクを利用する場合には一般に市販されているブレードを用いることができる。また、そのブレイカーを使用する条件としては、押し込み量を３０〜７０μｍの範囲で用いることが好ましい。
なお、共振器面を形成する分割工程は、例えば、端面形成用補助溝を形成した後に、公知の分割方法により行うことが好ましい。端面形成用補助溝の形成は、例えば、分離溝とともに又は分離溝の形成の前後に、任意の側から、任意の深さ及び幅で形成することができる。この分割工程は、端面形成用補助溝を形成した面と反対側、例えば、基板側に円形ローラー又は刃物等を当てて、端面形成用補助溝に応力集中を与えることにより、基板及び積層体を劈開してバー状にすることができる。

ここで用いる基板としては、サファイア、スピネル（ＭｇＡ１_２Ｏ_４）のような絶縁性基板でもよいし、炭化珪素、シリコン、ＺｎＳ、ＺｎＯ、ＧａＡｓ、ダイヤモンド及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板でもよいが、窒化物半導体基板（ＧａＮ、ＡｌＮ等）であることが好ましい。

窒化物半導体基板を用いる場合には、第１主面及び／又は第２主面に０．０３〜１０°程度のオフ角を有するものであることがより好ましい。その厚みは５０μｍから１０ｍｍ程度が挙げられる。ＧａＮ基板の場合、（０００１）面がガリウム極性面となっている。窒化物半導体基板は、ＭＯＶＰＥ（有機金属気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等の気相成長法、超臨界流体中で結晶育成させる水熱合成法、高圧法、フラックス法、溶融法等により形成することができる。また、市販のものを用いてもよい。

窒化物半導体基板は、その一表面において、転位密度が面内でストライプ状に周期的に分布しているものでもよい。例えば、ＥＬＯ法等の選択成長方法を用いて低転位密度領域と高転位密度領域とを交互にストライプ状に形成したもの、結晶方向等が異なる領域がストライプ状に配置したもの等が挙げられる。また、極性が異なる領域が分布しているものでもよい。例えば、低転位密度領域と高転位密度領域とで、ストライプ状に極性が分断されていてもよい。

ここで、低転位密度領域とは、単位面積当たりの転位数が１×１０^７／ｃｍ^２以下、好ましくは１×１０^６／ｃｍ^２以下の領域であり、高転位密度領域とは、これよりも転位密度が高い領域であればよい。低転位密度領域と高転位密度領域とが交互にストライプを形成する場合、低転位密度領域の幅は１０μｍ〜５００μｍ程度が挙げられ、高転位密度領域の幅は２μｍ〜１００μｍ程度が挙げられる。ストライプ形状は、破線状に形成されているものを含む。これらの転位測定はＣＬ観察やＴＥＭ観察等で行うことができる。

窒化物半導体基板は、その一表面において、異なる結晶成長面が分布していてもよい。例えば、低転位密度領域が（０００１）面とすれば、高転位密度領域は（０００１）面と異なる（０００−１）面、（１０−１０）面、（１１−２０）面、（１０−１４）面、（１０−１５）面、（１１−２４）面等の結晶成長面が挙げられる。このように部分的に結晶成長面が異なる面を有する基板を用いることにより、基板内部に発生する応力や歪みを緩和させることができ、基板上に応力緩和層を形成することなく、半導体層を膜厚５μｍ以上で積層することが可能となる。

次に、基板上に形成する積層半導体について説明する。この積層半導体には、レーザ素子として機能する半導体層を形成する。ここで、基板上に、バッファ層、中間層等を設けてもよいが、通常は省略される。

この基板の第１主面上に形成する積層半導体をここでは窒化物半導体層を用いて説明する。窒化物半導体層は、例えば、一般式がＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される。これに加えて、III族元素としてＢが一部に置換されたものを用いてもよいし、Ｖ族元素としてＮの一部をＰ、Ａｓで置換されたものを用いてもよい。第１導電型半導体層はｎ型半導体層を意味する。また、第２導電型半導体層は、ｐ型半導体層を意味する。

ｎ型半導体層は、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素又はＶＩ族元素等を１種類以上含有していてもよい。
ｐ型半導体層は、ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を含有している。
これらの不純物は、例えば、５×１０^１６／ｃｍ^３〜１×１０^２１／ｃｍ^３程度の濃度範囲で含有されていることが好ましい。第１導電型半導体層及び第２導電型半導体層を構成する半導体層の全てが必ずしも不純物を含有していなくてもよい。

積層半導体は、第１導電型半導体層、活性層、第２導電型半導体層の順に形成されている。また、第１導電型半導体層及び／又は第２導電型半導体層に光ガイド層を有する構造であってもよい。その場合には、光ガイド層で活性層を挟んだ構造であるＳＣＨ（Ｓｅｐａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造とすることが好ましい。積層半導体は、第１導電型半導体層、又は第２導電型窒化物半導体層に、単一膜構造、多層膜構造又は組成比が互いに異なる２層からなる超格子構造を備えていてもよい。また、これらの層に組成傾斜層や濃度傾斜層を備えたものであってもよい。

ｎ型半導体層は、組成及び／又は不純物濃度が異なる２層以上の構造であってもよい。例えば、第１のｎ型半導体層は、Ａｌ_xＧａ_1-xＮ（０≦ｘ≦０．５）、好ましくはＡｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）によって形成することができる。具体的な成長条件としては、反応炉内での成長温度を９００℃以上で形成することが好ましい。また、第１のｎ型半導体層はクラッド層として機能させることができる。膜厚は０．５〜５μｍ程度が適当である。第１のｎ型半導体層上には第２のｎ型半導体層が形成される。この第２のｎ型半導体層は、光ガイド層として機能させることができ、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）によって形成することができる。膜厚は０．１〜５μｍが適当である。第２のｎ型半導体層は省略可能である。

活性層は、多重量子井戸構造又は単一量子井戸構造のいずれでもよい。井戸層は、少なくともＩｎを含有している一般式Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）を有することが好ましい。Ａｌ含有量を高くすることで紫外域の発光が可能となる。３００ｎｍ〜６５０ｎｍ程度の波長域での発光が可能である。活性層を量子井戸構造で形成することにより、発光効率を向上させることができる。

活性層上にｐ型半導体層を積層する。第１のｐ型半導体層は、ｐ型不純物を含有したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）によって形成することができる。第１のｐ型半導体層はｐ側電子閉じ込め層として機能する。第２のｐ型半導体層は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）によって形成することができる。第３のｐ型半導体層は、ｐ型不純物を含有したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）で形成することができる。第３のｐ型半導体層はＧａＮとＡｌＧａＮとからなる超格子構造であることが好ましく、クラッド層として機能する。第４のｐ型半導体層は、ｐ型不純物を含有したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）で形成することができる。これらの半導体層にはＩｎを混晶させてもよい。第１のｐ型半導体層、第２のｐ型半導体層は省略可能である。各層の膜厚は、３ｎｍ〜５μｍ程度が適当である。なお、積層半導体層の層間には、単数又は複数の半導体層を追加形成してもよい。

半導体層の成長方法は、特に限定されないが、ＭＯＶＰＥ、ＭＯＣＶＤ、ＨＶＰＥ、ＭＢＥなど、半導体層の成長方法として知られている全ての方法を用いることができる。特に、ＭＯＣＶＤは、減圧〜大気圧の条件で、結晶性良く成長させることができるので好ましい。

また、本発明の別形態として、上述した補助溝に加えて、積層半導体の表面上に分離溝を形成してもよい。この分離溝によって、積層半導体は、素子領域と島状層とに分離される。
ここで、素子領域とは、積層半導体のうちレーザ素子として機能する領域であり、その内部にレーザ光導波路を有する領域である。例えば、上面視において、図２−２Ｂに示す単位レーザ素子領域のうち、端面形成用補助溝２３ａ及び分離溝２３ｂで囲まれた、例えば、リッジ１４を含む第２導電型窒化物半導体層１３の領域である。

島状層とは、少なくとも素子領域における第２導電型窒化物半導体層及び活性層と分離溝によって離間している領域である。島状層は、上面視において、その幅が共振器方向に変動している。島状層の幅は、共振器端面側から内部方向に向かって狭くなるように形成されている。

分離溝のパターン（積層体の上面視のパターン）は、特に限定されるものではなく、少なくとも、単位レーザ素子の共振器に沿った一方端（つまり、共振器端面とは異なる側面）に、島状層が配置されるようなパターンとすることが好ましい。言い換えると、島状層が、素子領域の片側又は両側、好ましくは両側に、共振器方向に沿って配置されるようなパターンとすることが好ましい。このパターンで形成された分離溝の一部は補助溝の第３領域２３となるため、基板及び積層体の分割を、分割予定位置で確実に行うことができるようにガイドする機能を果たすことができる。

具体的な分離溝のパターンとしては、単位レーザ素子の２隅部又は４隅部に略Ｌ字状の島状層（図２−２Ｂ、１５ａ参照）又は略四角形状の島状層（図５−２Ｂ、４５ａ参照）が形成されるような形状、単位レーザ素子の側面に略コ字状の島状層又はＴ字状もしくはＩ字状の島状層（図６−２Ｂ、５５ａ、５５ｂ参照）が配置されるようなパターンが例示される。ただし、島状層の形状及び大きさは、後述する分離溝等の幅等によって適宜調整することができる。島状層は、共振器方向に連続して配置される場合には、上述した割れ防止のガイド機能を効果的に果たす。特に、共振器方向の中心領域、またその付近の積層半導体を除去することによって、クラックの発生を抑制しながら効果的に反りを緩和することができる。これによって、製造工程上のウェハのハンドリングを円滑に行うことができ、安定した品質のレーザ素子を効率的に製造することが可能となる。

分離溝の幅は、特に限定されるものではなく単位レーザ素子の大きさ、分離溝の形成方法等の種々の要因によって適宜調整することができ、島状層と素子領域における積層体との間で絶縁性が確保することができる程度に両者が離間していればよい。具体的には、分離溝の幅は、０．５〜１５μｍ程度が挙げられる。溝の幅は、全長にわたって均一でもよいが、特に、単位レーザ素子の共振器端面及び側面に接触して配置される場合（例えば、端面形成用補助溝及び／又は第３領域）には、その部位が、例えば、単位レーザ素子の内側に配置される部位よりも幅広であることが好ましい。単位レーザ素子への分割の際に、補助的な溝としての役割を果たしやすいからである。

分離溝の深さは、窒化物半導体層の組成、得ようとするレーザ素子の特性等の種々の要因によって適宜調整することができる。例えば、第１導電型半導体層が露出する程度、さらに、１．５〜５μｍ程度が挙げられる。この分離溝は、補助溝を構成する第１及び第２領域よりも浅く形成されている。この分離溝は、補助溝を構成する第３領域と同じ幅及び／又は同じ深さであってもよく、第３領域と同一の工程、つまり、同一マスクを用いた同一のエッチング工程で同時に形成してもよいし、別工程で形成してもよい。また、この分離溝は、単位レーザ素子の共振器端面の形成に利用する溝（上述した「端面形成用補助溝」）と同一の工程で同時に形成してもよい。

分離溝は、例えば、第２導電型半導体層側から、少なくとも第２導電型半導体層及び活性層を除去することによって形成することができる。任意に、第１導電型半導体層、さらには基板の一部を除去することにより形成してもよい。これらの層の除去は、当該分野で公知の方法によって、所望のマスクパターンを形成し、それをマスクとして半導体層の厚み方向にエッチングすることにより実現できる。

基板上に、複数のレーザ素子形成領域が形成される場合、例えば、共振器方向と直交する方向又はマトリクス状にそれぞれ複数形成される場合には、分離溝も複数形成されることになる。この場合、分離溝の幅は、全て同じでもよいし、交互に分離溝の幅を異ならせるなどしてもよい。
このような分離溝は、上述した補助溝と組み合わせることによって特に有効である。特定の窒化物半導体基板を用いた場合において、低転位密度領域及び／又は高転位密度領域等の配置、転位密度、結晶欠陥密度、不純物濃度、凹凸の程度、結晶面等の差異に対応して、基板上に形成される窒化物半導体層が良好なレーザ特性を実現できるように、分離溝の幅を補助溝の幅とともに適宜調整することが好ましい。このように分離溝の幅を、低転位密度領域及び／又は高転位密度領域等の配置等に対応させて形成することにより、基板及びその上に積層された窒化物半導体層における結晶欠陥、転位密度等の比較的多い領域と、共振器を構成する活性層等とを分離することができ、活性層における転位、結晶欠陥等によるリーク電流等を防止することが可能となる。

なお、上述した工程の適当な段階で、積層半導体の表面、つまり第２導電型半導体層の表面に、導波路領域として機能するストライプ状のリッジを形成する。これにより、ストライプ状の共振器を形成することができる。例えば、リッジの形成は、積層半導体を素子領域と島状層とに分離する前後のいずれか段階で形成することが好ましい。リッジの幅は１．０μｍ〜５０．０μｍ程度が適当である。リッジは、積層半導体上にマスクパターンを形成し、このマスクパターンを用いてエッチングすることにより形成することができる。本発明の半導体レーザ素子の製造方法では、リッジを形成するのに代えて、電流狭窄層を形成してもよい。

リッジストライプを形成する場合には、その後の任意の段階で、リッジの両側面及び第２導電型半導体層の表面に、第１の保護膜を形成することが好ましい。第１の保護膜の材料はＴｉ、Ａｌ、Ｚｒ、Ｖ、Ｎｂ、Ｈｆ、Ｔａ、Ｇａ、Ｓｉ等の酸化物や窒化物が挙げられる。第１の保護膜の形成方法は、当該分野で公知、例えば、ＣＶＤ法、蒸着法、ＥＣＲ（電子サイクロトロン共鳴プラズマ）スパッタ法、マグネトロンスパッタ法等種々の方法によって単層又は積層構造で形成することができる。

任意の段階で、第２導電型半導体層の表面（リッジが形成されている場合にはその表面）に、ｐ電極を形成する。ｐ電極として、例えば、Ｎｉ―ＡｕやＮｉ−Ａｕ−Ｐｔ、Ｎｉ−Ａｕ−Ｐｄの順に形成する。ｐ電極の上には、任意にパッド電極を形成してもよい。パッド電極は、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｗ等の金属からなる積層膜とすることが好ましい。具体的には、ｐ電極側からＷ−Ｐｄ−Ａｕ又はＮｉ−Ｔｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａｕの順に形成した膜が挙げられる。ｐ電極を形成した後の任意の段階で、例えば、オーミックアニールすることが好ましい。

第１の保護膜を形成した後の任意の段階で、例えば、第１の保護膜の上に、第２の保護膜を形成してもよい。第２の保護膜は、当該分野で公知の方法により形成することができ、上述した第１の保護膜と同様の材料の中から選択することができる。

ｐ電極の形成前後の任意の段階で、例えば、基板の第２主面を研磨し、部分的又は全面に、ｎ電極を形成することが好ましい。ただし、ｎ電極は、補助溝及び／又は端面形成用補助溝等を除く領域に任意のパターンで形成することが好ましい。ｎ電極は、例えば、スパッタ法、ＣＶＤ、蒸着等で形成することができる。ｎ電極の形成には、リフトオフ法を利用することが好ましく、ｎ電極を形成した後、３００℃程度以上でアニールを行うことが好ましい。

ｎ電極としては、特に限定されるものではないが、好ましくは総膜厚が１μｍ程度以下で形成される。例えば、基板側から、Ｖ−Ｐｔ−Ａｕの順に形成される。なお、ｎ電極は、基板の第２主面でなく、この段階又はそれ以降の任意の段階で、第１導電型半導体層を露出させた領域に形成してもよい。

さらに、任意に、ｎ電極上にメタライズ電極を形成してもよい。メタライズ電極は、公知の材料を用いて形成することができる。また、メタライズ電極の膜厚は、特に限定されない。
任意の段階で、反応容器内において、ウェハを窒素雰囲気中、７００℃程度以上の温度でアニールして、ｐ型半導体層を低抵抗化してもよい。

また、任意に、共振器端面を形成した後、得られた共振器端面、つまり、共振器面の光反射側及び／又は光出射面に、誘電体膜を形成することが好ましい。誘電体膜はＳｉＯ₂、ＺｒＯ₂、ＴｉＯ₂、Ａｌ₂Ｏ_３、Ｎｂ₂Ｏ_５、ＡｌＮ、ＡｌＧａＮ等からなる単層膜又は多層膜とすることが好ましい。

以下に、本発明の半導体レーザ素子の製造方法の実施例を示す。但し、本発明はこの実施例に限定されるものではない。

実施例１
この実施例の半導体レーザ素子の製造方法を以下に示す。
まず、基板上に窒化物半導体からなる積層半導体を形成する。ｎ型ＧａＮからなる基板をＭＯＶＰＥ反応容器内にセットし、Ｓｉを約１０^１８／ｃｍ^３ドープしたｎ−Ａｌ_０．０２Ｇａ_０．９８Ｎよりなる第１層を成長させる。その後、Ｓｉを約１０^１８／ｃｍ^３ドープしたｎ−Ｉｎ_０．０６Ｇａ_０．９４Ｎよりなる第２層を成長させる。次に、Ｓｉを約１０^１８／ｃｍ^３ドープしたＡｌ_０．０６Ｇａ_０．９４Ｎよりなるｎ型クラッド層を成長させる。続いて、ＳｉをドープしたＧａＮとアンドープのＧａＮよりなるｎ側光ガイド層を成長させる。

次に、Ｓｉを約１０^１８／ｃｍ^３ドープしたＩｎ_０．０３Ｇａ_０．９７Ｎよりなる層とアンドープのＧａＮよりなる層を成長させる。その後、アンドープのＩｎ_０．１４Ｇａ_０．８６Ｎよりなる井戸層を成長させる。次に、アンドープのＧａＮよりなる層を成長させる。その後、アンドープのＩｎ_０．１４Ｇａ_０．８６Ｎよりなる井戸層を成長させる。最後に、アンドープのＩｎ_０．０３Ｇａ_０．９７Ｎよりなる層を成長させることにより、多重量子井戸（ＭＱＷ）からなる活性層を成長させる。

次に、Ｍｇを約１０^１９／ｃｍ^３ドープしたｐ型Ａｌ_０．１５Ｇａ_０．８５ＮとＭｇを約１０^１９／ｃｍ^３ドープしたｐ型Ａｌ_０．１５Ｇａ_０．８５Ｎよりなるｐ型層を成長させる。続いて、アンドープのＧａＮとＭｇをドープしたＧａＮよりなるｐ側光ガイド層を成長させる。次に、アンドープＡｌ_０．１０Ｇａ_０．９０Ｎよりなる層と、Ｍｇ濃度が約１０^１９／ｃｍ^３からなるＧａＮよりなる層を繰り返し成長させた超格子層よりなるｐ型クラッド層を成長させる。最後に、ｐ型クラッド層の上に、Ｍｇを約１０^２０／ｃｍ^３ドープしたｐ型ＧａＮよりなるｐ型コンタクト層を成長させる。

次いで、基板上に窒化物半導体層を積層させたウェハを、反応容器から取り出し、ｐ型コンタクト層上に所望の形状のマスクパターンを形成し、このマスクパターンを用いて、ｐ型コンタクト層側から、ｎ型クラッド層の途中までＲＩＥ法によりエッチングする。これによって、図１−１Ａ及び１−２Ｂ等に示したように、ｎ側光ガイド層を露出する、補助溝２４の一部である第３領域２３と、端面形成用補助溝２３ａとを同時に形成する。ここでは、共振器の長さを約４００μｍとする。また、第３領域２３、端面形成用補助溝２３ａの深さを３μｍ程度とし、それらの幅を２μｍ程度に設定した。この補助溝２４の第３領域２３を形成することで、共振器面に誘電体膜を形成する工程等のデバイス工程での強度を維持しつつ、チップ化を精度よく行うことが可能となる。

続いて、得られたウェハにおける最上層のｐ型コンタクト層の表面に、幅５μｍのストライプ状のＳｉＯ_２よりなるマスクパターンを形成する。その後、ＲＩＥ（反応性イオンエッチング）を用い、ｐ型クラッド層とｐ側光ガイド層との界面付近までエッチングを行い、ストライプ状のリッジ１４を形成する（図１−１Ａ及び１−２Ｂ中の１４参照）。

次に、マスクパターンが形成された状態で、積層半導体である窒化物半導体層の表面に膜厚２０ｎｍのＺｒＯ_２からなる第１の保護膜を形成する。その後、４００℃でアニールを行った後、ｐ側コンタクト層上に形成されているマスクパターンを溶解除去し、リフトオフ法によりＳｉＯ_２よりなるマスクパターンとともに、ｐ型コンタクト層上に形成されている第１の保護膜を除去する。

続いて、ｐ型コンタクト層のリッジ最表面に、ｐ側オーミック電極をストライプ状に形成し、その上に、ｐ側オーミック電極と電気的に接続したｐ側パッド電極を形成する。
また、基板の裏面を研磨し、研磨したｎ型ＧａＮ基板の裏面にｎ側オーミック電極を形成する。
その後、ＧａＮ基板を、例えば、図１−１Ａの矢印Ｘ１、Ｘ２に沿って、劈開してウェハをバー状とし、そのバーの劈開面に共振器面を作製する。

得られた共振器面に、誘電体膜を形成する。光出射側は、ＺｒＯ_２及びＡｌ_２Ｏ_３を膜厚５５０ｎｍで形成する。反対側は、ＺｒＯ₂及びＡｌ_２Ｏ_３を総膜厚１１５０ｎｍの積層膜で多層誘電体膜を形成する。

続いて、補助溝の第２領域２２を形成する。この第２領域２２は、レーザスクライバー（ＤＩＳＣＯ社製装置、レーザソリューション社製装置）を利用し、レーザ光の波長を３００μｍ程度、エネルギーを５〜１０Ｗ程度として形成する。第２領域２２は、第３領域２３の両側に一部オーバーラップするように、深さ１０μｍ程度、幅６μｍ程度で形成する。

その後、同じレーザスクライバーを利用し、第１領域２１を形成する。第１領域２１は、第２領域２２の両側に一部オーバーラップするように、深さ５μｍ程度、幅６μｍ程度で形成する。その後、共振器に平行な方向に（例えば、図１−１Ａの矢印Ｙ１及びＹ２に沿って）分割し、バー状のウェハをチップ化した。これによって、図１−１Ａの破線で囲まれる単位素子を得ることができる。

得られた半導体レーザ素子は、図１−２Ｂ〜Ｅに示すように、基板１０上に、ｎ型半導体層１１、活性層１２、表面にリッジ１４が形成されたｐ型半導体層１３が積層され、リッジ１４の両側に第１の保護膜（図示せず）が形成されて構成される。また、リッジ１４に電気的に接続するｐ電極（図示せず）と、基板１０に電気的に接続するｎ電極（図示せず）とが形成されている。

上記実施例の方法で製造した場合、共振器面への保護膜の形成工程等における強度が保持されており、かつ、補助溝を利用したウェハの分割において意図する方向へのブレイクを確実に行うことができ、飛躍的に歩留まりを向上させることができることを確認した。

また、レーザスクライブを利用することにより、ウェハ単位でレーザスクライブする部分を認識し、加工することができるため、加工時間の短縮、ランニングコストを低減することができ、物理的な接触を伴うスクライブ法における摩耗部材の交換を不要とするために、より製造コストを低減することができる。

実施例２
この実施例の半導体レーザ素子の製造方法を以下に示す。
実施例１と同様に、基板上に窒化物半導体層を積層させたウェハを形成する。このウェハを、反応容器から取り出し、ｐ側コンタクト層上に所望の形状のマスクパターンを形成し、このマスクパターンを用いて、ｐ側コンタクト層側から、ｎ側クラッド層の途中までＲＩＥ法によりエッチングする。これによって、図２−１Ａ及び２−２Ｂ等に示したように、ｎ側光クラッド層を露出する、補助溝の一部である第３領域２３ｃと、端面形成用補助溝２３ａと、分離溝２３ｂとを同時に形成するとともに、島状層１５ａを形成する。ここでは、共振器の長さを約４００μｍとする。また、第３領域２３ｃ、端面形成用補助溝２３ａ及び分離溝２３ｂの深さを３μｍ程度とし、これらの幅を２μｍ程度に設定した。この補助溝の第３領域を形成することで、共振器面に誘電体膜を形成する工程等のデバイス工程での強度を維持しつつ、チップ化を精度よく行うことが可能となる。

続いて、実施例１と同様に、ストライプ状のリッジを形成する（図２−１Ａ及び２−２Ｂ中の１４参照）。

次に、実施例１と同様に、第１の保護膜を形成し、ｐ側オーミック電極、ｐ側パッド電極及びｎ側オーミック電極を形成する。
その後、ＧａＮ基板を、例えば、図２−１Ａの矢印Ｘ１、Ｘ２に沿って、劈開してウェハをバー状とし、そのバーの劈開面に共振器面を作製する。
得られた共振器面に、実施例１と同様に、誘電体膜を形成する。

続いて、実施例１と同様に、補助溝の第２領域２２及び第１領域２１を形成する。その後、共振器に平行な方向に（例えば、図２−１Ａの矢印Ｙ、Ｙ１及びＹ２に沿って）分割し、バー状のウェハをチップ化した。

得られた半導体レーザ素子は、図２−２Ｂ〜Ｅに示すように、基板１０上に、ｎ型半導体層１１、活性層１２、表面にリッジ１４が形成されたｐ型半導体層１３が積層され、リッジ１４の両側に第１の保護膜（図示せず）が形成されて構成される。また、リッジ１４に電気的に接続するｐ電極（図示せず）と、基板１０に電気的に接続するｎ電極（図示せず）とが形成されている。さらに、レーザ素子形成領域の４隅に、略Ｌ字状の島状層１５ａが配置している。この島状層１５ａは、分離溝２３ｂによって、素子領域を形成する活性層１２等と分離されている。

なお、比較のために、補助溝の位置に深さ１０μｍ、幅６μｍの溝を設けた以外、上記と同様にして、半導体レーザ素子を作製した。この補助溝では、チップ化工程の前に、共振器面への保護膜の形成工程での強度が足りず、意図せずにチップ状に分離してしまう問題が発生した。
また、別の比較例として、補助溝の位置に深さ５μｍ、幅６μｍの溝を設けた以外、上記と同様にして、半導体レーザ素子を作製した。この補助溝では、チップ化工程を行うことが困難であり、分割位置が補助溝から逸れるものが発現した。

一方、上記実施例の方法で製造した場合、上述した比較例に比較して、共振器面への保護膜の形成工程等における強度が保持されており、かつ、補助溝を利用したウェハの分割において意図する方向へのブレイクを確実に行うことができ、飛躍的に歩留まりを向上させることができることを確認した。
上記実施例の方法では、図１Ｂ等に示すように、島状層１５ａの幅が補助溝の位置によって狭広差を有しているために、仮に、分割位置が補助溝から素子領域の方にずれたとしても、その位置によっては島状層１５ａの幅広部分が分割ずれを補強することとなり、分割位置を補助溝に効果的にガイドすることが容易となり、歩留まりの向上につながる。

また、レーザスクライブを利用することにより、ウェハ単位でレーザスクライブする部分を認識し、加工することができるため、加工時間の短縮、ランニングコストを低減することができ、物理的な接触を伴うスクライブ法における摩耗部材の交換を不要とするために、より製造コストを低減することができる。

実施例３
実施例１において、補助溝の第２領域２２の深さを１５μｍ程度とする以外は、実施例１と同様の条件で半導体レーザ素子を形成する。
補助溝の第１領域２１の深さは、５μｍ程度で形成される。また、補助溝の第３領域２３の深さは、３μｍ程度で形成される。
上記条件で半導体レーザ素子を製造した場合、実施例１と同様に、共振器面への保護膜の形成工程等における強度が保持されており、かつ、補助溝を利用したウェハの分割において意図する方向へのブレイクを確実に行うことができ、飛躍的に歩留まりを向上させることができる。

実施例４
この実施例における半導体レーザ素子の製造方法では、図３に示したように、半導体レーザ素子の共振器長を変更し、補助溝の第３領域６３ｃを、第１領域６１及び第２領域６２よりも長く形成し、島状層６５ａの形状を若干変更する以外、実質的に実施例２と同様の製造方法を行った。
つまり、半導体レーザ素子の共振器長を８００μｍとし、補助溝の第１領域６１の共振方向の長さ２５μｍ、第２領域６２の長さ１５０μｍ、第３領域６３ｃの長さ４５０μｍとした。
この実施例の方法においても、実施例２と同様の効果を得ることができる。

実施例５
この実施例の半導体レーザ素子は、図４Ａ〜４Ｃに示すように、端面形成用補助溝３３ａ、分離溝３３ｂのパターンをリッジ１４に対して非対称で形成する以外、実質的に実施例１と同様に形成したものである。
これによって、図４Ａ〜４Ｃに示すように、リッジ１４に対して左右に島状層３５ａ及び３５ｂの形状が互いに異なった半導体レーザ素子を得た。
この実施例によっても、実施例２等と同様の効果を得ることができる。特に、補助溝２１、２２及び３３ｃのガイドによって、共振器方向への分割において飛躍的に歩留まりを向上させることができる。

実施例６
この実施例の半導体レーザ素子は、図５−１Ａ〜５−２Ｅに示すように、分離溝４３ｂが略Ｌ字状に配置されている以外、実質的に実施例２と同様に形成したものである。
これによって、図５−１Ａ〜５−２Ｅに示すように、半導体レーザ素子の四隅に、略長方形の同じ形状の島状層４５ａが配置した半導体レーザ素子を得た。
この実施例によっても、実施例２と同様の効果を得ることができる。特に、補助溝２１、２２及び４３ｃのガイドによって、共振器方向への分割において飛躍的に歩留まりを向上させることができる。

実施例７
この実施例の半導体レーザ素子は、図６−１Ａ〜６−２Ｅに示すように、分離溝５３ｂが補助溝の第３領域５３ａと連結せずに、第３領域５３ａと分離した形状となっており、かつ、補助溝のパターンをリッジ１４に対して非対称とする以外、実質的に実施例２と同様に形成したものである。
これによって、図６−１Ａ〜６−２Ｅに示すように、リッジ１４に対して左右に島状層５５ａ及び５５ｂの形状が互いに異なった半導体レーザ素子を得た。
この実施例によっても、実施例２と同様の効果を得ることができる。特に、補助溝２１、２２及び３３ｃの補助によって、共振器方向への分割において飛躍的に歩留まりを向上させることができる。

また、このレーザ素子では、他の実施例と比較してレーザ素子の幅を若干小型化することができ、素子の片側に幅広の領域を設けることによって、ワイヤボンディングを行う領域を広くとることができる。

本発明は、レーザ素子のみならず、発光ダイオード（ＬＥＤ）等の発光素子の製造方法に利用することができる。

１０ 基板
１１ ｎ型半導体層
１２ 活性層
１３ ｐ型半導体層
１５ａ、１５ｂ、３５ａ、３５ｂ、４５ａ、４５ｂ、５５ａ、５５ｂ、６５ａ 島状層
１４ リッジ
２１、６１ 第１領域
２２、６２ 第２領域
２３ａ、３３ａ、４３ａ、５３ａ、６３ａ 端面形成用補助溝
２３ｂ、３３ｂ、４３ｂ、５３ｂ、６３ｂ 分離溝
２３、２３ｃ、３３ｃ、４３ｃ、５３ｃ、６３ｃ 第３領域
２５ 補助溝

特開平０４−２０６５４９号 特開２００４−３２７８７９号

Claims (12)

1. 基板上に、第１導電型半導体層、活性層及び第２導電型半導体層をこの順に積層した積層半導体を有する半導体レーザ素子の製造方法であって、
   前記基板上に積層半導体を形成する工程と、
   前記積層半導体の表面におけるレーザ素子形成領域の共振器方向に、該共振器の端面側から第１領域と、該第１領域よりも深さが深くかつ基板が露出する第２領域と、前記第１領域よりも深さが浅くかつ第１導電型半導体層が露出する第３領域と、を順に有する補助溝を形成する工程と、
   前記補助溝を利用して基板及び積層半導体を分割する工程と、を備える半導体レーザ素子の製造方法。
2. 前記補助溝は、前記共振器の端面と対向するもう一方の共振器の端面側から前記共振器の端面側に向かって前記第１領域と、前記第２領域と、を順に有する請求項１に記載の方法。
3. 前記補助溝の幅は、前記第１領域を前記第３領域よりも幅広に形成する請求項１又は２に記載の方法。
4. 前記補助溝の長さは、前記第３領域及び前記第２領域を前記第１領域よりも長く形成する請求項１〜３のいずれか１つに記載の方法。
5. 前記第１領域は基板又は第１導電型半導体層が露出するように形成する請求項１〜４のいずれか１つに記載の方法。
6. 前記積層半導体上において、該積層半導体の一部を除去して分離溝を形成することにより前記共振器を有する素子領域と、該素子領域と分離した島状層と、を形成する工程を備える請求項１に記載の方法。
7. 前記素子領域と前記島状層とを分離する分離溝の深さは、前記補助溝の第１領域よりも浅くかつ第１導電型半導体層が露出するように形成する請求項６に記載の方法。
8. 前記補助溝は、前記島状層に隣接させて形成する請求項６に記載の方法。
9. 前記補助溝の第１領域及び／又は第２領域を、レーザスクライブにより形成する請求項１〜８のいずれか１つに記載の方法。
10. 前記補助溝は、前記レーザ素子形成領域の両側に形成する請求項１〜９のいずれか１つに記載の方法。
11. 前記分離溝は、前記補助溝の第３領域と同じ工程で形成する請求項６に記載の方法。
12. 前記島状層を、少なくとも光出射側の共振器の端面の両隅部に配置するように形成する請求項６に記載の方法。

Images