JP7085549B2 - 半導体発光素子の製造方法及び半導体発光素子 - Google Patents

半導体発光素子の製造方法及び半導体発光素子 Download PDF

Info

Publication number
JP7085549B2
JP7085549B2 JP2019534555A JP2019534555A JP7085549B2 JP 7085549 B2 JP7085549 B2 JP 7085549B2 JP 2019534555 A JP2019534555 A JP 2019534555A JP 2019534555 A JP2019534555 A JP 2019534555A JP 7085549 B2 JP7085549 B2 JP 7085549B2
Authority
JP
Japan
Prior art keywords
groove
light emitting
substrate
emitting device
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019534555A
Other languages
English (en)
Other versions
JPWO2019026953A1 (ja
Inventor
仁 佐藤
和弥 山田
洋希 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2019026953A1 publication Critical patent/JPWO2019026953A1/ja
Application granted granted Critical
Publication of JP7085549B2 publication Critical patent/JP7085549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34353—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on (AI)GaAs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0017—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
    • B28D5/0023—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools rectilinearly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本開示は、半導体発光素子の製造方法及び半導体発光素子に関する。
従来、半導体レーザ素子などの半導体発光素子が知られている。一般に半導体発光素子は、発光層を含む半導体層が形成された基板を分割することによって製造される（例えば、特許文献１など参照）。特許文献１に記載された半導体素子の製造方法においては、基板の上面に、第１の溝を形成した後に、半導体層を形成する。続いて、第１の溝部分をドライエッチングすることで、断面がＶ字型の第２の溝を形成した後、基板の下面からブレードを押し当てて基板を分割する。これにより、所望の位置で基板を分割しようとしている。
特開２０１１－７７４１８号公報
特許文献１に開示された半導体素子の製造方法においては、断面がＶ字型の第２の溝を形成することによって基板の上面の所望の位置で基板を分割できる。しかしながら、基板の下面の所望の位置で基板を分割できない場合がある。
本開示は、このような課題を解決するためになされたものであり、所望の位置で基板を分割できる半導体発光素子の製造方法等を提供することを目的とする。
上記目的を達成するために、本開示に係る半導体発光素子の製造方法は、基板の第１の面に、発光層を含む半導体層を形成する第１工程と、前記半導体層に、基板面内方向の第１の方向に延びる第１の溝と、前記第１の溝の内部に前記第１の溝と平行に配置される第２の溝とを形成する第２工程と、前記第１の面に対して前記基板の反対側に位置する第２の面に、前記第１の溝と平行に第３の溝を形成する第３工程と、前記基板を分割することによって半導体発光素子を形成する第４工程とを含み、前記第４工程において、前記半導体発光素子の少なくとも一つの分割側面の終端は、前記第２の溝内にあり、前記第１の溝は、第１の幅を有し、前記第２の溝は、第２の幅を有し、前記第２の幅は、前記第１の幅より狭い。
本開示によれば、所望の位置で基板を分割できる半導体発光素子の製造方法等を提供できる。
図１は、実施の形態に係る半導体レーザ素子の外観を模式的に示す斜視図である。 図２は、実施の形態に係る半導体レーザ素子の構成を模式的に示す第１の断面図である。 図３は、実施の形態に係る半導体レーザ素子の半導体層構成を示す拡大断面図である。 図４Ａは、実施の形態に係る半導体レーザ素子の構成を模式的に示す第２の断面図である。 図４Ｂは、図４Ａの一部拡大図である。 図５は、実施の形態に係る半導体レーザ素子の半導体層形成工程の概要を示す基板の模式的な断面図である。 図６は、実施の形態に係る導波路形成工程の概要を示す基板の模式的な断面図である。 図７は、実施の形態に係る第１の溝形成工程の概要を示す基板の模式的な断面図である。 図８は、実施の形態に係る第２の溝形成工程の概要を示す基板の模式的な断面図である。 図９は、実施の形態に係る第１の溝及び第２の溝の形状を模式的に示す図である。 図１０Ａは、実施の形態に係る第１の保護膜形成工程の概要を示す基板の模式的な断面図である。 図１０Ｂは、実施の形態に係る第１の保護膜形成工程の概要を示す基板の模式的な拡大断面図である。 図１１は、実施の形態に係る第１の溝及び第２の溝における第１の保護膜の寸法を模式的に示す図である。 図１２は、実施の形態に係る電極形成工程の概要を示す基板の模式的な側面図である。 図１３は、実施の形態に係る半導体層積層基板を示す斜視図である。 図１４は、実施の形態に係る半導体層積層基板の基板を劈開して、バー状基板を形成する工程を示す斜視図である。 図１５は、実施の形態に係るバー状積層基板に第２の保護膜を形成する工程を示す模式的な斜視図である。 図１６は、実施の形態に係るバー状積層基板に第２の保護膜を形成する工程を示す模式的な断面図である。 図１７は、実施の形態に係るバー状積層基板に形成された第２の保護膜の形状を示す模式的な断面図である。 図１８は、実施の形態に係るバー状基板に形成された第３の溝を示す模式的な平面図である。 図１９は、実施の形態に係るバー状基板に形成された第３の溝を示す模式的な第１の断面図である。 図２０Ａは、実施の形態に係るバー状基板に形成された第３の溝を示す模式的な第２の断面図である。 図２０Ｂは、実施の形態に係るバー状基板の拡大断面図である。 図２１は、実施の形態に係るバー状基板を分割する工程を示す模式的な断面図である。 図２２は、実施の形態に係る製造方法における分割側面の状態を示す模式図である。 図２３は、比較例の製造方法における分割側面の状態を示す模式図である。 図２４は、変形例に係る第１の保護膜形成工程の概要を示す基板の模式的な拡大断面図である。 図２５は、変形例に係る第１の溝及び第２の溝における第１の保護膜の寸法を模式的に示す図である。 図２６は、変形例に係るバー状基板の拡大断面図である。
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、並びに、ステップ（工程）及びステップの順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
（実施の形態）
実施の形態に係る半導体発光素子の製造方法、及び、当該方法によって製造された半導体発光素子について説明する。
［１．半導体発光素子］
まず、本実施の形態に係る半導体発光素子について説明する。以下では、半導体発光素子の一例として、後述する製造方法によって製造された半導体レーザ素子１４の構造について図面を用いて説明する。
図１は、本実施の形態に係る半導体レーザ素子１４の外観を模式的に示す斜視図である。図２は、本実施の形態に係る半導体レーザ素子１４の構成を模式的に示す第１の断面図である。図２には、図１のＩＩ－ＩＩ断面が示される。図３は、本実施の形態に係る半導体レーザ素子１４の半導体層構成を示す拡大断面図である。図３には、図２に示される破線枠ＩＩＩの内部の拡大図が示される。図４Ａは、本実施の形態に係る半導体レーザ素子１４の構成を模式的に示す第２の断面図である。図４Ａには、図１のＩＶＡ－ＩＶＡ断面が示される。図４Ｂは、図４Ａの一部拡大図である。図４Ｂには、図４Ａの破線枠ＩＶＢ部分の拡大図が示される。
図３に示されるように、半導体レーザ素子１４は、チップ状基板２４と、チップ状基板２４の第１の面Ｐ１上に配置された、発光層４０を含む半導体層１００を備える素子である。チップ状基板２４は、ｎ－ＧａＡｓ基板であり、面方位が（１００）面から（０１１）面方向に向かって１０度傾斜した１０度オフ基板である。第１の面Ｐ１の面方位は、（０１１）面方向に向かって１０度傾斜した１０度オフされた（１００）面である。半導体層１００は、チップ状基板２４側から順に積層された第１導電型層を含む第１半導体層３０、発光層４０、及び、第２導電型層を含む第２半導体層５０を有する。
図２に示されるように、半導体レーザ素子１４は、半導体層１００上に配置されたｐ側下部電極１５１及びｐ側上部電極１５２と、チップ状基板２４の第２の面Ｐ２に配置されたｎ側電極１６０とを有する。
また、半導体レーザ素子１４の半導体層１００には、リッジ構造を用いた導波路ＷＧが形成されている。導波路ＷＧは、図１に示されるように、第１の方向に延びる。
また、図４Ａに示されるように、半導体レーザ素子１４の第１の方向の両端面は、劈開端面１２１である。二つの劈開端面１２１は、半導体レーザ素子１４の共振器面として機能し、反射率制御膜として機能する第２の保護膜１３２Ｆ及び１３２Ｒが形成されている。第２の保護膜１３２Ｆ及び１３２Ｒは、それぞれ共振器のフロント側及びリア側の反射率制御膜として機能する。
また、図４Ａ及び図４Ｂに示されるように、共振器面として機能する二つの劈開端面１２１の各々の近傍に、発光層４０における光吸収が抑制される窓領域８０が形成されている。
また、図２に示されるように、半導体レーザ素子１４は、半導体層１００の側面を含む領域に、第１の段差部Ｓ１と、第２の段差部Ｓ２とを有する。第１の段差部Ｓ１は、発光層４０の側面を含む第１の側面Ｓ１２と、第１の側面Ｓ１２のチップ状基板２４側の端部と接続され、第１の側面Ｓ１２と交差する方向に延びる第１の底面Ｓ１１とを含む。第２の段差部Ｓ２は、第１の底面Ｓ１１における第１の側面Ｓ１２から遠い側の端部と接続され、半導体層１００からチップ状基板２４に向かう向きに延びる第２の側面Ｓ２２と、第２の側面Ｓ２２における第１の底面Ｓ１１から遠い側の端部に接続され、第２の側面Ｓ２２と交差する方向に延びる第２の底面Ｓ２１とを含む。ここで、第１の側面Ｓ１２には、第１の保護膜１３１が配置されている。第１の保護膜１３１が第１の側面Ｓ１２に配置されていることにより、発光層４０の側面を第１の保護膜１３１で保護することができる。これにより、発光層４０の劣化、及び、発光層４０の側面に異物などが付着することを抑制できる。
図２に示されるように、半導体レーザ素子１４の側面１４１は、チップ状基板２４の（０１１）面の結晶面である。側面１４１は、後述する製造方法などによってバー状基板２２を分割することで形成される。チップ状基板２４は、第２の面Ｐ２の法線に対して、基板面内方向において第１の方向と垂直な第２の方向へオフ角θｏｆｆを有している。第２の面Ｐ２の面方位は、（０－１－１）面方向に向かって１０度傾斜した１０度オフされた（－１００）面である。このため、第２の面Ｐ２の法線に対して、結晶面からなる側面１４１は、θｏｆｆ（＝１０度）傾斜している。
以下、半導体レーザ素子１４の各構成要素について説明する。
チップ状基板２４は、チップ状に分断された基板である。チップ状基板２４の構成は、特に限定されない。
第１半導体層３０は、第１導電型層を含む半導体層である。第１半導体層３０の構成は、特に限定されない。本実施の形態では、図３に示されるように、第１半導体層３０は、ｎ型バッファ層３１と、ｎ型クラッド層３２と、ｎ側光ガイド層３３とを含む。ｎ型バッファ層３１は、膜厚０．４μｍのｎ－ＧａＡｓ層である。ｎ型クラッド層３２は、膜厚４．７μｍのｎ－（Ａｌ０．１６Ｇａ０．８４）０．５Ｉｎ０．５Ｐ層である。ｎ側光ガイド層３３は、膜厚０．０９μｍのＧａＩｎＰ層である。
発光層４０は、半導体レーザ素子１４の発光部を形成する層である。発光層４０の構成は、特に限定されない。本実施の形態では、発光層４０は、ｎ側光ガイド層３３側より、膜厚０．０３μｍのＡｌ０．５９Ｇａ０．４１Ａｓ障壁層と膜厚０．００６５μｍのＧａＡｓ井戸層と膜厚０．００４μｍのＡｌ０．５９Ｇａ０．４１Ａｓ障壁層と膜厚０．００６５μｍのＧａＡｓ井戸層と膜厚０．０２１μｍのＡｌ０．５９Ｇａ０．４１Ａｓ障壁層とを含む多重量子井戸活性層である。なお、井戸層はＩｎＧａＡｓやＧａＡｓＰであってもよい。
第２半導体層５０は、第１導電型層と異なる導電型の第２導電型層を含む半導体層である。第２半導体層５０の構成は、特に限定されない。本実施の形態では、図３に示されるように、第２半導体層５０は、ｐ側光ガイド層５１と、ｐ型第１クラッド層５２と、ｐ型第２クラッド層５３と、ｐ型第３クラッド層５４と、ｐ型中間層５５と、ｐ型コンタクト層５６とを含む。ｐ側光ガイド層５１は、膜厚０．０７μｍのＧａＩｎＰ層である。ｐ型第１クラッド層５２は、膜厚０．１７μｍのｐ－（Ａｌ０．３０Ｇａ０．７０）０．５Ｉｎ０．５Ｐ層である。ｐ型第２クラッド層５３は、膜厚０．４μｍのｐ－（Ａｌ０．６０Ｇａ０．４０）０．５Ｉｎ０．５Ｐ層である。ｐ型第３クラッド層５４は、膜厚０．６μｍのｐ－（Ａｌ０．３０Ｇａ０．７０）０．５Ｉｎ０．５Ｐ層である。ｐ型中間層５５は、膜厚０．１０６μｍのｐ－ＡｌＧａＩｎＰ層である。ｐ型中間層５５のＡｌ組成は、ｐ型第３クラッド層５４よりも低い。ｐ型コンタクト層５６は、膜厚０．２３μｍのｐ－ＧａＡｓ層である。
第１の保護膜１３１は、図３に示されるように導波路ＷＧを形成するリッジの上部の一部及び側面、溝ＴＲ、両脇の平坦部と、第１の段差部Ｓ１及び第２の段差部Ｓ２とに形成される。リッジの上部において、第１の保護膜１３１はリッジ上部を露出する開口部を有しており、図４Ｂに示されるように、窓領域８０を含む劈開端面１２１付近は第１の保護膜１３１に覆われている。第１の保護膜１３１は、誘電膜であれば、特に限定されず、ＳｉＯ２、ＳｉＮ、ＴｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、Ｔａ２Ｏ５などを用いることができる。本実施の形態では、第１の保護膜１３１は、膜厚約１８０ｎｍのＳｉＮ膜である。
ｐ側下部電極１５１は、パターニングされた金属膜であり、本実施の形態では、半導体層１００側から順に積層された膜厚約５０ｎｍのＴｉ膜、膜厚約１５０ｎｍのＰｔ膜、及び、膜厚約５０ｎｍのＡｕ膜を含む。ｐ側下部電極１５１は、第１の保護膜１３１の開口部内でｐ型コンタクト層５６と接続する。
ｐ側上部電極１５２の構成は、本実施の形態では、２．０μｍ以上５．０μｍ以下の膜厚のＡｕ膜である。Ａｕ膜の膜厚は２．０μｍ以上３．０μｍ以下であってもよい。
ｎ側電極１６０は、本実施の形態では、チップ状基板２４側から順に積層された膜厚９０ｎｍのＡｕＧｅ膜、膜厚２０ｎｍのＮｉ膜、膜厚５０ｎｍのＡｕ膜、膜厚１００ｎｍのＴｉ膜、膜厚５０ｎｍのＰｔ膜、膜厚５０ｎｍのＴｉ膜、膜厚１００ｎｍのＰｔ膜、及び、膜厚５００ｎｍのＡｕ膜を含む。
第２の保護膜１３２Ｆ及び１３２Ｒの構成及び形成方法は、特に限定されない。本実施の形態では、フロント側に用いられる第２の保護膜１３２Ｆは、劈開端面１２１側から、膜厚５０ｎｍのＡｌ２Ｏ３膜及び膜厚５５ｎｍのＴａ２Ｏ５膜の組み合わせを１回又は複数回積層した誘電体多層膜である。また、リア側に用いられる第２の保護膜１３２Ｒは、劈開端面１２１側から、膜厚λ／８ｎＡのＡｌ２Ｏ３膜、膜厚λ／８ｎＳのＳｉＯ２膜、膜厚λ／４ｎＴのＴａ２Ｏ５膜を順次積層した後、さらに、膜厚λ／４ｎＳのＳｉＯ２膜と膜厚λ／４ｎＴのＴａ２Ｏ５膜との組み合わせを複数回積層した誘電体多層膜である。なお、λは、半導体レーザ素子１４の発振波長を示し、nＡ、nＴ、nＳはそれぞれ、Ａｌ２Ｏ３膜、Ｔａ２Ｏ５膜、ＳｉＯ２膜の波長λの光に対する屈折率を示す。本実施の形態では、λは、約８６０ｎｍであり、劈開端面１２１側から膜厚６５ｎｍのＡｌ２Ｏ３膜、膜厚７４ｎｍのＳｉＯ２膜、膜厚１０２ｎｍのＴａ２Ｏ５膜を順次積層した後、さらに、膜厚１４７ｎｍのＳｉＯ２膜と膜厚１０２ｎｍのＴａ２Ｏ５膜との組み合わせを複数回積層している。
窓領域８０は、Ｚｎなどの不純物を半導体レーザ素子１４の共振器面近傍に拡散させることにより、発光層４０のバンドギャップを拡大させた領域である。発光層４０のうち、窓領域８０に位置する部分の不純物濃度は、好ましくは５×１０１９／ｃｍ３以下であり、さらに好ましくは、１×１０１９／ｃｍ３以下である。また、ｐ型第１クラッド層５２、ｐ型第２クラッド層５３及びｐ型第３クラッド層５４のうち、窓領域８０に位置する部分の平均不純物濃度は、好ましくは、窓領域以外の部分における平均不純物濃度の６倍以下であり、さらに好ましくは、３倍以下である。または、発光層４０における平均不純物濃度の６倍以下、或いは３倍以下であってもよい。
［２．半導体発光素子の製造方法］
次に、本実施の形態に係る半導体発光素子の製造方法について説明する。本実施の形態では、半導体発光素子の一例として上述した半導体レーザ素子の製造方法の各工程について説明する。
［２－１．半導体層形成工程］
本実施の形態に係る半導体層形成工程について図面を用いて説明する。図５は、本実施の形態に係る半導体レーザ素子の半導体層形成工程の概要を示す基板２０の模式的な断面図である。
図５に示されるように、まず、第１の面Ｐ１及び第２の面Ｐ２を有する基板２０を用意し、基板２０の第１の面Ｐ１に、発光層４０を含む半導体層１００を形成する。半導体層１００を構成する各層は、例えば、有機金属気相成長法（ＭＯＣＶＤ）によって積層される。本実施の形態では、半導体層１００として、基板２０側から順に、第１導電型層を含む第１半導体層３０、発光層４０、及び、第２導電型層を含む第２半導体層５０が形成される。
基板２０は、特に限定されないが、本実施の形態では、ｎ－ＧａＡｓ基板である。
第１半導体層３０は、第１導電型層を含む半導体層である。第１半導体層３０の構成は、特に限定されない。本実施の形態では、第１半導体層３０は、ｎ型バッファ層、ｎ型クラッド層、ｎ側光ガイド層を含む。
発光層４０は、半導体レーザ素子の発光部を形成する層である。発光層４０の構成は、特に限定されない。本実施の形態では、発光層４０は、ＡｌＧａＡｓ障壁層及びＧａＡｓ井戸層を含む多重量子井戸活性層である。
第２半導体層５０は、第１導電型層と異なる導電型の第２導電型層を含む半導体層である。第２半導体層５０の構成は、特に限定されない。本実施の形態では、第２半導体層５０は、基板２０側から順にｐ側光ガイド層、ｐ型第１クラッド層、ｐ型第２クラッド層、ｐ型第３クラッド層、ｐ型中間層、ｐ型コンタクト層を含む。
続いて、本実施の形態では、半導体レーザ素子の共振器面近傍の領域にいわゆる窓領域を形成する。例えば、ｐ型コンタクト層の上方に、拡散源となるＺｎＯ膜、及びＺｎが蒸発するのを抑制するＳｉＮ膜やＳｉＯ膜を順次形成し、熱処理によりＺｎを半導体レーザ素子の共振器面近傍に拡散させることにより、発光層４０のバンドギャップを拡大させる。これにより、発光層４０における光吸収が抑制される窓領域を形成できる。なお、ｐ型コンタクト層の直上にｐ型ＧａＩｎＰ層やｐ型ＡｌＧａＩｎＰ層があってもよい。このような窓領域を形成することで、半導体レーザ素子の共振器面近傍における劣化を抑制できる。
［２－２．導波路形成工程］
次に、導波路形成工程について図面を用いて説明する。図６は、本実施の形態に係る導波路形成工程の概要を示す基板２０の模式的な断面図である。
図６に示されるように、基板２０に形成された第２半導体層５０に複数対の溝ＴＲを図６の紙面に垂直な方向に形成することにより、一対の溝ＴＲの間に形成されたリッジを用いた導波路ＷＧを形成する。このように、半導体層１００には、第１の方向に延びる複数の導波路ＷＧが形成される。
導波路ＷＧの形成方法は、特に限定されない。本実施の形態では、リッジを形成するために、フォトリソグラフィー技術を用いてＳｉＯ２などでマスクを形成する。続いて、ドライエッチングなどの非選択的エッチングにより溝ＴＲの形成、つまり、リッジの形成を行う。このとき、ドライエッチングは、ｐ型コンタクト層、ｐ型中間層、ｐ型第３クラッド層、ｐ型第２クラッド層に対して行い、ｐ型第２クラッド層は完全に除去せずに途中まで除去する。
次に、ＳｉＯ２などの保護膜をリッジが形成された半導体層１００の上面全体に形成する。
次に、ドライエッチングにより、溝ＴＲの底部のみＳｉＯ２保護膜を除去する。このとき、リッジ側壁とリッジ上部は保護膜によって覆われている。
続いて、ウェットエッチングなどの選択的エッチングにより、ｐ型第２クラッド層を完全に除去する。これにより、溝ＴＲの底部にはｐ型第１クラッド層が露出することになる。以上のように、半導体層１００に導波路ＷＧを形成することができる。
［２－３．第１の溝形成工程］
次に、第１の溝形成工程について説明する。本工程においては、半導体層１００に、基板面内方向の第１の方向に延びる第１の溝を形成する。ここで、第１の方向とは、上述した導波路ＷＧが延びる方向である。以下、第１の溝形成工程について図面を用いて説明する。
図７は、本実施の形態に係る第１の溝形成工程の概要を示す基板２０の模式的な断面図である。図７に示されるように、半導体層１００は、第１の方向に延びる複数の導波路ＷＧを有し、第１の溝形成工程において、隣り合う複数の導波路ＷＧ間に、第１の溝Ｔ１が形成される。第１の溝Ｔ１は、隣り合う二つの導波路ＷＧの間に、導波路ＷＧに沿って形成される。つまり、第１の溝Ｔ１は、図７の紙面に垂直な方向に形成される。第１の溝Ｔ１は、第１半導体層３０に達する。つまり、第１の溝Ｔ１の側面には、発光層４０が露出する。第１の溝Ｔ１は、第１の幅Ｗ１を有する。
本実施の形態では、ｐ型コンタクト層からｎ型クラッド層まで到達する第１の溝Ｔ１を形成する。第１の溝Ｔ１の形成方法は特に限定されない。本実施の形態では、フォトリソグラフィー技術を用いてＳｉＯ２などでマスクを形成する。このマスクによって第１の溝Ｔ１を形成する領域以外の領域を覆う。次に、ドライエッチングなどの非選択的エッチングにより第１の溝Ｔ１の形成を行う。このとき、第１の溝の第１の幅Ｗ１は約１０μｍであり、深さは約５μｍである。なお、第１の幅Ｗ１は、これに限定されず、５μｍより大きく２０μｍ以下であってもよい。
ここで、本実施の形態で採用し得る上記ドライエッチング技術としては、異方性のプラズマエッチングであればよい。ドライエッチングとして、例えば、誘導結合型プラズマ（以下ＩＣＰ）又はエレクトロン・サイクロトロン・レソナンス（以下ＥＣＲ）プラズマを用いた方法などが挙げられる。
また、エッチングガスとしては、ＳｉＣｌ４とＡｒとの混合ガスなどが用いられるが、ＳｉＣｌ４の代わりに、塩素ガス、三塩化ホウ素ガスなどを用いてもよい。
本実施の形態では、ドライエッチング技術はＩＣＰ法で、エッチングガスとしてＳｉＣｌ４とＡｒの混合ガスを用いている。エッチング条件として、混合ガス中のＳｉＣｌ４の体積含有率は５～１２％、半導体基板を設置する下部電極の温度は１５０℃～２００℃、チャンバー内圧力は０．１Ｐａ～１Ｐａ、下部電極のバイアスパワーは５０Ｗ～１５０Ｗ、ＩＣＰパワーは２００Ｗ～３００Ｗとすることができるが、これに限るものではなく、適宜選定すればよい。
［２－４．第２の溝形成工程］
次に、第２の溝形成工程について説明する。本工程においては、半導体層１００に、第１の溝Ｔ１の内部に第１の溝Ｔ１と平行に配置される第２の溝を形成する。第２の溝は、後述する第３の溝とともに、基板２０を分割するために形成される。以下、第２の溝形成工程について図面を用いて説明する。
図８は、本実施の形態に係る第２の溝形成工程の概要を示す基板２０の模式的な断面図である。図８に示されるように、第２の溝Ｔ２は、第１の溝Ｔ１の内部に第１の溝Ｔ１と平行に形成される。第１の溝Ｔ１は、底面を有し、第２の溝Ｔ２は、当該底面に形成される。本実施の形態では、第２の溝Ｔ２は、第１の溝Ｔ１から基板２０に達する。
ここで、第２の溝Ｔ２により基板２０が除去される深さは、０μｍより大きく、５μｍ以下である。この深さは、深くなるほど後述する基板分割工程において基板を分割する長さを短くできるため、分割が容易になる。一方で、この深さが深くなるほど基板２０の凹凸の深さが増加するため、フォトプロセスが困難になり得る。また、基板２０の研磨工程などで基板２０が割れるリスクも高くなる。これらの問題を考慮すると、第２の溝Ｔ２により基板２０が除去される深さは５μｍ以下程度が好ましい。本実施の形態において、実際に第２の溝Ｔ２を形成した例においては、当該深さの平均値を１．９７７μｍとすることができた。
第２の溝Ｔ２は、第２の幅Ｗ２を有する。第２の幅Ｗ２は、第１の溝Ｔ１の第１の幅Ｗ１より狭い。
第２の溝Ｔ２の形成方法は、特に限定されない。本実施の形態では、第１の溝Ｔ１内の底面から基板２０まで達する第２の溝Ｔ２を形成するために、フォトリソグラフィー技術を用いてＳｉＯ２などで第２の溝Ｔ２を形成する領域以外の領域を覆うマスクを形成する。続いてドライエッチングなどの非選択的エッチングにより第２の溝Ｔ２の形成を行う。このとき第２の溝Ｔ２の第２の幅Ｗ２は約７μｍであり、深さは約３μｍである。なお、第２の幅Ｗ２は、これに限定されず、０μｍより大きく１０μｍ以下であってもよい。
ここで、第１の溝Ｔ１及び第２の溝Ｔ２の形状について図面を用いて詳細に説明する。図９は、本実施の形態に係る第１の溝Ｔ１及び第２の溝Ｔ２の形状を模式的に示す図である。図９には、基板２０の第２の面Ｐ２と平行な方向ＨＬが併せて示されている。
図９に示されるように、第１の溝Ｔ１は、底面Ｔ１１及び側面Ｔ１２を有し、第２の溝Ｔ２は、底面Ｔ２１及び側面Ｔ２２を有する。
第２の溝Ｔ２は、第１の溝Ｔ１の幅方向における中央付近に形成される。つまり、第２の溝Ｔ２は、第２の溝Ｔ２の両側に第１の溝Ｔ１の底面Ｔ１１が存在するように形成される。
実際に、第１の溝Ｔ１及び第２の溝Ｔ２を形成した結果、第１の溝Ｔ１の側面Ｔ１２は、第２の面Ｐ２に対して平均８８．３７度傾いていた。また、第２の溝Ｔ２の側面Ｔ２２は、第２の面Ｐ２に対して平均８８．５５度傾いていた。本実施の形態に係る半導体発光素子の製造方法の効果を奏するためには、第１の溝Ｔ１の側面Ｔ１２及び第２の溝Ｔ２の側面Ｔ２２は、第２の面Ｐ２に対して平均８５度以上９５度以下傾いていてもよい。つまり、図９に示される第１の溝Ｔ１の側面Ｔ１２と第２の面Ｐ２とのなす角θ１、及び、第２の溝Ｔ２の側面Ｔ２２と第２の面Ｐ２とのなす角θ２は、８５度以上、９５度以下であってもよい。
［２－５．第１の保護膜形成工程］
次に、第１の保護膜形成工程について説明する。第１の保護膜は、第１の溝Ｔ１における発光層４０の側面に形成される保護膜であり、発光層４０が露出することを抑制する。これにより、発光層４０の劣化を抑制することができる。また、発光層４０の側面に異物などが付着することによって電流リークが発生することも抑制できる。以下、第１の保護膜について図面を用いて説明する。
図１０Ａは、本実施の形態に係る第１の保護膜形成工程の概要を示す基板２０の模式的な断面図である。図１０Ｂは、本実施の形態に係る第１の保護膜形成工程の概要を示す基板２０の模式的な拡大断面図である。図１０Ｂには、図１０Ａの破線枠ＸＢ部分の拡大図が示される。図１０Ａ及び図１０Ｂに示されるように、第１の溝Ｔ１における発光層４０の側面に第１の保護膜１３１を形成する。第１の保護膜１３１は、第１の溝Ｔ１における発光層４０の側面以外の領域に形成されてもよい。本実施の形態では、第１の保護膜１３１は、少なくとも第１の溝Ｔ１の側面を覆う。図１０Ａ及び図１０Ｂに示されるように、第１の保護膜１３１は、リッジの上部の一部以外の半導体層１００、第１の溝Ｔ１及び第２の溝Ｔ２に形成される。第１の保護膜１３１が形成されないリッジの上部の一部は後に形成されるｐ側下部電極と接続される領域となる。
第１の保護膜１３１の形成方法は、特に限定されない。本実施の形態では、リッジの上部の一部及び側面、溝ＴＲ、両脇の平坦部と、第１の溝Ｔ１の側面及び底面と、第２の溝の側面及び底面とに、ＳｉＮからなる第１の保護膜１３１を約１８０ｎｍ成膜する。なお、第１の保護膜１３１の膜厚は、これに限定されず、１２０ｎｍより大きく２５０ｎｍ以下であってもよい。
ここで、第１の溝Ｔ１及び第２の溝Ｔ２における第１の保護膜１３１について図面を用いて詳細に説明する。図１１は、本実施の形態に係る第１の溝Ｔ１及び第２の溝Ｔ２における第１の保護膜１３１の寸法を模式的に示す図である。
図１１に示されるように、本実施の形態では、第１の保護膜１３１は、第１の溝Ｔ１の底面Ｔ１１及び側面Ｔ１２と第２の溝Ｔ２の底面Ｔ２１及び側面Ｔ２２とを覆う。第１の保護膜１３１の第１の溝Ｔ１の底面Ｔ１１における膜厚をＴ１ｔ、第２の溝Ｔ２の側面Ｔ２２における膜厚をＴ２ｓとするときに、以下の関係式（１）が成り立つ。
Ｔ１ｔ＞Ｔ２ｓ （１）
さらに、第１の保護膜１３１の第１の溝Ｔ１の側面Ｔ１２における膜厚をＴ１ｓ、第２の溝Ｔ２の底面Ｔ２１における膜厚をＴ２ｔとするときに、以下の関係式（２）が成り立つ。
Ｔ１ｔ≧Ｔ２ｔ＞Ｔ１ｓ≧Ｔ２ｓ （２）
これらの関係式が成り立つことにより、基板２０の分割時などに、発光層４０の側面における第１の保護膜１３１が剥がれることを抑制できる。上記各関係式の効果については、後で詳述する。
［２－６．電極形成工程］
次に、電極形成工程について説明する。本工程で形成される電極は、本実施の形態に係る製造方法によって製造される半導体レーザ素子に電力を供給するためのｐ側電極、ｎ側電極などである。以下、本工程について、図面を用いて説明する。
図１２は、本実施の形態に係る電極形成工程の概要を示す基板２０の模式的な側面図である。図１２に示されるように、ｐ側下部電極１５１が、基板２０の第１の面Ｐ１における第１の溝Ｔ１及び第２の溝Ｔ２以外の領域、すなわちリッジの上部、および溝ＴＲを含む半導体層１００の上部に形成される。また、ｐ側下部電極１５１の上にｐ側上部電極１５２が形成される。ｐ側下部電極１５１は、リッジ上に設けられた第１の保護膜１３１の開口部を介して第２半導体層５０と接続される。また、基板２０の第２の面Ｐ２に、ｎ側電極１６０が形成される。
ｐ側下部電極１５１、ｐ側上部電極１５２及びｎ側電極１６０の構成及び形成方法は、特に限定されない。本実施の形態では、フォトリソグラフィーにより第１の溝Ｔ１及び第２の溝Ｔ２をレジストでマスクし、ウェットエッチングによる前処理の後、蒸着法にて膜厚約５０ｎｍのＴｉ膜、膜厚約１５０ｎｍのＰｔ膜、及び、膜厚約５０ｎｍのＡｕ膜を順次成膜する。
次に、フォトリソグラフィーによりｐ側上部電極１５２用のパターンをレジストマスクで形成し、電界めっき法により２．０μｍ以上５．０μｍ以下の膜厚のＡｕ膜を成膜する。次にリフトオフ法によりレジストを除去することによって、パターニングされたｐ側上部電極１５２を形成する。ここでＡｕ膜の膜厚は２．０μｍ以上３．０μｍ以下であってもよい。
次に、基板２０の第２の面Ｐ２からｐ側上部電極１５２までの厚みが約１００μｍになるまで基板２０を研磨する（研磨工程は不図示）。続いて、フォトリソグラフィーにより第２の面Ｐ２にレジストマスクを形成し、ウェットエッチングによる前処理の後、蒸着法にて、膜厚９０ｎｍのＡｕＧｅ膜、膜厚２０ｎｍのＮｉ膜、膜厚５０ｎｍのＡｕ膜、膜厚１００ｎｍのＴｉ膜、膜厚５０ｎｍのＰｔ膜、膜厚５０ｎｍのＴｉ膜、膜厚１００ｎｍのＰｔ膜、及び、膜厚５００ｎｍのＡｕ膜を順次成膜する。続いてリフトオフ法によりレジストを除去することによってパターニングされたｎ側電極を形成する。
以上の工程により、半導体層積層基板１０が形成される。
［２－７．劈開工程］
次に、劈開工程について図面を用いて説明する。本工程では、上述した工程によって形成された半導体層積層基板１０の基板２０を半導体レーザ素子の共振器面に相当する面で劈開する。以下、本工程について、図面を用いて説明する。
図１３は、本実施の形態に係る半導体層積層基板１０を示す斜視図である。図１４は、本実施の形態に係る半導体層積層基板１０の基板２０を劈開して、バー状基板２２を形成する工程を示す斜視図である。
図１３に示されるｐ側上部電極１５２の各々が、半導体層積層基板１０に含まれる半導体レーザ素子の各々に対応する位置に配置されている。図１３に示される第１の方向は、導波路ＷＧが延びる方向、つまり、半導体レーザ素子の共振方向を示す。本工程では、図１４に示されるように、基板面内方向において、第１の方向と垂直な第２の方向に沿って、基板２０を劈開することによって、劈開端面１２１を有するバー状基板２２を形成する。これにより、バー状基板２２に半導体層１００などが積層されたバー状積層基板１２を形成できる。本工程で劈開することによって、半導体レーザ素子の共振器面を形成できる。
［２－８．第２の保護膜形成工程］
次に、第２の保護膜形成工程について説明する。本工程では、上記劈開工程において形成した劈開端面１２１に第２の保護膜を形成する。第２の保護膜は、劈開端面１２１を保護する機能だけでなく、共振器面における反射率制御膜としても機能する。以下、本工程について、図面を用いて説明する。
図１５及び図１６は、それぞれ本実施の形態に係るバー状積層基板１２に第２の保護膜１３２を形成する工程を示す模式的な斜視図及び断面図である。図１６には、図１５のＸＶＩ－ＸＶＩ断面が示されている。図１７は、本実施の形態に係るバー状積層基板１２に形成された第２の保護膜１３２の形状を示す模式的な断面図である。図１７においては、図１６と同様の断面が示されている。
図１５及び図１６に示されるように、本工程では、バー状積層基板１２の主面をスペーサ９００で挟み、スパッタリングなどにより、上記劈開工程で形成された劈開端面１２１に第２の保護膜１３２を形成する。なお、図１６では、簡略化のため半導体層１００は示されていないが、実際には半導体層１００は、バー状基板２２のｐ側下部電極１５１側の端部に配置されている。
上述のとおり本工程は、バー状積層基板１２の劈開端面１２１に第２の保護膜１３２を形成する工程である。ただし、図１６に示されるように、バー状積層基板１２とスペーサ９００との間には間隙が生じるため、図１７に示されるように、第２の保護膜１３２は、劈開端面１２１だけでなく、バー状基板２２のｐ側上部電極１５２の側面、ｐ側下部電極１５１の上面、ｎ側電極１６０の側面に連続して形成される。第２の保護膜１３２の構成及び形成方法は、特に限定されない。
［２－９．第３の溝形成工程］
次に、第３の溝形成工程について説明する。本工程では、上記劈開工程において形成したバー状基板２２の第２の面Ｐ２に第３の溝を形成する工程である。以下、本工程について、図面を用いて説明する。
図１８は、本実施の形態に係るバー状基板２２に形成された第３の溝Ｔ３を示す模式的な平面図である。図１８においては、バー状基板２２の第２の面Ｐ２側の平面図が示されている。図１９及び図２０Ａは、それぞれ本実施の形態に係るバー状基板２２に形成された第３の溝Ｔ３を示す模式的な第１の断面図及び第２の断面図である。図１９には、図１８のＸＩＸ－ＸＩＸ断面が示されており、図２０Ａには、図１８のＸＸＡ－ＸＸＡ断面が示されている。図２０Ｂは、本実施の形態に係るバー状基板２２の拡大断面図である。図２０Ｂには、図２０Ａの破線枠ＸＸＢ部分の拡大図が示される。
図２０Ａに示されるように、本工程において、第３の溝Ｔ３は、バー状基板２２の第２の面Ｐ２に、第１の溝Ｔ１と平行に形成される。また、本工程において、第３の溝Ｔ３は機械式のケガキ傷によって形成される。これにより、図２０Ａに示されるように、第３の溝Ｔ３の底部より、バー状基板２２の結晶面に沿ったクラックＣＲが形成される。クラックＣＲにより、バー状基板２２の結晶面に沿った劈開を行うことができる。一方、第３の溝Ｔ３を、レーザスクライブ、ドライエッチングなどによって形成する場合には、結晶面に依存しない溝を形成するため、クラックＣＲを形成しにくい。なお、図２０Ａに示される例では、バー状基板２２は、第２の面Ｐ２の法線Ｌ２に対して、基板面内方向において前記第１の方向と垂直な第２の方向へオフ角θｏｆｆを有している。このため、クラックＣＲは、θｏｆｆ度傾斜した結晶面に沿って形成される。
また、図１８及び図１９に示されるように、第３の溝Ｔ３の端部は劈開端面１２１から離間しており、劈開端面１２１に到達しない。これにより、第３の溝Ｔ３が劈開端面１２１に到達する場合に生じ得る第２の保護膜１３２の剥がれ、バー状基板２２の欠けなどを抑制できる。さらに、本工程では、第３の溝Ｔ３の端部は第２の保護膜１３２からも離間しており、第２の保護膜１３２に到達しない。これにより、バー状基板２２の第２の面Ｐ２に第２の保護膜１３２が形成されている場合にも、第２の保護膜１３２が剥がれることを抑制できる。
［２－１０．基板分割工程］
次に、基板分割工程について説明する。本工程では、上記第３の溝形成工程において形成した第３の溝に沿ってバー状基板２２を分割する工程である。以下、本工程について、図面を用いて説明する。
図２１は、本実施の形態に係るバー状基板２２を分割する工程を示す模式的な断面図である。図２１には、図２０Ａと同様の断面が示されている。
図２１に示されるように、本工程においては、バー状基板２２を分割することによって半導体レーザ素子１４を形成する。半導体レーザ素子１４は、チップ状の半導体発光素子の一例である。本実施の形態では、本工程において、バー状基板２２の第１の面Ｐ１側にブレードＢＬを押し当てることによって、バー状基板２２を分割する。これにより、上述した結晶面に沿ったクラックＣＲをさらに進行させて、第２の溝Ｔ２へと導くことができる。つまり、上述のとおり、バー状基板２２は、第２の方向へオフ角θｏｆｆを有しており、本工程において、半導体レーザ素子１４の分割側面１４１は、バー状基板２２の結晶面に沿った劈開によって形成される。これにより、バー状基板２２の結晶面に沿ってクラックＣＲが進行するため、第３の溝Ｔ３から第２の溝Ｔ２まで直線状にきれいに分割することができる。したがって、分割時のバー状基板２２の屑の発生を抑制できるため、当該屑による半導体レーザ素子への悪影響を抑制できる。
また、上述のように、半導体レーザ素子１４の少なくとも一つの分割側面１４１の終端は、第２の溝Ｔ２内にある。このように、バー状基板２２を所望の位置で分割できる。以下、分割側面１４１の終端が第２の溝Ｔ２内にあることの効果について、図面を用いて比較例と比較しながら説明する。
図２２は、本実施の形態に係る製造方法における分割側面１４１の状態を示す模式図である。図２３は、比較例の製造方法における分割側面１４１の状態を示す模式図である。
図２２の左側図に示されるように、本実施の形態に係る製造方法では、分割側面１４１の終端ＴＥは、第２の溝Ｔ２内にある。このため、例えば、図２２の右側図に示されるように、分割時などに分割側面１４１の終端ＴＥが欠け落ちたとしても、第１の保護膜１３１に与える影響は、概ね第２の溝Ｔ２内に留まる。したがって、基板分割工程において、第１の溝Ｔ１における発光層４０の側面に形成された第１の保護膜１３１が剥がれることを抑制できる。
このような効果は、上述した第１の保護膜１３１の膜厚に関する関係式（１）又は関係式（２）が成り立つときにより顕著となる。つまり、関係式（１）が成り立つ場合には、第１の溝Ｔ１の底面Ｔ１１における第１の保護膜１３１の膜厚Ｔ１ｔは、第２の溝Ｔ２の側面Ｔ２２における第１の保護膜１３１の膜厚Ｔ２ｓより厚い。このため、第１の保護膜１３１に力が加わった場合に、底面Ｔ１１における第１の保護膜１３１と側面Ｔ２２における第１の保護膜１３１との境界にて第１の保護膜１３１が分断される。したがって、底面Ｔ１１における第１の保護膜１３１が剥がれることを抑制できる。これにより、底面Ｔ１１における第１の保護膜１３１の剥がれに伴って、側面Ｔ１２における発光層４０の側面に形成された第１の保護膜１３１が剥がれることを抑制できる。
また、関係式（２）が成り立つ場合には、第１の溝Ｔ１の底面Ｔ１１における第１の保護膜１３１の膜厚Ｔ１ｔと、第２の溝Ｔ２の側面Ｔ２２における第１の保護膜１３１の膜厚Ｔ２ｓとの差が最も大きくなる。したがって、第１の保護膜１３１に力が加わり、第２の溝Ｔ２内の第１の保護膜１３１が剥がれた場合においても、底面Ｔ１１において、第１の保護膜１３１の剥がれの進行を確実に停止できる。
一方、図２３の左側図に示される比較例の製造方法では、溝Ｔ０だけが形成されている。この場合、例えば、図２３の右側図に示されるように、分割時などに分割側面１４１の終端ＴＥが欠け落ちたとき、第１の保護膜１３１に与える影響は、溝Ｔ０の側面まで及び易い。このため、発光層４０の側面に形成された第１の保護膜１３１が剥がれ易い。
以上のように、本工程では、発光層４０の側面に形成された第１の保護膜１３１が剥がれることを抑制できる。
（変形例）
実施の形態の変形例について説明する。本変形例は、第１の保護膜の構成において、実施の形態と相違し、その他の構成において一致する。以下、本変形例について、実施の形態との相違点を中心に図２４～図２６を用いて説明する。
図２４は、本変形例に係る第１の保護膜形成工程の概要を示す基板２０の模式的な拡大断面図である。図２４には、実施の形態の図１０Ｂと同様の断面図が示されている。図２５は、本変形例に係る第１の溝Ｔ１及び第２の溝Ｔ２における第１の保護膜１３１ａの寸法を模式的に示す図である。図２６は、本変形例に係るバー状基板の拡大断面図である。図２６には、実施の形態の図２０Ｂと同様の断面図が示されている。
図２４に示されるように、本変形例に係る第１の保護膜は多層構造を有する。図２４に示される例では、第１の保護膜は、第１の保護膜１３１及び１３１ａの二層を有する。本変形例に係る第１の保護膜１３１は、実施の形態に係る第１の保護膜１３１と同様の構成を有する。本変形例に係る第１の保護膜１３１ａは、少なくとも第１の溝Ｔ１及び第２の溝Ｔ２に配置される。このように、第１の溝Ｔ１及び第２の溝Ｔ２において、第１の保護膜が多層構造を有することにより、第１の溝Ｔ１及び第２の溝Ｔ２における第１の保護膜の膜厚を増大させることができる。言い換えると、第１の溝Ｔ１及び第２の溝Ｔ２における第１の保護膜の膜厚が小さくなりすぎることを抑制できる。このため、基板２０を第２の溝Ｔ２に沿って分割する際に、第１の溝Ｔ１及び第２の溝Ｔ２の各側面に配置された第１の保護膜が剥がれることを抑制できる。
なお、このような効果を得るために、第１の保護膜１３１の膜厚を全体的に増大させる構成が考えられる。しかしながら、このような構成では、導波路ＷＧ近傍（つまり、リッジ部近傍）の第１の保護膜１３１の膜厚も増大するため、導波路部ＷＧに加わる応力が、膜厚が小さい場合と比べて変化する。このような応力の変化に伴って、半導体発光素子から得られるレーザ光の特性が変化する。したがって、第１の保護膜１３１の膜厚を全体的に増大させることで、半導体発光素子から所望の特性を有するレーザ光を得られない場合がある。一方、本変形例に係る第１の保護膜１３１ａを第１の溝Ｔ１及び第２の溝Ｔ２及びその近傍だけに配置することで、半導体発光素子から得られるレーザ光の特性を変化させることなく、第１の保護膜の剥がれを抑制できる。
第１の保護膜１３１ａは、第１の保護膜１３１と同様に、第１の溝Ｔ１の底面Ｔ１１及び側面Ｔ１２と第２の溝Ｔ２の底面Ｔ２１及び側面Ｔ２２とを覆う。実施の形態と同様に、第１の保護膜１３１の第１の溝Ｔ１の底面Ｔ１１における膜厚をＴ１ｔ、第２の溝Ｔ２の側面Ｔ２２における膜厚をＴ２ｓとし、図２５に示されるように、第１の保護膜１３１ａの第１の溝Ｔ１の底面Ｔ１１における膜厚をＴ１ｔａ、第２の溝Ｔ２の側面Ｔ２２における膜厚をＴ２ｓａとするときに、以下の式（３）が成り立つ。
Ｔ１ｔ＋Ｔ１ｔａ＞Ｔ２ｓ＋Ｔ２ｓａ （３）
また、実施の形態と同様に、第１の保護膜１３１の第１の溝Ｔ１の側面Ｔ１２における膜厚をＴ１ｓ、第２の溝Ｔ２の底面Ｔ２１における膜厚をＴ２ｔとし、第１の保護膜１３１ａの第１の溝Ｔ１の側面Ｔ１２における膜厚をＴ１ｓａ、第２の溝Ｔ２の底面Ｔ２１における膜厚をＴ２ｔａとするときに、以下の式（４）が成り立つ。
Ｔ１ｔ＋Ｔ１ｔａ≧Ｔ２ｔ＋Ｔ２ｔａ＞Ｔ１ｓ＋Ｔ１ｓａ≧Ｔ２ｓ＋Ｔ２ｓａ
（４）
つまり、第１の保護膜が多層構造であっても、第１の保護膜全体の厚さについて、実施の形態と同様の関係が成り立つ。これにより、本変形においても、実施の形態と同様の効果を奏する。また、本変形例において、第１の保護膜１３１ａの膜厚について、以下の式（５）及び式（６）が成り立ってもよい。
Ｔ１ｔａ＞Ｔ２ｓａ （５）
Ｔ１ｔａ≧Ｔ２ｔａ＞Ｔ１ｓａ≧Ｔ２ｓａ （６）
これにより、本変形例において、より確実に実施の形態と同様の効果を奏することができる。
また、本変形例に係る第１の保護膜１３１ａは、図２６に示されるように、本変形例に係る第１の保護膜１３１ａは、第１の保護膜１３１上に配置されたｐ側下部電極１５１と離隔して配置されてもよい。つまり、第１の保護膜１３１ａは、ｐ側下部電極１５１と接触しないように配置されてもよい。さらに言い換えると、第１の保護膜１３１ａの第１の溝Ｔ１の外側に配置される部分の幅Ｗｚが、第１の溝Ｔ１からｐ側下部電極１５１までの距離より小さくてもよい。ここで、幅Ｗｚは、第１の溝Ｔ１の長手方向に垂直な面内における第１の保護膜１３１ａの幅を意味する。このように、第１の保護膜１３１ａを、ｐ側下部電極１５１と接触しないように配置することで、ｐ側下部電極１５１が剥がれ易くなることを抑制できる。本変形例では、幅Ｗｚは、１μｍ以上３μｍ以下程度である。
第１の保護膜１３１ａは、第１の保護膜１３１と同様に、誘電膜であれば、特に限定されなされず、ＳｉＯ２、ＳｉＮ、ＴｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、Ｔａ２Ｏ５などを用いることができる。第１の保護膜１３１ａは、第１の保護膜１３１と同じ材料で形成されてもよい。つまり、第１の保護膜は、多層構造を有さなくてもよく、第１の溝Ｔ１及び第２の溝Ｔ２において、他の領域より膜厚が大きくてもよい。また、第１の保護膜１３１ａは、第１の保護膜１３１と同様の方法を用いて形成できる。
第１の保護膜１３１ａの膜厚は、第１の保護膜１３１より小さい。これにより、第１の保護膜の膜厚が大きくなりすぎることを抑制できるため、基板を分割しにくくなることを抑制できる。第１の保護膜１３１ａの膜厚は、例えば、１００ｎｍ以上２００ｎｍ以下程度である。本変形例では、第１の保護膜１３１ａの膜厚は約１５０ｎｍである。
（その他の変形例など）
以上、本開示に係る半導体発光素子の製造方法等について、実施の形態に基づいて説明したが、本開示は、上記の実施の形態に限定されるものではない。
例えば、実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
例えば、上述した半導体発光素子の製造方法は、半導体レーザ素子以外の素子にも適用可能である。例えば、半導体発光素子は、発光ダイオードなどでもよい。この場合、上述の劈開工程などは必ずしも必要ない。つまり、本開示に係る半導体発光素子の製造方法は、基板２０の第１の面Ｐ１に、発光層４０を含む半導体層１００を形成する第１工程と、半導体層１００に、基板面内方向の第１の方向に延びる第１の溝Ｔ１と、第１の溝Ｔ１の内部に第１の溝Ｔ１と平行に配置される第２の溝Ｔ２とを形成する第２工程と、第１の面Ｐ１に対して基板２０の反対側に位置する第２の面Ｐ２に、第１の溝Ｔ１と平行に第３の溝Ｔ３を形成する第３工程と、基板２０を分割することによって半導体発光素子を形成する第４工程とを含み、第４工程において、半導体発光素子の少なくとも一つの分割側面の終端は、第２の溝Ｔ２内にあり、第１の溝Ｔ１は、第１の幅Ｗ１を有し、第２の溝Ｔ２は、第２の幅Ｗ２を有し、第２の幅Ｗ２は、第１の幅Ｗ１より狭い。
また、上述した第１の溝Ｔ１の第１の幅Ｗ１及び第２の溝Ｔ２の第２の幅Ｗ２の定義は、適宜定めてよい。例えば、各溝の幅は、最大値、最小値、又は平均値などであってもよい。また、第１の保護膜１３１の膜厚の定義についても適宜定めてよい。例えば、当該膜厚は、平均膜厚であってもよい。
本開示に係る半導体発光素子の製造方法等は、発光層の信頼性が要求される半導体レーザ装置用の半導体レーザ素子などにおいて特に利用可能である。
１０ 半導体層積層基板
１２ バー状積層基板
１４ 半導体レーザ素子
２０ 基板
２２ バー状基板
２４ チップ状基板
３０ 第１半導体層
３１ ｎ型バッファ層
３２ ｎ型クラッド層
３３ ｎ側光ガイド層
４０ 発光層
５０ 第２半導体層
５１ ｐ側光ガイド層
５２ ｐ型第１クラッド層
５３ ｐ型第２クラッド層
５４ ｐ型第３クラッド層
５５ ｐ型中間層
５６ ｐ型コンタクト層
８０ 窓領域
１００ 半導体層
１２１ 劈開端面
１３１ 第１の保護膜
１３２、１３２Ｆ、１３２Ｒ 第２の保護膜
１４１ 分割側面
１５１ ｐ側下部電極
１５２ ｐ側上部電極
１６０ ｎ側電極
９００ スペーサ
ＢＬ ブレード
ＣＲ クラック
Ｌ２ 法線
Ｐ１ 第１の面
Ｐ２ 第２の面
Ｓ１ 第１の段差部
Ｓ１１ 第１の底面
Ｓ１２ 第１の側面
Ｓ２ 第２の段差部
Ｓ２１ 第２の底面
Ｓ２２ 第２の側面
Ｔ１ 第１の溝
Ｔ１１、Ｔ２１ 底面
Ｔ１２、Ｔ２２ 側面
Ｔ２ 第２の溝
Ｔ３ 第３の溝
ＴＥ 終端
Ｔ０、ＴＲ 溝
ＷＧ 導波路

Claims (18)

  1. 基板の第１の面に、発光層を含む半導体層を形成する第１工程と、
    前記半導体層に、基板面内方向の第１の方向に延びる第１の溝と、前記第１の溝の内部に前記第１の溝と平行に配置される第２の溝とを形成する第２工程と、
    前記第１の面に対して前記基板の反対側に位置する第２の面に、前記第１の溝と平行に第３の溝を形成する第３工程と、
    前記基板を分割することによって半導体発光素子を形成する第４工程とを含み、
    前記第２工程において、前記第２の溝は、前記基板に達し、
    前記第２の溝により前記基板が除去される深さは、５μｍ以下であり、
    前記第４工程において、前記半導体発光素子の少なくとも一つの分割側面の終端は、前記第２の溝内にあり、
    前記第１の溝は、第１の幅を有し、
    前記第２の溝は、第２の幅を有し、
    前記第２の幅は、前記第１の幅より狭い
    半導体発光素子の製造方法。
  2. 前記第１工程において、前記半導体層として、前記基板側から順に、第１導電型層を含む第１半導体層、前記発光層、及び、第２導電型層を含む第２半導体層が形成され、
    前記第２工程において、前記第１の溝は、前記第１半導体層に達する
    請求項１に記載の半導体発光素子の製造方法。
  3. 前記第４工程の前に、前記第１の溝における前記発光層の側面に第１の保護膜を形成する第５の工程をさらに含む
    請求項２に記載の半導体発光素子の製造方法。
  4. 前記第１の保護膜は、少なくとも前記第１の溝の側面を覆う
    請求項３に記載の半導体発光素子の製造方法。
  5. 前記第１の保護膜は、前記第１の溝の底面と前記第２の溝の側面とを覆い、
    前記第１の保護膜の前記第１の溝の底面における膜厚をＴ１ｔ、前記第２の溝の側面における膜厚をＴ２ｓとするときに
    Ｔ１ｔ＞Ｔ２ｓの関係が成り立つ
    請求項３又は４に記載の半導体発光素子の製造方法。
  6. 前記第１の保護膜の前記第１の溝の側面における膜厚をＴ１ｓ、第２の溝の底面における膜厚をＴ２ｔとするときに
    Ｔ１ｔ≧Ｔ２ｔ＞Ｔ１ｓ≧Ｔ２ｓ
    の関係が成り立つ
    請求項５に記載の半導体発光素子の製造方法。
  7. 前記第１の面は、前記基板面内方向において前記第１の方向と垂直な第２の方向へのオフ角を有しており、前記第４工程において、前記半導体発光素子の分割側面は、前記基板の結晶面に沿った劈開によって形成される
    請求項１～６のいずれか１項に記載の半導体発光素子の製造方法。
  8. 前記第３工程において、第３の溝は機械式のケガキ傷によって形成される
    請求項１～７のいずれか１項に記載の半導体発光素子の製造方法。
  9. 前記第３工程において、前記第３の溝の底部より、前記基板の結晶面に沿ったクラックが形成される
    請求項８に記載の半導体発光素子の製造方法。
  10. 前記第４工程において、前記基板の前記第１の面側にブレードを押し当てることによって、前記基板を分割する
    請求項１～９のいずれか１項に記載の半導体発光素子の製造方法。
  11. 前記第２工程において、前記第１の溝と前記第２の溝はドライエッチングによって形成される
    請求項１～１０のいずれか１項に記載の半導体発光素子の製造方法。
  12. 前記第１の溝及び前記第２の溝の各々の側面は、前記第２の面に対して８５度以上９５度以下傾いている
    請求項１～１１のいずれか１項に記載の半導体発光素子の製造方法。
  13. 前記第２の溝の幅は、１０μｍ以下である
    請求項１～１２のいずれか１項に記載の半導体発光素子の製造方法。
  14. 前記第１の溝は、底面を有し、
    前記第２の溝は、前記底面に形成される
    請求項１～１３のいずれか１項に記載の半導体発光素子の製造方法。
  15. 前記第３工程の前に、前記基板面内方向において、前記第１の方向と垂直な第２の方向に沿って、前記基板を劈開することによって、劈開端面を有するバー状基板を形成する劈開工程をさらに含み、
    前記第３工程において、前記第３の溝は、前記バー状基板の前記第２の面に形成され、
    前記第４工程において、前記バー状基板を分割することによって前記半導体発光素子を形成し、前記半導体層は、前記第１の方向に延びる複数の導波路を有し、
    前記第２工程において、隣り合う前記複数の導波路間に、前記第１の溝が形成される
    請求項１～１４のいずれか１項に記載の半導体発光素子の製造方法。
  16. 前記第３工程において、前記第３の溝は、前記劈開端面から離間している
    請求項１５に記載の半導体発光素子の製造方法。
  17. 前記劈開端面に第２の保護膜を形成する第６の工程をさらに含み、
    前記第２の保護膜は、前記劈開端面から前記第１の面及び前記第２の面に連続して形成され、
    前記第３工程において、前記第３の溝は、前記第２の保護膜から離間している
    請求項１６に記載の半導体発光素子の製造方法。
  18. チップ状基板と、前記チップ状基板の第１の面上に配置され、発光層を含む半導体層とを備える半導体発光素子であって、
    前記半導体層の側面を含む領域に、第１の段差部と、第２の段差部とを有し、
    前記第１の段差部は、前記発光層の側面を含む第１の側面と、前記第１の側面の前記チップ状基板側の端部と接続され、前記第１の側面と交差する方向に延びる第１の底面とを含み、
    前記第２の段差部は、前記第１の底面における前記第１の側面から遠い側の端部と接続され、前記半導体層から前記チップ状基板に向かう向きに延びる第２の側面と、前記第２の側面における前記第１の底面から遠い側の端部に接続され、前記第２の側面と交差する方向に延びる第２の底面とを含み、
    前記第２の底面は、前記チップ状基板に配置され、前記第２の底面と前記第１の面を含む平面との法線方向の距離は５μｍ以下である
    半導体発光素子。
JP2019534555A 2017-08-04 2018-08-01 半導体発光素子の製造方法及び半導体発光素子 Active JP7085549B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017151626 2017-08-04
JP2017151626 2017-08-04
PCT/JP2018/028841 WO2019026953A1 (ja) 2017-08-04 2018-08-01 半導体発光素子の製造方法及び半導体発光素子

Publications (2)

Publication Number Publication Date
JPWO2019026953A1 JPWO2019026953A1 (ja) 2020-07-09
JP7085549B2 true JP7085549B2 (ja) 2022-06-16

Family

ID=65233966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019534555A Active JP7085549B2 (ja) 2017-08-04 2018-08-01 半導体発光素子の製造方法及び半導体発光素子

Country Status (3)

Country Link
US (1) US11283233B2 (ja)
JP (1) JP7085549B2 (ja)
WO (1) WO2019026953A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117136B4 (de) * 2017-07-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
WO2020022116A1 (ja) 2018-07-27 2020-01-30 パナソニックＩｐマネジメント株式会社 半導体レーザ素子
JP7379334B2 (ja) 2018-07-27 2023-11-14 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子、検査方法及び検査装置
WO2020204053A1 (ja) * 2019-04-02 2020-10-08 パナソニックセミコンダクターソリューションズ株式会社 半導体レーザ素子
CN116865091A (zh) * 2019-05-28 2023-10-10 厦门三安光电有限公司 一种激光二极管及其制作方法
WO2023058509A1 (ja) * 2021-10-08 2023-04-13 三星ダイヤモンド工業株式会社 ＳｉＣ半導体装置
CN114665375B (zh) * 2022-05-24 2022-09-23 度亘激光技术（苏州）有限公司 半导体芯片制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082866A (ja) 1998-07-06 2000-03-21 Matsushita Electric Ind Co Ltd 窒化物半導体レ―ザ素子及びその製造方法
JP2001284291A (ja) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2009200478A (ja) 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2011227980A (ja) 2010-03-29 2011-11-10 Sanyo Electric Co Ltd 光ピックアップ装置
JP2011243857A (ja) 2010-05-20 2011-12-01 Nec Corp 半導体基板の製造方法
WO2017055490A1 (de) 2015-10-01 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172238A (ja) * 1994-12-16 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ素子の製法
EP1854189B1 (en) * 2005-02-18 2015-04-08 Binoptics Corporation High reliability etched-facet photonic devices
JP4771801B2 (ja) 2005-12-16 2011-09-14 三洋電機株式会社 半導体レーザ素子
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP5245904B2 (ja) 2009-02-23 2013-07-24 日亜化学工業株式会社 半導体レーザ素子の製造方法
JP5471256B2 (ja) 2009-09-30 2014-04-16 日本電気株式会社 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082866A (ja) 1998-07-06 2000-03-21 Matsushita Electric Ind Co Ltd 窒化物半導体レ―ザ素子及びその製造方法
JP2001284291A (ja) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2009200478A (ja) 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2011227980A (ja) 2010-03-29 2011-11-10 Sanyo Electric Co Ltd 光ピックアップ装置
JP2011243857A (ja) 2010-05-20 2011-12-01 Nec Corp 半導体基板の製造方法
WO2017055490A1 (de) 2015-10-01 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement

Also Published As

Publication number Publication date
JPWO2019026953A1 (ja) 2020-07-09
US11283233B2 (en) 2022-03-22
WO2019026953A1 (ja) 2019-02-07
US20200169058A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
JP7085549B2 (ja) 半導体発光素子の製造方法及び半導体発光素子
JP2009200478A (ja) 半導体レーザ素子およびその製造方法
US11233174B2 (en) Semiconductor optical device, optical module, and manufacturing method of semiconductor optical device
US20150349491A1 (en) Distributed bragg reflector ridge laser diode and fabricating method thereof
JP4966591B2 (ja) 半導体発光素子の製造方法
US20080036044A1 (en) Semiconductor optical device and manufacturing method therefor
KR20020042410A (ko) 반도체 레이저, 반도체 레이저의 제조방법 및 반도체레이저의 실장방법
JP5273459B2 (ja) 半導体レーザの製造方法
JP4244058B2 (ja) 半導体発光素子の製造方法
KR100421224B1 (ko) 반도체 레이저 다이오드 분리 방법
JP2010258050A (ja) 半導体レーザ素子の製造方法
JP5998460B2 (ja) 半導体レーザダイオードとその製造方法
JP4771801B2 (ja) 半導体レーザ素子
WO2023145562A1 (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
WO2023219132A1 (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
JP2006303052A (ja) 半導体レーザ装置及び半導体レーザ装置の製造方法
JP6985080B2 (ja) 半導体光素子及びその製造方法
JP7489814B2 (ja) 量子カスケードレーザ素子及び量子カスケードレーザ装置
JP5147669B2 (ja) 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
JP2008311547A (ja) 半導体レーザ素子及び製造方法
JP5610032B2 (ja) 半導体レーザの製造方法
US20230130363A1 (en) Quantum cascade laser element and quantum cascade laser device
JP2012049313A (ja) 半導体レーザ素子
JPWO2005088790A1 (ja) 半導体レーザ素子、およびその製造方法
US20220165917A1 (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R150 Certificate of patent or registration of utility model

Ref document number: 7085549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150