CN101499621B - 半导体激光元件 - Google Patents

半导体激光元件 Download PDF

Info

Publication number
CN101499621B
CN101499621B CN2009101267540A CN200910126754A CN101499621B CN 101499621 B CN101499621 B CN 101499621B CN 2009101267540 A CN2009101267540 A CN 2009101267540A CN 200910126754 A CN200910126754 A CN 200910126754A CN 101499621 B CN101499621 B CN 101499621B
Authority
CN
China
Prior art keywords
laser device
semiconductor layer
semiconductor laser
substrate
cleavage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101267540A
Other languages
English (en)
Other versions
CN101499621A (zh
Inventor
广山良治
井上大二朗
别所靖之
畑雅幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101499621A publication Critical patent/CN101499621A/zh
Application granted granted Critical
Publication of CN101499621B publication Critical patent/CN101499621B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供半导体激光元件及其制造方法。该半导体激光元件包括：基板；和在基板的表面上形成的、具有在与表面平行的第一方向上延伸的光波导的半导体层，光波导在与表面平行且与第一方向交叉的第二方向上，形成于从半导体激光元件的中央部偏向一侧的区域中，在半导体激光元件的上表面上形成有第一区域和第一凹部，该第一区域位于与光波导的上述一侧相反的一侧，与光波导分开并与第一方向平行地延伸，该第一凹部在光波导的端面的延长线上，与光波导分开并与第一区域交叉，并且在第二方向上延伸，第一区域中的半导体层的厚度小于第一区域以外的区域中的半导体层的厚度。

Description

半导体激光元件
相关申请的交叉参考 
本专利申请基于广山良治等人在2008年1月21日提交的申请号为JP2008-010202、发明名称为“半导体激光元件及其制造方法”的优先权以及广山良治等人在2009年1月15日提交的申请号为JP2009-006780、发明名称为“半导体激光元件及其制造方法”的优先权，这里引证其内容供参考。 
技术领域
本发明涉及半导体激光元件及其制造方法，特别是，涉及包括形成有光波导的半导体层的半导体激光元件及其制造方法。 
背景技术
以往，已知一种包括形成有条状光波导的半导体层的氮化物类半导体激光元件。例如，在日本特开2003-17791号公报中就公开了这种氮化物类半导体激光元件。 
参照图29，在上述日本特开2003-17791号公报中公开的现有的氮化物类半导体激光元件1000中，在GaN类基板101上形成有具有脊形部102a的半导体层102，该脊形部102a构成条状光波导。该脊形部102a被设置在氮化物类半导体激光元件的宽度方向(P方向)的中央部。在半导体层102上，设置有p侧电极103。此外，在GaN类基板101的背面上，设置有与GaN类基板101进行欧姆接触的n侧电极104。此外，以与脊形部102a正交的方式，形成有由解理面构成的两个反射镜端面105和106。通过这两个反射镜端面105和106构成谐振器端面。 
此外，在GaN类基板101、半导体层102和p侧电极103上，形成有导入解理用的开槽部107。该开槽部107在由解理面构成的两个反射镜端面105和106上，以夹着设置在中央部的脊形部102a的方式，在脊形部102a的左右两侧，在P方向上隔开相同的距离并沿着与脊形部102a正交的方向形成。即，形成有相对于脊形部102a左右对称的 开槽部107。 
此外，在这种氮化物类半导体激光元件中，用于向p侧电极103供电的金属线108与p侧电极103引线结合(wire bonding)。 
这里，在现有技术中，金属线108一般被引线结合于p侧电极103的中央部。特别是，在为了氮化物类半导体激光元件的进一步小型化而使宽度方向(P方向)的长度减小的情况下，为了使相对于引线结合的错位的容差(余量：margin)大，必需使结合位置与中央部一致。 
但是，在上述日本特开2003-17791号公报的结构中，由于脊形部102a被形成在氮化物类半导体激光元件的中央部，因此在氮化物类半导体激光元件的宽度方向(P方向)的长度变小的情况下，在将金属线108结合(bonding)在p侧电极103上时，金属线108被结合在设置于中央部的脊形部102a的正上方。因此，存在在金属线108的结合时损伤脊形部102a(光波导)，激光器特性劣化的问题。 
此外，一般情况下，在氮化物类半导体激光元件中，因在半导体层形成时GaN层所具有的晶格常数和AlGaN层所具有的晶格常数的差异，导致在光波导的延伸方向和与该方向正交的方向上分别产生拉伸应力。因此，在上述日本特开2003-17791号公报中公开的氮化物类半导体激光元件的结构中，在将晶片解理成杆(bar)状时，存在在形成在半导体层102上的虚线状的开槽部107之间自发地产生微小裂缝(裂痕)的情况，该微小裂缝在脊形部102a附近在光波导的延伸方向(图29的Q方向)上产生台阶，同时在半导体激光元件的宽度方向(图29的P方向)上形成。在此情况下，由于将在光波导的延伸方向(Q方向)上具有台阶的微小裂缝作为起点解理半导体层102，因此不会得到平滑的解理面(反射镜端面105和106)，不能良好地进行解理。因此，存在所谓的损伤脊形部102a(光波导)的问题。 
发明内容
本发明的第一方案的半导体激光元件包括：基板；和在基板的表面上形成的、具有在与表面平行的第一方向上延伸的光波导的半导体层，光波导在与表面平行且与第一方向交叉的第二方向上，形成于从半导体激光元件的中央部偏向一侧的区域，在半导体激光元件的上表 面上形成有第一区域和第一凹部，该第一区域与光波导的上述一侧为相反侧，与光波导分开并与第一方向平行地延伸，该第一凹部在光波导的端面的延长线上，与光波导分开并与第一区域交叉，并且在第二方向上延伸，第一区域中的半导体层的厚度小于第一区域以外的区域中的半导体层的厚度。 
即，在本发明的第一方案的半导体激光元件中，包括基板；和形成在基板的表面上、并形成有在规定的方向上延伸的光波导的半导体层，光波导被形成在从半导体层的中央部偏向一侧的区域中，在与光波导的一侧相反的一侧的区域中，隔开规定的距离并以与光波导的延伸的规定方向平行地延伸的方式，从半导体层侧形成有第一凹状的区域，并与光波导隔开规定距离，以在光波导的端面的延长线上与第一凹状的区域交叉并在与光波导的延伸的规定的方向交叉的方向上延伸的方式，从半导体层侧形成有第一凹部。 
在该第一方案的半导体激光元件中，如上所述，在规定的方向(平行于基板的表面的第一方向)上延伸的光波导与基板的表面平行，且在与第一方向交叉的第二方向上，形成在从半导体激光元件的中央部靠近一侧的区域中。由此，在为了向半导体层的上表面侧供电而在半导体层的上表面侧的中央部引线结合金属线的情况下，由于能够抑制在光波导上引线结合金属线，因此能够抑制在结合时损伤光波导。结果是，能够抑制激光器特性劣化。 
此外，在该半导体激光元件中，在半导体激光元件的上表面上，以与光波导延伸的第一方向平行地延伸的方式形成有第一区域，第一区域中的半导体层的厚度小于第一区域以外的区域中的半导体层的厚度。由此，由于将第一区域作为中心，在与第一区域的延伸方向交叉的第二方向(半导体激光元件的宽度方向)上分割半导体层，因此，与由半导体层形成时的基板和半导体层的晶格常数的差异引起的在光波导的延伸方向上产生的拉伸应力相比，能够使在第二方向(半导体激光元件的宽度方向)上产生的拉伸应力较小。结果是，能够抑制在第一区域间自发地产生的微小裂缝在光波导的延伸方向上产生台阶地形成。由此，由于能够沿着多个第一凹部良好地进行解理而获得平滑的解理面(谐振器端面)，因此能够抑制损伤光波导。 
此外，在该半导体激光元件中，与光波导隔开规定的距离，在光波导的端面的延长线上，以与第一区域交叉并在与光波导延伸的第一方向交叉的第二方向上延伸的方式，从半导体层侧形成有第一凹部。即，第一凹部被形成在光波导的端面的延长线上的与光波导分开的区域中。由此，因为能够在与光波导分开的位置上形成第一凹部，所以在从半导体层侧形成第一凹部时，能够抑制光波导被损伤。这样，可以抑制元件的激光器特性劣化。 
本发明的第二方案的半导体激光元件的制造方法，包括：在基板的表面上，形成包含多个光波导和第一区域的半导体层的工序，该光波导在与表面平行的第一方向上延伸，该第一区域与光波导分开，并与多个光波导平行地延伸；在与光波导分开的区域中，从半导体层的上表面侧形成多个第一凹部的工序，该第一凹部与第一区域交叉，与表面平行，并在与第一方向交叉的第二方向上延伸；沿着多个第一凹部进行解理的工序；和通过沿着第一方向分离半导体层，形成芯片的工序，其中，第一区域中的半导体层的厚度小于第一区域以外的区域中的半导体层的厚度，芯片在第二方向上，在从芯片的中央部偏向一侧的区域中具有上述光波导。 
即，在本发明的第二方案的半导体激光元件的制造方法中，包括：在基板的表面上，形成包含在规定的方向上延伸的多个光波导、和与多个光波导平行地延伸的第一凹状的区域的半导体层的工序；在多个光波导之间，从半导体层侧形成多个导入解理用的第一凹部的工序，该第一凹部与第一凹状的区域交叉，并在与光波导的延伸的规定的方向交叉的方向上延伸；沿着多个第一凹部进行解理的工序；和以使得半导体激光元件在从半导体层的中央部靠近一侧的区域中具有光波导的方式，沿着光波导的延伸的规定的方向进行分离的工序。 
在该第二方案的半导体激光元件的制造方法中，如上所述，设置有以使得半导体激光元件在从半导体层的中央部偏向宽度方向的一侧的区域中具有光波导的方式进行分离的工序。即，通过进行分离的工序形成的芯片，在第二方向上，在从芯片的中央部偏向一侧的区域中具有光波导。由此，在为了向半导体层的上表面侧供电而在半导体层的上表面侧的中央部引线结合金属线的情况下，因为能够抑制金属线 被结合在光波导上，所以在结合时能够抑制光波导被损伤。结果是，能够抑制激光器元件的特性劣化。 
此外，在该半导体激光元件的制造方法中，包括形成包含与多个光波导平行地延伸的第一区域的半导体层的工序，第一区域中的上述半导体层的厚度形成得小于第一区域以外的区域中的半导体层的厚度。由此，通过第一区域，以第一区域为中心在与第一区域延伸的方向交叉的第二方向(半导体激光元件的宽度方向)上半导体层被分割，因此，与在半导体层形成时由于基板和半导体层的晶格常数的差异而在光波导的延伸方向上产生的拉伸应力相比，能够令在第二方向(半导体激光元件的宽度方向)上产生的拉伸应力较小。结果是，在进行解理时，由于能够抑制在第一凹部之间自发地产生的微小裂缝在光波导的延伸方向上形成台阶地形成，因此能够良好地进行解理而获得平滑的解理面(包含构成谐振器端面的光波导的端面的侧面)。由此，能够抑制光波导被损伤。 
而且，在半导体激光元件的制造工艺中，在基板上叠层半导体层，并在从光波导隔开规定的距离的位置形成第一区域的情况下，由于通过第一区域能够抑制结晶生长层的位错(半导体生长层的厚度的局部变化)等影响到形成光波导的区域附近，因此能够进一步抑制元件的激光器特性劣化。 
此外，在该半导体激光元件的制造方法中，包括以在多个光波导之间，与第一区域交叉并在与光波导延伸的第一方向交叉的第二方向上延伸的方式，从半导体层侧形成多个第一凹部的工序。即，包括在与光波导分开的区域中，从半导体层的上表面侧形成多个第一凹部的工序，该第一凹部与第一区域交叉并与基板的表面平行，且在与第一方向交叉的第二方向上延伸。由此，由于可以在与光波导分开的位置上形成第一凹部，因此在从半导体层的上表面侧形成第一凹部时，可以抑制光波导被损伤。同时，还可以抑制元件的激光器特性劣化。 
附图说明
图1是用于说明本发明的概念的立体图。 
图2是用于说明本发明的概念的平面图。 
图3是用于说明本发明的概念的平面图。 
图4是表示基于本发明的第一实施方式的GaN类半导体激光器芯片的结构的立体图。 
图5是表示图4中所示的GaN类半导体激光器芯片的半导体层的详细结构的剖面图。 
图6是用于说明图4所示的基于第一实施方式的GaN类半导体激光器芯片的晶片状态下的制造工艺(晶片工艺)的剖面图。 
图7是用于说明图4所示的基于第一实施方式的GaN类半导体激光器芯片的晶片状态下的制造工艺(晶片工艺)的平面图。 
图8是用于说明图4所示的基于第一实施方式的GaN类半导体激光器芯片的晶片状态下的制造工艺(晶片工艺)的立体图。 
图9是用于说明图4所示的基于第一实施方式的GaN类半导体激光器芯片的晶片状态下的制造工艺(晶片工艺)的立体图。 
图10是用于说明图4所示的基于第一实施方式的GaN类半导体激光器芯片的晶片工艺以后的制造工艺(芯片化工艺)的剖面图。 
图11是用于说明图4所示的基于第一实施方式的GaN类半导体激光器芯片的晶片工艺以后的制造工艺(芯片化工艺)的平面图。 
图12是用于说明图4所示的根基于第一实施方式的GaN类半导体激光器芯片的晶片工艺以后的制造工艺(芯片化工艺)的剖面图。 
图13是表示基于本发明的第一实施方式的第一变形例的GaN类半导体激光器芯片的结构的立体图。 
图14是表示基于本发明的第一实施方式的第二变形例的GaN类半导体激光器芯片的结构的立体图。 
图15是用于说明图14中所示的基于第一实施方式的第二变形例的GaN类半导体激光器芯片的制造工艺(晶片工艺)的平面图。 
图16是表示基于本发明的第一实施方式的第三变形例的GaN类半导体激光器芯片的结构的立体图。 
图17是用于说明图16中所示的基于第一实施方式的第三变形例的GaN类半导体激光器芯片的制造工艺(晶片工艺)的平面图。 
图18是表示基于本发明的第二实施方式的GaN类半导体激光器芯片的结构的立体图。 
图19是用于说明图18中所示的基于第二实施方式的GaN类半导体激光器芯片的制造工艺(晶片工艺)的平面图。 
图20是用于说明基于本发明的第二实施方式的变形例的GaN类半导体激光器芯片的制造工艺(晶片工艺)的平面图。 
图21是表示基于本发明的第三实施方式的GaN类半导体激光器芯片的结构的立体图。 
图22是用于说明图21中所示的基于第三实施方式的GaN类半导体激光器芯片的制造工艺(晶片工艺)的剖面图。 
图23是用于说明图21中所示的基于第三实施方式的GaN类半导体激光器芯片的制造工艺(晶片工艺)的剖面图。 
图24是表示基于本发明的第四实施方式的GaN类半导体激光器芯片的结构的立体图。 
图25是表示图24所示的基于本发明的第四实施方式的GaN类半导体激光器芯片的结构的平面图。 
图26是通过图24所示的基于第四实施方式的GaN类半导体激光器芯片的制造工艺形成的用于导入解理的凹部周边的放大剖面图。 
图27是表示基于本发明的第五实施方式的GaN类半导体激光器芯片的结构的立体图。 
图28是用于说明图27所示的基于第五实施方式的GaN类半导体激光器芯片的制造工艺(晶片工艺)的剖面图。 
图29是表示在日本特开2003-17791号公报中公开的现有的具备形成有条状的光波导的半导体层的氮化物类半导体激光元件的结构的立体图。 
具体实施方式
首先，参照图1～图3，在说明本发明的具体实施方式之前，说明本发明的概念。 
在作为本发明的一个实施方式的半导体激光元件100上，如图1所示，在基板1上，形成有具有构成光波导的电流注入区域2a的半导体层2，其中，所述电流注入区域2a在从基板1的中央部偏向半导体激光元件100的宽度方向(A方向，B方向)的一侧(A方向侧)的区 域中，且在规定的方向(半导体激光元件100的激光出射方向：C方向)上延伸。其中，作为半导体激光元件100的激光出射方向的C方向和作为宽度方向的A方向(B方向)分别是本发明的“第一方向”和“第二方向”的一个例子。此外，电流注入区域2a是本发明的“光波导”的一个例子。在电流注入区域2a的上表面以外的半导体层2上形成有电流阻挡层3。此外，在电流阻挡层3上，设置有与半导体层2的电流注入区域2a欧姆接触的第一电极4。此外，在基板1的背面上，设置有与基板1欧姆接触的第二电极5。此外，以与电流注入区域2a(光波导)正交的方式，形成有两个解理面6和7。 
此外，在半导体层2、电流阻挡层3和第一电极4上，形成有用于进行解理的解理导入用台阶8a和8b。在位于电流注入区域2a的端面的延长线上的解理面6和7上，仅在与电流注入区域2a的一侧(A方向侧)相反的一侧(B方向侧)的区域中，相对于电流注入区域2a(光波导)隔开规定的距离，以沿着与电流注入区域2a正交的A方向(B方向)延伸的方式形成有该解理导入用台阶8a和8b。并且，在半导体激光元件100的上表面的与电流注入区域2a的一侧(A方向侧)相反的一侧(B方向侧)的区域中，在半导体层2上，从半导体层2的上表面侧朝向基板1以在与电流注入区域2a平行的方向(C方向)上延伸的方式形成有槽部9。此外，槽部9以与解理导入用台阶8a和8b交叉的方式形成。其中，第一电极4和第二电极5分别是本发明的“第一电极层”和“第二电极层”的一个例子。此外，解理导入用台阶8a和8b是本发明的“第一凹部”的一个例子，槽部9是本发明的“第一区域”的一个例子。此外，槽部9优选形成为不从解理导入用台阶8a和8b的长度方向(A方向)的端部在电流注入区域2a的方向上伸出。通过如此配置槽部9和解理导入用台阶8，在后述的图3中，在A方向(B方向)上相邻的解理导入用台阶8之间能够容易地形成微小裂缝(micro-crack)(微小裂痕)10b。 
在该半导体激光元件100中，如上所述，在与基板1的表面平行的激光出射方向(C方向)上延伸的构成光波导的电流注入区域2a与基板1的表面平行地被形成在从半导体层2的中央部靠近与C方向交叉的半导体激光元件100的宽度方向(A方向(B方向))的一侧(A 方向侧)的区域中。由此，在为了向半导体层2的上表面供电而在半导体层2的上表面侧的中央部引线结合金属线的情况下，由于能够抑制金属线被结合在光波导上，因此能够抑制结合时损伤光波导。其结果是，能够抑制激光器特性劣化。 
基板1由具有六方晶体结构的包含氮化物的半导体构成，也可以由GaN、AlN、InN、BN、TlN或它们的混晶构成。此外，基板1可以是具有n型导电性的结构，也可以是具有p型导电性的结构。关于基板1的面方位，能够使用{0001}面、{11-22}面、{11-20}面或{1-100}面等的基板。在这种情况下，从解理面6和7的平坦性以及容易解理的观点考虑，解理面6和7优选是{1-100}面或{0001}面。 
此外，半导体层2包括至少与基板1不同的导电类型的层。此外，该半导体层2也可以包括活性层。在这种情况下，在活性层的与基板1相反的一侧的表面上，也可以具有与基板1不同的导电类型的层。进一步，活性层也可以被带隙比活性层的大且导电类型互相不同的两个层夹着。在此情况下，导电类型互相不同的两个层中的一层也可以是基板1。 
此外，半导体层2中的至少一层的晶格常数也可以比基板的小。在此情况下，如图2所示，在半导体层2上，分别在与半导体层2的表面平行的方向(A方向、B方向和C方向)上施加拉伸应力。在存在该光波导的延伸的方向(C方向)的拉伸应力的状态下，在进行制造工艺时，通过在与光波导的延伸方向正交的方向(A方向(B方向))上，以虚线状形成解理导入用台阶8，在互相相邻的解理导入用台阶8之间产生微小裂缝10(图2中以虚线表示)。而且，由于沿着解理导入用台阶8进行解理，因此与没有形成解理导入用台阶8的情况相比，解理良好。但是，在此状态下，由于在与光波导的延伸方向正交的方向(A方向(B方向))上也产生与在光波导的延伸的C方向上施加的拉伸应力相同大小的拉伸应力，因此，如图2所示，局部地产生在光波导延伸的C方向上产生台阶地延伸的微小裂缝10a(以虚线表示)。在此情况下，存在不能在半导体层2上形成平滑的解理面的情况。 
这里，在该半导体激光元件100中，如图3所示，通过在半导体层2的表面上，以与电流注入区域2a的延伸方向(C方向)平行地延 伸的方式形成槽部9(在图2中以粗线表示)，由此，该槽部9中的半导体层2的厚度变得小于槽部9以外的区域中的半导体层2的厚度。即，该槽部9以在与光波导的延伸方向正交的A方向(B方向)上分割半导体层2(参照图1)的方式构成。由此，由于A方向(B方向)的拉伸应力与C方向的拉伸应力相比被降低，因此能够消除具有图2所示那样的台阶的微小裂缝10a的形成。由此，如图3所示，以互相相邻的解理导入用台阶8为起点在A方向(B方向)上形成直线状的微小裂缝10b(在图2中，以虚线表示)。结果是，由于以直线状的微小裂缝10b为起点解理半导体层2(参照图1)，因此能够更好地进行半导体层2的解理，获得平滑的解理面6和7。由此，能够抑制光波导被损伤。 
此外，在该半导体激光元件100中，从构成光波导的电流注入区域2a隔开规定的距离，在构成光波导的端面的解理面6和7的延长线上，以与槽部9交叉并在与光波导的延伸的规定的方向交叉的方向上延伸的方式，从半导体层2侧形成有解理导入用台阶8a和8b。即，解理导入用台阶8a和8b被形成在解理面6和7的延长线上与光波导分开的区域。由此，因为能够将解理导入用台阶8a和8b形成在与光波导分开的位置上，所以在从半导体层2的上表面侧形成解理导入用台阶8a和8b时，能够抑制光波导被损伤。由此，能够抑制激光器特性劣化。 
此外，如图1所示，电流注入区域2a也可以由截面形状为凸型的脊形部形成，也可以不设置凸型的脊形部，而在电流阻挡层3设置在C方向上延伸的开口部(未图示)，并通过开口部连接由开口部规定的电流注入区域2a和第一电极4。 
此外，电流注入区域2a优选沿着与作为能够获得良好的解理面的面方位的{1-100}面正交的<1-100>方向(C方向)形成。 
此外，半导体层2由具有六方晶体结构的包含氮化物的半导体构成，还可以由GaN、AlN、InN、BN、TlN或它们的混晶构成。此外，关于构成半导体层2的各层(导电类型与基板1不同的层、活性层、导电类型互相不同的两层等)的带隙，通过改变构成该层的材料、混晶的比率，能够将其设定为期望值。 
此外，作为向n型基板1和半导体层2的n型层导入的掺杂剂，能够采用碳、氧、硅、硫、锗、硒和碲等，作为向p型基板1和半导体层2的p型层中导入的掺杂剂，可以采用铍、镁和锌等。 
此外，电流阻挡层3用于阻碍电流注入到电流注入区域2a以外的区域中，能够由绝缘物或高电阻材料形成。具体而言，能够采用铝、硅、钛、锌、钾、锆、铟和铪等的氧化物或氮化物。 
此外，第一电极4和第二电极5分别是用于向电流注入区域2a和基板1供电的欧姆电极，均由具有导电性的材料构成。第一电极4和第二电极5也可以由铝、硅、钛、铬、镍、锗、铑、钯、银、铟、锡、铂、金及其合金或者叠层有它们的层的多层结构构成。其中，第一电极4和第二电极5也可以从解理面6和7隔开规定的距离形成。此外，第一电极4和第二电极5也可以从元件的侧面(与光波导平行的侧面)隔开规定的距离形成。 
解理导入用台阶8a和8b是用于正常地进行解理的凹部，采用金刚石点等前端尖硬的工具，通过划线来形成，也可以通过仅向期望区域照射激光束和离子束等具有高能量的束，蒸发该部分的材料而形成。 
以下，根据附图说明将上述本发明的概念具体化而成的实施方式。 
(第一实施方式) 
首先，参照图4和图5，说明基于第一实施方式的GaN类半导体激光器芯片(元件)200的结构。其中，基于第一实施方式的GaN类半导体激光器芯片200是400nm段半导体激光器芯片(蓝紫色激光二极管)。 
如图4所示，在基于第一实施方式的GaN类半导体激光器芯片200中，在由n型GaN构成的基板11上，形成有包含后述的活性层24(参照图5)、并具有pn结的半导体层12。该半导体层12包括在C方向上成条状(细长状)延伸的构成光波导的脊形部12a。其中，C方向是GaN类半导体激光器芯片200的激光射出方向，是本发明的“第一方向”的一个例子。此外，脊形部12a是本发明的“光波导”的一个例子。 
此外，GaN类半导体激光器芯片200具有与脊形部12a延伸的C方向平行的第一元件侧面201、和与第一元件侧面201相对并与C方 向平行的第二元件侧面202，在与C方向正交的方向(A方向(B方向))上，在A方向侧形成有第二元件侧面202，在B方向侧形成有第一元件侧面201。其中，A方向(B方向))是GaN类半导体激光器芯片200的宽度方向，是本发明的“第二方向”的一个例子。 
这里，在第一实施方式中，如图4所示，在GaN类半导体激光器芯片200的上表面上，从半导体层12一侧形成有在与脊形部12a的延伸方向(C方向)平行的方向上延伸的槽部30。此外，槽部30在后述的制造工艺中以与形成在基板11的表面上的槽部11a重合的方式形成。此外，槽部30被形成为，从GaN类半导体激光器芯片200的B方向侧的端面(第一元件侧面201)起在A方向上具有宽度W0(＝约10μm)，并且从GaN类半导体激光器芯片200的上表面起朝向基板11具有深度D0(＝约5μm)。其中，槽部30是本发明的“第一区域”的一个例子。其中，在图4中若干夸张地表示构成槽部30的半导体层12的厚度。此外，在基板11的表面上形成的槽部11a是本发明的“第三凹部”的一个例子。 
此外，如图4所示，GaN类半导体激光器芯片200的A方向(B方向)的长度(宽度)被形成为约200μm，并且C方向的长度(进深)被形成为约400μm。此外，解理方向(实质上与脊形部12a正交的方向)(A方向(B方向))是<11-20>方向。此外，射出激光的面(后述的解理面17或18)是M面({1-100}面)。 
此外，在第一实施方式中，脊形部12a形成在从GaN类半导体激光器芯片200的A方向(B方向)的中央部600(在图4中以点划线表示)向一侧(A方向侧)仅靠近距离W1(＝约30μm)的区域中，并被形成在从GaN类半导体激光器芯片200的一侧(A方向侧)的端部靠近内侧规定的距离W2(＝约70μm)的区域中。在该脊形部12a的上表面上，形成有从脊形部12a侧起依次叠层有Pt膜和Pd膜的p侧电极13。此外，在半导体层12上，以覆盖p侧电极13的方式，形成有由具有约300nm厚度的SiO2膜构成的电流阻挡层14。在该电流阻挡层14的p侧电极13的正上方的C方向的两端部(后述的解理面17和18)附近以外的区域中，设置有开口部14a。此外，在p侧电极13和电流阻挡层14上的由距离GaN类半导体激光器芯片200的端面(第 一元件侧面201和第二元件侧面202、以及解理面17和18四个面)向内侧大约30μm的线围成的区域中，从p侧电极13和电流阻挡层14一侧形成有依次叠层有Ti膜和Au膜的p侧垫式电极15。而且，该p侧垫式电极15是本发明的“第一电极层”的一个例子。该p侧垫式电极15的A方向(B方向)的长度(宽度)被形成为约140μm，并且C方向的长度(进深)被形成为约340μm。此外，在GaN类半导体激光器芯片200的背面上，形成有从基板11侧依次叠层有Ti膜、Pt膜和Au膜的n侧电极16。其中，n侧电极16是本发明的“第二电极层”的一个例子。 
此外，在GaN类半导体激光器芯片200上，以与构成光波导的脊形部12a正交的方式，形成有两个解理面17和18。通过这两个解理面17和18，构成GaN类半导体激光器芯片200的谐振器端面。 
此外，在第一实施方式中，如图4所示，在基板11、半导体层12和电流阻挡层14上，在与解理面17和18的边界上，从GaN类半导体激光器芯片200的上表面起，形成有用于进行解理的具有深度D1(＝约20μm)的解理导入用台阶19a和19b。其中，解理导入用台阶19a和19b是本发明的“第一凹部”的一个例子。该解理导入用台阶19a和19b仅在与脊形部12a的一侧(A方向侧)相反的一侧(B方向侧)的区域中，相对于脊形部12a(光波导)隔开规定的间隔W3(＝约70μm以上)，沿着与脊形部12a(光波导)正交的方向(A方向(B方向))被分别形成。 
具体而言，解理导入用台阶19a和19b从脊形部12a(光波导)在B方向上隔开规定的距离W3(＝约90μm)一直形成到GaN类半导体激光器芯片200的B方向的端面。此外，解理导入用台阶19a和19b在B方向上具有宽度W4(＝约40μm)。 
此外，在第一实施方式中，解理导入用台阶19a和19b被形成在没有形成p侧电极15的区域中。 
此外，在第一实施方式中，如图4所示，在基板11和n侧电极16的A方向和B方向的端部(基板11和n侧电极16与第二元件侧面202和第一元件侧面201的边界附近)，从GaN类半导体激光器芯片200的背面起，沿着脊形部12a(光波导)的延伸方向(C方向)，分别形 成有用于进行分离的分离导入用台阶20a和20b。其中，分离导入用台阶20a和20b是本发明的“第二凹部”的一个例子。 
此外，在第一实施方式中，解理面17和18的槽部30与解理导入用台阶19a(19b)交叉的区域具有大约25μm的深度D2。即，在解理面17和18的与第一元件侧面201的边界附近，部分地形成有比槽部30和解理导入用台阶19a(19b)更深的凹陷。 
作为基板11和半导体层12的详细结构，由n型GaN构成的基板11掺杂氧并由六方晶体构成。此外，半导体层12具有由Ga面的c面(面方位(0001))构成的主表面。此外，在半导体层12中，如图5所示，形成有配置在基板11上并由掺杂Ge的n型GaN层构成的缓冲层21。在该缓冲层21上形成有由n型Al0.05Ga0.95N构成的n型包覆层22。 
此外，在n型包覆(clad)层22上形成有由非掺杂GaN构成的n侧光导向层23。在该n侧光导向层23上，形成有具有多重量子阱(MQW)结构的活性层24。该活性层24具有两个由非掺杂GaN构成的障壁层(未图示)和三个由非掺杂In0.1Ga0.9N构成的阱层(未图示)交替叠层的结构。 
此外，在活性层24上形成有由非掺杂GaN构成的p侧光导向层25。在该p侧光导向层25上，形成有由非掺杂Al0.3Ga0.7N构成的盖层26。该盖层26具有通过抑制活性层24的In原子脱离而抑制活性层24的结晶品质劣化的功能。 
此外，在盖层26上形成有掺杂了Mg并由p型Al0.05Ga0.95N构成的p型包覆层27。该p型包覆层27具有通过从p型包覆层27的上表面蚀刻规定的区域而形成的具有大约1.5μm的宽度并在C方向(参照图4)上延伸的凸部。此外，在p型包覆层27的凸部上形成有由非掺杂In0.05Ga0.95N构成的p侧接触层28。通过这些p型包覆层27的凸部和p侧接触层28，形成构成电流注入区域并具有作为光波导的功能的脊形部12a。其中，在图5中若干夸张地表示了构成槽部30的半导体层12的各层的厚度。 
接着，参照图5～图9，说明基于第一实施方式的GaN类半导体激光器芯片200的晶片状态下的制造工艺(晶片工艺)。 
首先，如图6所示，在由n型GaN构成的基板11的主表面上，形成具有大约20μm的宽度W5(宽度W0的约2倍)并具有大约5μm的深度D3的槽部11a。此外，如图7所示，槽部11a在A方向(B方向)上以间隔W6(＝约400μm)并以在与A方向(B方向)正交的C方向上延伸的方式形成为条(stripe)状。而且，在槽部11a的形成工艺中，在基板11的主表面上通过EB蒸镀法等形成SiO2膜(未图示)之后，通过光刻和蚀刻技术在SiO2膜上形成条状的开口部。之后，将SiO2膜作为掩模，通过RIE等在基板11上形成条状的槽部11a(参照图7)。其中，槽部11a是本发明的“第三凹部”的一个例子。 
接着，在除去SiO2膜(未图示)之后，如图5和6所示，使用MOVPE(Metal Organic Vapor Phase Epitaxy：金属有机气相外延)，在大约1150℃的基板温度下，在基板11上依次生长由掺杂了Ge的n型GaN层构成的缓冲层21、由n型Al0.05Ga0.95N构成的n型包覆层22以及由非掺杂GaN构成的n侧光导向层23。 
之后，使用MOVPE法，在大约850℃的基板温度下，在n侧光导向层23上，通过交替地生长三个由非掺杂In0.1Ga0.9N构成的阱层(未图示)和两个由非掺杂GaN构成的障壁层(未图示)，形成活性层24。接着，在活性层24上依次形成由非掺杂GaN构成的p侧光导向层25和由非掺杂Al0.3Ga0.7N构成的盖层26。 
之后，使用MOVPE法，在大约1150℃的基板温度下，在盖层26上生长掺杂了Mg并由p型Al0.05Ga0.95N构成的p型包覆层27。 
接着，使用MOVPE法，在大约850℃的基板温度下，在p型包覆层27上形成由非掺杂In0.05Ga0.95N构成的p侧接触层28。 
这里，在第一实施方式中，如图6所示，在形成在基板11上的槽部11a上，在半导体层12上，形成有与槽部11a以外的主表面上相比结晶生长层(半导体层12)的厚度非常薄的状态的槽部30。其中，槽部30是本发明的“第一区域”的一个例子。在此情况下，在槽部30处，通过将半导体层12在A方向(B方向)上分割，缓和在与槽部11a延伸的方向(图7的C方向)正交的A方向(B方向)的半导体层12上施加的拉伸应力。此外，在槽部30附近，结晶生长层(半导体层12)以较厚地隆起的方式形成，该部分的半导体层12的膜的厚度和组成、 与在A方向(B方向)离开槽部30的区域的半导体层12的膜的厚度和组成不同。其中，这样进行结晶生长的理由认为如下所述。 
首先，认为，因为槽部11a的内侧面是与作为由n型GaN构成的基板11的主表面的(0001)面不同的(11-20)面，所以由于该面方位的差异而导致结晶生长层(半导体层12)的生长速度变慢。另一方面，因为未形成槽部11a的槽部11a附近的基板11的主表面、槽部11a的底部是与基板11的主表面相同的(0001)面，所以能够与充分远离槽部11a的区域相同地进行半导体层12的结晶生长。但是，由于槽部11a的内侧面((11-20)面)的某些影响，本来应该被供向槽部11a的底部的各构成原子不被供向槽部11a的底部，另一方面，被供向槽部11a附近的基板11的主表面上。其结果是，认为，半导体层12因为在槽部11a的附近在基板11的主表面上被较厚地生长，所以如图6所示，在槽部30的内侧面附近，以结晶生长层(半导体层12)较厚地隆起的方式形成。 
此外，如上所述，为了槽部30在A方向(B方向)上分割半导体层12，优选以使得形成在结晶生长前的基板11上的槽部11a的深度D3是半导体层12的厚度以上的厚度的方式加以形成。此外，在此情况下，槽部11a的宽度W5优选被形成为约10μm～约30μm。而且，在图7中，表示在基板11(参照图6)的槽部11a上形成有槽部30(阴影区域)的状态。 
之后，使用真空蒸镀法和蚀刻技术，形成脊形部12a和p侧电极13。具体而言，使用真空蒸镀法，在p侧接触层28上，从p侧接触层28依次形成Pt膜和Pd膜。接着，使用蚀刻技术，以在C方向(参照图4)上延伸的抗蚀剂(未图示)为掩模，蚀刻Pt膜和Pd膜，并从p侧接触层28和p型包覆层27的上表面蚀刻规定的区域。由此，如图5所示，在多个槽部30的各个之间，形成由p侧接触层28和p型包覆层27的凸部构成的具有约1.5μm的宽度的两个脊形部12a、以及配置在各个脊形部12a上的p侧电极13。 
此时，在第一实施方式中，如图7所示，脊形部12a(在图7中，以虚线表示)以在与作为解理方向的<11-20>方向(A方向(B方向))实质上正交的方向(<1-100>方向)(C方向)上条状(细长状)延伸 的方式被形成。此外，脊形部12a以间隔W6(＝约400μm)被形成在相对于形成在基板11上的槽部11a(槽部30)的中央部，在A方向和B方向上分别隔开约130μm(＝W3+W4)的位置上。因此，脊形部12a被形成为交替地具有间隔W7(＝约140μm)和间隔W8(＝约260μm)的不同的两个间隔。这样，如图5所示，形成由缓冲层21、n型包覆层22、n侧光导向层23、活性层24、p侧光导向层25、盖层26、p型包覆层27和p侧接触层28构成的半导体层12。 
之后，如图8所示，使用等离子体CVD法，在半导体层12上，以覆盖p侧电极13的方式，形成由具有约300nm的厚度的SiO2膜构成的电流阻挡层14。 
接着，使用蚀刻技术，以光致抗蚀剂(未图示)为掩模，蚀刻电流阻挡层14，在形成在p侧电极13的正上方的区域中的成为解理面17和18的区域以外的区域中的电流阻挡层14的部分上，形成开口部14a(参照图8)。由此，p侧电极13的上表面露出。 
之后，如图9所示，使用真空蒸镀法和剥离法，在露出于开口部14a的p侧电极13的上表面部分和电流阻挡层14的规定的区域上，从p侧电极13和电流阻挡层14侧起依次叠层Ti膜和Au膜，由此，形成p侧垫式电极15。具体而言，在电流阻挡层14上的由从成为GaN类半导体激光器芯片200的端面(第一元件侧面201和第二元件侧面202以及解理面17和18四个面)的位置(参照图4)靠内侧约30μm的线包围的区域以外的区域上，形成光致抗蚀剂(未图示)。然后，使用真空蒸镀法，在p侧电极13和电流阻挡层14上，从p侧电极13和电流阻挡层14起依次形成Ti膜和Au膜。之后，利用剥离法除去光致抗蚀剂(未图示)，由此，在p侧电极13和电流阻挡层14上的由从成为GaN类半导体激光器芯片200的端面(第一元件侧面201和第二元件侧面202以及解理面17和18四个面)的位置(参照图4)靠内侧约30μm的线包围的区域上，形成p侧垫式电极15。此时，p侧垫式电极15被形成为，从p侧垫式电极15的A方向(B方向)的中央部偏向与一侧(A方向侧)相反的一侧(B方向侧)约30μm的区域上配置构成光波导的脊形部12a。而且，各p侧垫式电极15在A方向(B方向)的长度(宽度)被形成为约140μm，并且在C方向的长度(进 深)被形成为约340μm。 
接着，研磨基板11的背面，直到基板11的厚度例如为约100μm为止。之后，如图9所示，使用真空蒸镀法，在基板11的背面上，从基板11侧起依次叠层Ti膜、Pt膜和Au膜，由此形成n侧电极16。这样，就完成了GaN类半导体激光器芯片200被配置成矩阵状的晶片。 
接着，参照图4、图6、图7和图9～图12，说明基于第一实施方式的GaN类半导体激光器芯片200的晶片工艺以后的制造工艺(芯片工艺)。 
这里，在第一实施方式中，如图7所示，从半导体层12侧起，沿着条状脊形部12a的延伸方向(C方向)，隔开约400μm的间隔(相当于间隔W6)，使用金刚石点或激光等形成在与脊形部12a正交的方向(A方向和B方向)上延伸的解理导入用凹部19。此时，解理导入用凹部19被形成为，与槽部30正交，并从槽部30的中心位置向A方向和B方向分别延伸约40μm(相当于图4的W4)。其中，解理导入用台阶19a和19b是本发明的“第一凹部”的一个例子。此时，因为解理导入用凹部19形成在没有形成p侧电极15的区域上，所以能够抑制在利用金刚石点或激光等进行形成时产生金属碎片等。由此，能够抑制在p侧层(p侧光导向层25、盖层26、p型包覆层27、p侧接触层28、p侧电极13和p侧垫式电极15)与n侧层(n侧电极16、基板11、缓冲层21、n型包覆层22和n侧光导向层23)之间，因金属碎片等而电短路。 
此外，在第一实施方式中，解理导入用凹部19不被形成在从脊形部12a起在A方向或B方向上约70μm以内的区域中，解理导入用凹部19的A方向(B方向)的中央部形成为均与相邻的脊形部12a(光波导)隔开距离W3+W4(＝90+40＝约130μm)。由此，因为能够抑制解理导入用凹部19和脊形部12a的距离变小，所以在形成解理导入用凹部19时能够抑制损伤脊形部12a。此外，解理导入用凹部19被形成为，在与槽部30不交叉的区域中具有深度D1(＝约20μm)，并在与槽部30交叉的区域中具有深度D2(＝约25μm)。即，槽部30从GaN类半导体激光器芯片200的上表面起，形成在基板11、半导体层12和电流阻挡层14上，在槽部30的底部露出基板11。而且，在晶 片被解理之前的状态下，解理导入用凹部19被形成为槽状。 
在此状态下，如图10所示，以使得晶片的上表面(在基板11上形成有半导体层12的面)侧分开的方式，以基板11的下表面(背面)侧为支点施加负荷，由此，在解理导入用凹部19的位置沿着A方向(B方向)(参照图9)解理晶片。由此，如图11所示，成为GaN类半导体激光器芯片200在A方向(B方向)上配置成一列的杆(条)状态。此时，因为以使得上表面侧分开的方式以基板11的下表面侧为支点解理晶片，所以能够抑制向半导体层12的脊形部12a施加负荷。由此，因为能够抑制机械地损伤半导体层12的脊形部12a，所以能够抑制激光特性劣化。 
接着，如图11和图12所示，从解理成杆状态的晶片的基板11的背面起，以约200μm的间隔，在条状脊形部12a的延伸方向(C方向)(参照图11)上，使用金刚石点或激光等形成分离导入用凹部20。此时，分离导入用凹部20每隔一个地被形成于在基板11的厚度方向上与槽部30(参照图7)相对的区域中。由此，在交替地具有不同的两个间隔的脊形部12a中，在与具有小间隔W7的相邻的脊形部12a之间的中央部相对的区域中也形成分离导入用凹部20。结果是，在与从各脊形部12a的两侧分开约70μm和约130μm的位置相对的区域中，分别配置分离导入用凹部20。此外，分离导入用凹部20从GaN类半导体激光器芯片200的背面侧起，被形成在基板11和n侧电极16上。在GaN类半导体激光器芯片200中，因为从脊形部12a起相对于基板11，不仅在厚度方向(上下方向)而且在宽度方向也能够隔开规定的距离形成分离导入用凹部20，所以在形成分离导入用凹部20时能够抑制损伤脊形部12a的情况。此外，在由于互相相对的槽部30和分离导入用凹部20而使得厚度变小的基板11的部分处，与不与槽部30相对的分离导入用凹部20的部分相比，能够更容易地进行晶片的分离。而且，在将已被解理成杆状态的晶片分离之前的状态下，分离导入用凹部20被形成为槽状。其中，分离导入用凹部20是本发明的“第二凹部”的一个例子。 
在此状态下，如图12所示，以使得GaN类半导体激光器芯片200的下表面(背面)侧打开的方式，以半导体层12侧(上表面侧)为支 点施加负荷，由此，在分离导入用凹部20的位置沿着C方向(参照图11)对杆状态的晶片进行分离。由此，如图4所示，将杆状态的晶片分割成具有大约200μm的A方向(B方向)的长度(宽度)和约400μm的C方向的长度(深度)的GaN类半导体激光器芯片200(200a)，制造出多个GaN类半导体激光器芯片200。 
而且，在第一实施方式中，获得GaN类半导体激光器芯片200和200a这两个芯片，该两个芯片以分离导入用凹部20为对称轴，在A方向(B方向)上具有对称的形状。 
在第一实施方式中，如上所述，在C方向上以条状(细长状)延伸的构成光波导的脊形部12a，形成在从与半导体层12的C方向正交的A方向(B方向)的中央部向一侧(A方向侧)仅靠近距离W1(＝约30μm)的区域中。由此，在为了向半导体层12的上表面供电而在半导体层12的上表面的中央部引线结合金属线的情况下，因为能够抑制金属线被结合在构成光波导的脊形部12a上，所以在结合时能够抑制损伤构成光波导的脊形部12a。其结果是，能够抑制激光特性劣化。 
此外，在第一实施方式中，在半导体层12的表面上，以与脊形部12a的延伸的C方向平行地延伸的方式形成有槽部30，该槽部30处的半导体层12的厚度小于槽部30以外的区域中的半导体层12的厚度，因此，利用槽部30，以槽部30为中心，能够在与槽部30的延伸方向(C方向)正交的方向(A方向(B方向))上分开半导体层12。由此，与在半导体层形成时因基板11(GaN)和半导体层12(AlGaN)的晶格常数的差而导致在脊形部12a延伸的C方向上产生的拉伸应力相比，能够减小在与C方向正交的A方向(B方向)(谐振器端面的延伸方向)上产生的拉伸应力。其结果是，因为能够抑制在互相相邻的解理导入用凹部19之间自发地产生的微小裂缝在C方向上产生台阶地被形成，所以能够沿着多个解理导入用凹部19良好地进行解理，从而获得平滑的解理面17和18(谐振器端面)。由此，可以抑制构成光波导的脊形部12a被损伤的情况。 
而且，在GaN类半导体激光器芯片200的制造工艺中，在覆盖预先形成在基板11的主表面上的凹形状的槽部11a的同时，在基板11上叠层半导体层12形成槽部30的情况下，从形成脊形部12a(光波导) 的区域附近离开规定的距离形成槽部30，由此，能够抑制因槽部30而产生的结晶生长层的紊乱影响脊形部12a，因此能够更进一步抑制元件的激光特性劣化。 
此外，在第一实施方式中，仅在与脊形部12a的一侧相反的一侧(B方向侧)的区域上，从半导体层12侧(上侧)起形成解理导入用台阶19a和19b(解理导入用凹部19)，并且在脊形部12a的一侧(A方向侧)的区域中不形成解理导入用台阶19a和19b(解理导入用凹部19)，由此，能够将解理导入用台阶19a和19b(解理导入用凹部19)形成在离开构成光波导的脊形部12a的位置上，因此，在从半导体层12侧(上侧)形成解理导入用台阶19a和19b(解理导入用凹部19)时，能够抑制构成光波导的脊形部12a被损伤。这样，也能够抑制激光特性劣化。 
此外，在第一实施方式中，在由从解理导入用台阶19a和19b(解理导入用凹部19)分别靠内侧约30μm的线包围的区域中形成p侧垫式电极15，由此，因为p侧垫式电极15和解理导入用台阶19a、19b间隔约30μm地被形成，所以即使在构成p侧垫式电极15的导电材料飞散的情况下，也能够抑制由附着在解理导入用台阶19a和19b上而引起的漏电流增加。 
此外，在第一实施方式中，因为在基板11的背面上形成有在C方向上延伸的分离导入用台阶20a和20b，所以形成分离导入用台阶20a和20b的部分的基板11的厚度变薄，与此相应地，在进行制造工艺中的元件分离时，能够在形成有分离导入用台阶20a和20b的部分沿着C方向容易地进行晶片的分离(芯片化)。 
此外，在第一实施方式中，通过在与槽部30相对的位置的基板11的背面上设置分离导入用台阶20b，因为槽部30和分离导入用台阶20b使基板11的厚度进一步变薄，所以能够更容易地沿着C方向进行晶片分离。 
此外，在第一实施方式中，因为在与基板11的表面上的槽部30相对的区域中，形成有与第一方向(C方向)平行的延伸的槽部11a，所以在槽部11a的部分，能够容易地沿着C方向分割基板11。此外，因为能够令形成在槽部11a上的半导体层12的厚度、即槽部30处的 半导体层12的厚度比形成在其它区域上的半导体层12的厚度小，所以在槽部11a上的槽部30处，能够容易地向半导体层12的A方向(B方向)进行分割。 
此外，在第一实施方式中，槽部11a的深度D3(＝约5μm)形成得比半导体层12的厚度大，由此，能够容易地在结晶生长在基板11的表面上的半导体层12上形成用于在A方向上分割半导体层12的槽部30。 
此外，在第一实施方式中，通过以从半导体层12的表面达到基板11的一部分的方式构成槽部30，在进行元件分离时，能够通过槽部30在厚度变小的基板11的部分上容易进行分离(芯片化)。 
此外，在第一实施方式中，通过以使得与脊形部12a的延伸方向(C方向)正交的方向(A方向)的宽度向上方增大的方式形成槽部30，在以使得杆状态的晶片的下表面(基板11的背面)侧打开的方式而进行元件分离时，因为由于分离而弯曲的半导体层12的端部相互间(槽部30的内侧面)难以接触，所以在元件分离时能够抑制损伤半导体层12。 
此外，在第一实施方式中，以使得与脊形部12a的延伸方向正交的方向(A方向(B方向))的宽度向上方变大的方式形成解理导入用台阶19a和19b，由此，能够使得在利用激光照射等形成解理导入用台阶19a和19b的端部时的能量比利用激光照射等形成解理导入用台阶19a和19b的底部时的能量小，因此，能够抑制对解理导入用台阶19a和19b的端部附近的脊形部12a的热影响，并能够抑制脊形部12a的劣化。 
此外，在第一实施方式中，形成槽部30和解理导入用台阶19a(19b)，使得槽部30和解理导入用台阶19a(19b)交叉的区域的深度D2(＝约25μm)比槽部30和解理导入用台阶19a(19b)不交叉的区域中的槽部30的深度D0(＝约5μm)以及解理导入用台阶19a(19b)的深度D1(＝约20μm)大，由此，在制造工艺中将晶片解理成杆状态时，以直至基板11的内部被更深地形成的解理导入用凹部19为起点进行解理，因此，能够更容易地获得平滑的解理面17和18(谐振器端面)。 
此外，在第一实施方式中，形成分离导入用台阶20a和20b，使得具有与从脊形部12a(光波导)的解理面17直到解理面18的长度实质相同的长度，由此，在通过元件分离形成GaN类半导体激光器芯片200时，能够可靠地在分离导入用台阶20a和20b延伸的C方向上进行晶片的分离。 
此外，在第一实施方式中，通过在n侧电极16和基板11上形成分离导入用台阶20a和20b而从n侧电极16的下表面直到基板11的一部分构成分离导入用台阶20a(20b)，由此，在制造工艺中的元件分离时，能够通过分离导入用台阶20a(20b)在厚度已变小的基板11的部分上容易地进行分离(芯片化)。 
此外，在第一实施方式中，通过GaN等氮化物类半导体构成基板11和半导体层12，由此，能够抑制光波导被损伤，并且能够形成抑制激光特性劣化的GaN类半导体激光器芯片200。 
此外，在第一实施方式的制造工艺中，以使得GaN类半导体激光器芯片200在相对于半导体层12的中央部偏向宽度方向的一侧(A方向侧)的区域中具有光波导的方式，设置有进行分离(芯片化)的工序。即，位于通过进行分离的工序形成的半导体层12的第一元件侧面201和第二元件侧面202之间的构成光波导的脊形部12a，被配置在相对于半导体层12的中央部偏向第二元件侧面202的一侧的区域中。由此，在为了向半导体层12的上表面侧供电而在半导体层12的上表面侧的中央部引线结合金属线的情况下，因为能够抑制在构成光波导的脊形部12a上结合金属线，所以在结合时能够抑制构成光波导的脊形部12a被损伤。其结果是，能够抑制激光特性劣化。 
此外，在第一实施方式的制造工艺中，包括形成半导体层12的工序，该半导体层12包括与多个光波导(脊形部12a)平行地延伸的槽部30，该槽部30处的半导体层12的厚度被形成得比槽部30以外的区域中的半导体层12的厚度小。由此，通过槽部30，以槽部30为中心，在与槽部30的延伸方向(C方向)正交的方向(半导体激光元件的宽度方向)上分割半导体层12。由此，与在半导体层形成时由基板11和半导体层12的晶格常数的差异而引起的在光波导的延伸方向(C方向)上产生的拉伸应力相比，能够减小在与该方向正交的方向(半导体激 光元件的宽度方向)上产生的拉伸应力。其结果是，进行解理时，能够抑制解理导入用凹部19之间自发地产生的微小裂缝在光波导的延伸方向上产生台阶地被形成，因此，能够良好地进行解理，获得平滑的解理面17和18(包含构成谐振器端面的光波导的端面的侧面)。由此，能够抑制构成光波导的脊形部12a被损伤。 
而且，在第一实施方式的制造工艺中，在基板11上叠层半导体层12，在相对于光波导隔开规定的距离的分开的位置上形成槽部30的情况下，从形成脊形部12a(光波导)的区域附近离开规定的距离形成槽部30，由此，能够抑制因槽部30而产生的结晶生长层的紊乱影响脊形部12a，因此能够进一步抑制元件的激光特性劣化。 
此外，在第一实施方式的制造工艺中，还包括：在多个光波导(脊形部12a)之间，以与槽部30交叉，并且在光波导延伸的规定的方向(与平行于基板11的表面的第一方向(C方向)正交的方向(A方向(B方向))上延伸的方式，从半导体层12侧形成多个解理导入用凹部19的工序。即，包括：在多个光波导之间的半导体层12的表面上与光波导分开的区域中，形成与槽部30交叉且在与第一方向(C方向)正交的方向(A方向(B方向)上延伸的多个解理导入用凹部19的工序。由此，由于能够在远离光波导的位置上形成解理导入用凹部19，因此在从半导体层12侧形成解理导入用凹部19时，能够抑制构成光波导的脊形部12a被损伤。即使这样，也能够抑制元件的激光特性劣化。 
此外，在第一实施方式的制造工艺中，形成半导体层12的工序包括：形成交替地具有不同的两个间隔W7和W8的多个脊形部12a(光波导)、以及位于具有这两个间隔中的较大的间隔W8(＝约260μm)的相邻的脊形部12a(光波导)之间的槽部30的工序，由此，能够容易地将位于通过进行分离(芯片化)的工序而形成的半导体层12的第一元件侧面201和第二元件侧面202之间的脊形部12a(光波导)配置在相对于半导体层12的中央部偏向第二元件侧面202的一侧的区域中。 
此外，在第一实施方式的制造工艺中，通过沿着槽部30执行进行分离(芯片化)的工序，沿着与形成有脊形部12a(光波导)的位置分 开的槽部30分离晶片，因此，在元件分离时能够容易地抑制脊形部12a被损伤的情况的发生。 
此外，在第一实施方式的制造工艺中，在进行分离(芯片化)的工序之前，通过在与基板11的表面相反的背面侧形成平行于第一方向(C方向)的延伸的分离导入用凹部20，能够在因夹着基板11相互相对的槽部30和分离导入用凹部20而使得厚度变小的基板11的部分上，沿着C方向可靠地进行元件分离(芯片化)。 
此外，在第一实施方式的制造工艺中，在与槽部30相对的区域中形成分离导入用凹部20，并沿着槽部30和分离导入用凹部20执行进行分离(芯片化)的工序，由此，由于通过槽部30和分离导入用凹部20能够令基板11的厚度更薄，因此能够更容易地沿着C方向进行晶片的分离。 
此外，在第一实施方式的制造工艺中，进行分离(芯片化)的工序包括：在与形成有脊形部12a(光波导)的一侧(A方向侧)相反的一侧(B方向侧)的区域中，以具有解理导入用台阶19a(19b)的方式进行分离的工序，由此，能够在解理导入用台阶19a(19b)从配置有脊形部12a(光波导)的区域向B方向侧远离的状态下获得GaN类半导体激光器芯片200。其结果是，通过观察解理导入用台阶19a(19b)的平面的位置，能够确定不损伤脊形部12a的金属线的结合位置。 
进一步，因为能够在远离脊形部12a(光波导)的位置上形成解理导入用台阶19a(19b)，所以在从半导体层12侧形成解理导入用台阶19a(19b)时，能够抑制脊形部12a被损伤。这样，也能够抑制激光特性劣化。此外，因为仅在具有解理导入用台阶19a(19b)的部分的区域中GaN类半导体激光器芯片200的尺寸变大，所以能够容易地处理制造工艺中的元件。 
此外，在第一实施方式的制造工艺中，形成半导体层12的工序包括在基板11的表面上形成平行于第一方向(C方向)地延伸的凹状的槽部11a的工序、和在形成有槽部11a的基板11的表面上使半导体层12结晶生长的工序，由此，能够控制沉积在槽部11a上的半导体层12和沉积在槽部11a以外的基板11的表面上的半导体层12的结晶生长速度，因此，能够容易地在槽部11a上形成在A方向(B方向)上分割 半导体层12的由半导体层12构成的槽部30。 
此外，在第一实施方式的制造工艺中，使半导体层12结晶生长的工序包括使具有比槽部11a的深度D3(＝约5μm)小的厚度的半导体层12结晶生长的工序，由此，能够使沉积在槽部11a上的半导体层12的结晶生长速度和沉积在槽部11a以外的基板11的表面上的半导体层12的结晶生长速度的差异更显著，因此，能够在槽部11a上可靠地形成由半导体层12构成的槽部30。 
(第一实施方式的第一变形例) 
参照图13，在该第一实施方式的第一变形例中，对与上述第一实施方式不同，在半导体层12上形成有具有没有到达基板11的深度的解理导入用台阶19c和19d的情况进行说明。其中，解理导入用台阶19c和19d是本发明的“第一凹部”的一个例子。 
这里，在第一实施方式的第一变形例的GaN类半导体激光器芯片(元件)205中，如图13所示，在半导体层12和电流阻挡层14上，在与解理面17和18的边界上，从GaN类半导体激光器芯片205的上表面形成有具有深度D11(＝约15μm)的用于进行解理的解理导入用台阶19c和19d。即，在GaN类半导体激光器芯片205的芯片化工艺中，解理导入用台阶19c和19d被形成为，在不与槽部30交叉的区域中底部不到达基板11，并且在与槽部30交叉的区域中具有深度D21(＝约20μm)。 
而且，第一实施方式的第一变形例的GaN类半导体激光器芯片205的其它结构和制造工艺与上述第一实施方式相同，并且具有与上述第一实施方式相同的效果。 
(第一实施方式的第二变形例) 
参照图12、图14和图15，在该第一实施方式的第二变形例中，对与上述第一实施方式的制造工艺不同，在从与一个槽部30相对的位置的分离导入用凹部20到在A方向(B方向)上相邻的分离导入用凹部20为止之间，对三个GaN类半导体激光器芯片(元件)210、210a和210b进行元件分离的情况进行说明。 
在该第一实施方式的第二变形例的GaN类半导体激光器芯片中，如图14所示，除了具有与上述第一实施方式相同的元件结构的GaN 类半导体激光器芯片210(210a)之外，还构成为能够获得一个GaN类半导体激光器芯片210b。此外，GaN类半导体激光器芯片210b的脊形部12a形成在相对于元件的中央部偏向一侧(B方向侧)的区域中。其中，GaN类半导体激光器芯片210b的半导体层结构与GaN类半导体激光器芯片210相同。 
即，在第一实施方式的第二变形例的制造工艺中，如图15所示，在晶片工艺中，在<11-20>方向(A方向(B方向))上相邻的槽部30(斜线部)之间，形成在<1-100>方向(C方向)上延伸成条状的三个脊形部12a。此外，三个脊形部12a从以间隔W20形成在基板11上的槽部11a(槽部30)的中央起，以间隔W21、W22和W23的顺序在A方向和B方向上分别隔开地形成。因此，夹着槽部30在A方向(B方向)上相邻的两个脊形部12a被形成得具有相邻的脊形部12a之间的三个间隔中的最大间隔(W24(＝W21+W21))。而且，互相相邻的脊形部12a之间的间隔的大小被形成得以W24＞W23＞W22的顺序变小。 
此外，在杆状解理后的芯片化工艺中，除了在与槽部30相对的位置形成分离导入用凹部20之外，还在间隔W22的区域的相邻的p侧垫式电极15之间、以及间隔W23的区域的相邻的p侧垫式电极15之间，分别形成在C方向上延伸的分离导入用凹部220(2个位置)之后，利用与图12所示的芯片化的方法相同的方法，按照GaN类半导体激光器芯片210a、210b和210的顺序获得各芯片。 
(第一实施方式的第三变形例) 
参照图12、图16和图17中，在该第一实施方式的第三变形例中，对与上述第一实施方式的第二变形例不同，在从与一个槽部30相对的位置的分离导入用凹部20直到在A方向(B方向)上相邻的分离导入用凹部20之间，对四个GaN类半导体激光器芯片(元件)210、210a、210b和210c进行元件分离的情况进行说明。 
在该第一实施方式的第三变形例的GaN类半导体激光器芯片中，如图16所示，除了具有与上述第一实施方式相同的元件结构的GaN类半导体激光器芯片210(210a)之外，还构成为能够获得两个GaN类半导体激光器芯片210b和210c。而且，GaN类半导体激光器芯片 210c的半导体层结构与GaN类半导体激光器芯片210b相同。 
即，在第一实施方式的第三变形例的制造工艺中，如图17所示，在晶片工艺中，在<11-20>方向上相邻的槽部30之间，形成在<1-100>方向上条状地延伸的四个脊形部12a。此外，四个脊形部12a从以间隔W30形成在基板11上的槽部11a(槽部30)的中央部起，以间隔W31、W32、W33和W32的顺序在A方向和B方向上分别隔开地形成。因此，夹着槽部30在A方向(B方向)上相邻的两个脊形部12a被形成为具有相邻的脊形部12a之间的间隔中的最大间隔(W34(＝W31+W31))。而且，互相相邻的脊形部12a之间的间隔的大小被形成得按照W34≥W33＞W32的顺序减小。 
此外，在杆状解理后的芯片化工艺中，除了在与槽部30相对的位置上形成分离导入用凹部20之外，还在间隔W32的区域的相邻的p侧垫式电极15之间、以及间隔W33的区域的相邻的p侧垫式电极15之间，分别形成在C方向上延伸的分离导入用凹部220(三个位置)之后，利用与图12所示的芯片化的方法相同的方法，按照GaN类半导体激光器芯片210a、210c、210b和210的顺序获得各芯片。 
而且，上述第一实施方式的第二变形例和第三变形例的效果与上述第一实施方式的效果相同。 
(第二实施方式) 
首先，参照图18，对在该第二实施方式中，与上述第一实施方式不同，使用由具有直线状结晶缺陷较多的区域的n型GaN构成的基板41，形成GaN类半导体激光器芯片250的情况进行说明。其中，在第二实施方式中使用的由n型GaN构成的基板41是一种通过在规定的区域中直线状地集中形成结晶缺陷，降低此区域之外的宽区域的结晶缺陷的基板。 
在第二实施方式的GaN类半导体激光器芯片(元件)250中，如图18所示，与第一实施方式相同，在由n型GaN构成的基板41上，形成有包含脊形部42a的半导体层42，其中，该脊形部42a构成在C方向上以条状(细长状)延伸的光波导。此外，脊形部42a是本发明的“光波导”的一个例子。 
这里，在第二实施方式中，在基板41和半导体层42的B方向侧 的端部附近，形成有结晶缺陷多的区域60。此外，如图18所示，在基板41上，以包含区域60的方式，从半导体层42侧形成有在平行于脊形部42a的延伸方向(C方向)的方向上延伸的槽部70。此外，槽部70在后述的制造工艺中以与形成在基板41上的槽部41a重合的方式形成。其中，槽部70是本发明的“第一区域”的一个例子，槽部41a是本发明的“第三凹部”的一个例子。而且，在图18中若干夸张地表示构成槽部70的半导体层42的厚度。 
此外，以与构成光波导的脊形部42a正交的方式，形成有构成GaN类半导体激光器芯片250的谐振器端面的两个解理面47和48。 
此外，在基板41、半导体层42和电流阻挡层44上，与上述第一实施方式相同，以延伸到GaN类半导体激光器芯片250的B方向侧的端部的方式，形成有具有约60μm的A方向(B方向)的长度的解理导入用台阶49a和49b。其中，解理导入用台阶49a和49b是本发明的“第一凹部”的一个例子。 
此外，在第二实施方式中，在基板41和n侧电极16上，与上述第一实施方式相同，从GaN类半导体激光器芯片250的背面侧起，沿着脊形部42a的延伸方向(C方向)，分别形成有用于进行分离的分离导入用台阶50a和50b。其中，分离导入用台阶50a和50b是本发明的“第二凹部”的一个例子。而且，第二实施方式的其它结构与上述第一实施方式的相同。 
接着，参照图18和图19，说明第二实施方式的GaN类半导体激光器芯片250的晶片状态下的制造工艺(晶片工艺)。 
首先，如图18所示，使用与上述第一实施方式相同的工艺，利用蚀刻技术在由n型GaN构成的基板41的主表面上，形成具有约40μm的宽度(槽宽)并具有约5μm的深度的在C方向上延伸的槽部41a。此时，在第二实施方式中，以包含基板41的结晶缺陷较多的区域60的方式形成槽部41a。 
之后，在基板41上，形成到p侧接触层(未图示)。在此情况下，在第二实施方式中，如图19所示，在基板41的结晶缺陷多的区域60上形成的半导体层42的区域也为结晶缺陷多的区域60。而且，在图19中，表示以包含结晶缺陷多的区域60的方式形成半导体层42的槽 部70(阴影区域)的情形。 
并且，使用与上述第一实施方式相同的工艺，形成脊形部42a和p侧电极13。此时，如图19所示，以交替地具有规定的间隔W9(＝约140μm)和间隔W10(＝约260μm)的不同的两个间隔的方式形成多个脊形部42a。 
此外，在第二实施方式中，如图19所示，以使得基板41和半导体层42的结晶缺陷多的区域60被配置在具有不同的两个间隔中的较大的间隔W10(＝约260μm)的脊形部42a(光波导)之间的中间位置上的方式，形成脊形部42a(光波导)。其中，第二实施方式的其它的晶片状态下的制造工艺(晶片工艺)以及晶片工艺后的芯片化工艺等与上述第一实施方式的制造工艺相同。这样，制造多个具有约200μm的元件宽度和约400μm的C方向的长度的GaN类半导体激光器芯片250和250a(参照图18)。 
在第二实施方式的制造工艺中，如上所述，在具有不同的两个间隔W9和W10中的较大的间隔W10(＝约260μm)的相邻的脊形部42a之间的中间位置上，以存在基板41和半导体层42的结晶缺陷多的区域60的方式，形成多个脊形部42a，由此，能够将脊形部42a形成在远离基板41和半导体层42的结晶缺陷多的区域60的位置上，因此，能够抑制基板41和半导体层42的结晶缺陷传播到构成光波导的脊形部42a。由此，能够抑制GaN类半导体激光器芯片250的可靠性下降。 
此外，在第二实施方式中，在基板41的结晶缺陷多的区域60的上部区域中，以与脊形部42a的延伸的C方向平行地延伸的方式，从半导体层42侧形成有槽部70，因为该槽部70处的半导体层42的厚度比槽部70以外的区域中的半导体层42的厚度小，所以，利用槽部70，以槽部70为中心沿着与槽部70的延伸方向(C方向)正交的方向(A方向(B方向))分割半导体层42。由此，与在半导体层形成时因基板41(GaN)和半导体层42(AlGaN)的晶格常数的差异而引起的在脊形部42a的延伸的C方向上产生的拉伸应力相比，能够使在与C方向正交的A方向(B方向)上产生的拉伸应力变小。其结果是，因为能够抑制在互相相邻的解理导入用凹部49之间自发地产生的微小裂缝在C方向上产生台阶地被形成，所以能够沿着多个解理导入用凹部49良 好地进行解理，从而获得平滑的解理面47和48(谐振器端面)。由此，能够抑制构成光波导的脊形部42a被损伤。而且，第二实施方式的其它效果与上述第一实施方式的效果相同。 
(第二实施方式的变形例) 
参照图20，在该第二实施方式的变形例中，对与上述第二实施方式不同，两个槽部71以包围基板41的结晶缺陷多的区域60的两端的方式被形成在半导体层42上的情况进行说明。 
这里，在第二实施方式的变形例的GaN类半导体激光器芯片(元件)260(260a)的制造工艺中，如图20所示，以包围由n型GaN构成的基板41的结晶缺陷多的区域60的两端的方式，在基板41上形成在C方向上延伸的两个槽部41b。其中，槽部41b是本发明的“第三凹部”的一个例子。 
之后，与第二实施方式相同，在基板41上形成p侧接触层(未图示)。由此，如图20所示，以包围基板41的结晶缺陷多的区域60的两端的方式，在半导体层42上形成两个槽部71。此外，在此情况下，两个槽部71优选被形成为，从解理导入用凹部49的长度方向(A方向(B方向))的端部分别向脊形部42a的方向不伸出。其中，槽部71是本发明的“第一区域”的一个例子。而且，第二实施方式的变形例的其它结构和制造工艺与上述第二实施方式相同。 
即使如该第二实施方式那样构成，在C方向(参照图20)上延伸的两个槽部71中的半导体层42的厚度也变得比在槽部71以外的区域中的半导体层42的厚度小。由此，通过槽部71，能够缓和在半导体层42上产生的与C方向正交的A方向(B方向)的拉伸应力，因此，能够抑制微小裂缝在互相相邻的解理导入用凹部49之间，具有局部的台阶形状地产生。由此，因为能够获得良好的解理性，所以能够形成平滑的解理面47和48(谐振器端面)。而且，第二实施方式的变形例的其它效果与上述第二实施方式相同。 
(第三实施方式) 
参照图21～图23，在该第三实施方式中，对与上述第二实施方式不同，通过在结晶生长半导体层42之前的由n型GaN构成的基板41上，形成具有阻碍结晶生长的作用的由SiO2等构成的选择生长用的条 状掩模80，在半导体层42上形成槽部81的情况进行说明。 
在该第三实施方式的GaN类半导体激光器芯片(元件)300(300a)中，如图21所示，与上述第二实施方式相同，在基板41上形成有半导体层42，该半导体层42包含在C方向上延伸成条状(细长状)构成光波导的脊形部42a。 
这里，在第三实施方式中，在基板41上，由半导体层42的侧面和基板41的上表面形成有在平行于脊形部42a的延伸方向(C方向)的方向上延伸的槽部81。此外，槽部81被形成为，从GaN类半导体激光器芯片300的B方向侧的端面在A方向上具有宽度W0(＝约10μm)，并且从GaN类半导体激光器芯片300的上表面向基板41具有深度D0(＝约5μm)。其中，槽部81是本发明的“第一区域”的一个例子。而且，与第二实施方式不同，在与槽部81相对的基板41的表面上没有形成槽部。 
此外，在第三实施方式中，以覆盖由SiO2构成的电流阻挡层44的上表面上的规定的区域的方式形成有p侧电极13和p侧垫式电极15。而且，第三实施方式的其它结构与上述第二实施方式的相同。 
此外，在第三实施方式的GaN类半导体激光器芯片300的制造工艺中，如图22所示，首先，在平坦的基板41上，在脊形部42a的延伸方向(图21的C方向)上以规定的厚度形成具有阻碍结晶生长的作用的由SiO2等构成的选择生长用的条状掩模80。此时，选择生长用的条状掩模80以覆盖基板41的结晶缺陷较多的区域60的上表面的方式形成。 
之后，如图22所示，按缓冲层21和n型包覆层22的顺序依次叠层半导体层而形成半导体层42。此时，在p型包覆层27上形成p侧接触层28之后，在p侧接触层28上的规定的区域中以在C方向(参照图21)上延伸的方式形成脊形部形成用的SiO2掩模82。然后，利用蚀刻技术，以在C方向上延伸的SiO2掩模82为掩模，从p侧接触层28和p型包覆层27的上表面蚀刻规定的区域。由此，形成由p侧接触层28和p型包覆层27的凸部构成的具有约1.5μm的宽度的脊形部42a。 
接着，如图23所示，使用氟酸等进行湿蚀刻，除去选择生长用的条状掩模80和SiO2掩模82。之后，使用等离子体CVD法，以覆盖除 去选择生长用的条状掩模80后的基板41和半导体层42的方式，再次形成具有约300nm厚度的由SiO2膜构成的电流阻挡层44。由此，在A方向(B方向)上相邻的半导体层42之间形成在C方向(参照图21)上延伸的槽部81。然后，使用蚀刻技术，除去脊形部42a上部的电流阻挡层44，之后，如图23所示，使用真空蒸镀法，以覆盖脊形部42a的上部和电流阻挡层44的上表面的规定的区域的方式，依次形成p侧电极13和p侧垫式电极15。 
而且，第三实施方式的GaN类半导体激光器芯片300的制造工艺(上述以外的晶片工艺和芯片化工艺)与上述第二实施方式的制造工艺相同。 
通过如该第三实施方式那样构成，在C方向(参照图21)上延伸的槽部81上未形成半导体层42，能够使该槽部81处的半导体层42的厚度为零。由此，能够以槽部81为中心在与槽部81延伸的方向(C方向)正交的方向(A方向(B方向))上完全分割半导体层42。其结果是，因为能够进一步缓和在半导体层42上产生的与C方向正交的A方向(B方向)的拉伸应力，所以能够抑制微小裂缝在互相相邻的解理导入用凹部49之间具有局部的台阶形状的产生。由此，由于能够获得良好的解理性，因此能够形成平滑的解理面47和48(谐振器端面)。而且，第三实施方式的其它效果与上述第二实施方式的相同。 
(第四实施方式) 
参照图24～图26，对在该第四实施方式中，与上述第一实施方式不同，在GaN类半导体激光器芯片(元件)400(400a)的晶片工艺以后的制造工艺(芯片化工艺)中，形成从解理面17(18)看到的截面形状具有梯形形状的解理导入用凹部99(解理导入用台阶99a和99b)的情况进行说明。 
这里，在第四实施方式中，如图24所示，在GaN类半导体激光器芯片400的上表面上，形成有解理导入用台阶99a和99b(解理导入用凹部99)，该解理导入用台阶99a和99b具有深度D4(＝约50μm)，并其从解理面17(18)看到的截面形状具有梯形形状。即，如图24所示，解理导入用台阶99a和99b以内侧面从半导体层12侧朝向斜下方的方式被形成，并被形成为在到达由n型GaN构成的基板91的位 置(深度)具有平坦的底部。其中，解理导入用凹部99、解理导入用台阶99a和99b分别是本发明的“第一凹部”的一个例子。 
此外，如图25所示，在包含解理导入用台阶99a和99b的解理面17和18的一部分区域中，在脊形部12a的延伸方向(C方向)上形成有台阶部17a和18a。即，解理导入用台阶99a和99b也可以被形成为如下形状：从平面看(从GaN类半导体激光器芯片400的上表面侧看)，在脊形部12a的延伸方向(C方向)上，在解理面17和18的一部分上具有台阶部17a和18a。 
而且，第四实施方式的其它结构与上述第一实施方式相同。此外，第四实施方式的GaN类半导体激光器芯片400的制造工艺(晶片工艺和芯片化工艺)与上述第一实施方式的制造工艺相同。 
在第四实施方式中，如上所述，形成具有梯形形状的解理导入用凹部99(参照图26)，由此，因为形成解理导入用凹部99的端部时的能量比形成解理导入用凹部99的底部时的能量小，所以能够抑制对解理导入用凹部99的端部附近的脊形部12a(参照图24)的不良影响，并且能够抑制脊形部12a的劣化。其结果是，能够使解理导入用凹部99的长度方向的长度L0(参照图26)形成得更长。而且，解理导入用凹部99(参照图26)的左右的斜面部(内侧面)的角度θ适当地形成在约30°～约60°的范围内，半导体激光器芯片的厚度在约100μm～约150μm的范围内，解理导入用凹部99的深度D4(参照图26)形成在约20μm～约60μm的范围内的情况下，能够获得激光特性良好的元件。 
此外，如图25所示，通过在解理面17和18的一部分上具有台阶部17a和18a的方式构成，例如，在解理后的杆状元件中，在半导体激光器芯片的射出侧端面和反射侧端面上，形成有端面覆盖膜(由单层膜或多层膜构成的绝缘膜)(在图25中以虚线表示)的情况下，能够抑制端面覆盖膜剥落。即，在由完全的平坦面构成的射出侧端面(反射侧端面)上形成有薄膜的情况下，在一部分区域中产生的剥落在宽范围内扩大，另一方面，如上所述，在解理面17和18的一部分上形成有台阶部17a和18a的情况下，由于薄膜牢固地紧贴在台阶部17a和18a上，因此能够阻止端面覆盖膜的剥落向相邻的半导体激光器芯 片传播。 
此外，通过形成这样的台阶部17a和18a，能够抑制因杆状解理时的机械应力、以及作为半导体激光器芯片工作时的热应力等，使得端面覆盖膜(在图25中，以虚线表示)剥落。 
此外，关于这样的台阶部17a和18a的凹凸(图25的C方向的台阶部的深度)，从与端面覆盖膜的贴紧性方面考虑，优选为与端面覆盖膜的厚度的最小值(例如约50nm)相同程度的厚度以上。另一方面，如果台阶部17a和18a的凹凸过大，则由于存在谐振器长度偏移的情况，例如当考虑将半导体激光器芯片安装在光拾取器装置上使用时，根据谐振器长度的偏差的容许范围优选为约5nm以下。而且，第四实施方式的其它效果与上述第一实施方式的相同。 
(第五实施方式) 
参照图27和28，在第五实施方式中，对与上述第一实施方式不同，在半导体层12上形成有具有不到达由n型GaN构成的基板511的深度的槽部530，并且在与槽部530对应的基板511的表面上未形成槽部的情况进行说明。其中，槽部530是本发明的“第一区域”的一个例子。 
这里，在第五实施方式的GaN类半导体激光器芯片(元件)500中，如图27所示，在半导体层12上，形成有在平行于脊形部12a的延伸方向(C方向)的方向上延伸的槽部530。此外，槽部530被形成为，从GaN类半导体激光器芯片500(半导体层12)的B方向侧的端面朝向A方向具有宽度W0(＝约10μm)，并且从GaN类半导体激光器芯片500的上表面朝向半导体层12具有深度D5(＝约3μm)。 
即，在第五实施方式的制造工艺中，如图28所示，在晶片工艺中，首先，在平坦的基板511的主表面上结晶生长半导体层12之后，通过干蚀刻等从p侧接触层28一直蚀刻到n型包覆层22的一部分，形成槽部530。之后，形成覆盖槽部530的底部和侧面部的电流阻挡层14(参照图27)。 
此外，在n型GaN基板511、半导体层12和电流阻挡层14上，与上述第一实施方式相同，以延伸到GaN类半导体激光器芯片500的B方向侧的端部的方式形成有具有约60μm的A方向(B方向)的长度的解理导入用台阶519a和519b(参照图27)。其中，解理导入用台 阶519a和519b是本发明的“第一凹部”的一个例子。 
而且，第五实施方式的GaN类半导体激光器芯片500的其它结构和制造工艺与上述第一实施方式相同。此外，第五实施方式的其它效果与上述第一实施方式相同。 
而且，此次公开的实施方式及其变形例在所有方面只是例示，并不起限定作用。本发明的范围不限于上述实施方式及其变形例的说明，而是由权利要求书的范围确定，因此本发明还包括与权利要求的范围等效的含义和范围内的所有变更。 
例如，在上述第一～第五实施方式中，尽管对将本发明应用于GaN类半导体激光器芯片的例子进行了说明，但是本发明不限于此，也可以适用于GaN类以外的半导体激光元件中。 
此外，在上述第一～第五实施方式中，尽管对在从GaN类半导体激光器芯片(n型GaN基板)的中央部向一侧靠近W1(＝约30μm)的区域中形成有脊形部(光波导)的例子进行了说明，但是本发明不限于此，也可以在从GaN类半导体激光器芯片的中央部向一侧靠近约30μm以外的长度的区域中形成脊形部。在此情况下，优选在从GaN类半导体激光器芯片的中央部向一侧靠近约20μm以上的区域中形成脊形部。通过采用这种结构，即使在将一般使用的具有约30μm的直径的金属线结合在GaN类半导体激光器芯片的中心部的情况下，由于能够抑制在脊形部上进行金属线的结合，因此在结合时能够抑制损伤脊形部(光波导)。 
此外，在上述第一～第五实施方式中，尽管对在基板、半导体层和电流阻挡层上形成有解理导入用台阶的例子进行了说明，但是本发明不限于此，也可以不在基板上形成解理导入用台阶，只是在半导体层和电流阻挡层上形成解理导入用台阶。 
此外，在上述第一～第五实施方式中，在GaN类半导体激光器芯片的晶片工艺以后的制造工艺(芯片化工艺)中，对以使得解理导入用凹部的中央部被配置在相邻的脊形部(光波导)之间的中间位置上的方式形成解理导入用凹部的情况进行了说明，但本发明不限于此，也可以使解理导入用凹部的中央部位于相邻的脊形部(光波导)之间的中间位置以外的位置上而形成解理导入用凹部。在此情况下，从脊 形部(光波导)隔开规定的间隔形成解理导入用凹部即可。 
此外，在上述第二实施方式中，尽管对使用直线状地形成有结晶缺陷多的区域60的由n型GaN构成的基板41的例子进行了说明，但是本发明不限于此，还可以使用以直线状以外的例如网状形成有结晶缺陷多的区域的由n型GaN构成的基板。 
此外，在上述第一和第二实施方式的制造工艺中，尽管对在半导体层12的结晶生长前预先在基板11(41)上形成槽部11a(41a)，在结晶生长后的半导体层12(42)上形成槽部30(70)的例子进行了说明，但本发明不限于此，也可以在平坦的基板上生长半导体层12之后从半导体层12侧形成槽部(第一区域)。与该制造工艺的情况相同，结晶生长后形成的槽部优选形成为从解理导入用凹部(第一凹部)的长度方向不向脊形部12a(42a)的方向伸出。即使采用该变形例那样的结构，因为能够缓解在半导体层12上产生的与槽部(第一区域)正交的方向的拉伸应力，所以能够抑制微小裂缝在相互相邻的解理导入用凹部(第一凹部)之间产生局部台阶地被形成。由此，因为能够获得良好的解理性，所以能够形成平滑的解理面(谐振器端面)。 
此外，在上述第一实施方式的第二变形例和第三变形例中，尽管对以各激光器元件的A方向(B方向)的宽度(W21、W22、W23)不同的方式形成多个GaN类半导体激光器芯片的例子进行了说明，但本发明不限于此，也可以以各激光器元件的A方向(B方向)的宽度互相相等的方式形成多个GaN类半导体激光器芯片。 
此外，在上述第四实施方式中，尽管对采用在解理面17和18的一部分上具有台阶部17a和18a的结构的例子进行了说明，但本发明不限于此，还可以在上述第四实施方式以外的上述第一～第三实施方式中的GaN类半导体激光器芯片的解理面上形成在如上所述的解理面的一部分上形成的台阶部。 
此外，在上述第一实施方式的第二变形例和第三变形例中，尽管对在各槽部30之间得到三个或四个GaN类半导体激光器芯片的例子进行了说明，但是本发明不限于此，还可以按照得到五个以上的GaN类半导体激光器芯片的方式进行元件分离。同样，即使在上述第二～第五实施方式以及第二实施方式的变形例中，也可以在各槽部70、71、 81、30和530之间，以得到三个以上的GaN类半导体激光器芯片的方式进行元件分离。 

Claims (9)

1.一种半导体激光元件，其特征在于，包括：
基板；
在所述基板的表面上形成的、具有在与所述表面平行的第一方向上延伸的光波导的半导体层；
形成在所述半导体层的表面上的第一电极层；和
形成在所述基板的背面上的第二电极层，
所述光波导与所述表面平行，且形成于在与所述第一方向交叉的第二方向上从所述半导体激光元件的中央部偏向一侧的区域中，所述第二方向与所述表面平行，
在所述半导体激光元件的上表面上形成有第一区域和第一凹部，
所述第一区域位于所述光波导的与所述一侧相反的一侧，与所述光波导分开并与所述第一方向平行地延伸，并且所述第一区域形成为不从所述第一凹部的所述第二方向的端部在所述光波导的方向伸出，
所述第一凹部在所述光波导的端面的延长线上，与所述光波导分开并与所述第一区域交叉，并且在所述第二方向上延伸，
所述第一区域中的所述半导体层的厚度小于所述第一区域以外的区域中的所述半导体层的厚度，
所述基板的背面位于所述基板的与表面相反的一侧。
2.如权利要求1所述的半导体激光元件，其特征在于：
所述第一区域中的所述半导体层的厚度实质上是零。
3.如权利要求1所述的半导体激光元件，其特征在于：
所述第一区域形成在所述基板和所述半导体层的至少任一方的结晶缺陷多的区域中。
4.如权利要求1所述的半导体激光元件，其特征在于：
所述第一电极层形成为与所述第一凹部分开。
5.如权利要求1所述的半导体激光元件，其特征在于：
在所述基板的与表面相反的一侧的背面上形成有在所述第一方向上延伸的第二凹部。
6.如权利要求5所述的半导体激光元件，其特征在于：
所述第二凹部设置在与所述第一区域相对的位置上。
7.如权利要求1所述的半导体激光元件，其特征在于：
在所述基板的表面上的与所述第一区域相对的区域中，形成有与所述第一方向平行延伸的第三凹部。
8.如权利要求7所述的半导体激光元件，其特征在于：
所述第三凹部的深度大于所述第一区域以外的区域中的所述半导体层的厚度。
9.如权利要求1所述的半导体激光元件，其特征在于：
所述基板和所述半导体层由氮化物类半导体构成。
CN2009101267540A 2008-01-21 2009-01-21 半导体激光元件 Expired - Fee Related CN101499621B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008010202 2008-01-21
JP2008-010202 2008-01-21
JP2008010202 2008-01-21
JP2009006780 2009-01-15
JP2009006780A JP2009200478A (ja) 2008-01-21 2009-01-15 半導体レーザ素子およびその製造方法
JP2009-006780 2009-01-15

Publications (2)

Publication Number Publication Date
CN101499621A CN101499621A (zh) 2009-08-05
CN101499621B true CN101499621B (zh) 2013-05-22

Family

ID=40876477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101267540A Expired - Fee Related CN101499621B (zh) 2008-01-21 2009-01-21 半导体激光元件

Country Status (4)

Country Link
US (2) US7903709B2 (zh)
JP (1) JP2009200478A (zh)
KR (1) KR20090080486A (zh)
CN (1) CN101499621B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137511A1 (ja) * 2009-05-25 2010-12-02 三洋電機株式会社 窒化物系半導体レーザ素子の製造方法
JP4924681B2 (ja) 2009-09-10 2012-04-25 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5397136B2 (ja) * 2009-09-30 2014-01-22 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP4793489B2 (ja) * 2009-12-01 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
DE102009058345B4 (de) * 2009-12-15 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser
JP5206734B2 (ja) * 2010-06-08 2013-06-12 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
DE102010056054A1 (de) * 2010-12-23 2012-06-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Laserbarren, Laserbarren und Laserdiode
JP5961989B2 (ja) * 2011-12-02 2016-08-03 日亜化学工業株式会社 半導体レーザ素子及びその製造方法
JP6155770B2 (ja) * 2013-03-29 2017-07-05 富士通株式会社 光素子及び光モジュール
DE102014112902A1 (de) * 2014-09-08 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Laserchips
DE102015119146A1 (de) * 2015-11-06 2017-05-11 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zum Herstellen eines Halbleiterlasers sowie Wafer
JP6636357B2 (ja) * 2016-02-23 2020-01-29 スタンレー電気株式会社 半導体発光素子及びその製造方法
US20210281050A1 (en) * 2016-07-26 2021-09-09 Sony Semiconductor Solutions Corporation Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP6932345B2 (ja) * 2017-03-27 2021-09-08 学校法人 名城大学 半導体多層膜反射鏡及び垂直共振器型発光素子
DE102017117135A1 (de) 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
DE102017117136B4 (de) 2017-07-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
WO2019026953A1 (ja) * 2017-08-04 2019-02-07 パナソニックＩｐマネジメント株式会社 半導体発光素子の製造方法及び半導体発光素子
CN107910748A (zh) * 2017-10-30 2018-04-13 深圳瑞波光电子有限公司 半导体激光器巴条、半导体激光器单管及其制备方法
JP2019125738A (ja) * 2018-01-18 2019-07-25 シャープ株式会社 半導体レーザ素子、その製造方法および発光装置
CN111902913A (zh) * 2018-03-29 2020-11-06 三菱电机株式会社 半导体装置的制造方法
KR102068188B1 (ko) * 2018-11-26 2020-02-18 주식회사 오이솔루션 레이저 소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158017A (zh) * 1995-12-25 1997-08-27 索尼株式会社 具有解理表面的半导体器件
US20050221590A1 (en) * 2004-03-31 2005-10-06 Sanyo Electric Co., Ltd. Manufacturing method of nitride semiconductor device and nitride semiconductor device
US20070170442A1 (en) * 2001-07-27 2007-07-26 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232475A (ja) * 1983-06-15 1984-12-27 Hitachi Ltd 半導体素子の製造方法
JPH04262589A (ja) 1991-02-15 1992-09-17 Nec Kagoshima Ltd 光半導体装置の製造方法
JPH0864906A (ja) * 1994-08-24 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製法
US6486068B2 (en) * 1998-01-08 2002-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor laser diodes
JP3822976B2 (ja) * 1998-03-06 2006-09-20 ソニー株式会社 半導体装置およびその製造方法
WO2001095446A1 (fr) * 2000-06-08 2001-12-13 Nichia Corporation Dispositif de laser a semi-conducteur et son procede de fabrication
JP2002246679A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体レーザ素子およびその製造方法
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP4504610B2 (ja) * 2002-03-01 2010-07-14 株式会社日立製作所 リッジ型半導体レーザ素子
JP4472278B2 (ja) * 2003-06-26 2010-06-02 三菱電機株式会社 半導体レーザ素子
JP4201725B2 (ja) * 2004-02-20 2008-12-24 シャープ株式会社 窒化物半導体発光素子の製造方法
JP2005322786A (ja) * 2004-05-10 2005-11-17 Sharp Corp 窒化物半導体素子及びその製造方法
JP2006286703A (ja) * 2005-03-31 2006-10-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体素子の製造方法
JP2006287137A (ja) 2005-04-05 2006-10-19 Sharp Corp 窒化物半導体レーザ素子およびその製造方法
JP4917031B2 (ja) * 2005-06-16 2012-04-18 シャープ株式会社 窒化物半導体レーザ装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158017A (zh) * 1995-12-25 1997-08-27 索尼株式会社 具有解理表面的半导体器件
US20070170442A1 (en) * 2001-07-27 2007-07-26 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US20050221590A1 (en) * 2004-03-31 2005-10-06 Sanyo Electric Co., Ltd. Manufacturing method of nitride semiconductor device and nitride semiconductor device

Also Published As

Publication number Publication date
US20090185594A1 (en) 2009-07-23
KR20090080486A (ko) 2009-07-24
US8193016B2 (en) 2012-06-05
US20110104839A1 (en) 2011-05-05
JP2009200478A (ja) 2009-09-03
CN101499621A (zh) 2009-08-05
US7903709B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
CN101499621B (zh) 半导体激光元件
CN101361238B (zh) 半导体激光元件及其制造方法
JP4083866B2 (ja) 半導体レーザ素子
KR100770438B1 (ko) 반도체발광소자
CN101809833B (zh) 氮化物类半导体发光元件、氮化物类半导体激光元件、氮化物类半导体发光二极管及其制造方法和氮化物类半导体层的形成方法
US8115222B2 (en) Semiconductor light emitting device and fabrication method for the semiconductor light emitting device
US8062959B2 (en) Method of manufacturing semiconductor element
US7361518B2 (en) Semiconductor element, semiconductor device, and method for fabrication thereof
JP5245904B2 (ja) 半導体レーザ素子の製造方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2020524407A (ja) 半導体レーザーダイオード
JP4183719B2 (ja) 窒化物系半導体素子
CN101960683A (zh) 半导体激光元件及其制造方法
CN105789338B (zh) 光电子半导体本体和用于制造光电子半导体本体的方法
JP4973261B2 (ja) 窒化物半導体素子およびその製造方法
EP4379977A1 (en) Semiconductor device manufacturing method, template substrate, semiconductor device, electronic equipment, and semiconductor device manufacturing apparatus
JP2021163830A (ja) 半導体装置の製造方法、半導体基板
JP2013179176A (ja) 窒化物半導体チップの製造方法
CN115274946A (zh) 紫外光发光二极管及其制造方法
CN115274966A (zh) 紫外光发光二极管
JP2003023215A (ja) 半導体素子の製造方法および半導体レーザの製造方法
JP2010141115A (ja) 窒化物半導体発光素子の製造方法
JP2009289899A (ja) 半導体発光素子、これを備えたｌｅｄアレイチップ、及び半導体発光素子の製造方法
JP2008306197A (ja) 窒化物系半導体素子
KR20130068345A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130522

Termination date: 20150121

EXPY Termination of patent right or utility model