JPH11251682A - 半導体光素子 - Google Patents
半導体光素子Info
- Publication number
- JPH11251682A JPH11251682A JP5178698A JP5178698A JPH11251682A JP H11251682 A JPH11251682 A JP H11251682A JP 5178698 A JP5178698 A JP 5178698A JP 5178698 A JP5178698 A JP 5178698A JP H11251682 A JPH11251682 A JP H11251682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- cleavage
- optical
- mesa
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
低減し、かつ劈開工程における素子歩留まりを飛躍的に
向上させる。 【解決手段】半導体素子表面光導波路方向と垂直方向
に、キャビティを構成しない側の素子端面からもう一方
の同端面に渡ってストライプ状の裏面電極を形成しか
つ、半導体光素子表面光導波路方向と垂直方向にのみ半
導体基板材料で構成された劈開しろを形成した構造をと
る。
Description
留まりを要求されるような半導体光素子に係り、特に光
通信用モジュール,光通信システムに用いられるような
半導体光素子に関する。
て、その素子作製工程、および構造を図1〜図5を用い
て説明する。以下の説明は、光インターコネクト用モジ
ュールに実装される、波長1.30μm 帯埋め込み型1
2チャンネル半導体レーザアレイ(図1)に適用した例
におけるものである。
面上に活性層102等の結晶成長を行った後、シリコン
熱酸化膜をエッチングマスクとして、ウエハ表面上にス
トライプ状のメサ型光導波路110をエッチング処理に
て形成する。さらに前記シリコン熱酸化膜をマスクとし
たp型InP層103,n型InP層104、及びp型
InP層105による埋め込み成長を公知の結晶成長技
術を用いて行った後、マスクとして用いたシリコン熱酸
化膜を除去し、次いでn型InP層106、及びn型I
nGaAsPコンタクト層107による結晶成長を行
う。続いてパッシベーションを目的としたシリコン酸化
膜を形成し、電極コンタクト用にこのシリコン酸化膜の
一部を除去する。そして表面電極(n側電極)108を
形成したのち、ウエハ裏面を研磨する裏面研磨工程を行
うため、研磨用のジグであるガラス板に素子表面を貼り
付け、ウエハ厚を100±20(μm)に研磨する。続
いてウエットエッチングによるウエハ裏面の表面処理を
経た後、電極材料Ni,AuZn,Ti,Pt,Auを
用いて裏面電極(p側電極)109蒸着を行う。
トレジストによるパターン形成、そのパターンを用いた
段差エッチング等の処理を行わないため、裏面電極は素
子裏面全体にパターンなしに形成される。蒸着後、ウエ
ハを研磨用のジグであるガラス板から取り外し、電極ア
ロイ工程の後、ウエハ分割を行う。分割されるウエハ
(以下、分割ウエハ)の寸法は、本半導体光素子が12
チャンネル、アレイ状のデバイスであるため、縦方向:
3.25mm(13チャンネル分、うち1チャンネルはダミ
ーチャンネル201),横方向:8〜10mmである(図
2(a)(b))。この分割ウエハの裏側には、全体に裏
面電極109がついている(図2(b))。
型光導波路方向110と垂直方向にアレイ状デバイスの
素子単位であるバー状素子単位(13チャンネル)に一
次劈開位置202に沿って分離し、かつ素子端面を劈開
面にする一次劈開工程を次のように行う(図3,図
4)。まず分割ウエハを、ポリエチレン製の劈開テープ
に固定し、高精度なXY方向への稼働が可能である半自
動ダイヤモンドポイントスクライバーを用いてウエハ表
面に素子表面光導波路方向110と垂直方向に、分割ウ
エハ内側から外側へ、約250μm(13チャンネルの
うちの1チャンネル分)の長さにスクライブ301を入
れる(図3(a))。
200μmステップで、40から50カ所について行
う。続いて一次劈開工程において、高精度なXY方向へ
の稼働、及びZ方向へブレードが稼働する機構である劈
開装置により、スクライブされた分割ウエハのスクライ
ブ位置にブレードをあてて、縦方向(メサ型導波路11
0と垂直方向)3.25mm(13チャンネル分),横方向
(メサ型導波路110と平行方向)200μmのバー状素
子302に分離を行う(図3(b))。したがって分割
ウエハからスクライブに用いられたダミーチャンネル2
01分を除く12チャンネルのバー状素子302単位に
形成される。
素子の裏側から見た図で、裏面全体に裏面電極109が
付いている。この時、バー状素子302の両側端面50
1は完全な劈開面(鏡面)であることが半導体レーザ特
性上重要であるが、実際には完全な劈開面でなく、ステ
ップ502,結晶欠け503,劈開テープ付着504等
の不具合が発生する(図5(a))。さらに、裏面電極
が完全に分離されず、素子裏側の一部に裏面電極剥がれ
505が生じる(図5(b))。
裏面全体に裏面電極が形成されていることに起因する。
つまり劈開面を形成しなければならない一次劈開工程に
おいて、半導体を劈開することに加えて裏面電極も分離
しなければならないため、過剰な力が必要となり、その
結果として素子端面501にステップ502,結晶欠け
503,劈開テープ付着504等の不具合が発生してし
まう。また、過剰な力を加えた場合においても、裏面電
極は所望の位置で完全に分離されず、素子裏側の一部の
裏面電極に剥がれ505を伴い裏面電極が分離位置でな
い位置で分離されてしまう。このように素子端面501
にステップ502,結晶欠け503,劈開テープ付着5
04等不具合があると、一次劈開工程の次工程である反
射膜コーティングにおいてコーティングむらが生じ、所
望の反射率が形成されないことが原因となり、レーザ特
性における不良が発生する。
で電極剥がれ505を伴って行われていると次のような
不具合も発生する。反射膜コーティング工程において素
子片側端面を上に、もう片側を下にしてコーティング用
ジグに並べたのち、片側ずつ反射膜コーティングを行う
が、裏面電極剥がれにより、剥がれた電極膜が素子端面
に対して不規則に凸状になるため、ジグ面に対して素子
端面を完全に垂直に並べることが不可能になり、反射膜
コーティングむらの原因となる。
機付半導体レーザについて、その作製工程、および構造
を図6〜図11を用いて説明する。以下の説明は、光加
入者系モジュールに実装される、出射ビームスポットを
拡大した機能を有する波長1.30μm 帯半導体レーザ
に適用した例におけるものである。
に選択成長用酸化膜マスクを形成し、第1回目の結晶成
長として、公知の選択成長法により多重量子井戸活性
層、及びp型InPキャップ層を順次形成した後、選択
成長用酸化膜を除去する。続いてp型InPキャップ層
除去等の処理をした後、第2回目の結晶成長として、p
型InPクラッド層及びp型InGaAsキャップ層6
02を順次形成する。出射ビームスポット拡大の目的か
ら多重量子井戸活性層の層厚は出射部で薄く設計されて
いる。
よるウェットエッチングを用いて、(111)A面を側
壁にもつ逆メサ断面形状のメサ型光導波路110を形成
する。
ビームスポットを拡大するため素子前方と後方で異な
り、それぞれ7ミクロン、および2ミクロンとした。
0.5μm のシリコン酸化膜603を形成し、さらにシ
リコン酸化膜マスク用のポリイミドを塗布、エッチバッ
ク等の処理を経てメサ型光導波路110上のシリコン酸
化膜603を除去し、シリコン酸化膜マスク用のポリイ
ミド樹脂も除去する。続いて、メサ型光導波路110の
側壁にも表面電極が形成されるように斜め蒸着法により
表面電極(p側電極)604を蒸着し、イオンミリング
処理にて表面電極604を所望のパターンに加工する。
グであるガラス板に素子表面を貼り付け、ウエハ厚を1
20±20(μm)に研磨する。続いてウエットエッチ
ングにより裏面処理を経た後、裏面にホトリソ技術によ
り表面メサ型光導波路110方向と垂直方向及び平行方
向に格子状にホトレジストパターンを形成する。次にそ
のパターンをマスクとして、臭化水素系のエッチャント
を用いて素子裏面のInP601の一部をエッチングし
た後、レジストを付けたまま電極材料Ti/Pt/Au
を用いて裏面電極605を蒸着する。蒸着後にリフトオ
フ法により裏面電極605が図6(b)の様にパターニ
ングされ、半導体光素子表面光導波路110方向と垂直
方向および平行方向に沿って格子状に下地材料がInP
である劈開しろ701,702がそれぞれ形成される
(図7)。
板から取り外し、電極アロイ工程の後、ウエハ分割を行
う。本素子はアレイ素子ではなく単体素子として使用さ
れるため、分割ウエハの寸法は、任意であるが、後工程
の作業性を考慮して、縦方向(メサ型導波路110と垂
直方向):5.6〜6.4mm(14〜16素子分、うち1
素子はダミー素子),横方向(メサ型導波路110と平
行方向):8〜10mmとした(図8(a))。
型導波路110方向と垂直方向にバー状素子801単位
に分離し、かつ素子端面を劈開面にする一次劈開工程を
行う。まず分割ウエハを、ポリエチレン製の劈開テープ
に固定し、高精度なXY方向への稼働が可能である半自
動ダイヤモンドポイントスクライバーを用いて素子表面
光導波路110方向と垂直方向に、分割ウエハ内側から
外側へ、1素子分すなわち約400μmの長さにスクラ
イブ301を入れる(図8(a))。これを本デバイス
のキャビティー長である600μmステップで、20か
ら30カ所について行う。
Y方向への稼働、及びZ方向へブレードが稼働する機構
である劈開装置により、スクライブされた分割ウエハの
スクライブ位置にブレードをあてて、縦方向:5.6〜
6.4mm,横方向:600μmのバー状素子801に劈
開を行う(図8(b))。
を、素子裏面側からみた図であり、(a)がバー化劈開
前,(b)がバー劈開後である。また、メサ型光導波路
方向110と垂直方向に沿って下地が半導体である劈開
しろ701が形成されており裏面電極はついていないた
め、裏面電極が完全に分離されないといった不具合も起
こらず、素子端面にステップ,劈開テープ残り、及び欠
け、は発生せず、良好な劈開面が形成される。
5と平行方向に形成された劈開しろ702、つまり一次
劈開する方向でない方向に形成された劈開しろ702に
起因して、メサ型光導波路110方向と平行方向に不規
則に分離されてしまう横割れ1001といった不具合が
しばしば発生する(図10)。この場合、所望の寸法に
素子を形成ができず、素子横方向寸法が規格外である不
良が生じる。
垂直方向の素子端面に劈開面を形成し、バー状にした
後、スパッタ装置にて劈開面両面に所望の反射膜コーテ
ィングを行う。続いて、バー状である素子801を単体
素子1101に分離する二次劈開を行う。この二次劈開
工程においては、メサ型光導波路110方向と平行方向
に劈開分離し、素子の寸法である、縦方向(メサ型導波
路110と垂直方向):600μm(一次劈開工程にて
分離済み),横方向(メサ型導波路110と平行方
向):400μmに加工する。ここで二次劈開を行うメ
サ型光導波路110方向と平行方向の素子端面は、一次
劈開の場合とは異なり、劈開面(鏡面)である必要はな
いため、ダイヤモンドスクライバーにて分離する位置に
100〜500μm程度スクライブ1102を行い、ス
クライブ位置にブレードを押し当てて二次劈開を行い、
単体のビーム拡大機付半導体レーザを作製する。図11
は二次劈開工程における素子を表から(図11
(a))、及び裏から(図11(b))示したもので、
メサ型光導波路110方向と平行方向の劈開しろ702
に沿って分離されている様子が分かる。
が要求される光インターコネクト用モジュール、および
光加入者系モジュールにおいて、歩留まりの向上は重要
な課題である。
子表面光導波路方向と垂直方向に分離し、かつこの時に
形成される素子両側端面を鏡面にする一次劈開工程があ
る。この工程において確実に素子を凹凸なく所望の寸法
に分離し、かつ分離面である劈開面を完全な鏡面に形成
する必要がある。
ープに分離前の素子を貼り付け、分離位置にダイヤモン
ドスクライバーによりスクライブをいれた後、素子裏面
側からスクライブ位置にブレードをあててからZ方向に
稼動させ、劈開を行う。素子裏面全体に裏面電極が形成
されている従来構造の素子の場合、劈開時に半導体を劈
開することに加えて裏面電極も分離しなければならない
ため、過剰な力(過剰なZ方向稼働量)が必要となり、
その結果として劈開面にステップ,結晶欠け,劈開テー
プ付着といった不具合が生じる。
ーティングむらの原因となるばかりでなく、素子劈開面
で光の散乱等による損失を引き起こすため、素子のレー
ザ発振そのものを妨げてしまう。さらに従来の構造の素
子の場合、裏面電極が所望の分離位置で分離されず、剥
がれを伴って分離位置とは異なる位置から分離される、
といった不具合が発生してしまう。これに伴い、その次
工程である反射膜コーティングにおいてコーティングむ
らが次のように生じる。
端面を上に、もう片側を下にしてコーティング用ジグに
並べたのち、片側ずつ反射膜コーティングを行うが、裏
面電極剥がれにより、剥がれた電極膜が素子端面に対し
て不規則に凸状になるため、ジグ面に対して素子端面が
完全に垂直に並べることが不可能になり、反射膜コーテ
ィングむらの原因となる。反射膜コーティングむらは、
例えば発振閾値,効率,12チャンネル間の発振閾値バ
ラツキ(12チャンネル素子の内の最大発振閾値と最小
発振閾値の差)、及び12チャンネル間の効率バラツキ
(12チャンネル素子の内の最大効率と最小効率の差)
といったレーザ特性に悪影響を与える。
裏面電極を形成するのではなく、裏面電極をパターニン
グし、半導体光素子表面光導波路方向と垂直方向および
平行方向に、裏面電極材料でなく半導体基板材料で構成
された劈開しろを形成した場合、一次劈開工程におい
て、劈開面、及び素子裏面は前述のような不具合がなく
良好に形成される。しかし半導体光素子表面光導波路方
向と平行方向に形成された劈開しろ、つまり一次劈開方
向でない方向に形成された劈開しろに起因して、光導波
路方向と平行方向に、つまり分離したい方向とは90度
異なる方向で、かつ分離位置とは異なる位置から不規則
に分離が生じてしまう。この場合、所望の寸法に素子を
形成ができない。
不具合はそれぞれ、分離前のウエハ裏面に素子分離用劈
開しろが形成されていないこと、あるいは劈開しろを半
導体光素子表面光導波路方向と垂直方向だけでなく、平
行方向にも形成されていることに起因する。
素子分離用劈開しろを半導体光素子表面光導波路方向と
垂直方向にのみ形成することで解決が可能である。半導
体素子作製工程内の裏面電極形成の工程において、裏面
電極を半導体光素子表面光導波路方向と垂直方向にスト
ライプ状にパターニングすることにより、下地材料がI
nPである劈開しろが形成される。これにより、一次劈
開工程では半導体のみを劈開するため、Z方向稼働量が
裏面電極がある場合の3分の2程度で劈開可能となる。
その結果として劈開面にステップ,結晶欠け,劈開テー
プ付着がなくなる。
しないため、裏面電極剥がれを伴い所望の分離位置とは
異なる位置で得裏面電極が分離される、といった不具合
も発生しない。また、半導体光素子表面光導波路方向と
平行方向、つまり一次劈開方向でない方向に劈開しろが
ないため、光導波路方向と平行方向に不規則に分離され
てしまう(横割れ)といった不具合が生じない。
素子の特性不良が低減され、かつ劈開工程における歩留
まりも向上させることが可能となり、素子歩留まりを飛
躍的に向上させることができる。
12〜図16を用いて説明する。本説明は、光インター
コネクト用モジュールに実装される、波長1.30μm
帯埋め込み型12チャンネル半導体レーザアレイに適用
した例におけるものである。
InP基板を加工し、裏面研磨工程まで行う。続いてウ
エットエッチングにより裏面処理を経た後、裏面にホト
リソ技術により半導体光素子表面光導波路110方向と
垂直方向に一次劈開で分離する直線を中心として30μ
m幅のストライプ状のホトレジストパターンを形成す
る。次に蒸着後電極リフトオフを行うため、そのパター
ンをマスクとして、臭化水素系のエッチャントを用いて
素子裏面のInPをエッチングした後、レジストを付け
たまま裏面電極を蒸着する。蒸着後にリフトオフ法によ
り裏面電極がパターニングされ、半導体光素子表面光導
波路方向110と垂直方向に約170μm幅のストライ
プ状裏面電極1201が形成され、その両側に下地材料
がInPである幅15μmの劈開しろ1202が形成さ
れる(図12(a)(b))。
ラス板から取り外し、電極アロイ工程の後、従来の技術
1で述べた寸法にウエハ分割を行う。さらに、従来の技
術1と同様の方法にて一次劈開を行うが、ストライプ状
裏面電極1201を表面メサ型光導波路方向110と垂
直方向にパターニングし、その両側に下地材料がInPで
ある劈開しろ1202を形成したことにより、一次劈開
工程に半導体のみを劈開するため、Z方向稼働量が裏面
電極がある場合の3分の2程度で劈開可能となる。
われた素子裏側から見た様子を図13に示す。この結果
として劈開面にステップ,結晶欠け,劈開テープ付着が
なく、劈開しろ部分は裏面電極材料がついていないた
め、裏面電極剥がれの不具合も発生しない(図14
(a)(b))。
射膜コーティングにおいてもコーティングが素子端面全
体に均一に膜形成され、本半導体レーザ特性、例えば発
振閾値,効率,12チャンネル間の発振閾値バラツキ
(12チャンネル素子の内の最大発振閾値と最小発振閾
値の差)、及び12チャンネル間の効率バラツキ(12
チャンネル素子の内の最大効率と最小効率の差)による
特性が改善される。さらに、本素子では表面メサ型光導
波路110方向と垂直方向のみに、ストライプ状裏面電
極1201を形成し下地材料がInPである劈開しろ1
202が形成しているが、同平行方向には、ストライプ
状裏面電極が形成されておらず下地材料がInPである
劈開しろが形成されていない。したがって一次劈開工程
において、表面メサ型光導波路110方向と平行方向に
形成された劈開しろに起因して、光導波路方向と平行方
向に不規則に分離されてしまう(横割れ1001)、と
いった不具合も生じることなく、高歩留まりに一次劈開
が可能となる。
導体レーザアレイを示す。さらに、図16に本アレイ素
子を実装したモジュールを示す。
裏面電極1201の材料を従来の技術1で述べたNi,
AuZn,Ti,Pt,Auを用いているが、他の電極
材料、たとえばTi,Pt,Auなどでも、劈開工程に
おいては同様の効果がある。
付半導体レーザについて実施した例を図12,図13,
図14,図17,図18,図19を用いて以下に説明す
る。本説明は、光加入者系モジュールに実装される、出
射ビームスポットを拡大した機能を有する波長1.30
μm帯半導体レーザに適用した例におけるものである。
−InP基板を加工し、裏面研磨工程まで行う。続いて
ウエットエッチングにより裏面処理を経た後、裏面にホ
トリソ技術により表面メサ型光導波路方向と垂直方向に
のみ、一次劈開で分離する直線を中心として80μm
幅、及び500μm幅のストライプ状のホトレジストパ
ターンを形成する。
のパターンをマスクとして、臭化水素系のエッチャント
を用いてInP100をエッチングした後、レジストを
付けたまま裏面電極を蒸着する。蒸着後にリフトオフ法
により裏面電極がパターニングされ、表面メサ型光導波
路110方向と垂直方向に約310μm幅のストライプ
状裏面電極1201が形成され、その両側にストライプ
状に下地材料がInPである劈開しろ1202が形成さ
れる(図12(b))。
と同様にウエハ分割を行う。続いて、従来の技術2と同
様の方法にて一次劈開を行うが、素子では従来の技術2
で述べた素子と構造が異なり、表面メサ型光導波路11
0方向と垂直方向のみに、ストライプ状裏面電極120
1を形成し下地材料がInPである劈開しろ1202が
形成しているが、同平行方向には、下地材料がInPで
ある劈開しろがなく、裏面電極がストライプ状に形成さ
れてない。したがって一次劈開工程において、表面メサ
型光導波路110方向と平行方向に形成された劈開しろ
に起因して、光導波路方向と平行方向に不規則に分離さ
れてしまうといった不具合も生じることなく、高歩留ま
りに一次劈開が可能となる。
開面にステップ,劈開テープ残り、及び欠け、は発生せ
ず、裏面電極剥がれも起こらないことはいうまでもない
(図15(a)(b))。
ち、メサ型光導波路110と平行方向に分離する二次劈
開工程を行う。このとき従来の技術2と同様に図11
(a)に示すようにメサ型光導波路110と平行方向に
スクライブ1102をいれ素子分離を行うが、一次劈開
の場合と異なり素子裏面において分離する位置にも裏面
電極が付いており劈開しろが形成されていない(図1
6)。したがって劈開する際に一次劈開時に比べて過剰
な力が必要であるが、メサ型光導波路110と平行方向
の素子両側端面は鏡面を形成する必要はないため、素子
分離の際ステップ等の不具合は問題にならない。つまり
同平行方向には、下地材料がInPである劈開しろがな
くても、素子特性に影響はない。
す。さらに、図15に本半導体レーザ素子、及び本発明
を適用した半導体受光素子を実装したモジュールを示
す。
裏面電極1201の材料を従来の技術1で述べたTi,
Pt,Au材料を用いているが、他の電極材料、たとえ
ばNi,Au,Ge,Pd材料などでも、劈開工程にお
いては同様の効果がある。
におけるステップ等の不具合、あるいは同工程時の裏面
電極分離不具合に起因する半導体光素子の特性不良が低
減され、かつ一次劈開工程における横割れ不良を低減す
ることにより劈開歩留まりも向上させることが可能とな
り、素子歩留まりを飛躍的に向上させることができる。
素子の説明図。
図。
説明図。
の劈開面および裏面の平面図。
図。
面の平面図。
および劈開後の分割ウエハ表面の平面図。
および劈開後の分割ウエハ裏面の平面図。
平面図。
び素子裏側の平面図。
面の平面図。
裏面および平面図。
び半導体レーザ裏面の平面図。
の表面側および裏面側の斜視図ならびに断面図。
ーザアレイ素子モジュールの図。
る素子裏側の平面図。
ーザの斜視図。
光モジュールの平面図および側面図。
型InP層、104…n型InP層、105…p型In
P層、106…n型InP層、107…n型InGaA
sPコンタクト層、108…表面電極(n側電極)、1
09…裏面電極(p側電極)、110…メサ型光導波
路、201…ダミーチャンネル、202…一次壁開位
置、301…スクライブ、302…アレイ素子(バ
ー)、501…劈開面、502…ステップ、503…結
晶欠け、504…劈開テープ付着、505…電極剥がれ、
601…n型(100)InP基板、602…p型In
Pクラッド層、およびp型InGaAsキャップ層、6
03…シリコン酸化膜、604…表面電極(p側電
極)、605…裏面電極(n側電極)、701…メサ型
光導波路と垂直方向の劈開しろ、702…メサ型光導波
路と平行方向の劈開しろ、801…バー状素子、1001
…横割れ、1101…半導体レーザ素子(単体素子)、
1102…スクライブ、1201…ストライプ状裏面電
極、1202…劈開しろ、1601…ケース本体部、1
602…サブマウント、1603…駆動IC、1604
…本発明の半導体レーザアレイ素子、1605…パイプ
部、1606…光ファイバホルダ、1607…光ファイ
バアレイ、1608…レンズホルダ、1609…レンズ
アレイ、1701…本発明の半導体レーザ素子(単体素
子)、1901…本発明の半導体レーザ素子、1902
…本発明の半導体受光素子、1903…ストライプ状裏
面電極、1904…ワイヤー、1905…実装基板、1
906…ファイバー。
Claims (10)
- 【請求項1】半導体光素子において、半導体素子表面に
メサ型光導波路を有してなる半導体素子基板側(以下、
素子裏面)構造において、半導体素子表面メサ型光導波
路方向と垂直方向に、メサ型光導波路と平行方向である
素子端面からもう一方の同端面に渡ってストライプ状の
裏面電極が形成され、かつ上記素子裏面構造において半
導体光素子表面メサ型光導波路方向と垂直方向に、前記
ストライプ状の裏面電極の外側両方に裏面電極材料でな
く半導体基板材料で構成され、かつ垂直方向にそって劈
開しろを形成し、かつ上記素子裏面構造において半導体
光素子表面メサ型光導波路方向と平行方向には同方向に
そって前記劈開しろを形成しないことを特徴とする半導
体光素子。 - 【請求項2】半導体素子ウエハを素子単位に分離してい
く途中に1つの半導体光素子が表面メサ型光導波路を並
列にして並ぶ素子バー状態に劈開する工程において、素
子裏面における劈開位置に劈開しろが形成されているこ
とを特徴とする半導体光素子。 - 【請求項3】請求項1または2に記載のメサ型光導波路
と垂直方向にそった劈開しろ表面が、上記半導体光素子
のキャビティを構成する素子両側端面部からそれぞれ素
子分離工程における精度(劈開精度)以上の幅で電極材
料でなくInP,GaAs等の半導体結晶により形成さ
れている構造を特徴とする半導体光素子。 - 【請求項4】請求項1または2に記載の半導体素子基板
がn型、もしくはp型基板であり、かつ請求項1に記載
のストライプ状の裏面電極の材料がTi,Pt,Auで
あることを特徴とした半導体光素子。 - 【請求項5】請求項1または2に記載の半導体素子基板
がp型基板であり、かつ請求項1に記載のストライプ状
の裏面電極の材料がAuZn,Ni,Auであることを
特徴とした半導体光素子。 - 【請求項6】請求項1または2に記載の半導体素子基板
がn型基板であり、かつ請求項1または2に記載の帯状
の裏面電極の材料がAuGe,Pd,Au,Niである
ことを特徴とした半導体光素子。 - 【請求項7】光インタコネクトを目的としたアレイ状の
素子であることを特徴とする請求項1から6のいずれか
に記載の半導体光素子。 - 【請求項8】光加入者系伝送を目的とし、高歩留まり
化、および低価格化が必要である請求項1から6のいず
れかに記載の半導体光素子。 - 【請求項9】光導波路または光ファイバが設けられた実
装基板上に請求項1から8のいずれか記載の半導体光素
子が実装されていることを特徴とした光送受信モジュー
ル。 - 【請求項10】請求項9記載の送受信モジュールを用い
た光通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5178698A JPH11251682A (ja) | 1998-03-04 | 1998-03-04 | 半導体光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5178698A JPH11251682A (ja) | 1998-03-04 | 1998-03-04 | 半導体光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11251682A true JPH11251682A (ja) | 1999-09-17 |
Family
ID=12896638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5178698A Pending JPH11251682A (ja) | 1998-03-04 | 1998-03-04 | 半導体光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11251682A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289955A (ja) * | 2001-03-23 | 2002-10-04 | Sharp Corp | 半導体レーザ素子とその製造方法および光学式情報再生装置 |
JP2003347675A (ja) * | 2002-05-27 | 2003-12-05 | Sharp Corp | 半導体レーザ素子とその製造方法 |
WO2008016019A1 (fr) * | 2006-07-31 | 2008-02-07 | Sanyo Electric Co., Ltd. | Composant laser à semiconducteur et son procédé de fabrication |
-
1998
- 1998-03-04 JP JP5178698A patent/JPH11251682A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289955A (ja) * | 2001-03-23 | 2002-10-04 | Sharp Corp | 半導体レーザ素子とその製造方法および光学式情報再生装置 |
JP2003347675A (ja) * | 2002-05-27 | 2003-12-05 | Sharp Corp | 半導体レーザ素子とその製造方法 |
WO2008016019A1 (fr) * | 2006-07-31 | 2008-02-07 | Sanyo Electric Co., Ltd. | Composant laser à semiconducteur et son procédé de fabrication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0402556B1 (en) | A method for improving the flatness of etched mirror facets | |
US5906753A (en) | Method of making optical semi-conductor device | |
US6335559B1 (en) | Semiconductor device cleave initiation | |
JP3732551B2 (ja) | 半導体装置の製造方法 | |
JP2002171021A (ja) | 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法 | |
JPH11251682A (ja) | 半導体光素子 | |
US8216868B2 (en) | Method of fabricating semiconductor laser | |
JPH10242574A (ja) | 半導体光素子 | |
JP3566107B2 (ja) | 光通信用モジュール | |
JPH02132844A (ja) | 化合物半導体ウェハの分割方法 | |
JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
JPH08111563A (ja) | 半導体レーザーの作製方法及びチップ | |
JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
JP3284612B2 (ja) | 半導体レーザーの製造方法 | |
JPH0897496A (ja) | 半導体レーザ及びその製造方法 | |
JPH06160676A (ja) | 半導体レーザモジュールの製造方法 | |
KR100238552B1 (ko) | 새로운 벽개면 코팅에 의한 레이저 다이오드 제작방법 | |
JP2007281277A (ja) | 半導体レーザ素子の製造方法 | |
EP0871049A1 (en) | Semiconductor device | |
JPH1022582A (ja) | 半導体レーザのフォトルミネッセンス測定方法 | |
JPH09246663A (ja) | 半導体レーザの製造方法 | |
JP2940602B2 (ja) | 光部品固定基板 | |
CN115376904A (zh) | 半导体光芯片的解理方法 | |
JP3467151B2 (ja) | 光モジュール | |
JP2016111087A (ja) | 光半導体素子、光半導体装置および光半導体素子の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040728 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050315 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050830 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060104 |