JP2016111087A - 光半導体素子、光半導体装置および光半導体素子の実装方法 - Google Patents

光半導体素子、光半導体装置および光半導体素子の実装方法 Download PDF

Info

Publication number
JP2016111087A
JP2016111087A JP2014245125A JP2014245125A JP2016111087A JP 2016111087 A JP2016111087 A JP 2016111087A JP 2014245125 A JP2014245125 A JP 2014245125A JP 2014245125 A JP2014245125 A JP 2014245125A JP 2016111087 A JP2016111087 A JP 2016111087A
Authority
JP
Japan
Prior art keywords
electrode
substrate
optical
optical waveguide
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014245125A
Other languages
English (en)
Other versions
JP6435820B2 (ja
Inventor
大介 井上
Daisuke Inoue
大介 井上
正 市川
Tadashi Ichikawa
正 市川
山下 達弥
Tatsuya Yamashita
達弥 山下
朱里 中尾
Juri Nakao
朱里 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2014245125A priority Critical patent/JP6435820B2/ja
Publication of JP2016111087A publication Critical patent/JP2016111087A/ja
Application granted granted Critical
Publication of JP6435820B2 publication Critical patent/JP6435820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】光半導体素子、光半導体装置および光半導体素子の実装方法において、より微細な位置合わせが可能なセルフアライメント技術を実現すること。【解決手段】第1の電極(118)と第2の電極(102)とに挟まれて設けられた活性領域を備え、第1の電極(118)に活性領域の一部に形成予定の利得領域に沿う方向に延伸する溝を含む溝構造(C)が形成された光半導体素子(100)を、光を伝搬する光導波路(206)、および光導波路(206)の延伸方向に延伸させて設けられた基板電極(204)を含む光導波路基板(200)に、第1の電極(118)と基板電極(204)とを対向させてロウ付けすることにより光導波路基板(200)に実装し、第1の電極(118)と第2の電極(102)との間に電流を流して基板電極(204)に沿って活性領域の一部に利得領域を形成し、利得領域から出射した光を光導波路(206)の一端に光結合させる。【選択図】図4

Description

本発明は、光半導体素子、光半導体装置および光半導体素子の実装方法に関する。
近年、小型化、低コスト化等を目的とし、半導体レーザ等の光半導体素子を光導波路技術により作製された光導波路基板に実装する技術が発展している。特許文献1には、そのような実装方法の一例が開示されている。
図9に特許文献1に開示された実装方法を示す。特許文献1に開示された実装方法では、光導波路2が形成された光導波路基板3に金属膜4が設けられており、裏面電極5を有する光半導体素子1を、該裏面電極5と金属膜4とが一致するように、光導波路基板3の上に載せる。光半導体素子1に十分に熱がまわると、光半導体素子1は、光導波路2の端面と光半導体素子1の発光端面が合致するように実装される。特許文献1に開示された実装技術では、はんだの表面張力によってアライメントが自動的になされるセルフアライメント技術を用いている。
また、特許文献2には、表面に光導波路が形成されたマウント基板と、マウント基板に実装され、光導波路と光学的に結合する光半導体素子を有し、この光半導体素子の裏面に設けられたチップ裏面電極とマウント基板に設けられた金属膜とを半田バンプを介して固定してなる光半導体装置において、マウント基板上の光半導体素子を固定する位置に凹溝を形成する光半導体装置が開示されている。特許文献2に開示された光半導体技術でも、はんだの表面張力によってアライメントが自動的になされるセルフアライメント技術を用いている。
特開平5−60952号公報 特開平8−204288号公報
ところで、各種装置に対するさらなる小型化の要求が強まっている趨勢下、光集積回路についてもさらなる小型化、微細化を達成すべく、各種の工夫がなされてきている。たとえば、導波路の幅が10μm程度である従来の石英系の導波路による光集積回路に対し、幅が0.5μm程度であるシリコンの導波路による光集積回路が台頭してきている。その結果、特許文献1あるいは特許文献2に開示されたような、はんだによるセルフアライメント技術では、実装が困難になりつつある。
本発明は、上記問題に鑑みてなされたものであり、光半導体素子、光半導体装置および光半導体素子の実装方法において、より微細な位置合わせが可能なセルフアライメント技術を実現することを目的とする。
上記の目的を達成するために、請求項1に記載の光半導体素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極とに挟まれて設けられた活性領域と、を備え、前記第1の電極に、前記活性領域の一部に形成予定の利得領域に沿う方向に延伸する溝を含む溝構造が形成されており、光導波路および前記光導波路の延伸方向に延伸させて設けられた基板電極を有する光導波路基板上に、前記第1の電極を前記基板電極に対向させてロウ付け実装することにより前記第1の電極と前記第2の電極との間に流れる電流で前記利得領域が前記基板電極に沿って形成され、前記利得領域から出射する光が前記光導波路の一端と光結合されるものである。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記第1の電極と前記第2の電極との間に流れる電流で入射した光を増幅する前記利得領域が前記基板電極に沿って形成されることにより半導体光増幅器として機能するものである。
また、請求項3に記載の発明は、請求項1に記載の発明において、前記形成予定の利得領域の両端部に配置された反射鏡対をさらに備え、前記第1の電極と前記第2の電極との間に流れる電流でレーザ発振する前記利得領域が前記基板電極に沿って形成されることにより半導体レーザとして機能するものである。
また、請求項4に記載の発明は、請求項1に記載の発明において、前記形成予定の利得領域の両端部に配置された反射鏡対をさらに備え、前記第1の電極と前記第2の電極との間に流れる電流でレーザ発振する前記利得領域が複数の前記基板電極に沿って複数形成されることにより半導体レーザアレイとして機能するものである。
また、請求項5に記載の発明は、請求項1〜請求項4のいずれか1項に記載の発明において、前記溝構造の前記形成予定の利得領域に沿う方向に延伸する溝間の間隔が前記光導波路の幅未満であるものである。
また、請求項6に記載の発明は、請求項1〜請求項5のいずれか1項に記載の発明において、前記溝構造が格子状に形成された溝構造であるものである。
上記の目的を達成するために、請求項7に記載の光半導体装置は、請求項1〜請求項6のいずれか1項に記載の光半導体素子と、基板、前記基板に設けられた光を伝搬する光導波路、および前記光導波路の延伸方向に延伸させて前記基板に設けられた基板電極を含む光導波路基板と、を備え、前記第1の電極と前記基板電極とが対向するように前記光半導体素子が前記光導波路基板にロウ付け実装されており、かつ前記第1の電極と前記第2の電極との間に流れる電流で前記利得領域が前記基板電極に沿って形成されるとともに前記利得領域から出射した光が前記光導波路の一端と光結合しているものである。
また、請求項8に記載の発明は、請求項7に記載の発明において、前記基板電極の幅が前記光導波路の幅以下であるものである。
上記の目的を達成するために、請求項9に記載の光半導体装置は、請求項3に記載の光半導体素子と、基板、前記基板に設けられた光を伝搬する光導波路、前記光導波路に光結合されたリング共振器、および前記光導波路の延伸方向に延伸させて前記基板に設けられた基板電極を含む光導波路基板と、を備え、前記第1の電極と前記基板電極とが対向するように前記光半導体素子が前記光導波路基板にロウ付け実装されるとともに前記第1の電極と前記第2の電極との間に流れる電流で前記利得領域が前記基板電極に沿って形成されており、かつ前記利得領域から出射した光が前記光導波路の一端に光結合されるとともに前記光導波路の他端から光が出射されるものである。
上記の目的を達成するために、請求項10に記載の光半導体装置は、請求項4に記載の光半導体素子と、基板、前記複数の利得領域に対応させて前記基板に設けられた光を伝搬する複数の光導波路、前記複数の光導波路を伝搬する光を合波する合波器、前記合波器で合波された光を半透過するとともに前記反射鏡対の一方の反射鏡と外部共振器を構成する半透過鏡、および前記複数の利得領域に対応させかつ前記複数の光導波路の延伸方向に延伸させて前記基板に設けられた複数の基板電極を含む光導波路基板と、を備え、前記第1の電極と前記複数の基板電極とが対向するように前記光半導体素子が前記光導波路基板にロウ付け実装されるとともに前記第1の電極と前記第2の電極との間に流れる電流で前記複数の利得領域が前記複数の基板電極に沿って形成されており、かつ前記複数の利得領域の各々から出射した光が前記複数の光導波路の各々の一端に光結合されるとともに前記外部共振器により同期発振した光が前記半透過鏡から出射されるものである。
一方、上記の目的を達成するために、請求項11に記載の光半導体素子の実装方法は、第1の電極と第2の電極とに挟まれて設けられた活性領域を備え、前記第1の電極に前記活性領域の一部に形成予定の利得領域に沿う方向に延伸する溝を含む溝構造が形成された光半導体素子を、光を伝搬する光導波路、および前記光導波路の延伸方向に延伸させて設けられた基板電極を含む光導波路基板に、前記第1の電極と前記基板電極とを対向させてロウ付けすることにより前記光導波路基板に実装し、前記第1の電極と前記第2の電極との間に電流を流して前記基板電極に沿って前記活性領域の一部に前記利得領域を形成し、 前記利得領域から出射した光を前記光導波路の一端に光結合させるものである。
本発明によれば、光半導体素子、光半導体装置および光半導体素子の実装方法において、より微細な位置合わせが可能なセルフアライメント技術を実現することができる、という効果を奏する。
第1の実施の形態に係る半導体光増幅器の構成の一例を示す断面図および底面図である。 第1の実施の形態に係る光導波路基板の構成の一例を示す平面図および断面図である。 第1の実施の形態に係る半導体光増幅器モジュールを示す斜視図および断面図である。 第1の実施の形態に係る半導体光増幅器モジュールの実装状態を説明する図である。 第1の実施の形態に係る半導体光増幅器モジュールの利得領域の形成を説明する断面図である。 実施の形態に係る光半導体装置の製造方法の一例を示す断面図である。 第2実施の形態に係る狭線幅レーザの構成の一例を示す平面図である。 第3の実施の形態に係る高出力半導体レーザの構成の一例を示す平面図である。 従来技術に係る光半導体素子の実装方法を示す図である。
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。
[第1の実施の形態]
図1ないし図6を参照して、本実施の形態に係る光半導体素子としての半導体光増幅器100、光半導体装置としての半導体光増幅器モジュール300について説明する。
まず、図1を参照して、本実施の形態に係る半導体光増幅器100の構成について説明する。図1(a)は、半導体光増幅器100の断面図を、図1(b)は、半導体光増幅器100の底面図を各々示している。本実施の形態では、半導体光増幅器100をInP/InGaAsP系半導体で形成する形態を例示して説明するが、これに限定されず、GaAs/AlGaAs等他の材料系で形成する形態としてもよい。
本実施の形態に係る半導体光増幅器100は、厚さが約100μmのN型InP基板104上に形成された膜厚が約200nmのN型InPバッファ層106、N型InPバッファ層106上に形成された膜厚が約125nmのInGaAsP層108、InGaAsP層108上に形成された膜厚が約50nmのInGaAsP層110、InGaAsP層110上に形成された膜厚が約125nmのInGaAsP層112、InGaAsP層112上に形成された膜厚が約850nmのP型InP上部クラッド層114、およびP型InP上部クラッド層114上に形成された膜厚が約200nmの高濃度P型InGaAs層116を含んで構成されている。
また、高濃度P型InGaAs層116上には、高濃度P型InGaAs層116の側からTi(チタン)/Pt(白金)/Au(金)を積層して形成されたP電極118が設けられている。Ti、Pt、Auの膜厚は、一例として、Tiが50nm、Ptが50nm、Auが200nmとされている。図1(b)に示すように、P電極118には、格子状に形成された溝である格子状溝Cが設けられている。格子状溝Cは、溝間のピッチが一例として1μm程度とされ、本実施の形態に係るセルフアライメントを実現する部位である。格子状溝C、およびセルフアライメントの詳細は後述する。
一方、N型InP基板104の上記半導体層が形成された側とは反対側の面には、N型InP基板104側からTi/Pt/Auを積層して形成されたN電極102が設けられている。Ti、Pt、Auの膜厚は、一例として、Tiが50nm、Ptが50nm、Auが200nmとされている。
N型InPバッファ層106は、N型InP基板104とInGaAsP層108との間の格子不整合を緩和して結晶性を良好にするために設けられる。
3層に形成されたInGaAsP層108、InGaAsP層110、およびInGaAsP層112は、半導体光増幅器100の活性領域120を構成している。InGaAsP層108およびInGaAsP層112のバンドギャップは、一例として1.25μmとされ、InGaAsP層110のバンドギャップは、一例として1.55μmとされており、本実施の形態では各々ノンドープとされている。
P型InP上部クラッド層114は、主に、キャリアおよび増幅された光を上記活性領域120内に閉じ込める機能を有している。
高濃度P型InGaAs層116は、高濃度にP型不純物が拡散されたコンタクト層であり、P電極118との間でオーミック性接触を形成している。
以上のように構成された半導体光増幅器100では、P電極118とN電極102との間に順方向(P電極118を正極に、N電極102を負極に接続した方向)のバイアス電圧を印加して電流を注入することにより、入射した光を増幅する利得領域GA(図5参照)を活性領域120内に形成する。本実施の形態に係る半導体光増幅器100の各層は、半導体光増幅器100の端面から端面まで均一に形成されている。したがって、半導体光増幅器100に電流を注入すると、電流経路に沿って利得領域GAが形成される(図5参照)。
つぎに、図2を参照して、本実施の形態に係る光導波路基板200について説明する。
図2(a)は、光導波路基板200の平面図を、図2(b)は、光導波路基板200の断面図を各々示している。本実施の形態では、Si(シリコン)系の材料で形成された形態の光導波路基板200を例示して説明するが、これに限られず、他の材料で形成された形態の光導波路基板200としてもよい。
図2(a)、(b)に示すように、光導波路基板200は、Siの基板202、基板電極204、Siの光導波路(コア)206、およびSiO2(二酸化珪素)のクラッド208を含んで構成されている。光導波路基板200はL字状に形成され、図2(b)に示すように、クラッド208が一部切削された領域が光半導体素子(半導体光増幅器100)の搭載部Tとされ、搭載部Tに隣接する領域が光導波路206およびクラッド208を含む光導波領域とされている。そして、光半導体素子を搭載部Tに搭載することにより、光半導体素子の光軸と光導波路206の延伸方向とがセルフアライメントで位置合わせされる。
図3を参照して、本実施の形態に係る光半導体素子の実装方法について、より詳細に説明する。図3(a)は、半導体光増幅器モジュール300を構成する前の、光導波路基板200と半導体光増幅器100の斜視図を、図3(b)は、半導体光増幅器100を光導波路基板200に実装した後の半導体光増幅器モジュール300の断面図を各々示している。
図3(a)に示すように、本実施の形態に係る半導体光増幅器モジュール300では、半導体光増幅器100を、N電極102を上に(光導波路基板200とは反対側に)し、P電極118を下に(光導波路基板200側に)して実装するいわゆるフェースダウン実装を採用している。基板電極204に、接続、固定用のはんだ(図示省略)を設け、加熱後、冷却することにより、図3(b)に示すように、半導体光増幅器100が、光導波路基板200の搭載部Tに位置決めされ、固定される。その際、本実施の形態に係る光半導体素子の実装方法では、特に位置決めの操作をする必要はなく、セルフアライメントで自動的に位置決めされる。なお、本実施の形態ではフェースダウン実装を採用した場合の形態を例示して説明するが、これに限定されず、いわゆるフェースアップ実装を採用した形態としてもよい。
つぎに、図4を参照して、本実施の形態に係る光半導体素子の実装方法におけるセルフアライメントについて、より詳細に説明する。
図4(a)は、半導体光増幅器100を搭載する前の搭載部Tおよび光導波路206の状態を、図4(b)は、半導体光増幅器100を搭載後の搭載部Tおよび光導波路206の状態を各々示す平面図である。図4(b)に示されたP電極118は、N型InP基板104側から透視した図である。また、図4(c)は、図4(b)の白抜き矢印Aの方向から見た、はんだ230による、半導体光増幅器100と基板電極204との接着状態を示す図である。
図4(a)に示すように、本実施の形態に係る基板電極204の位置と光導波路206の位置とは、光導波路基板200の製造段階において精度よく位置合わせされている。半導体光増幅器100を実装する際には、まず、基板電極204にはんだ230等の接着剤を設ける。はんだ230は、ペースト状であっても薄膜(たとえば、金薄膜)状であってもよい。本実施の形態では、各種はんだによる接着を総称して「ロウ付け」と称することとする。
つぎに、図4(b)に示すように、半導体光増幅器100を搭載部Tに載置する。この際、先述したように、P電極118が光導波路基板200側になるように(N電極102が光導波路基板200と反対側となるように)載置するが、半導体光増幅器100の利得領域GA(つまり、光軸)と光導波路206との位置関係を考慮する必要はない。
図4(c)に示すように、半導体光増幅器100および光導波路基板200を加熱すると、P電極118と基板電極204との間ではんだ230が溶融する。そして、先述したように、P電極118には、溝間のピッチが約1μmと微細である格子状溝Cが形成されている。その結果、溶融したはんだ230は、基板電極204に形成された格子状溝Cを埋めつつ周囲に拡散するが、格子状溝Cを埋めるに足るだけのはんだ230が残されていない状態になると、はんだの拡散は停止する。はんだ230の拡散が停止するとそこで光導波路206(基板電極204)に対する半導体光増幅器100の相対的な位置が定まる。
基板電極204に対する半導体光増幅器100の位置が定まると、半導体光増幅器100のP電極118とN電極102との間を流れる電流の経路が定まり、その結果半導体光増幅器100の利得領域GA(すなわち電流注入領域)が定まる。電流の経路が基板電極204の位置により定まり、基板電極204と光導波路206とは予め精密に位置合わせされているから、結局、半導体光増幅器100の利得領域GAと光導波路206とが精密に位置合わせされることになる。つまり、換言すれば、自動的に光導波路206の延長線上に利得領域GAが形成される。
ここで、基板電極204の幅は位置合わせ精度に直接影響するので、基板電極204は線状に形成するとともに、半導体光増幅器100の実装に影響を与えない範囲で極力細く形成する必要がある。また、利得領域GAと光導波路206との結合等を勘案すると、基板電極204の幅は少なくとも光導波路206の幅以下である必要がある。
以上のように、本実施の形態に係る光半導体素子の実装方法によれば、半導体光増幅器100の利得領域GA(増幅された光が出射する領域)と、光導波路206とが精密にセルフアライメントされる。
つぎに、図5を参照して、半導体光増幅器100に形成される利得領域GAと、基板電極204との位置関係についてより詳細に説明する。図5は、半導体光増幅器100を光導波路基板200に実装した状態を、図4(b)の白抜き矢印A方向から見た図を示している。図5には、2種類の実装形態を示している。つまり、図5(a)〜(c)は、N電極102をいわゆるベタ電極としての金属板10に接続し、金属板10を介してバイアス電源の負極に接続する形態(ベタ電極方式)を、図5(d)〜(f)は、ボンディングワイヤ12を介してN電極102をバイアス電源の負極に接続する形態(ボンディングワイヤ方式)を、各々示している。また、図5(a)〜(c)の各図は、ベタ電極方式において、半導体光増幅器100と基板電極204との相対的な位置が各々異なる場合の実装状態を示しており、図5(d)〜(f)の各図は、ボンディングワイヤ方式において、半導体光増幅器100と基板電極204との相対的な位置が各々異なる場合の実装状態を示している。
図5(a)〜(c)に示すように、半導体光増幅器100と基板電極204との相対的な位置関係が異なっても、基板電極204と利得領域GAとの位置関係は常に一定である。つまり、半導体光増幅器100と基板電極204との相対的な位置関係が変わっても、注入電流Iによって形成される利得領域GAは、常に基板電極204の直上に位置している。図5(d)〜(f)に示すように、この利得領域GAと基板電極204との位置関係は、ボンディングワイヤ方式でも同じである。
そして、先述したように基板電極204と光導波路206とは精密に位置合わせされているので、利得領域GAと光導波路206とが高精度に位置合せされる。したがって、本実施の形態に係る光半導体素子の実装方法によれば、より微細な位置合わせが可能なセルフアライメント技術を実現することが可能となる。
つぎに、本実施の形態に係る半導体光増幅器100と光導波路基板200の製造方法について説明する。
半導体光増幅器100の製造方法は以下のとおりである。
まず、N型のInP基板上に、有機金属気相成長(MOPVE:Metal Organic Chemical Vapor Deposition)法等により、図1に示すInGaAsP系の半導体光増幅器100の格子状溝Cを形成するP電極118(あるいは格子状溝Cを形成するN電極102)を除いた半導体層を形成する。
つぎに、P電極(あるいはN電極)を形成する領域に、フォトリソグラフィーにより格子状のレジストを作成する。
つぎに、Ti/Pt/Auを蒸着し、リフトオフによって格子状溝Cを有するP電極(あるいはN電極)を形成する。
つぎに、研磨によってInP基板を100μm程度に研磨する。
つぎに、スクライブ線に沿った劈開により半導体光増幅器100のチップに個片化する。
以上の工程により、半導体光増幅器100が製造される。
つぎに、図6を参照して、本実施の形態に係る光導波路基板200の製造方法について説明する。以下では、光導波路基板200の製造方法について、SOI(Silicon on Insulator)基板を用いて製造する方法を例示して説明するが、本発明はこれに限定されず、他の公知のSi半導体プロセスを用いて製造してもよい。
まずSiの基板250上にSiO2層252とSi層254を積層させてウエハ状のSOI基板を作成する。精密な加工を可能とするために、Si層254は、一例として、約0.2μmとする。(図6(a))
つぎに、Si層254を光導波路206の形状にエッチングすべく、マスクを用いてドライエッチングを行う。ドライエッチングは、一例として、SF6(六フッ化硫黄)とO2(酸素)の混合ガスによる反応性イオンエッチングを用いることができるが、これに限られず他のドライエッチング方法を用いてもよい。エッチング後、不要なマスクは、酸素プラズマを用いた反応性イオンエッチング等により剥離する。(図6(b))
つぎに、CVD(Chemical Vapor Deposition:プラズマ化学気相成長)などによりSiO2膜を堆積させ、SiO2膜256を形成する。本工程以降のフォトリソグラフィーを正確に行うために、BやP(リン)等を該SiO2膜に添加して軟化加熱する方法、あるいは、化学研磨による方法によって該SiO2膜を平坦化しておくことが望ましい。(図6(c))
つぎに、エッチングによりSiO2膜256およびSi層254の一部を除去して搭載部Tを形成する。(図6(d))
つぎに、マスクを用いて、基板電極を形成する金属、たとえばAl(アルミニウム)をスパッタリングすることによって、SiO2層252上にAl薄膜を形成する。その後、基板電極として残したい部分をマスクで覆い、フォトリソグラフィーなどによってパターニングし、Cl(塩素)プラズマを用いたドライエッチングなどによりAl薄膜をエッチングして、基板電極258を形成する。Al薄膜の不純物残渣はAlドライエッチング残渣除去液などによって除去しておくことが好ましい。(図6(e))
なお、基板電極を形成する金属はAlに限られずAu等を用いてもよい。
以上の工程により、光導波路基板200が製造される。
[第2の実施の形態]
図7を参照して、本実施の形態に係る狭線幅レーザ400について説明する。本実施の形態は、本発明に係る光半導体素子としての半導体レーザ100aを、本発明に係る実装方法によって光導波路基板200aに実装し、光半導体装置としての狭線幅レーザ400を構成した形態である。図7(a)は、半導体レーザ100aを光導波路基板200aに実装する前の平面図を、図7(b)は、半導体レーザ100aを光導波路基板200aに実装した後の平面図を、各々示している。図7(a)、(b)においては、格子状溝Cを有するP電極を基板側から透視して示している。
本実施の形態に係る半導体レーザ100aは、図1に示す半導体光増幅器100と同様の構成を有する端面発光型の半導体レーザであり、半導体層の上面に格子状溝Cが形成されたP電極、基板の下面にN電極を有する。P電極とN電極との間に順方向のバイアス電圧を印加して電流を注入することにより、レーザ発振が励起される利得領域が活性領域内に形成される。つまり、半導体レーザ100aは利得導波型半導体レーザとして動作する。本実施の形態に係る半導体レーザ100aの各層は、半導体レーザ100aの端面から端面まで均一に形成されている。したがって、半導体レーザ100aに電流を注入すると、電流経路に沿って利得領域が形成される。
図7(a)に示すように、本実施の形態に係る光導波路基板200aは、基板電極402、複数(本実施の形態では6個)のスポットサイズ変換器406(406a〜406f)、および複数(本実施の形態では2個)のリング共振器408(408a、408b)を備えている。そして、スポットサイズ変換器406、およびリング共振器408の各々は、光導波路404によって接続されている。
本実施の形態に係る狭線幅レーザ400も、半導体光増幅器100と同様に、図4に示す方法によって半導体レーザ100aが光導波路基板200aにフェースダウンで載置され、固定される。半導体レーザ100aが光導波路基板200aに実装されると同時に、半導体レーザ100aの出射光PoLの方向と光導波路404の延伸方向とが位置合わせされる。
図7(b)に示すように、狭線幅レーザ400では、半導体レーザ100aの出射光PoLはスポットサイズ変換器406aを介して光導波路404に入射される。本実施の形態において、リング共振器408は、光が周回することにより波長が選択される光フィルタとして機能する。また、スポットサイズ変換器406は、出射光PoLが出射される部位におけるスポットサイズの変換とともに、入射した光を折り返す反射部として機能する。したがって、光導波路404に結合された半導体レーザ100aの出射光PoLは、図7(b)に示す矢印の方向に伝搬されつつ、光導波路基板200aで設計されている透過波長にフィルタリングされ、狭線幅の光スペクトルを有する出射光PoMとして出射される。
[第3の実施の形態]
図8を参照して、本実施の形態に係る高出力半導体レーザ500について説明する。本実施の形態は、本発明に係る光半導体素子としての半導体レーザアレイ100bを、本発明に係る実装方法によって光導波路基板200bに実装し、光半導体装置としての高出力半導体レーザ500を構成した形態である。図8(a)は、半導体レーザアレイ100bを光導波路基板200bに実装する前の平面図を、図8(b)は、半導体レーザアレイ100bを光導波路基板200bに実装した後の平面図を、各々示している。
本実施の形態に係る半導体レーザアレイ100bは、図7に示す半導体レーザ100aと同様の半導体層が、端面間で均一に積層されており、複数の基板電極(本実施の形態では、8個)に実装することにより、複数本(本実施の形態では、8本)の出射光を出射する。つまり、半導体レーザアレイ100bは、半導体レーザ100aを、複数(本実施の形態では8個)モノリシックに集積化した端面発光型の半導体レーザアレイと等価である。
また、半導体レーザアレイ100bは、半導体層の上面に格子状溝Cを有するP電極、基板の下面にN電極を有し、P電極は半導体レーザアレイの表面全面に形成されている。
また、半導体レーザアレイ100bの光出射面とは反対側の面には、全反射ミラーRMが設けられている。むろん、半導体レーザアレイ100bの光出射面とは反対側の面のミラーは全反射に限られるものではなく、部分反射であってもよい。
先述したように、本実施の形態に係る半導体レーザアレイ100bの各層は、半導体レーザアレイ100bの端面から端面まで均一に形成されている。したがって、P電極とN電極との間に順方向のバイアス電圧を印加して電流を注入することにより、電流経路に沿って、レーザ発振が励起される利得領域が半導体レーザアレイ100bの活性領域内に8個形成される。その結果、半導体レーザアレイ100bからは、8つの出射光PoLが出射される。
図8(a)に示すように、本実施の形態に係る光導波路基板200bは、複数(本実施の形態では8個)の基板電極502、複数(本実施の形態では7個)の光カプラ504(504a〜504g)、および出射光PoMが出射される側の光導波路506を含んで形成されたハーフミラーHMを備えている。そして、光カプラ504の各々は光導波路506によって接続されている。
本実施の形態に係る高出力半導体レーザ500も、半導体光増幅器100と同様に、図4に示す方法によって半導体レーザアレイ100bが光導波路基板200bにフェースダウンで載置され、固定される。半導体レーザアレイ100bが光導波路基板200bに実装されると同時に、半導体レーザアレイ100bの8本の出射光PoLの方向と8本の光導波路506の延伸方向とが位置合わせされる。
図8(b)に示すように、高出力半導体レーザ500では、半導体レーザアレイ100bから8本の出射光PoL(PoL1〜PoL8)が8本の光導波路506に入射されると、光カプラ504で合波されていく。すなわち、出射光PoL1と出射光PoL2とが光カプラ504aで合波される。同様に、出射光PoL3と出射光PoL4とが光カプラ504bで合波され、出射光PoL5と出射光PoL6とが光カプラ504cで合波され、出射光PoL7と出射光PoL8とが光カプラ504dで合波される。また、光カプラ504aにおける合波光と光カプラ504bにおける合波光とが光カプラ504eで合波され、光カプラ504cにおける合波光と光カプラ504dにおける合波光とが光カプラ504fで合波される。最終的に、光カプラ504gにおいて、出射光PoL1〜PoL8が合波される。
高出力半導体レーザ500は、さらに、全反射ミラーRMとハーフミラーHMとによって外部共振器CAが構成されており、半導体レーザアレイ100bからの各出射光は、位相同期される構成となっている。したがって、本実施の形態に係る高出力半導体レーザ500は、半導体レーザアレイ100bからの複数の出射光が位相同期され、出射光PoMとして出射されるので、非常に高い光出力パワーを有するレーザとなっている。
本実施の形態では、半導体レーザを個々に区画する構成を有さず均一に半導体層が積層された半導体レーザアレイ100bを用い、電流経路の形成によって利得領域を形成し、該利得領域と光導波路506との位置合わせを行うので、アレイにおける個々の半導体レーザの出射光PoLの位置合わせを一括して行うことができる。しかも、利得領域と光導波路506との相対的な位置が自動的に定まるので、精度が非常に高い位置合わせを実現することができる。
なお、上記各実施の形態では、本発明の実装方法の実現手段として、電極に格子状の溝を設ける形態を例示して説明したが、これに限られない。たとえば、格子状の溝の代わりに様々な形態の網目状の溝、あるいは光導波路基板の光導波路の延伸方向に沿う線状の溝を設けた形態としてもよいし、また、溝に限られず微細な間隔で形成された孔を設けた形態としてもよい。
また、上記各実施の形態では、格子状の溝を電極(P電極あるいはN電極)の全面に形成する形態を例示して説明したが、これに限られず、光半導体素子の利得領域と光導波路基板の光導波路との位置合せの範囲等を考慮して、電極の一部に形成する形態としてもよい。
10 金属板
12 ボンディングワイヤ
100 半導体光増幅器
100a 半導体レーザ
100b 半導体レーザアレイ
102 N電極
104 N型InP基板
106 N型InPバッファ層
108 InGaAsP層
110 InGaAsP層
112 InGaAsP層
114 P型InP上部クラッド層
116 高濃度P型InGaAs層
118 P電極
120 活性領域
200、200a、200b 光導波路基板
202 基板
204 基板電極
206 光導波路
208 クラッド
230 はんだ
250 基板
252 SiO2層
254 Si層
256 SiO2膜
258 基板電極
300 半導体光増幅器モジュール
400 狭線幅レーザ
402 基板電極
404 光導波路
406 スポットサイズ変換器
408 リング共振器
500 高出力半導体レーザ
502 基板電極
504 光カプラ
506 光導波路
C 格子状溝
CA 外部共振器
GA 利得領域
HM ハーフミラー
PoL 出射光
RM 全反射ミラー
T 搭載部

Claims (11)

  1. 第1の電極と、
    第2の電極と、
    前記第1の電極と前記第2の電極とに挟まれて設けられた活性領域と、を備え、
    前記第1の電極に、前記活性領域の一部に形成予定の利得領域に沿う方向に延伸する溝を含む溝構造が形成されており、
    光導波路および前記光導波路の延伸方向に延伸させて設けられた基板電極を有する光導波路基板上に、前記第1の電極を前記基板電極に対向させてロウ付け実装することにより前記第1の電極と前記第2の電極との間に流れる電流で前記利得領域が前記基板電極に沿って形成され、前記利得領域から出射する光が前記光導波路の一端と光結合される
    光半導体素子。
  2. 前記第1の電極と前記第2の電極との間に流れる電流で入射した光を増幅する前記利得領域が前記基板電極に沿って形成されることにより半導体光増幅器として機能する
    請求項1に記載の光半導体素子。
  3. 前記形成予定の利得領域の両端部に配置された反射鏡対をさらに備え、
    前記第1の電極と前記第2の電極との間に流れる電流でレーザ発振する前記利得領域が前記基板電極に沿って形成されることにより半導体レーザとして機能する
    請求項1に記載の光半導体素子。
  4. 前記形成予定の利得領域の両端部に配置された反射鏡対をさらに備え、
    前記第1の電極と前記第2の電極との間に流れる電流でレーザ発振する前記利得領域が複数の前記基板電極に沿って複数形成されることにより半導体レーザアレイとして機能する
    請求項1に記載の光半導体素子。
  5. 前記溝構造の前記形成予定の利得領域に沿う方向に延伸する溝間の間隔が前記光導波路の幅未満である
    請求項1〜請求項4のいずれか1項に記載の光半導体素子。
  6. 前記溝構造が格子状に形成された溝構造である
    請求項1〜請求項5のいずれか1項に記載の光半導体素子。
  7. 請求項1〜請求項6のいずれか1項に記載の光半導体素子と、
    基板、前記基板に設けられた光を伝搬する光導波路、および前記光導波路の延伸方向に延伸させて前記基板に設けられた基板電極を含む光導波路基板と、を備え、
    前記第1の電極と前記基板電極とが対向するように前記光半導体素子が前記光導波路基板にロウ付け実装されており、かつ前記第1の電極と前記第2の電極との間に流れる電流で前記利得領域が前記基板電極に沿って形成されるとともに前記利得領域から出射した光が前記光導波路の一端と光結合している
    光半導体装置。
  8. 前記基板電極の幅が前記光導波路の幅以下である
    請求項7に記載の光半導体装置。
  9. 請求項3に記載の光半導体素子と、
    基板、前記基板に設けられた光を伝搬する光導波路、前記光導波路に光結合されたリング共振器、および前記光導波路の延伸方向に延伸させて前記基板に設けられた基板電極を含む光導波路基板と、を備え、
    前記第1の電極と前記基板電極とが対向するように前記光半導体素子が前記光導波路基板にロウ付け実装されるとともに前記第1の電極と前記第2の電極との間に流れる電流で前記利得領域が前記基板電極に沿って形成されており、かつ前記利得領域から出射した光が前記光導波路の一端に光結合されるとともに前記光導波路の他端から光が出射される
    光半導体装置。
  10. 請求項4に記載の光半導体素子と、
    基板、前記複数の利得領域に対応させて前記基板に設けられた光を伝搬する複数の光導波路、前記複数の光導波路を伝搬する光を合波する合波器、前記合波器で合波された光を半透過するとともに前記反射鏡対の一方の反射鏡と外部共振器を構成する半透過鏡、および前記複数の利得領域に対応させかつ前記複数の光導波路の延伸方向に延伸させて前記基板に設けられた複数の基板電極を含む光導波路基板と、を備え、
    前記第1の電極と前記複数の基板電極とが対向するように前記光半導体素子が前記光導波路基板にロウ付け実装されるとともに前記第1の電極と前記第2の電極との間に流れる電流で前記複数の利得領域が前記複数の基板電極に沿って形成されており、かつ前記複数の利得領域の各々から出射した光が前記複数の光導波路の各々の一端に光結合されるとともに前記外部共振器により同期発振した光が前記半透過鏡から出射される
    光半導体装置。
  11. 第1の電極と第2の電極とに挟まれて設けられた活性領域を備え、前記第1の電極に前記活性領域の一部に形成予定の利得領域に沿う方向に延伸する溝を含む溝構造が形成された光半導体素子を、光を伝搬する光導波路、および前記光導波路の延伸方向に延伸させて設けられた基板電極を含む光導波路基板に、前記第1の電極と前記基板電極とを対向させてロウ付けすることにより前記光導波路基板に実装し、
    前記第1の電極と前記第2の電極との間に電流を流して前記基板電極に沿って前記活性領域の一部に前記利得領域を形成し、
    前記利得領域から出射した光を前記光導波路の一端に光結合させる
    光半導体素子の実装方法。
JP2014245125A 2014-12-03 2014-12-03 光半導体装置および光半導体素子の実装方法 Expired - Fee Related JP6435820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014245125A JP6435820B2 (ja) 2014-12-03 2014-12-03 光半導体装置および光半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014245125A JP6435820B2 (ja) 2014-12-03 2014-12-03 光半導体装置および光半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JP2016111087A true JP2016111087A (ja) 2016-06-20
JP6435820B2 JP6435820B2 (ja) 2018-12-12

Family

ID=56124631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245125A Expired - Fee Related JP6435820B2 (ja) 2014-12-03 2014-12-03 光半導体装置および光半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP6435820B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093033A (ja) * 2016-12-01 2018-06-14 富士通株式会社 光モジュール及び光モジュールの製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123886A (en) * 1978-03-17 1979-09-26 Nec Corp Semiconductor laser unit for high speed modulation
JPS62144384A (ja) * 1985-12-19 1987-06-27 Matsushita Electric Ind Co Ltd 半導体レ−ザアレイ装置およびその製造方法
JPS63143890A (ja) * 1986-12-08 1988-06-16 Nippon Telegr & Teleph Corp <Ntt> 光素子実装基板
JPS63172477A (ja) * 1987-01-09 1988-07-16 Mitsubishi Electric Corp 3次元発光素子
JPH05313181A (ja) * 1992-05-11 1993-11-26 Nippon Sheet Glass Co Ltd 光アクティブマトリックス
JPH10200185A (ja) * 1996-12-27 1998-07-31 Victor Co Of Japan Ltd 半導体レ−ザ素子
JPH11289131A (ja) * 1997-09-02 1999-10-19 Matsushita Electric Ind Co Ltd 波長可変半導体レーザ及びそれを使用した光集積化デバイス、並びにそれらの製造方法
JP2001053388A (ja) * 1999-08-06 2001-02-23 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
US6421363B1 (en) * 1998-03-17 2002-07-16 Marek A. Osinski Semiconductor lasers and amplifiers with grating-induced anisotropic waveguide
JP2004214226A (ja) * 2002-12-26 2004-07-29 Toshiba Corp 半導体レーザ装置
JP2005164799A (ja) * 2003-12-01 2005-06-23 Matsushita Electric Ind Co Ltd 光モジュール
JP2007042943A (ja) * 2005-08-04 2007-02-15 Sumitomo Electric Ind Ltd 半導体光素子
WO2009054526A1 (ja) * 2007-10-25 2009-04-30 Nec Corporation モード同期レーザ

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123886A (en) * 1978-03-17 1979-09-26 Nec Corp Semiconductor laser unit for high speed modulation
JPS62144384A (ja) * 1985-12-19 1987-06-27 Matsushita Electric Ind Co Ltd 半導体レ−ザアレイ装置およびその製造方法
JPS63143890A (ja) * 1986-12-08 1988-06-16 Nippon Telegr & Teleph Corp <Ntt> 光素子実装基板
JPS63172477A (ja) * 1987-01-09 1988-07-16 Mitsubishi Electric Corp 3次元発光素子
JPH05313181A (ja) * 1992-05-11 1993-11-26 Nippon Sheet Glass Co Ltd 光アクティブマトリックス
JPH10200185A (ja) * 1996-12-27 1998-07-31 Victor Co Of Japan Ltd 半導体レ−ザ素子
JPH11289131A (ja) * 1997-09-02 1999-10-19 Matsushita Electric Ind Co Ltd 波長可変半導体レーザ及びそれを使用した光集積化デバイス、並びにそれらの製造方法
US6421363B1 (en) * 1998-03-17 2002-07-16 Marek A. Osinski Semiconductor lasers and amplifiers with grating-induced anisotropic waveguide
JP2001053388A (ja) * 1999-08-06 2001-02-23 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2004214226A (ja) * 2002-12-26 2004-07-29 Toshiba Corp 半導体レーザ装置
JP2005164799A (ja) * 2003-12-01 2005-06-23 Matsushita Electric Ind Co Ltd 光モジュール
JP2007042943A (ja) * 2005-08-04 2007-02-15 Sumitomo Electric Ind Ltd 半導体光素子
WO2009054526A1 (ja) * 2007-10-25 2009-04-30 Nec Corporation モード同期レーザ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
米津宏雄, 「光通信素子工学」, vol. 6版, JPN6018029964, 20 May 2000 (2000-05-20), pages 217 - 229 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093033A (ja) * 2016-12-01 2018-06-14 富士通株式会社 光モジュール及び光モジュールの製造方法

Also Published As

Publication number Publication date
JP6435820B2 (ja) 2018-12-12

Similar Documents

Publication Publication Date Title
JP3100584B2 (ja) 光電子集積回路およびその作製方法
JP5133052B2 (ja) 多段一体型の光デバイス
US8005123B2 (en) Wavelength tunable laser
KR101280752B1 (ko) 별도의 기판상에 외부 공진기를 포함하며 광학적으로펌핑된 수직 발광형 반도체
US7729046B2 (en) Solid-state laser device with a crystal array
JP3058077B2 (ja) 半導体受発光装置
US7406112B2 (en) Surface-emitting laser, method for manufacturing surface-emitting laser, device and electronic apparatus
US9887515B2 (en) Optical module, optical apparatus, method for fabricating optical module
JP2008060445A (ja) 発光素子
JP6820671B2 (ja) 光回路デバイスとこれを用いた光トランシーバ
JP2023052615A (ja) 面発光レーザモジュール、光学装置及び測距装置
JP6435820B2 (ja) 光半導体装置および光半導体素子の実装方法
US5787105A (en) Integrated semiconductor laser apparatus
US20220019021A1 (en) Photonic integrated circuit for amplifying optical signals
JP2000357844A (ja) 光半導体素子およびその製造方法
JP4203752B2 (ja) 面発光型半導体レーザおよびその製造方法、光スイッチ、ならびに、光分岐比可変素子
JP2001267639A (ja) 光素子搭載基板及び多波長光源
JP6513412B2 (ja) 半導体光集積素子
WO2021200549A1 (ja) 量子カスケードレーザ素子及び量子カスケードレーザ装置
WO2021200583A1 (ja) 量子カスケードレーザ素子及び量子カスケードレーザ装置
JP2005183871A (ja) 面発光レーザ
WO2021200548A1 (ja) 量子カスケードレーザ素子及び量子カスケードレーザ装置
WO2021200584A1 (ja) 量子カスケードレーザ素子及び量子カスケードレーザ装置
JP2000252579A (ja) 半導体光素子及びその製造方法
JP2007080933A (ja) 半導体光学装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6435820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees