JP2000357844A - 光半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 光半導体アレイ素子において、ｎ側電極が電
気的に分離されており活性領域にそれぞれ独立に電流を
注入でき、平面型光回路へ実装する際に光学的結合だけ
でなく電気的結合も容易にできる素子を製造上の歩留ま
りを高く提供する。 【解決手段】 絶縁基板７３上の少なくとも一部にｎ型
クラッド層７４、活性光導波路層７５、ｐ型クラッド層
７６が順次形成され、複数個の活性光導波路がアレイ配
置された光半導体素子において、各活性光導波路間で一
部のｎ型クラッド層を分離する溝７７が表面に形成され
ており、かつ一部のｐ型クラッド層７６が除去されてｎ
型クラッド層７４が表面に露出しており、前記ｐ型クラ
ッド層７６および前記ｎ型クラッド層７４の表面にそれ
ぞれ電極７８，７９が形成されていることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光通信に用いられる
光半導体素子に関し、特に信号光の発生や信号光の増幅
や消光を機能とするアレイ型光半導体素子とその製造方
法に関する。

【０００２】

【従来の技術】光通信に用いられるレーザ光を発生する
光半導体素子として半導体レーザがあり、この半導体レ
ーザは素子に形成された導波路状の光増幅媒体と、素子
の端面で構成された反射鏡を有し、素子に電流を注入す
ることで光増幅媒体内に発生した光が共振と増幅を繰り
返しレーザ光を出力する光源として機能する。したがっ
て、半導体レーザは、素子へ注入する電流を制御するこ
とにより、射出するレーザ光の強度が変化でき、これを
利用して光通信の信号源として用いることができる。

【０００３】また、半導体レーザ素子の端面での光反射
率を無反射被膜などで抑制し、光が共振しないように設
計すれば、電流を注入しても素子自体のレーザ発振は抑
えられるため、一方の素子端部に信号光を入力すること
により光増幅媒体内での誘導放出によって他端より増幅
光が得られるため、この場合には光半導体素子は半導体
光増幅器としての機能を有する。このような半導体光増
幅器では、光増幅媒体はそこに電流注入しているオン時
には光を増幅する一方、電流を注入していないオフ時に
は高い光吸収特性を示し、電界吸収型の半導体光変調器
や光結合カップラー型のスイッチに比べてオン時とオフ
時の光出力強度の比である消光比が大きい。このため、
半導体光増幅器への注入電流を制御することにより、入
力光をオン・オフ制御する光ゲートとして機能すること
ができる。このことから、信号光を分岐できるような光
経路と消光比が大きい半導体光増幅器を組み合わせるこ
とにより、信号光経路の切り替え接続（クロスコネク
ト）用のマトリクス光スイッチを構成することもでき、
漏話（クロストーク）が大変小さく、通信エラーが起こ
りにくい光ネットワークを実現することができる。

【０００４】半導体光増幅器の光ゲート機能に関する報
告としては、文献、 〔１〕S. Kitamura, et. al., ECOC’96 Proceeding Vo
l. 3, WeP 17, 1996. 〔２〕G. Soulage, et. al., ECOC'96 Proceeding, Vo
l. 4, ThD 2.1, 1996.などが挙げられる。また、将来の
大容量光通信ネットワークでは、これらの光半導体素子
を大量かつ高速に動作させることが強く望まれており、
アレイ型の光半導体素子が強く望まれている。アレイ型
の光半導体素子に関する報告としては、文献、 〔３〕A. Rosen et al, IEEE Phonics Technol. Lett.
Vol.1,pp.43-45,1989. 〔４〕S. Kitamura, et. al., IEEE Phonics Technol.
Lett. Vol.7, pp.147-148,1995．が挙げられる。

【０００５】このような、大容量光通信ネットワーク用
の設備に採用されるためのアレイ型の光半導体素子に
は、（Ａ）個々のチャンネルがそれぞれ独立に駆動でき
ること、（Ｂ）ｎ側電極がそれぞれ分離していて、ｐ側
電極を共通にできること、（Ｃ）ｎ側電極とｐ側電極が
同一表面内に形成されていることが要求される。（Ａ）
に関しては、当然の事であるが、（Ｂ）に関しては素子
の駆動電源の回路の都合上、以下に述べる理由からｐ側
電極を共通にする方が高速性、高出力性の面から優れて
いる。

【０００６】図１２は光半導体素子の素子駆動回路２７
の回路図であり、アレイ構造の光半導体素子のうちの一
つのチャンネルに関して示したものである。電界効果ト
ランジスタ１１，１２で構成される作動スイッチが入力
信号端子１３に入力された信号電圧１４に応じてインバ
ータゲート１５を経て、光半導体素子１６をスイッチン
グする。このとき光半導体素子１６のｎ側端子２５は−
側端子２６と、ｐ側端子２４はグランド２３に接続して
いる。光半導体素子１６を駆動する最大電流は、電界効
果トランジスタ１７を駆動するゲート電圧として電流制
御端子１８に入力される電流制御電圧１９およびソース
電圧端子２１に入力されるソース電圧２０で決定され
る。なお、２２は抵抗器、２３はグランド端子である。
この図１２の回路では、信号電圧１４が“１”の場合、
電界効果トランジスタ１１と１２はそれぞれ“ＯＮ”状
態と“ＯＦＦ”状態になるため、光半導体素子１６へは
電流が供給されず“０”状態となる。逆に、信号電圧１
４が“０”の場合、電界効果トランジスタ１１と１２は
それぞれ“ＯＦＦ”状態と“ＯＮ”状態になるため、光
半導体素子１６へ電流が供給され“１”状態となる。こ
のような光半導体素子駆動用回路２７はＧａＡｓ系の化
合物半導体のＩＣとして、数Ｇｂ／ｓの高速動作が実現
されており、数十ｍＡの高電流動作も実現されている。
また、光半導体素子を高速かつ高電流駆動させるために
は、ここで示したような化合物半導体ＩＣを用いなけれ
ば実現できないと考えられる。

【０００７】次に、光半導体素子がアレイ状になった場
合の駆動回路を図１３に示す。同図は光半導体アレイ素
子３１を構成する光半導体素子３２，３３，３４と、光
半導体素子駆動回路３５，３６，３７で構成される回路
である。前記光半導体素子３２，３３，３４は信号電圧
３８，３９，４０によってそれぞれ独立に制御できる。
このとき光半導体素子３２，３３，３４のｎ側端子２５
は別々の光半導体素子駆動回路３５，３６，３７のそれ
ぞれの−側端子２６に接続し、ｐ側端子２４はそれぞれ
グランド２３に接続するため共通とされている。このよ
うに、光半導体アレイ素子３１の光半導体素子３２，３
３，３４を独立に駆動するためにはｐ側端子２４が共通
でｎ側端子２５がそれぞれ分離していなければならない
ことになる。尚、簡略化のために、同図の光半導体駆動
回路３５，３６，３７では図１２に示したような電流制
御端子１８とソース電圧端子２１を省略してあるが、実
際にはこれらの端子へも所定の電圧を印加している。

【０００８】以上のように、個々の光半導体素子を独立
して駆動できるような光半導体アレイ素子には、ｎ側電
極が分離している形態が必要であることから、文献、 〔５〕A. Oishi, et. al., ECOC’93 Post Deadline Pr
oceeding, ThC12.6, pp.21-24, 1993.のようにｐ型基板
上に光半導体素子を形成する方法がある。図１４はｐ型
基板上に形成した光半導体アレイ素子の一例の断面図で
ある。光半導体アレイ素子５０は、ここでは２チャンネ
ルアレイとして示されており、ｐ型ＩｎＰ基板４５上に
ＧａＩｎＡｓＰ活性層４６、ｎ型クラッド層４７が積層
された構成とされ、前記基板４５の裏面にはｐ側電極４
９が共通に形成されているが、前記ｎ型クラッド層４７
とその表面に形成されたｎ側電極４８が個々の素子毎に
互いに分離されている。この構成では、ｐ側電極４９が
共通でそれぞれのｎ側電極４８を通して活性層４６にそ
れぞれ独立に電流を注入することが可能である。

【０００９】また、 〔６〕特願昭５５−１７２９７６号明細書に記載の複数
個の光源を持つ半導体レーザでは、図１５に示すよう
に、ｎ型ＧａＡｓ基板５５上にｎ型ＧａＡｌＡｓクラッ
ド層５６、ＧａＡｓ活性層５７、ｐ型ＧａＡｌＡｓクラ
ッド層５８が形成され、絶縁層５９上のｐ側電極６０を
介して前記活性領域６５に選択的に電流が注入される構
造となっている。この光半導体アレイ素子６９では前記
基板５５の一部に切り溝６４が形成されているため、レ
ーザ駆動電源６７，６８でそれぞれのｎ側電極６１を通
して活性領域６５，６６にそれぞれ独立に電流を注入す
ることが可能である。また、光半導体アレイ素子６９は
ｎ型基板５５上に形成されているため、光半導体アレイ
素子５０で問題となっていた、良質の半導体結晶を得る
ことや活性層の狭い領域に注入電流を集中させることが
比較的容易であるという利点を有する。

【００１０】一方、前記（Ｃ）に関しては、アレイ状の
光半導体素子と外部の光導波路を結合する方法には光半
導体素子をＳｉ基板上に形成した平面型光回路（PLC: p
laner lightwave circuit ）に実装する方法が有効であ
ることに帰着する。ＰＬＣに光半導体素子を実装した報
告としては、文献、 〔７〕T. Kato et. al., OFC’98, PD3, pp. PD3-1-PD3
-4, 1998.が挙げられる。文献〔７〕では文献〔４〕で
報告されているものと同様の半導体光増幅器をＰＬＣ
（平面型光回路）に実装してマトリクス光スイッチを構
成している。ＰＬＣでは半田バンプを用いて光半導体素
子と光回路の接合を行うため、光学的部分の結合ととも
に、電気的部分の結合も同時に行うことが可能である。
文献〔７〕では、光半導体素子のｐ側部分の電極のみが
ＰＬＣに形成されたプリント配線へ直接接続されてお
り、ｎ側部分の電極はワイヤ線によって配線を行ってい
る。

【００１１】

【発明が解決しようとする課題】前記文献〔３〕や
〔４〕に開示された半導体光増幅素子では、アレイ状に
配列された構造を採用している。しかし、このアレイ状
の素子はｎ型基板上に形成されているため、前記化合物
半導体ＩＣを用いて各チャンネルを独立に駆動すること
ができないことが問題となっていた。また、前記文献
〔５〕に開示されたｐ型基板上に形成した半導体レーザ
では、ｐ側電極が共通でｎ側電極を通して活性領域にそ
れぞれ独立に電流を注入するできる構造を採用してい
る。しかし、素子の表面側にｎ電極が、裏面側にｐ型電
極が形成されていることから、ＰＬＣに素子を実装する
場合、素子の裏面にも配線が必要となり、量産性や歩留
まりに欠けていることが問題となっていた。

【００１２】また、前記文献〔６〕に開示された複数個
の光源を持つ半導体レーザでは、ｎ型基板の一部に切り
溝を形成し、ｐ側電極が共通でｎ側電極を通して活性領
域にそれぞれ独立に電流を注入するできる構造を採用し
ている。しかし、この場合にも、素子の表面側にｐ電極
が、裏面側にｎ型電極が形成されていることから、ＰＬ
Ｃに素子を実装する場合、素子の裏面にも配線が必要と
なり、量産性や歩留まりに欠けていることが問題となっ
ていた。また、ｎ型基板とｎ型クラッド層の一部に切り
溝を形成する光半導体アレイ素子は、切り溝の最下部に
おける機械的強度が弱いため、素子自体の生産歩留まり
が低いことも問題となっていた。また、前記文献〔４〕
に開示された半導体光増幅素子では、文献〔７〕で開示
されたようにアレイ状の半導体光増幅器をＰＬＣに実装
できる構造を採用している。しかし、アレイ状の素子の
表面側にｐ電極が、裏面側にｎ型電極が形成されている
ことから、アレイ状の素子の裏面にも配線が必要となり
量産性に欠けていることが問題となっていた。

【００１３】本発明は以上のような課題を鑑みてなされ
たものであり、ｐ側電極が共通でｎ側電極を通して活性
領域にそれぞれ独立に電流を注入でき、ＰＬＣへ実装す
る際に光学的結合だけでなく電気的結合も容易にできる
半導体光アレイ素子を製造上の歩留まりが高く提供でき
ることを目的とする。

【００１４】

【課題を解決するための手段】本発明は、半絶縁性半導
体基板上の少なくとも一部に第１導電型クラッド層、活
性光導波路層、第２導電型クラッド層が順次形成され、
複数個の活性光導波路がアレイ状に配置された光半導体
素子において、前記複数個の活性光導波路の間において
前記第２導電型クラッド層が互いに分離しており、かつ
前記第２導電型クラッド層および活性光導波路層の一部
が除去されて前記第１導電型クラッド層の表面が露呈さ
れており、前記第２導電型クラッド層の少なくとも一部
の表面および前記露呈された前記第１導電型クラッド層
の少なくとも一部の表面にそれぞれ電極が形成されてい
ることを特徴とする。ここで、前記第１導電型クラッド
層の露呈面に形成された電極の少なくとも一部が前記第
２導電型クラッド層の表面に形成された電極と同一面内
に形成されていることが好ましい。この場合、前記第１
導電型クラッド層がｎ型クラッド層、前記第２導電型ク
ラッド層がｐ型クラッド層で構成される。あるいは、前
記第１導電型クラッド層がｐ型クラッド層であり、前記
第２導電型クラッド層がｎ型クラッド層であり、前記第
１導電型クラッド層の表面にｐ型層が設けられ、かつこ
のｐ型層の少なくとも一部の表面に前記電極が形成され
る構成とする。また、本発明では、、前記光半導体素子
の一端から入力される光線を増幅して他端から出力する
光増幅媒体として構成されることが可能である。

【００１５】また、本発明の製造方法では、半絶縁製半
導体基板の表面に第１導電型クラッド層、活性光導波路
層、第２導電型クラッド層を順次積層する工程と、前記
活性光導波路間において前記第２導電型クラッド層及び
第１導電型クラッド層を除去して第１の分離溝を形成す
る工程と、前記第２導電型クラッド層を前記活性光導波
路を含む領域と含まない領域との間において除去して第
２の分離溝を形成する工程と、前記活性光導波路を含む
第２導電型クラッド層の表面、及び前記第２の分離溝の
底面に露呈した前記第１導電型クラッド層の表面にそれ
ぞれ電極を形成する工程と、前記第１導電型クラッド層
の電極に接続される電極を前記活性光導波路を含まない
前記第２導電型クラッド層の表面に形成する工程を含む
ことを特徴とする。

【００１６】本発明においては、第１導電型クラッド層
としてのｎ型クラッド層のｎ側電極を通して活性領域に
それぞれ独立に電流を注入するできるため、化合物半導
体ＩＣを用いて各チャンネルを独立に駆動することがで
き、光半導体素子の表面にｐ側とｎ側の電極が存在して
いるため、ＰＬＣへ実装した場合光半導体素子の裏面に
配線することなく、光半導体素子を駆動することができ
る。また、ｎ型クラッド層に形成される電極につながる
電極をｐ型クラッド層の表面に形成された電極と同一面
内に形成すれば、ＰＬＣ上の電極との接合が容易にな
る。

【００１７】また、本発明の製造方法において、エッチ
ングストップ層を用いて第１及び第２の分離溝を同時に
行うことにより、エッチング除去する分離溝の深さを精
密に制御することやエッチングに要する工程の削減が可
能となり、製造上の歩留まりが向上する。また、前記の
製造方法において、前記ｐ型クラッド層と前記ｎ型クラ
ッド層の極性を互いに入れ替えて製造し、前記エッチン
グストップ層の少なくとも一部の表面に電極を形成して
も、ｎ側電極を通して活性領域にそれぞれ独立に電流を
注入するできる構造であるため、前記化合物半導体ＩＣ
を用いて各チャンネルを独立に駆動することができる。

【００１８】

【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して以下に説明する。まず本実施の形態の光半導
体アレイ素子７１について説明する。図１（ａ）は光半
導体アレイ素子７１の第１の実施形態の平面図、図１
（ｂ）はそのＡ１−Ａ１’線断面図である。光半導体ア
レイ素子７１は、基板７３上のｎ型クラッド層７４の上
に埋め込み型（ＢＨ型）レーザダイオード（ＬＤ）構造
として形成されており、光導波路となる波長１．５５μ
ｍ帯の活性層７５がｐ型クラッド層７６に埋め込まれて
いる。より詳細には、前記基板７３は絶縁性のＩｎＰか
らなり前記絶縁性基板７３の上面には、前記ｎ型クラッ
ド層７４と活性層７５が所定形状に形成されており、こ
れらが前記ｐ型クラッド層７６に埋め込まれている。前
記活性層７５はバルクＧａＩｎＡｓＰ層からなり、層厚
が０．３μｍで横幅が０．４５μｍの矩形断面状に形成
されている。これは、素子が半導体光増幅器として機能
する場合に増幅利得が偏光無依存となる形状になってい
る。前記ｐ型クラッド層７６はｐ型ＩｎＰからなり、層
厚は６μｍで活性層７５を中心として幅１５μｍで形成
してある。

【００１９】さらに、それぞれの表面にはＡｕ／Ｔｉに
よるｐ側電極７８とこれと一体化されるｐ側パッド８１
が形成されている。活性層７５近傍におけるｐ型クラッ
ド層７６とｎ型クラッド層７４の接合領域の幅は１５μ
ｍに形成されており、このようにｐ型層とｎ型層の接合
領域の幅が狭い構造では素子の静電容量が低いため、高
速動作が可能となる。ｎ型クラッド層７４はｎ型クラッ
ド分離溝７７を隔てて分離されており、ｐ型クラッド層
７６がない部分の領域のｎ型クラッド層７４の表面には
Ａｕ／Ｔｉによるｎ側電極７９とこれと一体化されるｎ
側パッド８２が形成されている。なお、本実施の形態の
光半導体アレイ素子７１では活性層７５は長さ５００μ
ｍで、それぞれ２５０μｍの間隔に配置した。このよう
に、本実施形態の光半導体アレイ素子７１は、ｎ側電極
７９が電気的に分離された構造を有するため、前記化合
物半導体ＩＣを用いて各チャンネルを独立に駆動するこ
とが可能である。

【００２０】図２に示す光半導体アレイ素子７２は図１
の光半導体アレイ素子７１のｎ側電極７９の部分を変形
した第２の実施形態であり、図２（ａ）は平面図、図２
（ｂ）はＡ２−Ａ２’線断面図である。主要な構成は前
記光半導体アレイ素子７１とほぼ同様である。すなわ
ち、前記光半導体アレイ素子７２においては、ｎ型クラ
ッド層７４上のｐ型クラッド層７６がない部分の領域の
一部に半導体層あるいは絶縁層からなるスペーサ層８０
が形成されている。そして、前記ｎ型クラッド層７４上
のｐ型クラッド層７６上の一部にｐ側電極７８が形成さ
れており、また前記スペーサ層８０がないｐクラッド分
離溝８３の領域の一部と前記スペーサ層８０の一部の表
面にＡｕ／Ｔｉによるｎ側電極７９Ａが形成されてい
る。このとき、ｐ側電極７８の表面とｎ側電極７９Ａの
最上部の表面が同一平面上になるように、スペーサ層８
０の厚さをｐ型クラッド層７６と同じ厚さになるように
構成している。

【００２１】図３は第３の実施形態として、前述した光
半導体素子をＰＬＣ上に実装した光通信用光送信モジュ
ール８５である。この実施形態では図２に示した光半導
体アレイ素子７２を用いてＰＬＣ８６上に実装したもの
である。ＰＬＣ８６は光ファイバソケット領域８７、出
力光導波領域８８、信号発生領域８９から構成されてお
り、シリカ系光導波路９０が出力光導波領域８８にあ
る。光ファイバソケット領域８７にはそれぞれ出力側光
ファイバ９１，９２が固定される。光半導体アレイ素子
７２はＰＬＣ８６上の信号発生領域８９において、シリ
カ系光導波路９０にその活性層７５が連続するように活
性層７５の光入出力端面１０２を高精度に位置決めして
実装した。駆動電源９３からの電流は配線９４とＰＬＣ
８６上のプリント配線９５を通じて光半導体アレイ素子
７２のそれぞれのチャンネルを独立に駆動できるように
なっている。

【００２２】次に、ＰＬＣ８６上への光半導体アレイ素
子７２の実装方法について説明する。図４は図３におけ
るＢ−Ｂ’線の部分に関する断面の様子を示したもので
ある。光半導体アレイ素子７２の表面には前記したよう
に、ｐ側電極７８の一部が重なるようにｐ側パッド８１
が、そしてｎ側電極７９の一部を覆うようにｎ側パッド
８２がそれぞれ形成されている。また、ＰＬＣ８６の信
号発生領域８９の表面には、プリント配線９５の一部が
重なるように−側パッド９８と＋側パッド９９がそれぞ
れ形成されている。これらのパッド８１，８２，９８，
９９は全て長さ２５０μｍ、幅１０μｍであり、表面は
Ａｕである。まず、ＰＬＣ８６上の−側パッド９８と＋
側パッド９９の表面のほぼ中央に直径４５μｍ、厚さ１
００μｍのＡｕＳｎのタブレット状半田１００をそれぞ
れ１個づつ置き、この上に光半導体アレイ素子７２をｎ
側パッド８２とｐ側パッド８１の表面の中央がほぼ一致
するように載せる。この後、窒素雰囲気中において、３
５０℃で１分間の加熱処理を行なった後に除々に室温に
戻すことで、前記半田１００は融解し、それぞれのパッ
ド８１，８２，９８，９９の表面全体にわたって打たれ
る。また、半田１００の表面張力によりそれぞれのパッ
ド８１，８２，９８，９９の対応する部分同士は鉛直方
向にほぼ揃って固定される。

【００２３】また、図５に図３におけるＣ−Ｃ’線の部
分に関する断面の様子を示すように、活性層７５の端と
シリカ系光導波路９０の端はほぼ一致した高さに揃える
ことができる。この活性層７５のＰＬＣ８６の表面に対
する高さは、使用する半田１００のタブレットの体積に
依存するが、前記半田１００のタブレットの大きさはあ
らかじめ精密に形成して揃えてあるため、融解後の半田
１００は全体にわたってほぼ２０μｍの均一の厚さで打
たれる。特に、前記光半導体アレイ素子７２では、ｐ側
パッド８１とｎ側パッド８２の表面が同一面内になるよ
うに形成したので、ｐ側パッド８１とｎ側パッド８２の
表面が同一面内になっていない光半導体アレイ素子７１
と比較して、ＰＬＣ８６への実装後のｎ側パッド８２と
−側パッド９８の電気的接触に関する歩留まりが比較的
改善される。また、ＰＬＣ８６と活性層７５の高さも素
子全体にわたってより均一化されるため、活性層７５か
らの出力光の光結合効率に関する再現性が向上する。

【００２４】ここで、前記光通信モジュール８５を用い
て、本発明者が実行した実験結果を以下に説明する。図
３を参照すると、前記光通信モジュール８５の駆動電源
９３には、前記化合物半導体ＩＣが内蔵されているた
め、高速の電流駆動が可能である。この構成において、
出力側光ファイバ９１，９２にそれぞれ独立に１ギガビ
ット／秒（１Ｇｂ／ｓ）の高速光信号を出力することが
できた。光半導体アレイ素子７２のそれぞれのチャンネ
ルはピーク電流３５ｍＡで駆動しており信号光のピーク
パワーは２ｍＷであった。光半導体アレイ素子７２を用
いた別の測定では、３５ｍＡの駆動電流では素子から直
接出力された光出力は４ｍＷであった。このことから、
光半導体アレイ素子７２の活性領域７５からの出力光と
シリカ系光導波路９０との光結合、シリカ系光導波路９
０における伝播、そしてシリカ系光導波路９０と出力側
光ファイバ９１，９２の光ファイバソケット領域８７に
おける光結合における全光損失率は３ｄＢであり良質な
光結合系が構成された。

【００２５】なお、本実施の形態の光通信モジュール８
５では光半導体アレイ素子７２に２チャンネルのアレイ
構造について示したが、出力光導波領域８８にあるシリ
カ系光導波路９０の数を増大させれば、これ以上のチャ
ンネル数のアレイ素子が必要となる。この場合、本実施
の形態の光半導体アレイ素子７１，７２では、これ以上
のチャンネル数のアレイ素子に関しても適用可能であ
る。

【００２６】次に、光半導体アレイ素子７１，７２のそ
れぞれの光入出力端面１０２にＳｉＯＮ膜により無反射
被膜としてＡＲコートを施すことにより、光半導体アレ
イ素子７１，７２を半導体光増幅器として機能させる場
合について述べる。図６は前述した半導体光増幅器とし
て機能する光半導体素子７２をＰＬＣ上に実装した光通
信用モジュール１０５である。なお、図６におけるＢ−
Ｂ’およびＣ−Ｃ’の部分に関する断面はそれぞれ図４
および図５に示した構成と同一である。ＰＬＣ３５は光
ファイバソケット領域８７、入力光分岐領域１０６、ス
イッチング領域１０７、出力光導波領域８８から構成さ
れており、シリカ系光導波路９０が入力光分岐領域１０
６と出力光導波領域８８にある。光ファイバソケット領
域８７にはそれぞれ入力側光ファイバ１０８および出力
側光ファイバ９１、９２を固定した。光半導体アレイ素
子７２はＰＬＣ８６上のスイッチング領域１０７におい
て、シリカ系光導波路９０とその活性層７５が連続する
ように前述の光通信モジュール８５と同様に精密に実装
した。前述の光通信モジュール８５と同様、駆動電源９
３は光半導体アレイ素子７２のそれぞれのチャンネルを
独立に駆動できるようになっている。

【００２７】この光通信モジュール１０５では、入力側
光ファイバ１０８から入射された光は、入力光分岐領域
１０６にあるシリカ系光導波路９０に結合され、この領
域１０６で二つに分岐される。分岐された光はそれぞれ
光半導体アレイ素子７２のおのおのの活性層７５でそれ
ぞれの強度がスイッチングされ、出力光導波領域８８に
あるシリカ系導波路９０を経てそれぞれの出力側光ファ
イバ９１，９２に出力される。このとき、光半導体アレ
イ素子７２のチャンネル甲１０９を駆動すれば、入力光
は出力側光ファイバ９１に、チャンネル乙１１０を駆動
すれば、入力光は出力側光ファイバ９２に出力され、そ
れぞれのチャンネル１０９，１１０の駆動電流を制御す
ることにより光が進行する経路を切り替えたり分岐させ
たりすることができる。

【００２８】ここで、前記光通信モジュール１０５を用
いて、本発明者が実行した実験結果を以下に説明する。
図６に示した第４の実施形態の構成において、入力側光
ファイバ１０８に波長１．５５μｍ、光強度−７ｄＢｍ
（０．２ｍＷ）の光を１０ギガビット／秒（１０Ｇｂ／
ｓ）で強度変調した信号を入力し、光半導体アレイ素子
７２のそれぞれのチャンネル１０９，１１０を０ｍＡか
ら３５ｍＡ（電圧では０Ｖと１．５Ｖ）の範囲で独立に
電流値を変化させ、出力側光ファイバ９１，９２から出
力される光強度をそれぞれ測定した結果を図７に示す。
図７にはそれぞれ、光半導体アレイ素子７２のチャンネ
ル甲１０９および乙１１０に関する駆動電圧、入力側光
ファイバ１０８への入力光の強度、出力側光ファイバ９
１，９２からの出力光の時間依存性を示してある。出力
側光ファイバ９１，９２の光出力パターンではいずれに
おいても、スイッチング時間がオンからオフ、オフから
オンともに１ナノ秒より十分短い時間であり、このこと
から１ナノ秒以下のスイッチング特性が得られることが
確認された。またオンレベルでの光強度とオフレベルで
の光強度の比はいずれも４０ｄＢ以上あることが確認さ
れた。このことから、高速で消光比の高い光通信モジュ
ールが達成された。また、入力光ファイバへの光入力の
ピーク光強度が０．２ｍＷに対して、出力ポートからの
光出力のピーク強度は０．０７ｍＷであることからこの
光通信モジュール１０５の挿入損失は４．５ｄＢであ
る。シリカ系光導波路９０の入力光分岐領域１０６にお
ける分岐損失は３ｄＢであることから、過剰損失が１．
５ｄＢである低損失の光通信モジュールができているこ
とがわかる。また、本実施の形態の光通信モジュール１
０５では光半導体アレイ素子７２に２チャンネルのアレ
イ構造について示したが、入力光分岐領域１０６での分
岐する数が増大すれば、これ以上のチャンネル数のアレ
イ素子が必要となる。この場合、本実施の形態の光半導
体アレイ素子７２では、これ以上のチャンネル数のアレ
イ素子に関しても適用可能である。

【００２９】半導体光増幅器では、前述のように光入出
力端面１０２に無反射被膜を施しているが、この皮膜の
みで端面の光反射率を十分に低減できない場合には、文
献、 〔８〕I. Cha et al, Electron. Lett., vol. 25, pp.
1241-1242, 1989.に開示されているように、窓構造を採
用することも適用可能である。窓構造は、光入出力端面
１０２付近の素子内部で活性層７５が途切れるようにし
た構造であり、活性層７５の端から出射した光はこの部
分から回折によりビーム径が広がるため光入出力端面１
０２で反射した成分が再び活性層７５に戻るのをわずか
にすることができる。さらに、文献、

〔９〕C. E. Zah et al, Electron. Lett., vol. 23, p
p. 990-992, 1987.に開示されたように、斜め導波路構
造を採用することも適用可能である。斜め導波路構造は
活性層７５が光入出力端面１０２に対して斜めの角度で
突くようにした構造であり、活性層７５から出射しこの
部分で反射した成分が再び活性層７５に戻るのをわずか
にすることができる。

【００３０】前述の光半導体アレイ素子７１，７２のよ
うに、活性層７５が直線の構造の素子で光通信モジュー
ル１０５を構成した場合、入力光分岐領域１０６にある
シリカ系光導波路９０から光半導体アレイ素子７１，７
２の活性層７５に光が入射する際に、活性層７５に結合
されなかった非導波光が、活性層７５に電流が流れてい
なくても、その一部が出力光導波領域８８にあるシリカ
系光導波路９０に入射してしまうことがある。この場
合、結果として消光比を劣化させることになる。半導体
光増幅器では、前述のようにオン時とオフ時の光出力強
度の比である消光比が大きいが、この構造のみで消光比
を十分に確保できない場合には、文献、 〔１０〕特願平０８−３４７８３５号明細書 〔１１〕特願平０９−３４５１１８号明細書 〔１２〕玉貫ら、電子情報通信学会、1998年総合大会、
C-4-35に開示されたように、活性層７５の導波路を湾曲
させることも適用可能である。活性層の導波路を湾曲さ
せて、半導体光増幅器の光入射側と光出射側の導波路の
光軸にオフセットを持たせれば、非導波光が出力側の光
ファイバに直接結合することを防げることから、消光比
を向上することができる。

【００３１】前述の半導体レーザや半導体光増幅器を用
いて、前述のように光通信モジュール８５や１０５を構
成し、シリカ系光導波路９０と低損失で光結合できる
が、この構造のみで光結合損失を十分に低減できない場
合には、文献、 〔１３〕 P.Doussiere, Technical Digest of Optical
Amplifiers and Their Applications (OAA) ’92, pp.
140-143, 1992.に開示されているように、スポットサイ
ズ変換器構造を採用することも適用可能である。スポッ
トサイズ変換器構造は、光入出力端面１０２に向かって
活性層７５の厚さや幅が徐々に小さくなるようにした構
造であり、光入出力端面１０２から出射した光の放射角
を、スポットサイズ変換器構造が無い場合と比較して、
小さくすることができる。このようにすることにより、
シリカ系光導波路９０との光結合損失を小さくすること
ができる。光通信モジュール８５での光半導体アレイ素
子７２では、素子の一方の端面がシリカ系光導波路９０
と結合するため、素子の方にスポットサイズ変換器構造
を構成すればよい。一方、光通信モジュール１０５での
光半導体アレイ素子７２では、素子の両方の端面がシリ
カ系光導波路９０と結合するため、素子の両側にスポッ
トサイズ変換器構造を構成する必要がある。

【００３２】次に、図１、図２に示した光半導体アレイ
素子７１，７２のように、ｎ型クラッド層７４が互いに
分離し、さらには、光半導体アレイ素子７２のように、
ｐ側パッド８１とｎ側パッド８２の表面が同一面内にな
るように形成する製造方法に関して述べる。図８及び図
９は光半導体アレイ素子の製造工程を示す断面図であ
る。まず、図８（ａ）に示すように、絶縁性ＩｎＰ基板
７３上にｎ型クラッド層７４、エッチングストップ層１
１５およびｐ型クラッド層の一部分１０１を順次結晶成
長する。結晶成長には有機金属気相成長法（ＭＯＶＰＥ
法）を用いることが可能である。前記ｎ型クラッド層７
４、エッチングストップ層１１５およびｐ型クラッド層
の一部分１０１の材質はそれぞれＩｎＰ、１．５μｍ、
発光波長１．４５μｍ組成のＧａＩｎＡｓＰ、０．２μ
ｍ、ＩｎＰ、０．１μｍである。ｐ型クラッド層の一部
分１０１とエッチングストップ層１１５はフォトリソグ
ラフィー法によりパターンニング後、その一部をエッチ
ング除去した。

【００３３】前記ｐ型クラッド層の一部分１０１のエッ
チングには、文献、 〔１４〕 K. Iga and B. I. Miller, IEEE J. Quantum
Electron. vol.QE-18, pp. 22, 1982.に開示されてい
る、Ｈ₂ ＯとＨＣｌの混合液を使用して、ＩｎＰの層を
エッチングする。この混合液はＧａＩｎＡｓＰ層やＧａ
ＩｎＡｓ層はエッチングせず、ＩｎＰの層のみを選択的
に除去できるので、エッチングストップ層１１５の表面
でエッチングが停止する。また、エッチングストップ層
１１５のエッチングには文献、 〔１５〕I. Shiota, K. Motoya, T. Ohmi, N. Miyamot
o, and J. Nishizawa, J.Electrochem. Soc. vol.124,
pp. 155, 1977.に開示されている、Ｈ₂ Ｏ・Ｈ₂ ＳＯ₄
・Ｈ₂ Ｏ₂ の混合液を使用する。この混合液はＩｎＰ層
はエッチングせず、ＧａＩｎＡｓＰ層のみを選択的に除
去できるので、ｎ型クラッド層７４は除去されない。こ
の工程で残されたｐ型クラッド層の一部分１０１とエッ
チングストップ層１１５は幅１００μｍで間隔２５０μ
ｍである。

【００３４】次いで、図８（ｂ）に示すように、素子の
表面に厚さ０．１μｍのＳｉＯ₂ 選択成長マスク層１１
６を形成する。ＳｉＯ₂ 膜の形成には、熱ＣＶＤ法を用
いる。選択成長マスク層１１６はフォトリソグラフィー
法によりパターンニング後、その一部をエッチング除去
する。エッチングにはバッファードフッ酸（ＢＨＦ）を
使用する。この工程で形成した選択成長マスク層１１６
は幅３０μｍで０．５μｍの開口部を形成しその間隔は
２５０μｍである。０．５μｍの開口部の中心とそれに
近接するエッチングストップ層１１５の中心部との距離
は５４．５μｍである。この選択成長マスク層１１６の
除去した部分に活性層７５を選択的に結晶成長する。活
性層７５は１．５５μｍ組成のバルクＧａＩｎＡｓＰ層
であるが、活性層７５の保護のためにその上下にはそれ
ぞれ厚さ０．０５μｍのｐ型ＩｎＰ層およびｎ型ＩｎＰ
層も合わせて結晶成長する。活性層７５は層厚が０．３
μｍで横幅が０．４５μｍであり、ほぼ矩形断面状に形
成された。この結晶成長工程後には、幅０．５μｍの開
口部と選択成長マスク層１１６以外の表面部分にもｎ型
ＩｎＰ層、ＧａＩｎＡｓＰ層そしてｐ型ＩｎＰ層が形成
されるが、この部分の前記ｐ型ＩｎＰ層と前記ＧａＩｎ
ＡｓＰ層は前述したＨ₂ ＯとＨＣｌの混合液やＨ₂ Ｏ・
Ｈ₂ ＳＯ₄ ・Ｈ₂ Ｏ₂ の混合液を用いて順次除去する。
この選択成長マスク層１１６の幅０．５μｍの開口領域
をエッチング除去するして形成する工程において、前述
したフォトリソグラフィー法とＢＨＦによる方法では幅
０．５μｍを精密に制御するのが困難な場合がある。こ
のような場合には、前述のパターンニングにステッパ露
光法や電子ビーム露光法を用い、エッチング工程にはフ
ロンガスを用いた反応性イオンエッチング（ＲＩＥ）法
を用いることで、精密に０．５μｍの領域をエッチング
除去することが可能となる。

【００３５】次いで、図９（ａ）に示すように、素子の
表面に存在しているＳｉＯ₂ 選択成長マスク層１１６を
ＢＨＦで全て除去し、その表面にｐ型クラッド層７６と
ｐ＋型のコンタクト層１１７を順次結晶成長し、その表
面に厚さ０．１μｍのＳｉＯ₂ でエッチンングマスク層
１１８を形成する。ｐ型クラッド層７６とコンタクト層
１１７の材質と膜厚はそれぞれＩｎＰ、６μｍ、および
ＧａＩｎＡｓ、０．２μｍである。エッチングマスク層
１１８はフォトリソグラフィー法によりパターンニング
後、その一部をＢＨＦによりエッチング除去する。この
工程でエッチングマスク層１１８は活性層７５の直上で
幅１５μｍ、８５μｍの距離をおいて幅１００μｍに形
成しそれぞれの間隔を２５０μｍとする。このとき、エ
ッチングマスクのうち幅１５μｍの一部分はエッチング
ストップ層１１５の一部分と鉛直方向に３μｍ重なり、
エッチングマスク１１８のうち幅１００μｍの一部分は
エッチングストップ層１１５の一部分と鉛直方向に１２
μｍ重なるようにしてある。

【００３６】次いで、図９（ｂ）に示すように、前記エ
ッチングマスク層１１８が形成されていない部分のコン
タクト層１１７およびｐ型クラッド層７６、そしてエッ
チングマスク層１１８が形成されていない部分のうちで
エッチングストップ層１１５が形成されていない部分の
ｎ型クラッド層７４と基板７３の一部分をエッチング除
去した。エッチングにはまず前述したＨ₂ Ｏ・Ｈ₂ ＳＯ
₄ ・Ｈ₂ Ｏ₂ の混合液を用いてコンタクト層１１７を除
去し、次に前述のＨ₂ ＯとＨＣｌの混合液を使用して、
ＩｎＰ層をエッチングする。前述のように、この混合液
はＧａＩｎＡｓＰ層やＧａＩｎＡｓ層はエッチングせ
ず、ＩｎＰ層のみを選択的に除去できるので、エッチン
グストップ層１１５があるｐ型クラッド分離溝８３の領
域ではエッチングストップ層１１５の表面でエッチング
が停止する。これは、前述のようにエッチングマスク１
１８のそれぞれの領域の一部分がエッチングストップ層
１１５の一部分と鉛直方向に重なるように形成してある
ため、ｐ型クラッド分離溝８３の底の領域は全てエッチ
ングストップ層１１５の表面が露出するためによる。一
方、エッチングストップ層１１５がないｎ型クラッド分
離溝７７の領域ではｎ型ＩｎＰクラッド層７４から、絶
縁性ＩｎＰ基板７３までエッチングが進行する。このた
めｎ型クラッド層７４をｎ型クラッド分離溝７７によっ
て分離することができる。本工程により、ｎ型クラッド
分離溝７７とｐ型クラッド分離溝８３はエッチングプロ
セスにより同時に形成することができるため、これらの
溝７７と８３の形成のためのエッチングマスクの形成は
１回の工程で済んだ。一方、エッチングストップ層１１
５を形成しないでこのようなエッチングを行う場合に
は、ｎ型クラッド分離溝７７とｐ型クラッド分離溝８３
の深さは互いに異なるため、これらの溝７７と８３はエ
ッチング工程により同時に形成することはできない。こ
のため、それぞれの溝７７と８３はそれぞれ別々の工程
を経て形成すればよい。

【００３７】この製造方法により製造された第５の実施
形態の光半導体アレイ素子１２１を図１０の断面図に示
す。なお、平面構成は図２（ａ）に示した第２の実施形
態の構成と同様である。図９（ｂ）の工程後に、絶縁膜
１２０を形成し、ｐ側電極７８、ｎ側電極７９を形成し
た。絶縁膜１２０はコンタクト層１１７とエッチングス
トップ層１１５上の領域の一部を幅５μｍにわたって除
去してあり、これらの部分でそれぞれの電極７８および
７９とオーミックコンタクトを形成している。図１０に
おけるスペーサ層８０は、前記した製造方法によると、
ｐ型クラッド層７６およびコンタクト層１１７と同一の
内容で形成されており、この方法を用いれば、ｐ型電極
７８の表面とｎ型電極７９の表面が同一平面上になるよ
うに形成することができる。なお、図１０では、エッチ
ングストップ層１１５が残されたままの状況を示してあ
るが、図９（ｂ）の工程後、エッチングストップ層１１
５を除去しても適用可能である。また、この製造方法の
光半導体アレイ素子１２１では２チャンネルのアレイ構
造について示したが、これ以上のチャンネル数のアレイ
素子に関しても同様の製造方法が適用できるため、これ
以上のチャンネル数のアレイ素子に関しても適用可能で
ある。

【００３８】また、図１１は図１０の実施形態の変形例
としての第６の実施形態の光半導体アレイ素子１２２で
ある。図１０と比較してｐ型クラッド層７６とｎ型クラ
ッド層７４の極性が互いに入れ替わっており、コンタク
ト層１１７はｎ型になっている。一般にｎ型のＩｎＰと
金属はオーミックコンタクトを比較的容易にとることが
可能であるため、コンタクト層１１７は必ずしも必要で
ない。一方、ｐ型のＩｎＰと金属とではオーミックコン
タクトをとることが困難であるため、光半導体アレイ素
子１２２では、エッチングストップ層１１５をｐ側電極
７８とのコンタクト層として採用した。この場合、エッ
チングストップ層１１５の材質はＧａＩｎＡｓＰよりも
ＧａＩｎＡｓ層にした方がコンタクト抵抗が小さくな
る。また、スペーサ層８０は図８，９で説明した製造方
法によると、ｎ型クラッド層７６およびコンタクト層１
１７と同一の内容で形成されている。この光半導体アレ
イ素子１２２では、ｎ型クラッド層７６が電気的に分離
していれば、前述の化合物ＩＣでそれぞれのチャンネル
を独立に駆動することが可能であるため、ｐ型クラッド
層７４は分離していなくても適用可能である。また、基
板７３にｐ型のＩｎＰ基板を用いても適用可能である。
ｐ型クラッド層７４が分離していない場合には基板７３
は任意の極性のＩｎＰ基板を使用しても適用可能であ
る。この光半導体アレイ素子１２２を前述の光通信モー
ジュール８５や１０５に適用する場合、ｎ側とｐ側の位
置が前記光半導体アレイ素子７１、７２および１２１と
は入れ替わっているため、配線９４において接続を入れ
替える必要がある。また、前記各光半導体アレイ素子７
１，７２，１２１，１２２ではＧａＩｎＡｓＰのバルク
活性層について示したが、ＧａＩｎＡｓＰ系の量子井戸
構造に関しても適用可能である。さらに、各光半導体ア
レイ素子７１，７２，１２１，１２２では幅０．５μｍ
の活性層について示したが、これ以外の幅の活性層の構
造に関しても適用可能である。

【００３９】

【発明の効果】以上説明したように本発明の光半導体ア
レイ素子によれば、これらの素子を光信号源や光ゲート
エレメントとして利用した場合に化合物ＩＣを用いて活
性領域にそれぞれ独立に電流を注入することができ、良
好な高速動作を実現することができる。また、本発明の
光半導体アレイ素子によれば、これらの素子を光信号源
や光ゲートエレメントとして利用した場合にＰＬＣへの
実装が容易にできる。さらに、本発明の光半導体素子の
製造方法によれば、良好な生産歩留まりと製造コストの
低減を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の平面図とそのＡ１−
Ａ１’線断面図である。

【図２】本発明の第２の実施形態における図１と同様な
平面図とそのＡ２−Ａ２’線断面図である。

【図３】本発明の第３の実施形態としての光通信モジュ
ールの内部構造を示す平面図である。

【図４】図３のＢ−Ｂ’線に沿う、光通信の内部構造を
示す断面図である。

【図５】図３のＣ−Ｃ’線に沿う、光通信の内部構造を
示す断面図である。

【図６】本発明の第４の実施形態としての光通信モジュ
ールの内部構造を示す平面図である。

【図７】図６の光通信モジュールのスイッチング特性を
示すグラフである。

【図８】光半導体アレイ素子の製造方法を工程順に示す
断面図のその１である。

【図９】光半導体アレイ素子の製造方法を工程順に示す
断面図のその２である。

【図１０】本発明の第５の実施形態としての光半導体ア
レイ素子の内部構造を示す断面図である。

【図１１】本発明の第６の実施形態としての光半導体ア
レイ素子の内部構造を示す断面図である。

【図１２】光半導体素子の駆動回路に関する説明図であ
る。

【図１３】光半導体アレイ素子の駆動回路に関する説明
図である。

【図１４】従来例の光半導体アレイ素子の構造を示す断
面図である。

【図１５】従来例の光半導体アレイ素子の構造を示す断
面図である。

【符号の説明】

１１，１２，１７ 電界効果トランジスタ １３ 入力信号端子 １４，３８，３９，４０ 信号電圧 １５ インバータゲート １６ 光半導体素子 １８ 電流制御端子 １９ 電流制御電圧 ２０ ソース電圧 ２１ ソース電圧端子 ２２ 抵抗器 ２３ グランド ２４ ｐ側端子 ２５ ｎ側端子 ２６ −側端子 ２７ 光半導体素子駆動用回路 ２８ グランド端子 ３１，５０，６９，７１，７２，１２１，１２２ 光半
導体アレイ素子 ３２，３３，３４ 光半導体素子 ３５，３６，３７ 光半導体素子駆動回路 ４５ ｐ型ＩｎＰ基板 ４６ ＧａＩｎＡｓＰ活性層 ４７ ｎ型クラッド層 ４８ ｎ側電極 ４９ ｐ側電極 ５５ ｎ型ＧａＡｓ基板 ５６ ｎ型ＧａＡｌＡｓクラッド層 ５７ ＧａＡｓ活性層 ５８ ｐ型ＧａＡｌＡｓクラッド層 ５９ 絶縁層 ６０ ｐ側電極 ６１ ｎ側電極 ６４ 切り溝 ６５，６６ 活性領域 ６７，６８ レーザ駆動電源 ７３ 絶縁性基板 ７４ ｎ型クラッド層 ７５ 活性層 ７６ ｐ型クラッド層 ７７ ｎ型クラッド分離溝 ７８ ｐ側電極 ７９ ｎ側電極 ８０ スペーサ層 ８１ ｐ側パッド ８２ ｎ側パッド ８３ ｐ型クラッド分離溝 ８５ 光通信用光送信モジュール ８６ 平面型光回路（ＰＬＣ） ８７ 光ファイバソケット領域 ８８ 出力光導波領域 ８９ 信号発生領域 ９０ シリカ系光導波路 ９１，９２ 出力側光ファイバ ９３ 駆動電源 ９４ 配線 ９５ プリント配線 ９８ −側パッド ９９ ＋側パッド １００ 半田 １０１ ｐ型クラッド層の一部分 １０２ 光入出力端面 １０５ 光通信用モジュール １０６ 入力光分岐領域 １０７ スイッチング領域 １０８ 入力側光ファイバ １０９ チャンネル甲 １１０ チャンネル乙 １１５ エッチングストップ層 １１６ 選択成長マスク層 １１７ コンタクト層 １１８ エッチングマスク層 １２０ 絶縁膜

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半絶縁性半導体基板上の少なくとも一部
   に第１導電型クラッド層、活性光導波路層、第２導電型
   クラッド層が順次形成され、複数個の活性光導波路がア
   レイ状に配置された光半導体素子において、前記複数個
   の活性光導波路の間において前記第２導電型クラッド層
   が互いに分離しており、かつ前記第２導電型クラッド層
   および活性光導波路層の一部が除去されて前記第１導電
   型クラッド層の表面が露呈されており、前記第２導電型
   クラッド層の少なくとも一部の表面および前記露呈され
   た前記第１導電型クラッド層の少なくとも一部の表面に
   それぞれ電極が形成されていることを特徴とする光半導
   体素子。
2. 【請求項２】 請求項１記載の光半導体素子において、
   前記第１導電型クラッド層の露呈面に形成された電極の
   少なくとも一部が前記第２導電型クラッド層の表面に形
   成された電極と同一面内に形成されていることを特徴と
   する光半導体素子。
3. 【請求項３】 請求項１，２に記載の光半導体素子にお
   いて、前記第１導電型クラッド層がｎ型クラッド層、前
   記第２導電型クラッド層がｐ型クラッド層であることを
   特徴とする光半導体素子。
4. 【請求項４】 請求項１，２に記載の半導体素子におい
   て、前記第１導電型クラッド層がｐ型クラッド層であ
   り、前記第２導電型クラッド層がｎ型クラッド層であ
   り、前記第１導電型クラッド層の表面にｐ型層が設けら
   れ、かつこのｐ型層の少なくとも一部の表面に前記電極
   が形成されていることを特徴とする光半導体素子。
5. 【請求項５】 請求項１，２，３，４に記載の光半導体
   素子が、前記光半導体素子の一端から入力される光線を
   増幅して他端から出力する光増幅媒体として構成される
   ことを特徴とする光半導体素子。
6. 【請求項６】 半絶縁製半導体基板の表面に第１導電型
   クラッド層、活性光導波路層、第２導電型クラッド層を
   順次積層する工程と、前記活性光導波路間において前記
   第２導電型クラッド層及び第１導電型クラッド層を除去
   して第１の分離溝を形成する工程と、前記第２導電型ク
   ラッド層を前記活性光導波路を含む領域と含まない領域
   との間において除去して第２の分離溝を形成する工程
   と、前記活性光導波路を含む第２導電型クラッド層の表
   面、及び前記第２の分離溝の底面に露呈した前記第１導
   電型クラッド層の表面にそれぞれ電極を形成する工程
   と、前記第１導電型クラッド層の電極に接続される電極
   を前記活性光導波路を含まない前記第２導電型クラッド
   層の表面に形成する工程を含むことを特徴とする光半導
   体素子の製造方法。
7. 【請求項７】 請求項６に記載の光半導体素子の製造方
   法において、前記第２の分離溝を形成する領域の前記第
   １導電型クラッド層上に前記第１導電型クラッド層と異
   なる材質のエッチングストップ層を形成し、前記第１の
   分離溝と前記第２の分離溝のエッチングを同時に行うこ
   とを特徴とする光半導体素子の製造方法。
8. 【請求項８】 請求項７に記載の半導体素子の製造方法
   において、前記第１導電型クラッド層がｐ型クラッド層
   であり、前記第２導電型クラッド層がｎ型クラッド層で
   あり、前記エッチングストップ層をｐ型層で構成し、前
   記エッチングストップ層を前記第１導電型クラッド層の
   オーミック層としてその少なくとも一部の表面に電極を
   形成することを特徴とする光半導体素子の製造方法。