JP4869634B2 - ウエハスケール・パッケージ用のリッドおよびその形成方法 - Google Patents

ウエハスケール・パッケージ用のリッドおよびその形成方法 Download PDF

Info

Publication number
JP4869634B2
JP4869634B2 JP2005163977A JP2005163977A JP4869634B2 JP 4869634 B2 JP4869634 B2 JP 4869634B2 JP 2005163977 A JP2005163977 A JP 2005163977A JP 2005163977 A JP2005163977 A JP 2005163977A JP 4869634 B2 JP4869634 B2 JP 4869634B2
Authority
JP
Japan
Prior art keywords
layer
lid
forming
solder
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005163977A
Other languages
English (en)
Other versions
JP2006013484A5 (ja
JP2006013484A (ja
Inventor
ケンドラ・ジェイ・ギャラップ
ジェイムス・エー・マシューズ
マーサ・ジョンソン
Original Assignee
アバゴ・テクノロジーズ・ファイバー・アイピー(シンガポール)プライベート・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アバゴ・テクノロジーズ・ファイバー・アイピー(シンガポール)プライベート・リミテッド filed Critical アバゴ・テクノロジーズ・ファイバー・アイピー(シンガポール)プライベート・リミテッド
Publication of JP2006013484A publication Critical patent/JP2006013484A/ja
Publication of JP2006013484A5 publication Critical patent/JP2006013484A5/ja
Application granted granted Critical
Publication of JP4869634B2 publication Critical patent/JP4869634B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/4277Protection against electromagnetic interference [EMI], e.g. shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02255Out-coupling of light using beam deflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02251Out-coupling of light using optical fibres

Description

本発明は、オプトエレクトロニクス・パッケージのリッド用ウエハを製作する方法に関する。
オプトエレクトロニクス(OE)デバイスは一般に、個々のダイとしてパッケージングされる。
このアセンブリ手段には時間と手間がかかることが多く、製品コストを引き上げる結果となっている。従って、OEデバイスのパッケージングを改善する方法が必要とされているのである。
本発明の一実施例においては、ウエハスケールのパッケージ用リッド(LID)を形成する為の方法は(1)基板中に空洞を形成するステップと、(2)基板の空洞上及び空洞を囲むボンディング領域上に酸化膜を形成するステップと、(3)酸化膜上に反射層を形成するステップと、(4)反射層上に障壁層を形成するステップと、(5)ボンディング領域上において、障壁層の一部分を反射層の一部分までエッチングするステップと、(6)反射層のその部分上にはんだ層を形成するステップとを含む。一実施例において、反射層はチタン−プラチナ−金の金属スタックであり、障壁層は二酸化チタン層である。
複数の図を通じ、同様又は同一の要素には同じ符号を使用した。断面図は寸法通りに描いたものではなく、説明目的に限って図示するものである。
図1、図2及び図3は、サブマウント80及びリッド130を含む、本発明の一実施例に基づくウエハスケールのオプトエレクトロニクス・パッケージ150を描いた図である。サブマウント80は、基板54上に形成され、酸化膜56で覆われた光学レンズ52を含んでいる。酸化膜56上には埋め込みトレース90、92、98及び100が形成され、誘電体層64により覆われている。接触パッド82、84、86及び88(全て図3に図示)はプラグにより埋め込みトレース90、92、98及び100へと接続されており、埋め込みトレース自体もプラグにより封止リング106の外側にある接触パッド94、96、102及び104(図3に図示)へと接続している。レーザーダイ122は接触パッド82上にボンディングされ、接触パッド84へとワイヤボンディングされており、そしてモニタ・フォトダイオードダイ124は接触パッド86上にボンディングされ、接触パッド88へとワイヤボンディングされている。封止リング106は接地目的で接触パッド108及び110へと接続されている。
リッド130は、表面132が反射材料134で覆われたリッド空洞131を画定する本体133を含んでいる。リッド空洞131はサブマウント80上に搭載されたダイを収容する為に必要な空間を提供するものである。表面132上の反射材料134は45度ミラー135を形成しており、これがレーザーダイ122からの光をレンズ52へと反射する。封止リング136はリッド空洞131周囲のリッド130端部に沿ったボンディング領域上に形成されている。リッド空洞131上の反射材料134は更に、封止リング136と接触パッド108、110を通じて接地された場合のEMIシールドとしても働く。一実施例においては、障壁322が反射材料134上に形成されており、封止リング136の形成箇所を画定している。障壁322は封止リング材料(例えばはんだ)が空洞131中へと這い上がり、ミラー135の障害とならないように封止リング136を閉じ込めるものである。
一実施例においては、リッド130は主面138から9.74°ずれた配向にある(100)結晶平面を持っている。リッド130は、表面132が(111)結晶平面に沿って形成されるように異方性エッチングされている。リッド130の(100)平面が主面138から9.74°ずれて配向されると、(111)平面及びミラー135は主面138から45°ずれて配向されることになる。
一実施例においては、サブマウント80の裏側にアライメントポスト140がボンディングされる。アライメントポスト140はフェルール中の光ファイバに対するパッケージ150のアライメントを実現するものである。
図4は本発明の一実施例に基づいてウエハスケールのリッド130を形成する為の方法200を説明するものである。
ステップ202においては、図5に示したように窒化物層302及び304が基板306の上面及び底面上にそれぞれ形成される。一実施例においては、基板306は約675μm厚のシリコンであり、窒化物層302及び304は減圧化学気相蒸着(LPCVD)により形成された約1000〜2000Å厚の窒化シリコン(SiN)である。一実施例においては、窒化物層302及び304のシリコン基板306への接着が問題となる場合、窒化物層302及び304は気体の比率(ジクロロシラン対アンモニア)と気体流量を変えることにより低ストレス下で形成すれば良い。一実施例においては、KOHエッチング等に耐えられるよう、より高い密度の窒化物層302及び304が必要とされる場合、窒化物層302及び304のシリコン含有量を増大させることにより密度を上げることが出来る。
ステップ204においては、次に図6に示したように窒化物層302上にフォトレジスト308がスピンコートされ、露光、現像される。図17は、このリソグラフィー処理の一実施例において利用されるマスク412を示している。マスク412は、図9〜図16におけるリッド空洞314Bの形状を画定するリッド空洞パターン414を含んでいる。一実施例においては、リッド空洞パターン414は台形をしており、非平行関係にある辺により形成される側壁は段差を持たずに平坦に形成される。マスク412は更に、スクライブ線パターン416を含んでおり、これは図9A及び図10〜図16に示した分離空洞314A及び314Cを画定している。スクライブ線パターン416は対称のエッチング角度を提供するウエハ306上の方向に沿って配向している。図6〜図9A及び図10〜図16は方法200により形成された構造の線A−A’に沿った断面を示すものであり、図9Bは方法200により形成された構造の線B−B’に沿った断面を示すものであるという点に留意が必要である。
ステップ206においては、図7に示すように、フォトレジスト308のウィンドウ310A、310B及び310Cにより露出された窒化物層302の部分が基板306までエッチングされる。一実施例においては、窒化物層302は反応性イオンエッチング(RIE)処理によりエッチングされる。窒化物層302の残りの部分は、異方性エッチング用のマスクとして働くものである。
ステップ208においては、図8に示すようにレジスト308が剥離される。図からわかるように、ウィンドウ312A、312B及び312Cが窒化物層302中に形成されている。これらのウィンドウの寸法と間隔はアプリケーションに応じて異なる。
ステップ210においては、断面A−A’は図9Aに、断面B−B’は図9Bに示したように、窒化物層302中のウィンドウ312A〜312Cにより露出されている基板306の領域がエッチングされて分離空洞314A及び314Cと、リッド空洞314Bが形成される。図9Bから明らかなように、リッド空洞314bは45°の側壁315(図1の132表面に対応する)と64.48°の側壁317とを持っている。一実施例においては、(100)〜(111)平面に400:1の選択性を持つKOH水溶液を使ってシリコン基板306に異方性エッチングが施される。一実施例においては、各空洞は375μmの深度にエッチングされるもので、この結果エッチャントの選択性による1μmのアンダーカットが窒化物層302に形成される。
ステップ214においては、図10に示したように窒化物層302及び304が除去される。一実施例においては、窒化物層302及び304は高温燐酸ウエットエッチングにより除去されるものである。
ステップ216においては、図11に示したように酸化物層316が空洞314A、314B及び314C上、そして基板306の上面上に形成される。一実施例においては、酸化物層316はシリコン基板306から熱成長させた二酸化シリコンであり、約1000Åの厚さを持つものである。
ステップ218においては、図12に示したように酸化物層316上に反射層320が形成される。一実施例においては、反射層320はeビーム蒸着又はスパタリングによりチタン−プラチナ−金(TiPtAu)の順番に形成された金属スタックである。一実施例においては、チタン層は約500Å厚、チタン層上のプラチナ層は約1000Å厚、チタン層上の金層は約1500Å厚である。金属スタック320は(111)平面表面132(図1)上のミラー135(図1)を形成する反射材料134(図1)である。
ステップ220においては、図12に示したように反射層320上に障壁層322が形成される。一実施例においては、障壁層322は反射層320上に形成された金属酸化物である。例えば、障壁層322はTiPtAu金属スタック320上に蒸着された、約500Åの厚さを持つ二酸化チタン(TiO)層である。代わりに、障壁層322は窒化物、ホウ化物、フッ化物、フルオロカーボン、ポリイミド、又ははんだに接着することなくはんだ温度に耐え得る他のいずれかの材料とすることも出来る。更に障壁層322は、スパタリング、反応性スパタリング、化学蒸着及びプラズマ化学蒸着を含む他のプロセスを通じて形成されたものでも良い。
ステップ222においては、図13に示したように、障壁層322上にフォトレジスト324が形成(例えばスピンオン又はスプレイ法により)される。
ステップ224においては、図14に示したように、フォトレジスト324が露光・現像され、ウィンドウ326A、326B、326C及び326Dが形成される。ウィンドウ326A〜326Dから露出した障壁層322の領域が、反射層320までエッチングされる。一実施例においては、二酸化チタン障壁層322は希釈HF(1000:1)及び硝酸(100:1)を使ってエッチングされる。
ステップ226においては、図15に示したように、ウィンドウ326A〜326Dを通じて反射層320へとはんだめっきが施される。はんだはリッド空洞314B(図1にもリッド空洞131としても図示)の周囲のボンディング領域に封止リング136(図1及び図2)を形成する。一実施例においては、はんだは金錫(AuSn)はんだであり、厚さ18,500Åの金層328と、その金層328上に厚さ18,500Åの錫層330を含んでいる。一実施例においては、はんだめっきの前にフォトレジスト324が剥離され、その後再度塗布、パターニングされてウィンドウ326A〜326Dが形成される。これは、金めっき(下側)が、最初の金めっき用レジストの上に膨れ上がる可能性がある為である。従って、ある程度垂直な端部を得る為に、元のレジストを除去し、はんだめっき形成用により厚めのレジストを再度設ける必要性が生じる可能性がある。
ステップ228においては、図16に示したように、フォトレジスト324が剥離され、ここで想像線332に沿ってリッド130を隣接するリッド130(部分的に図示)から分割することが出来るようになる。
図18は、本発明の他の実施例に基づくウエハスケール・リッド130を形成する為の方法400を説明したものである。明らかなように、方法400はステップ426及び428がステップ226及び228と置き換えられている点を除いては方法200と同様である。
ステップ426においては、図19に示したように、フォトレジスト324が剥離される。これにより、はんだめっき時のマスクとして障壁層322が残されるものである。
ステップ428においては、図20に示したように、金層328及び錫層330を含むはんだが、ウィンドウ326A〜326D(ここでは障壁層322により画定されている)を通じて反射層320上にめっきされる。ここでも想像線332に沿ってリッド130を隣接するリッド130(部分的に図示)から分割することが出来るようになる。
方法200においては、フォトレジスト324をはんだめっき時のマスクとして残しておくものであった。方法400では、フォトレジスト324が剥離されており、障壁層322がはんだめっき時のマスクとして使用されている。方法400の利点は、フォトレジスト324を厚くする必要が無いという点にある。加えて、フォトレジスト範囲の均一性が重要ではないという点もあげられる。はんだ及びこれにより形成される封止リング136の膨れ上がりはわずかであり、それははんだが横に伸びるのと同じだけ垂直方向にも成長する為である。一実施例においては、はんだの合計厚は約3μmであることから、横方向への成長は問題とはならない。
上述したように、TiOを障壁層として利用することが出来る。多くの理由から、TiOは本アプリケーションにおいては特に良好な障壁層を作るものである。第一には、AuSnはんだがこれに接着しないという点である。第二には、多くの材料がそうでない中、これは金属スタック中の金によく接着するという点である。第三には、これは、金の屈折率を変化させることが出来るほど高い屈折率をもっているにもかかわらず、非常に薄い(例えば四分の一波長よりも大幅に薄い)層を形成することが出来るという点である。この厚さにより、リッドを通じた光伝送に対する影響は小さくなる。他の利点は、説明したこの方法において、空洞エッチング後に要とされるマスクがたった1つであるという点である。これは空洞エッチング後に最大3枚のマスクを要することも多い他の方法と比べ、コスト的にも大きな利点となるものである。
障壁層の材料としてTiOを開示したものであるが、以下の特性を持つ他の材料も同様に使用することが出来る;(1)ミラー(例えば反射層)への良好な接着性;(2)はんだへの濡れ性が無い;(3)透光性である;及び(4)めっき溶液に対して非溶解性を持つ。
更に、障壁層は薄く(例えば四分の一波長未満)なくても良い。一部のアプリケーションにおいては、厚い障壁層とすることが有利な場合もある。障壁層が四分の一波長付近で幾何学的厚さ(角度依存性)を持つと、反射率の実質的な変化が明らかとなる。これは反射率が高くなるか、低くなるかのいずれかである。レーザーが平行化される場合、これらの干渉効果を利用してミラーの反射率を改善することが出来る。しかしながら、レーザーが平行化されない場合は光の広い角度範囲によってミラー全体の反射率が局所的な角度に依存することになる為、ミラーを出る光線の強度はばらつくことになる。
本願に開示した実施例への様々な改変及びその特徴の組み合わせは、本発明の範囲内にある。様々な実施例は本願請求項により包含されるものである。
最後に、本発明の代表的な実施態様を以下に述べる。
(実施態様1)
ウエハスケール・パッケージ用のリッドを形成する為の方法であって、
基板中に空洞を形成するステップと、
前記ウエハ上の前記空洞上及び前記空洞周囲のボンディング領域上に酸化物層を形成するステップと、
前記酸化物層の上に反射層を形成するステップと、
前記反射層の上に障壁層を形成するステップと、
前記ボンディング領域の上にある前記障壁層の一部をエッチングして前記反射層の一部分を露出するステップと、
前記反射層の一部分の上にはんだ層を形成するステップとを有することを特徴とする方法。
(実施態様2)
前記基板中に空洞を形成するステップが、前記基板を異方性エッチングすることにより前記空洞を形成することを含み、
前記基板が、ウエハ上面からずれて配向する第一の結晶平面を含んでいることにより、前記空洞が、前記ウエハ上面に対する垂線から45°に配向する第二の結晶平面に沿った面を含んでいることを特徴とする実施態様1に記載の方法。
(実施態様3)
前記反射層を形成するステップが、金属スタック層を形成することを含み、
前記障壁層を形成するステップが、前記金属スタック層上に金属酸化物層を熱成長させることを含むことを特徴とする実施態様1または2に記載の方法。
(実施態様4)
前記金属スタック層が、チタン層と、前記チタン層上に設けれたプラチナ層と、前記プラチナ層上に設けられた金層を含み、
前記金属酸化物層が、二酸化チタン層を含み、
前記はんだ層が金錫はんだを含むことを特徴とする実施態様3に記載の方法。
(実施態様5)
前記障壁層の一部分をエッチングするステップが、
フォトレジスト層を前記障壁層上にパターニングすることにより前記反射層の一部分上にウィンドウを形成するステップと、
前記ウィンドウにより露出した前記障壁層の一部分をエッチングするステップと、
前記はんだ層を前記反射層の一部分上に形成するステップの後又は前に、前記フォトレジストを剥離するステップとを含むことを特徴とする実施態様1から4のいずれかに記載の方法。
(実施態様6)
前記障壁層が、窒化物、ホウ化物、フッ化物、フルオロカーボン及びポリイミドを含むグループから選択されたもので構成されていることを特徴とする実施態様1から5にいずれかに記載の方法。
(実施態様7)
ウエハレベル・パッケージ用のリッドであって、
本体によって画定された空洞の周囲にあるボンディング領域を含む本体と、
前記ボンディング領域と前記空洞の上にある酸化物層と、
前記酸化物層の上にある反射層と、
前記反射層の前記空洞中にある部分上に設けられた障壁層と、
前記反射層の前記ボンディング領域上にある他の部分上に設けられたはんだ層とを具備したことを特徴とするリッド。
(実施態様8)
前記空洞が、第一の結晶平面に沿った表面を含み、
前記本体が前記本体の上面からずれて配向された第二の結晶平面を含み、これにより前記第一の結晶平面に沿った表面が前記上面から45°に配向していることを特徴とする実施態様7に記載のリッド。
(実施態様9)
前記反射層がチタンとプラチナと金を含む金属スタックを含み、
前記障壁層が二酸化チタン層を含み、
前記はんだ層が金錫はんだを含むことを特徴とする実施態様7または8に記載のリッド。
(実施態様10)
前記障壁層が、窒化物、ホウ化物、フッ化物、フルオロカーボン及びポリイミドを含むグループから選択されたもので構成されていることを特徴とする実施態様7から9のいずれかに記載のリッド。
本発明の一実施例に基づくウエハスケール・オプトエレクトロニクス・パッケージの断面図である。 本発明の一実施例に基づくウエハスケール・オプトエレクトロニクス・パッケージの断面図である。 図1及び図2に示したオプトエレクトロニクス・パッケージの、本発明の一実施例に基づくサブマウントの上面図である。 図1、図2及び図3に示したウエハスケール・オプトエレクトロニクス・パッケージ用リッドの、本発明の一実施例に基づく製造方法を示すフローチャートである。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図4に示した本発明の一実施例に基づく方法により形成される構造を示す図である。 図1に示した方法に使用される本発明の一実施例に基づくマスクである。 図1、図2及び図3に示したウエハスケール・オプトエレクトロニクス・パッケージ用リッドの、本発明の他の実施例に基づく製造方法を示すフローチャートである。 図18に示した方法により形成された、本発明の一実施例に基づく構造を描いた図である。 図18に示した方法により形成された、本発明の一実施例に基づく構造を描いた図である。
符号の説明
130 リッド
131、314A 空洞
133、306 本体(基板)
136、316 酸化物層
150 ウエハスケール・パッケージ
320 反射層
322 障壁層
328、330 はんだ層


Claims (14)

  1. ウエハスケール・パッケージ用のリッドを形成するための方法であって、
    ある角度付けられた側面を有したリッド空洞を基板内に形成し、
    前記基板上における前記リッド空洞上と前記リッド空洞の周囲のボンディング領域上とに酸化物層を形成し、
    前記酸化物層上に反射層を形成し、ここで、該反射層の一部分には、光を反射するためのミラーが、前記角度付けられた側面上において形成され、
    前記反射層上に障壁層を形成し、ここで、該障壁層は、はんだへの濡れ性が無いものであり、前記光の4分の1波長よりも薄い厚さを有するものであり、及び、該光に対して透過性を有するものであり、
    前記障壁層の一部分をエッチングして、前記ボンディング領域の上の前記反射層の一部分を露出させ、及び、
    前記ボンディング領域上の前記障壁層を前記エッチングした部分内における前記反射層上にはんだ層を形成する
    ことを含
    前記障壁層は、前記はんだ層が前記リッド空洞中へと這い上がって前記反射に影響を及ぼすことを防止するものであることからなる、方法。
  2. 前記基板内にリッド空洞を形成することが、前記基板を異方性エッチングして前記リッド空洞を形成することを含み、
    前記角度付けられた側面が、ウエハ上面に対する垂線から45度の角度で配向されることとなるように、前記リッド空洞内の底面は、該ウエハ上面からずらして配向されていることからなる、請求項1に記載の方法。
  3. 前記反射層を形成することが、金属スタック層を形成することを含み、及び、
    前記障壁層を形成することが、前記金属スタック層上に金属酸化物層を熱蒸着させることを含むことからなる、請求項1又は2に記載の方法。
  4. (a)前記金属スタック層が、チタン層と、該チタン層上に設けられたプラチナ層と、該プラチナ層上に設けられた金層とを含み、
    (b)前記金属酸化物層が、二酸化チタン層を含み、及び、
    (c)前記はんだ層が、金錫はんだを含むことからなる、請求項3に記載の方法。
  5. 前記障壁層の一部分をエッチングすることが、
    フォトレジスト層を前記障壁層上にパターニングして、前記反射層の一部分上にウィンドウを形成し、
    前記ウィンドウにより露出された前記障壁層の一部分をエッチングし、及び、
    前記反射層の一部分上に前記はんだ層を形成することの後か又は前に、前記フォトレジスト層を剥離する
    ことを含むことからなる、請求項1乃至4の何れか1項に記載の方法。
  6. 前記障壁層が、窒化物、ホウ化物、フッ化物、フルオロカーボン、及びポリイミドを含むグループから選択されたもので構成されているか、或いは、二酸化チタン(TiO )を含むことからなる、請求項1乃至5の何れかに記載の方法。
  7. 前記リッドが被せられることとなる、前記ウエハスケール・パッケージ内のサブマウントの基板上には、酸化膜が形成されており、該酸化膜上の誘電体層上にはレーザーダイ、及びモニタ・フォトダイオードダイが形成されており、該酸化膜は光学レンズを含んでおり、該レーザーダイから出力された光が、前記リッド内のミラーにより反射されて、該光学レンズにより受光されることとなるように、該光学レンズが配置されていることからなる、請求項1乃至6の何れかに記載の方法。
  8. 光ファイバに対する前記ウエハスケール・パッケージのアライメントを実現するためのアライメントポストが、前記サブマウントの基板の底面にボンディングされていることからなる、請求項1乃至7の何れかに記載の方法。
  9. ウエハスケール・パッケージ用のリッドであって、
    本体によって画定された空洞の周囲のボンディング領域を含む該本体であって該空洞は、角度付けられた側面を有することからなる、本体と、
    前記ボンディング領域と前記空洞上にある酸化物層と、
    前記酸化物層上にある反射層であって、該反射層の一部分には、光を反射するためのミラーが、前記角度付けられた側面上において形成されていることからなる、反射層と、
    前記ミラー上の障壁層と、
    前記ボンディング領域上の前記反射層の別の一部分の上に設けられたはんだ層
    とを備え、
    前記障壁層は、はんだへの濡れ性が無いものであり、前記はんだ層が前記空洞中へと這い上がって前記反射に影響を及ぼすことを防止するものであり、前記光の4分の1波長よりも薄い厚さを有するものであり、及び、該光に対して透過性を有するものであることからなる、リッド。
  10. 前記角度付けられた側面が、ウエハ上面に対する垂線から45度の角度で配向されることとなるように、前記リッド空洞内の底面は、該ウエハ上面からずらして配向されていることからなる、請求項に記載のリッド。
  11. チタンとプラチナと金とを含む金属スタックを、前記反射層が含み、
    二酸化チタン層を、前記障壁層が含み、及び、
    金錫はんだを、前記はんだ層が含むことからなる、請求項又は10に記載のリッド。
  12. 前記障壁層が、窒化物、ホウ化物、フッ化物、フルオロカーボン、及びポリイミドを含むグループから選択されたもので構成されているか、或いは、二酸化チタン(TiO )を含むことからなる、請求項乃至11の何れかに記載のリッド。
  13. 前記リッドが被せられることとなる、前記ウエハスケール・パッケージ内のサブマウントの基板上には、酸化膜が形成されており、該酸化膜上の誘電体層上にはレーザーダイ、及びモニタ・フォトダイオードダイが形成されており、該酸化膜は光学レンズを含んでおり、該レーザーダイから出力された光が、前記リッド内のミラーにより反射されて、該光学レンズにより受光されることとなるように、該光学レンズが配置されていることからなる、請求項9乃至12の何れかに記載のリッド。
  14. 光ファイバに対する前記ウエハスケール・パッケージのアライメントを実現するためのアライメントポストが、前記サブマウントの基板の底面にボンディングされていることからなる、請求項9乃至13の何れかに記載のリッド。
JP2005163977A 2004-06-24 2005-06-03 ウエハスケール・パッケージ用のリッドおよびその形成方法 Expired - Fee Related JP4869634B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US877615 2001-06-08
US10/877,615 US7045827B2 (en) 2004-06-24 2004-06-24 Lids for wafer-scale optoelectronic packages

Publications (3)

Publication Number Publication Date
JP2006013484A JP2006013484A (ja) 2006-01-12
JP2006013484A5 JP2006013484A5 (ja) 2008-07-17
JP4869634B2 true JP4869634B2 (ja) 2012-02-08

Family

ID=35504672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005163977A Expired - Fee Related JP4869634B2 (ja) 2004-06-24 2005-06-03 ウエハスケール・パッケージ用のリッドおよびその形成方法

Country Status (4)

Country Link
US (3) US7045827B2 (ja)
JP (1) JP4869634B2 (ja)
CN (1) CN1713468B (ja)
DE (1) DE102005010926B4 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750356B2 (en) * 2005-05-04 2010-07-06 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Silicon optical package with 45 degree turning mirror
JP2009032843A (ja) * 2007-07-26 2009-02-12 Nec Electronics Corp 半導体装置とその製造方法
US20100032702A1 (en) * 2008-08-11 2010-02-11 E. I. Du Pont De Nemours And Company Light-Emitting Diode Housing Comprising Fluoropolymer
CN101599522B (zh) * 2009-06-30 2011-05-25 厦门市三安光电科技有限公司 一种采用绝缘介质阻挡层的垂直发光二极管及其制备方法
JP2011222675A (ja) * 2010-04-07 2011-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8582618B2 (en) 2011-01-18 2013-11-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive or refractive lens on the semiconductor laser device
US8315287B1 (en) 2011-05-03 2012-11-20 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive lens, and a method for making the device
EP2795380A1 (en) * 2011-12-22 2014-10-29 3M Innovative Properties Company Optical device with sensor and method of making and using same
DE102012217793A1 (de) * 2012-09-28 2014-04-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren
JP2014158157A (ja) * 2013-02-15 2014-08-28 Asahi Kasei Electronics Co Ltd 圧電デバイス
NO2944700T3 (ja) * 2013-07-11 2018-03-17
US9793237B2 (en) 2015-10-19 2017-10-17 Qorvo Us, Inc. Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
US9799637B2 (en) * 2016-02-12 2017-10-24 Qorvo Us, Inc. Semiconductor package with lid having lid conductive structure
EP3385762A1 (en) * 2017-04-03 2018-10-10 Indigo Diabetes N.V. Optical assembly with hermetically sealed cover cap
US10242967B2 (en) 2017-05-16 2019-03-26 Raytheon Company Die encapsulation in oxide bonded wafer stack
JP6970336B2 (ja) * 2017-08-04 2021-11-24 日亜化学工業株式会社 光源装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) * 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
JPH01264285A (ja) * 1988-04-15 1989-10-20 Omron Tateisi Electron Co 面発光型半導体レーザ
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
DE4440935A1 (de) * 1994-11-17 1996-05-23 Ant Nachrichtentech Optische Sende- und Empfangseinrichtung
EP0899781A3 (en) 1997-08-28 2000-03-08 Lucent Technologies Inc. Corrosion protection in the fabrication of optoelectronic assemblies
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
JP2000019357A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光アレイモジュール及び反射鏡アレイ
JP2000114655A (ja) * 1998-09-30 2000-04-21 Toshiba Corp サブマウントミラー方式面型レーザ
DE19845484C2 (de) * 1998-10-02 2002-09-26 Infineon Technologies Ag Mikrooptischer Baustein und Verfahren zu seiner Herstellung
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US7172911B2 (en) * 2002-02-14 2007-02-06 Silex Microsystems Ab Deflectable microstructure and method of manufacturing the same through bonding of wafers
US6696645B2 (en) * 2002-05-08 2004-02-24 The Regents Of The University Of Michigan On-wafer packaging for RF-MEMS
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection

Also Published As

Publication number Publication date
DE102005010926A1 (de) 2006-03-30
DE102005010926B4 (de) 2008-05-08
CN1713468B (zh) 2011-10-05
CN1713468A (zh) 2005-12-28
US7045827B2 (en) 2006-05-16
US20050285131A1 (en) 2005-12-29
JP2006013484A (ja) 2006-01-12
US20060121635A1 (en) 2006-06-08
US20050285242A1 (en) 2005-12-29
US7534636B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
JP4869634B2 (ja) ウエハスケール・パッケージ用のリッドおよびその形成方法
US5853960A (en) Method for producing a micro optical semiconductor lens
US11002907B2 (en) Stepped optical bridge for connecting semiconductor waveguides
US6947224B2 (en) Methods to make diffractive optical elements
US11747529B2 (en) Wafer level microstructures for an optical lens
WO2015126475A1 (en) Lasers with beam shape and beam direction modification
US20050145965A1 (en) Light receiving element and method of manufacturing the same
US6913705B2 (en) Manufacturing method for optical integrated circuit having spatial reflection type structure
JPH10242589A (ja) 半導体デバイスの製造方法
CA2365209A1 (en) Method for micro-fabricating a pixelless infrared imaging device
WO2007040108A1 (ja) 半導体光素子および半導体光素子を搭載した外部共振レーザ
US9638980B2 (en) Modulator and production method thereof
JP3965848B2 (ja) 光学素子、レーザアレイ、および光学素子の製造方法
KR0172797B1 (ko) 레이저 다이오드 및 그 제조방법
CN115480387A (zh) 可调滤波器及可调滤波器的制备方法
JP2012079990A (ja) 集積化光半導体装置
WO2003044571A2 (en) Coating of optical device facets at the wafer-level
KR101338354B1 (ko) 마이크로렌즈의 제조방법
TWI390263B (zh) 分佈式布拉格反射鏡波導及其製造方法
JPS63182882A (ja) 光集積素子の製造方法
JP5264764B2 (ja) エッチストップを有するエッチングされたファセットリッジレーザ
JP3209654B2 (ja) エンコーダ
JPS62211980A (ja) 半導体レ−ザ−装置の製作方法
JP2004071986A (ja) 半導体光素子及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees