JP2007103682A - 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ - Google Patents
半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ Download PDFInfo
- Publication number
- JP2007103682A JP2007103682A JP2005291827A JP2005291827A JP2007103682A JP 2007103682 A JP2007103682 A JP 2007103682A JP 2005291827 A JP2005291827 A JP 2005291827A JP 2005291827 A JP2005291827 A JP 2005291827A JP 2007103682 A JP2007103682 A JP 2007103682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- polishing
- bevel
- dot
- dots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体ウェーハのウェーハベベルは、管理外の為膜はがれやチッピングといった課題がある。一方、ウェーハベベルに存在する上に凸形状のドットを使ったIDなどを表すドット群を活用することが望まれている。しかしパーティクルの発生の無い上に凸のドットが形成されているウェーハベベルを、成膜時のプロセス上の課題などでウェーハバルクのSi部位まで研磨すれば、ベベルに存在するIDを消失させてしまうことになる。
本発明は、歩留まり低下原因を取り除くベベル研磨の効果を向上させ、ベベルにあるIDを保護する。
【解決手段】本発明の半導体ウェーハの製造方法は、プロセス上膜剥がれやチッピングの恐れのある膜よりもプロセスダメージが少ない保護膜4をベベル部1bにのみ事前に形成し、膜剥がれやチッピングを発生させない。また、その保護膜4中にドット2を埋め込むことでドット2を保護する。
【選択図】図1
本発明は、歩留まり低下原因を取り除くベベル研磨の効果を向上させ、ベベルにあるIDを保護する。
【解決手段】本発明の半導体ウェーハの製造方法は、プロセス上膜剥がれやチッピングの恐れのある膜よりもプロセスダメージが少ない保護膜4をベベル部1bにのみ事前に形成し、膜剥がれやチッピングを発生させない。また、その保護膜4中にドット2を埋め込むことでドット2を保護する。
【選択図】図1
Description
本発明は半導体ウェーハの製造方法とその製造装置に関し、特にウェーハ表面のデバイス面とは違い、パーティクルや傷、成膜膜厚の制御と言った従来においては管理の行われていなかったウェーハ最外周部分であるベベル部において、成膜膜厚の制御を行うためのベベル研磨方法およびベベル研磨装置に関するものである。
近年、半導体ウェーハの製造管理手法において、枚葉管理、つまりウェーハ1枚1枚の製造データや検査データを管理する手法が必須となってきている。これは、半導体ウェーハのデバイスルールの微細化やウェーハ半径の大型化により、要求加工精度が高度化し、製品の出来映えを、つまりウェーハ25枚一組単位で品質を均一化することが難しくなっているためである。よって、歩留まりを向上させるためにはウェーハ1枚1枚の製造データや検査データを管理し、それに合わせて製造条件などを変更させるウェーハ管理が必須である。すなわちウェーハ複数枚を一塊と考える従来のロット管理制御では歩留まりの向上が制御しきれない。そこでウェーハを枚葉管理できる管理番号をウェーハに直接付加することが必須となってきている。SEMI(Semiconductor Equipment and Materials International)規格であるT7は、ウェーハ1枚1枚に製造番号を付けるスタンダード規格であり、300mmウェーハ1枚1枚の裏面に唯一無二の製造番号が刻印される。しかし、この刻印は、直径100μm、深さが約50μmの穴を並べて文字を形成しているため、その複数の穴から0.1μm以下のパーティクルの発塵が懸念されている。そこで、特許文献1において、穴を掘るといったT7使用のドット形成では無く、上に凸状に突出するドットをレーザ照射により、ウェーハのベベル部に形成すると言ったパーティクル発生の無いIDを付加することが提案されている。
また一方で、半導体ウェーハのデバイスルールの微細化や使用材料の多様化に伴う加工技術の高度化に伴い、従来デバイス面内のように均一性の高い膜の形成は必須とされていなかったベベル部の管理も一部実施されている。例えば、膜はがれやチッピングといったパーティクルなどの発生原因対策として、ベベル研磨をする技術などである。詳しく述べると、デバイス面内では、例えばドライエッチングにより加工したい部分をレジスト膜を露光技術によりパターニング、つまりレジスト膜を取り除いてエッチングしたり、パターニングしたくない部分は、レジスト膜により保護することで、エッチングしない手法を用いる。しかし、ベベル部分はウェーハを搬送する為のウェーハチャック部が接触したり、装置内のウェーハ保持機構が接触することがあるため、レジスト除去されることが一般的である。特にエッジから2〜3mm部分において、レジスト膜除去がなされる。つまり、エッチングしたくないにも関わらずレジスト膜が無いために実際はエッチングされる。しかし、このような矛盾が起きたとしても、デバイスを作る領域ではないため、殆どレジスト除去といった最小限の品質管理しか行われなかったのに対し、最近ではエッチングが繰り返し行われることで、不良原因と考えられるチッピングしやすい状態になったベベル部や膜はがれし易いと言ったベベル部分に対して研磨を行うといった管理が特許文献2などにおいて提案されていた。
特開2004−200635号公報
特開2001−345294号公報
しかしながら、半導体ウェーハの微細化や使用材料の多様化に伴う加工技術の高度化に対応した上記のウェーハベベル部へのID(半導体ウェーハの識別情報)形成技術と、ベベル部の膜はがれやチッピングといった課題対策であるベベル研磨技術とを組み合わせようとすると、これらの2つの技術には矛盾が発生する。つまり、パーティクルの発生の無い状態で上に凸状に突出するドットが形成されているウェーハのベベル部を、成膜時のプロセス上の課題などでウェーハバルクのSi部位まで研磨すれば、ベベル部に存在するIDを消失させてしまうことになり、IDが読み取れなくなってしまう。
本発明は上記の前記課題を鑑みて、この課題を解決するためになされたものであり、ベベルを保護する保護膜を形成することでベベルを保護する一方で、べべル保護膜よりも上層に出来たパーティクル発生源を取り除くことができながら、べべル保護膜を良好な厚みに制御管理できて、ベベル部に存在する必要な識別用ドットを消失させることも防止可能な半導体ウェーハの製造方法および半導体ウェーハの製造装置ならびに半導体ウェーハを提供することを目的とする。
前記の目的を達成するため、本発明の半導体ウェーハの製造方法は、プロセス上、膜剥がれやチッピングの恐れのある膜よりもプロセスダメージが少ないベベル保護膜をベベル部にのみ、後述するべべル研磨の工程よりも前に均一に形成し、膜剥がれやチッピングを発生させないことにある。例えば、プロセス上膜剥がれやチッピングの恐れのある膜よりもプロセスダメージが少ないベベル保護膜とは、例えば化学機械研磨(以下、CMPと称す)工程でのストッパー膜であったり、層間絶縁膜と配線層との間に形成する拡散防止膜である。ベベル保護膜をべべル研磨の工程よりも前に均一に形成する方法について詳しく述べると、まず、半導体ウェーハのベベル部に複数のドットを形成する。このドットは、例えばレーザ等で半導体ウェーハのSiを溶解・自然熱収縮させて形成するものである。この手法により、保護したいベベル部の管理したい各位置にドットを形成する。形成された複数のドットを覆う状態で半導体ウェーハのベベル部に前記ベベル保護膜を形成する。ベベル部に形成されたベベル保護膜は、管理したい各位置に所定の厚みより厚かったり、ベベル保護膜を形成する必要の無い位置も存在する可能性がある。そこで、ベベル保護膜の除去を、例えばCMPで除去する。この際、管理したい各ベベル部に形成されたドットも一部研磨されるが、そのドットの研磨状態、例えばドットの大きさを測定しながらCMPすることで、ベベル保護膜が所定の厚みとなるように制御することができる(請求項1〜3、8、9、12)。
このベベル保護膜の厚みを、半導体ウェーハを枚葉管理するために管理したい識別情報(ID情報)として必要なドットが残る厚みとすることで、この識別情報を確実に残すことができる(請求項7)。
また、管理したい各ベベル部位置に形成されたドットも一部研磨されるとしたが、万一そのベベル保護膜を再度形成したり、その再生されたベベル保護膜を再CMP(Chemical Mechanical Polishing)した際にドットが機械精度誤差により削れて消失された場合、消失したドット位置とは別のCMPの影響を少し受けにくい位置に補助測定用ドットを形成しておく事で、再生されたベベル保護膜も管理可能となる(請求項4、13)。
また、ベベル保護膜を形成する際、そのドットの研磨状態、例えば大きさを測定しながらCMPするとしたが、ドットの最表面元素を分析する元素分析機によりドットの露出を分析しながらベベル研磨を行うことでもベベル保護膜の管理も可能となる(請求項5、10)。
また、ベベル保護膜を形成する際、そのドットの研磨状態、例えば大きさを測定しながらCMPするとしたが、ドットの最表面元素を分析する元素分析機によりドットの露出を分析しながらベベル研磨を行うことでもベベル保護膜の管理も可能となる(請求項5、10)。
また、管理したい各ベベル部位置に形成されたドットやCMPの影響を受けにくい位置に形成された補助測定用ドットよりも更に低い高さのドットを複数形成することで、それら微小ドットは全くCMPの影響を受けなくすることが可能になる。つまり、これらの微小ドット群によりIDなどの識別情報、例えば2次元マトリクスコードを形成する事は、トレーサビリティーに有効活用できる(請求項7、14)。
また、半導体ウェーハは真円ではない。そこで、最も半径の小さい所(凹部など)に微小ドット群を形成し、最も半径の大きい所を測定しながらべべル研磨することは、微小ドットは全くCMPの影響を受けなくすることが可能になる(請求項6、11、15)。
本発明によれば、半導体ウェーハのベベル部に均一なベベル保護膜を形成することが出来、そのベベル保護膜により、ベベル部での膜はがれやチッピングといったパーティクルなどの発生原因をウェーハバルクのSi部分まで削ることなく除去できることになる。よって、簡単に不良対策が出来ることになる。
また、本発明によれば、万一ベベル保護膜を再度形成したり、その再生されたベベル保護膜を再CMPしたりした際にドットが機械精度誤差により削れて消失された場合、消失したドット位置とは別のCMPの影響を少し受けにくい位置に補助測定用ドットを形成しておく事で、再生されたベベル保護膜も管理可能となり、ベベル部での膜はがれやチッピングといったパーティクルなどの発生原因を再び除去できることになる。
また、本発明によれば、ベベル保護膜を形成する際、例えば大きさを測定しながらCMPするとしたが、エッチングバックによる平坦化ではドットの大きさの変化は非常に検出しにくい。そこで最表面元素を分析する元素分析機によりドットの露出を分析しながらベベル研磨を行うことでベベル保護膜の管理も可能となる。よってベベル部での膜はがれやチッピングといったパーティクルなどの発生原因を除去できることになる。
また、本発明によれば、ベベル部位置に形成されたドットもしくは補助ドットよりも更に低い高さの微小ドット群を形成することでIDなどの識別情報、例えば2次元マトリクスコードを形成でき、トレーサビリティーに有効活用できる。
また、本発明によれば、半導体ウェーハの最も半径の小さい所に微小ドット群を形成し、最も半径の大きい所を測定しながらべべル研磨することで、微小ドットは全く研磨されることが無く、IDなどの識別情報の作成ならびに保護を良好に行える。
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、各実施の形態を示す以下の図面において、半導体ウェーハやベベル部などにおける同一または相当する部分の構成要素には同一の参照番号を付し、その説明は繰り返さずに省略する。
(第1の実施の形態)
まず、図1、図2を参照しながら、本発明の第1の実施の形態に係る半導体ウェーハの製造方法および半導体ウェーハの製造装置について説明する。ここで、図1(a)〜(c)は本発明の第1の実施の形態に係る半導体ウェーハの製造方法の、特にベベル研磨工程に関する各工程を示す断面図で、図2は半導体ウェーハの要部を示す斜視図である。
まず、図1、図2を参照しながら、本発明の第1の実施の形態に係る半導体ウェーハの製造方法および半導体ウェーハの製造装置について説明する。ここで、図1(a)〜(c)は本発明の第1の実施の形態に係る半導体ウェーハの製造方法の、特にベベル研磨工程に関する各工程を示す断面図で、図2は半導体ウェーハの要部を示す斜視図である。
図1(a)に示すように、まず、半導体ウェーハ1の最外周部分であるベベル部1bに凸状の複数のドット2を刻印して形成する(ドット形成工程)。ドット2の形成方法は、例えば、レーザ照射によりシリコンの溶融物の再結晶化時にベベル部1bから盛り上がる凸形状に形成する(例えば、前記した特許文献1(特開2004−200635号公報)にもこの点について記載がある)。前記特許文献1にも記載されているように、特にレーザ照射パワーを制御することで、ドット2の高さを制御できることが分かっている。そこで、後述するべべル保護膜4の必要高さ、例えば500nm=0.5μmの高さのドット2を形成する。ここで、前記ドット2を、半導体ウェーハのベベル部1bにおいて径方向に傾斜して並ぶ配置状態に形成する。
次に、半導体ウェーハ1の全面にべべル保護膜4を、前記複数のドット2を覆う状態で、例えば600〜700nm成膜する。500nm以上でプラス100〜200nm余分に成膜する理由は、ベベル部1bの成膜レートは、デバイス表面のレートとは違うことが分かっているので、確実にドット2を覆うように形成する(保護膜形成工程)。べべル保護膜4を成膜する方法(保護膜形成装置)としては、スピンコート装置やCVD装置などがある。
そして、図1(b)、(c)に示すように、べべル保護膜4を半導体ウェーハ1のデバイス面に平行にかつ、ベベル部1bにおけるデバイス面と同一面の箇所のみ削除する(研磨工程)。ここで、図1(b)における3は、べべル保護膜4を削り取る仮想削り取り線である。その削除方法は、デバイス面上方よりドライエッチングするか化学機械研磨(以下、CMP(Chemical Mechanical Polishing)と称す)と呼ばれる装置(研磨装置)による研磨などで実施され、その除去した様子を示している。なお、前記仮想削り取り線3で除去する装置(研磨装置)については図示していない。
半導体ウェーハ1のデバイス面上の前記仮想削り取り線3でベベル部1bにおけるデバイス面と同一面の箇所のみ削除することで、図1(c)に示すように、半導体ウェーハ1の端部にのみ、べべル保護膜4が残る。この時、ドット2の一部が削り取られているのが分かる。ドット2は、刻印の際にその位置を決めることが可能である。ドット2の形成位置の決め方は、例えば半導体ウェーハ1のノッチ1a(図2参照)からの角度と半導体ウェーハ1のデバイス面を0度として、ドット2をレーザ(図示せず)刻印する際の傾き角とで一義的に決定できる。この位置情報を持つドット2の状態、例えば半導体ウェーハ1の上面から1番目(半導体ウェーハ1を平面視して最も中心寄り)のドット2aは消失し、2番目(半導体ウェーハ1を平面視して中心から2番目)のドット2bは一部削り取られ、3番目のドット2cは全く削り取られない状態で定量化することで、削り取るべべル保護膜4の定量化が可能となる。すなわち、この状態(半導体ウェーハ1の上面から1番目のドット2aが消失し、2番目のドット2bは一部削り取られ、3番目のドット2cは全く削り取られない状態)となるまで、研磨作業を継続し、前記状態となった時点で目標位置まで研磨できたと判定して研磨作業を終了する。これにより、べべル保護膜4の研磨状態(削り取り線3の位置)が適正な位置となるように管理することができる。
ちなみに、べべル保護膜4としては例えばシリコン窒化膜SixNyを用いる。半導体ウェーハ1の本体材料であるSiとのエッチングレートの違いであるが、SixNy:Si=1:>10となる(使用ガスCF4、O2他)。べべル保護膜4が存在しない場合、例えば、前記特許文献1においても述べられているように、剣山状の突起が発生するとあるが、まず、半導体ウェーハ1の外周部にレジストが残らないようベベル部1bのリンス/洗浄を充分に行い、剣山の突起を発生する原因の元になる残渣を発生しないようにする。万一、半導体ウェーハ1の外周部にレジストが残っていても、デバイス面のシリコン窒化膜SixNyの膜厚に対して、元々ベベル部1bにはエッチングされても剣山状態にならないようエッチングレートから計算した膜厚を上記工法にて形成しており、剣山状態にならないことを確認している。特にシリコン窒化膜SixNy膜が無くなり、エッチングレートの非常に大きなSiがエッチングされ始めて急激に剣山が発生することも確認されている。
なお、第1の実施の形態において、べべル保護膜4が窒化膜である場合を述べたが、窒化膜に限るものではない。
また、上記実施の形態において、半導体ウェーハ1の識別情報を示すドットなど、枚葉管理するためなどに必要なドット2を中心から3番目以降(また、確実性を期するために4番目以降としてもよい)のドット2とすることにより、半導体ウェーハを枚葉管理するなどのための管理用ID情報として必要なドット2を残すとともに、このドット2をべべル保護膜4で保護することも可能である。
また、上記実施の形態において、半導体ウェーハ1の識別情報を示すドットなど、枚葉管理するためなどに必要なドット2を中心から3番目以降(また、確実性を期するために4番目以降としてもよい)のドット2とすることにより、半導体ウェーハを枚葉管理するなどのための管理用ID情報として必要なドット2を残すとともに、このドット2をべべル保護膜4で保護することも可能である。
(第2の実施の形態)
次に、本発明の第2の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図3〜図6を参照しながら説明する。
次に、本発明の第2の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図3〜図6を参照しながら説明する。
図3は、本発明の第2の実施の形態に係る半導体ウェーハの製造方法におけるベベル研磨工程において、研磨状態を認識する様子を概略的に示す図である。この実施の形態においては、半導体ウェーハの製造方法のドット形成工程と保護膜形成工程とを上記第1の実施の形態で述べた場合と同様に行い、この後のベベル研磨工程において、ドット測定手段により研磨途中のドット2の径(直径)を測定するように構成されている。前記ドット測定手段は、例えば、図3に示すように、カメラ6などの撮像手段と、このカメラ6で撮像した撮像画像を取り込んで処理するマイクロコンピュータ等の演算処理手段7とから構成されており、ベベル研磨工程において、研磨途中のドット2の径をカメラ6で撮像し、演算処理手段7は、前記カメラ6で撮像した撮像画像データを入力し、この撮像画像データに基づいて、前記ドット2の径を演算する。
より具体的に、図4〜図6を参照しながら説明する。ここで、図4(a)はドットの箇所の概略的な平面図、図4(b)はドットの箇所の概略的な断面図、図5は撮像素子(CCD)を有するカメラで撮像した画像イメージを示し、図6は、カメラに設けられたCCDの1画素を升目状にモデリングしてイメージセンシングした状態を示したものである。なお、図5においては、複数のドット2が2列形成されている場合を撮像した画像イメージを示している。
図4に示すように、上方に凸状に突出しているドット2に斜めから光を当てることにより、ドット2の上部凸状部分に光が反射して光るので、図3に示すように、この状態をカメラ6で撮像することでドット2を認識する。この光る部分が、図5における丸形状の範囲101にあたる。このようにドット2の径を測定する場合、図6で示すように、CCDを使ったイメージセンサーにより、カメラ6で撮影された画像から、輝度などで明部分(または暗部分)の縦横のCCD数を演算することができるのである。この原理を使って、ドット2の大きさ、つまり図4に示す、ドット2の山の頂部(研磨されて削り取られた部分)の詳細外形形状100を測定できる。
つまり、半導体ウェーハ1の外周部のベベル部1bに万一レジスト残渣が発生し、このレジスト残渣がべべル保護膜4の上に形成されている場合でも、ベベル部1bにあるその残渣を除去すべく、事前にベベル部1bに形成されたべべル保護膜4のドット2の外形寸法をカメラ6を利用して初期値を測定しておき、その形状変化を確認しながらベベル研磨を行うことで、べべル保護膜4の上のレジスト残渣を除去することができる。この場合に、もしベベル研磨量が進み、ドット2の山が研磨されることにより、ドット2の外形寸法が大きくなれば、研磨を即停止する。例えば、図6を使って1例を説明すると(図6(a)に示す研磨前の画像イメージおよび図6(b)に示す研磨後の画像イメージの各図の升目はCCDの1画素を表現している)、研磨前の明部分の丸形範囲101aが3×4のCCDを囲む領域であるのに対し、研磨後の明部分の丸形範囲101bでは5×5のCCDを囲む領域であるのが分かる。つまり3×4=12から5×5=25に増加した分、ドット2の上部が削られたことが間接的に判断できる。すなわち、研磨されつつある所定の位置のドット2(例えば、半導体ウェーハ1を平面視して中心から2番目寄りのドット2)の研磨されている径を測定しながらベベル研磨を行い、前記径に基づいて、例えば、研磨後の明部分の丸形範囲101bが5×5のCCDを囲む領域よりも小さければ研磨作業を継続し、前記明部分の丸形範囲101bが5×5のCCDを囲む領域となった時点で、目標位置(適正な厚み)まで研磨できたと判定して研磨作業を終了する。これにより、べべル保護膜4を適正な位置(厚み)まで研磨するように管理することができる。
なお、図3においては、上記ドット2を第1の実施の形態と同様に、ドット2をベベル部1bの半径方向に沿って5つ形成した場合を述べたが、これに限るものではなく、例えば、撮像対象となる位置のドット2と、研磨し過ぎの状態を確認するためにその外周にもう1つだけドット2を設けるなどしてもよい。
(第3の実施の形態)
以下、本発明の第3の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図7、図8を参照しながら説明する。ここで、図7(a)〜(c)は本発明の第3の実施の形態に係る半導体ウェーハの製造方法の、特にベベル研磨工程に関する各工程を示す断面図で、図8は半導体ウェーハの要部を示す斜視図である。
以下、本発明の第3の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図7、図8を参照しながら説明する。ここで、図7(a)〜(c)は本発明の第3の実施の形態に係る半導体ウェーハの製造方法の、特にベベル研磨工程に関する各工程を示す断面図で、図8は半導体ウェーハの要部を示す斜視図である。
図7(a)、図8に示すように、この実施の形態においては、ドット形成工程において、半導体ウェーハ1のベベル部1bに、前記第1、第2の実施の形態と同様の高さの複数のドット(主測定用ドット)2を径方向に傾斜して並ぶ配置状態で刻印して形成するとともに、これらのドット2と周方向にずれた位置(つまり、ドット2と同様に径方向に傾斜して並ぶ配置状態で、半導体ウェーハ1のデバイス面からはそれぞれ同じ距離だけ下がった配置状態)で平行に、ドット2よりもその高さが少し小さい複数の補助ドット(補助測定用ドット)20が刻印して形成されている。前記ドット2は例えば、前記実施の形態と同様に500nmの高さであり、これに対して、補助ドット20は例えば300nmといった高さで作成されている。
そして、上記実施の形態と同様に、これらのドット2および補助ドット20を覆うようにべべル保護膜4を成膜した後、図3に示したと同様なカメラ6や演算処理手段7を備えて、これらのカメラ6や演算処理手段7を用いながら、ベベル研磨工程において、研磨されつつある所定の位置のドット2(例えば、半導体ウェーハ1を平面視して中心から2番目寄りのドット2)、並びに、このドット2に隣接する補助ドット20のそれぞれ研磨されている径を測定しながらベベル研磨を行う。なお、予め、事前にベベル部1bに形成されたべべル保護膜4のドット2の先端部の外形寸法をカメラ6を利用して初期値を測定しておき、補助ドット20と共にその形状変化を確認しながらベベル研磨を行う。もしベベル研磨量が進み、ドット2の山が研磨されることにより、ドット2の研磨部分の外形寸法が所定量よりも大きくなれば、適正な厚みとなるまで研磨できたと判定して、研磨作業を即停止する。この時、万一、ドット2を研磨し過ぎてドット2の研磨部分が、カメラ6の撮像範囲からはみだした場合でも、補助ドット20の外形寸法をカメラ6を使い確認することで、研磨しすぎた量を確認することができる。
これにより、半導体ウェーハ1の外周部のベベル部1bに万一レジスト残渣が発生し、このレジスト残渣がべべル保護膜4の上に形成されている場合でも、ベベル部1bにあるその残渣を除去すべく、事前にベベル部1bに形成されたべべル保護膜4のドット2の外形寸法をカメラ6を利用して初期値を測定しておき、ドット2並びにこれに隣接する補助ドット20の形状変化を確認しながらベベル研磨を行うことで、べべル保護膜4の上のレジスト残渣を良好に除去することができる。また、目標位置(適正な厚み)まで研磨した場合には、適正な厚みまで研磨できたと判定して、研磨作業を終了する。
また、この実施の形態では、ドット2だけでなく補助ドット20の形状変化を確認しながらベベル研磨を行うので、万一ドット2を研磨し過ぎた場合でも、補助ドット20の形状変化から研磨しすぎた量を確認することができ、信頼性が向上する。
なお、補助ドット20の高さを300nmとしたが、ドット2と補助ドット20との高さの関係はこの組合わせに限るものではない。
また、この実施の形態では、ドット2、20を高さを変えて2種類形成した場合を述べたが、さらに、高さを3段階以上変えて形成してもよい。
また、この実施の形態では、ドット2、20を高さを変えて2種類形成した場合を述べたが、さらに、高さを3段階以上変えて形成してもよい。
(第4の実施の形態)
以下、本発明の第4の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図9、図10を参照しながら説明する。ここで、図9は、本発明の第4の実施の形態に係る半導体ウェーハの製造方法におけるベベル研磨工程において、研磨状態を認識する様子を概念的に示す図である。
以下、本発明の第4の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図9、図10を参照しながら説明する。ここで、図9は、本発明の第4の実施の形態に係る半導体ウェーハの製造方法におけるベベル研磨工程において、研磨状態を認識する様子を概念的に示す図である。
図9に示すように、この実施の形態においては、半導体ウェーハの製造装置として、ベベル研磨工程において研磨するドット2に向けて電子10を発射し、検知対象物からの2次電子11を検知する電子検知部8が設けられている。また、この検知部8には、検知部8からの情報を入力して、2次電子11を検査した結果、検知対象物)がどのような原子であるかを表示するマイクロコンピュータおよびモニタ等からなる検知情報出力手段9が設けられている。そして、これらの電子検知部8と検知情報出力手段9とにより、ドット位置の最表面元素を分析する元素分析機が構成されている。
この実施の形態においては、ドット形成工程と保護膜形成工程とを上記第1の実施の形態と同様に行うが、この後のベベル研磨工程において、ベベル部1bに形成されたドット2に向けて、電子10を照射し、2次電子11による原子分析を行う。
例えば、ドット2がべべル保護膜4で覆われている研磨開始時においては、ドット2が未だ研磨されていないため、ドット2のSi組成原子が検出されない。一方、べべル保護膜4を研磨するに従い、ドット2の皮膜部が無くなり、ドット2自身が露出することになる。その際、前記元素分析機により、ドット2に向けて2次電子11による原子(元素)分析を行うと、べべル保護膜4の組成原子が検出されず、ドット2の組成原子Siが検出される(または、ドット2の組成原子Siの検出量が増加する)ことになる。要するに、検出原子状態でドット2の上部が削られたことが間接的に判断できる。この検出メカニズムを使い、研磨状態を認識し、研磨作業の継続または停止の判定をすることができる。
これにより、半導体ウェーハ1の外周部のベベル部1bに万一レジスト残渣が発生し、このレジスト残渣がべべル保護膜4の上に形成されている場合でも、ベベル部1bにあるその残渣を除去すべく、ベベル部1bに形成されたドット2に向けて2次電子11による原子分析を行い、ドット2の組成原子Siを検出した(或いは所定量検出した)時点で、ドット2の上部が削られて半導体ウェーハ1が良好な厚みまで研磨されたと判断して、良好なタイミングで研磨作業を終了することができる。
(第5の実施の形態)
以下、本発明の第5の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図11〜図13を参照しながら説明する。ここで、図11(a)〜(c)は本発明の第5の実施の形態に係る半導体ウェーハの製造方法の、特にベベル研磨工程に関する各工程を示す断面図、図12は半導体ウェーハの要部を示す斜視図、図13(a)〜(f)は同半導体ウェーハの製造方法のベベル研磨工程およびパターニング工程に関する各工程を示す断面図である。
以下、本発明の第5の実施の形態に係る半導体ウェーハの製造方法およびこの製造方法に用いる半導体ウェーハの製造装置について、図11〜図13を参照しながら説明する。ここで、図11(a)〜(c)は本発明の第5の実施の形態に係る半導体ウェーハの製造方法の、特にベベル研磨工程に関する各工程を示す断面図、図12は半導体ウェーハの要部を示す斜視図、図13(a)〜(f)は同半導体ウェーハの製造方法のベベル研磨工程およびパターニング工程に関する各工程を示す断面図である。
本実施の形態の半導体ウェーハの製造方法においては、図11(a)および図12、図13(a)に示すように、半導体ウェーハ1の最外周部分であるベベル部1bに複数のドット2を刻印して形成する際に、同時に、微小ドットの集合体からなる微小ドット群50をベベル部1bに形成して刻印している(ドット形成工程)。なお、図11(a)〜(c)は、微小ドット群50が形成されている切断面での断面図を示す。複数のドット2と微小ドット群50とは、図12に示すように、半導体ウェーハ1のベベル部1bにおける周方向にずれた位置に形成され、例えば、図13に概略的に示すように、各ドット2の高さは約500nm、各微小ドット群50の高さは約200nmである。また、図12に示すように、微小ドット群50は、例えばマイクロIDといった2次元マトリクス状に配列され、文字情報を含むIDとして活用される。但し、図11においては、微小ドット群50をわかり易いように図示しているが、縮尺は実際のものとは違い、例えば微小ドット群50の大きさは縦横約100μmの大きさである。
図13(a)に示すように、微小ドット群50は、半導体ウェーハ1に何も成膜などが施されていない状態で、半導体ウェーハ1のベベル部1bに刻印される。そして、半導体ウェーハ1のベベル部1bを被服するようにべべル保護膜4を半導体ウェーハ1表面全面に成膜をする(保護膜形成工程)。そして、図11(b)、図13(b)、図11(c)、図13(c)に示すように、CMPプロセスなどを経てべべル保護膜4を仮想削り取り線3まで研磨し、研磨ストッパー膜として機能するべべル保護膜4の箇所だけをドット2および微小ドット群50にのみ残す(研磨工程)。なお、この際の、研磨位置の管理方法としては、上記実施の形態1〜4で述べた方法の何れかを用いるとよく、これにより、べべル保護膜4を適正な位置(厚み)まで研磨するように管理することができるとともに、半導体ウェーハ1を枚葉管理するために管理したいID情報として必要な微小ドット群50を良好に残すことができる。
次に、図13(d)〜(f)に示すように、半導体ウェーハ1へのプロセス処理の過程で、CVD膜51をレジスト52によりパターニングする。この場合に、ベベル部1bなどにはレジスト52が存在しないため、ベベル部1bの表面がエッチングされて表面が荒れるような状態が発生する。そこで、べべル保護膜4としてエッチングレートの低い材料を採用し、べべル保護膜4をベベル部1bに残る構成とする。これにより、べべル保護膜4中に複数のドット2と微小ドット群50とが被覆された状態で存在し、微小ドット群50はドライエッチングのダメージを受けない。例えば、化学機械研磨(CMP)と呼ばれるベベル研磨が実施されるとしても、べべル保護膜4の膜硬度やエッチングレートの選択性により、微小ドット群50例えばマイクロID情報などが保護されることになる。これにより、ドット2を利用して、べべル保護膜4の研磨位置を適正な位置に管理することで、半導体ウェーハ1を枚葉管理するために必要なID情報を良好に残すことができる。
(第6の実施の形態)
以下、本発明の第6の実施の形態に係る半導体ウェーハおよびその製造方法並びに製造装置について、図14、図15を参照しながら説明する。ここで、図14は本発明の第6の実施の形態に係る半導体ウェーハおよび半導体ウェーハの製造装置ならびに製造方法を概念的に示す平面図、図15(a)、(b)はそれぞれ同半導体ウェーハの外形測定平面図である。
以下、本発明の第6の実施の形態に係る半導体ウェーハおよびその製造方法並びに製造装置について、図14、図15を参照しながら説明する。ここで、図14は本発明の第6の実施の形態に係る半導体ウェーハおよび半導体ウェーハの製造装置ならびに製造方法を概念的に示す平面図、図15(a)、(b)はそれぞれ同半導体ウェーハの外形測定平面図である。
この実施の形態では、図14に示すように、ベベル研磨装置として、半導体ウェーハ1を回転させる回転装置(図示せず)と、半導体ウェーハ1の外周端部を研磨する端部研磨装置13と、半導体ウェーハ1の外周端部を検出する端部検出部14と、半導体ウェーハ1のノッチ12を検出するノッチ検出部15とが設けられている。端部研磨装置13には、半導体ウェーハ1の外周端部に向けて研磨部13aを前後に動かすアクチュエータ13bが後部に取り付けられている。端部検出部14は、半導体ウェーハ1の端部の位置を、ノッチ12からの回転角度に合わせて詳細に計測する。例えば、レーザなどを使って、光の透過/非透過で半導体ウェーハ1の端部位置検出を行う。
また特に、本実施の形態においては、図14に示すように、半導体ウェーハ1のくぼみ部分に(特に本実施の形態では、半導体ウェーハ1の半径の一番小さいところに)、微小ドット群50を刻印している。ここで、微小ドット群50としては、例えば、トレーサビリティーに重要なIDを刻印している。
図15(a)、(b)により、更に詳細に説明を行う。200は、半導体ウェーハ1の製造工程において必ず出来るくぼみ、200aは窪んでいる寸法で、ノッチ12からある角度にあるシリコンの結晶方位に一致する形で存在する。図15はその実測値を図にしたもので、300cは、半導体ウェーハ1の直径が300mmの場合の外形線を表し、300maxは実測値の最大直径を円で表したもの、300minは実測値の最小直径を円で表したものである。例えば、図15(a)に示す半導体ウェーハ1では、ノッチ12より90度・180度・270度あたりに最大外形部分があり、45度・135度・225度・315度におおよそ最小半径部が存在している。その差は最大20μm窪むと言われている。理由は、シリコンの結晶方位により、半導体ウェーハ1の製造過程で必須であるエッチング工程にて、エッチングレートの差が出てしまうためである。例えば、ノッチ12から45度・135度・225度・315度では小さな直径値を示すのは、より多くエッチングされるからである。半導体ウェーハ1の製造工程にて一部の違いが出ることもあるが、必ずある規則性をもって窪む位置が存在することが分かる。
そして、本実施の形態では、このくぼみに、トレーサビリティーに重要なIDなどのデータからなる微小ドット群50を刻印している。
そして、ベベル研磨工程において、端部検出部14にてノッチ12からの角度データをもとに、回転装置により半導体ウェーハ1を回転させながら、端部研磨部13を前後させて、半導体ウェーハ1の最外周で半導体ウェーハ1を研磨する。また、半導体ウェーハ1の最外周からさらに任意の距離、例えば10μmだけ内側にオフセットすることで、ウェーハ外周部を10μm小さくしながら研磨することができる。
そして、ベベル研磨工程において、端部検出部14にてノッチ12からの角度データをもとに、回転装置により半導体ウェーハ1を回転させながら、端部研磨部13を前後させて、半導体ウェーハ1の最外周で半導体ウェーハ1を研磨する。また、半導体ウェーハ1の最外周からさらに任意の距離、例えば10μmだけ内側にオフセットすることで、ウェーハ外周部を10μm小さくしながら研磨することができる。
しかしながら、本実施の形態では、図14に示すように、半導体ウェーハ1のくぼみ部分に(特に本実施の形態では、半導体ウェーハ1の半径の一番小さいところに)、トレーサビリティーに重要なIDなどの微小ドット群50を刻印しているので、ベベル研磨を実施した後においても、研磨の影響を受けず、微小ドット群50が良好に残る。これにより、例えば裏面T7のような組立て工程にて裏面研磨にてIDが消失するといったことを防止でき、このような不具合の防止に対して非常に有効である。
以上のように、本発明に係る半導体ウェーハの製造方法および製造装置によれば、ベベル部1bでの膜はがれやチッピングといったパーティクルなどの発生原因(歩留まり低下原因)を取り除くベベル研磨の効果を向上させると同時に、半導体ウェーハ1のベベル部1bに存在する上に凸形状の、識別情報など、管理に必要なドット2、50を消失させることのないベベル研磨を行うことができる。
本発明の半導体ウェーハの製造方法および製造装置、半導体ウェーハは、枚葉管理される半導体ウェーハの製造方法として、特に適しているがこれに限るものではなく、半導体ウェーハのベベル部からパーティクルなどの発生原因を取り除くことができながら、各種情報をドットとして良好に残すシステムに用いられる各種の半導体ウェーハの製造方法および製造装置、半導体ウェーハに適用できる。
1:半導体ウェーハ
1b:ベベル部
2:ドット
3:仮想削り取り線
4:べべル保護膜
6:カメラ
7:演算部分
8:電子検知部
9:検知情報出力手段
10:電子
11:2次電子
12:ノッチ
13a:端部研磨部
13b:アクチュエータ
14:端部検出部
15:ノッチ検出部
50:微小ドット群
200:くぼみ
1b:ベベル部
2:ドット
3:仮想削り取り線
4:べべル保護膜
6:カメラ
7:演算部分
8:電子検知部
9:検知情報出力手段
10:電子
11:2次電子
12:ノッチ
13a:端部研磨部
13b:アクチュエータ
14:端部検出部
15:ノッチ検出部
50:微小ドット群
200:くぼみ
Claims (15)
- 半導体ウェーハのベベル部に凸状の複数のドットを形成するドット形成工程と、半導体ウェーハのベベル部に、前記複数のドットを覆う状態で、ベベル保護膜を形成する保護膜形成工程と、前記複数のドットを覆う状態で形成された前記ベベル保護膜と前記複数のドットとを同時に研磨する研磨工程とを有することを特徴とする半導体ウェーハの製造方法。
- 研磨工程において、所定位置のドットの研磨状態に基づいて研磨作業の継続または停止を判定することを特徴とする請求項1記載の半導体ウェーハの製造方法。
- 研磨工程において、研磨されつつある所定の位置のドットの研磨されている部分の径を測定しながらベベル研磨を行い、前記測定した径に基づいて研磨作業の継続または停止を判定することを特徴とする請求項2記載の半導体ウェーハの製造方法。
- ドット形成工程において、半導体ウェーハのベベル部に互いに高さの異なる複数のドットを形成し、研磨工程において、高さの一番高い主測定用ドットの研磨している径と、次に高さの高い補助測定用ドットの研磨している径とを測定しながらベベル研磨を行い、前記主測定用ドットの研磨状態の径と補助測定用ドットの径の研磨状態の径とのデータに基づいて、ベベル保護膜及び主測定用ドットの研磨異常を検出することを特徴する請求項3記載の半導体ウェーハの製造方法。
- ベベル研磨工程において、研磨するドットに対応する研磨位置の元素を検出して分析し、ドットに含まれる元素の検知状態に基づいて研磨作業の継続または停止を判定することを特徴とする請求項1〜3の何れか1項に記載の半導体ウェーハの製造方法。
- ベベル研磨工程において、半導体ウェーハを回転させるとともに半導体ウェーハの外周端部の位置を検出しながら、半導体ウェーハの外周側から外周端部を研磨し、半導体ウェーハの外周端部の研磨量に基づいて研磨作業の継続または停止を判定することを特徴とする請求項1に記載の半導体ウェーハの製造方法。
- 半導体ウェーハのベベル部に、半導体ウェーハの識別情報を表すドットを形成する工程を有することを特徴とする請求項1〜6の何れか1項に記載の半導体ウェーハの製造方法。
- 半導体ウェーハのベベル部に凸状のドットを形成するドット形成手段と、半導体ウェーハのベベル部に、前記ドットを覆う状態で、ベベル保護膜を形成する保護膜形成手段と、前記ドットを覆う状態で形成された前記ベベル保護膜と前記ドットとを同時に研磨する研磨手段とを備えたことを特徴とする半導体ウェーハの製造装置。
- ドットの研磨部分の径を測定するドット径測定手段を備えたことを特徴とする請求項8に記載の半導体ウェーハの製造装置。
- 研磨するドットに対応する研磨位置の元素を検出して分析する分析手段を備えたことを特徴とする請求項8に記載の半導体ウェーハの製造装置。
- 半導体ウェーハを回転させる手段と、半導体ウェーハの外周側から半導体ウェーハの外周端部を研磨する研磨手段と、半導体ウェーハの外周端部の位置を検出する位置検出手段とを備えたことを特徴とする半導体ウェーハの製造装置。
- 凸状の研磨状態判定用のドットがベベル部に形成されていることを特徴とする半導体ウェーハ。
- ベベル部の、半径方向に対して同じ相対位置で、周方向に対して異なる位置に、高さの異なる複数の研磨状態測定用のドットが形成されていることを特徴とする請求項12に記載の半導体ウェーハ。
- 研磨状態判定用のドットよりも高さが低く、半導体ウェーハの識別情報を表す微小ドットが形成されていることを特徴とする請求項12または13に記載の半導体ウェーハ。
- 半導体ウェーハの半径の一番小さい箇所に、半導体ウェーハの識別情報を表す凸形状の微小ドットが形成されていることを特徴とする半導体ウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291827A JP2007103682A (ja) | 2005-10-05 | 2005-10-05 | 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291827A JP2007103682A (ja) | 2005-10-05 | 2005-10-05 | 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103682A true JP2007103682A (ja) | 2007-04-19 |
Family
ID=38030320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005291827A Pending JP2007103682A (ja) | 2005-10-05 | 2005-10-05 | 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007103682A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021337A (ja) * | 2007-07-11 | 2009-01-29 | Ebara Corp | 研磨装置 |
US7872331B2 (en) * | 2008-02-27 | 2011-01-18 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor wafer |
JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
-
2005
- 2005-10-05 JP JP2005291827A patent/JP2007103682A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021337A (ja) * | 2007-07-11 | 2009-01-29 | Ebara Corp | 研磨装置 |
US7872331B2 (en) * | 2008-02-27 | 2011-01-18 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor wafer |
US8101523B2 (en) | 2008-02-27 | 2012-01-24 | Sumitomo Electric Industries, Ltd. | Method of processing of nitride semiconductor wafer, nitride semiconductor wafer, method of producing nitride semiconductor device and nitride semiconductor device |
US8183669B2 (en) | 2008-02-27 | 2012-05-22 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor wafer having a chamfered edge |
JP2015154075A (ja) * | 2014-02-11 | 2015-08-24 | サムスン エレクトロニクス カンパニー リミテッド | ウェハーの製造方法及びそれによって製造されたウェハー |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4071476B2 (ja) | 半導体ウェーハ及び半導体ウェーハの製造方法 | |
US6063695A (en) | Simplified process for the fabrication of deep clear laser marks using a photoresist mask | |
TW201640556A (zh) | 用於半導體製造腔室中之可消耗零件的剩餘使用壽命的估計 | |
US20080096113A1 (en) | Exposure mask, manufacturing method of electronic device, and checking method of exposure mask | |
KR100790245B1 (ko) | 반도체 소자용 금속 배선 형성 방법 | |
JP2007103682A (ja) | 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ | |
US20080081466A1 (en) | Method for Fabricating Semiconductor Device | |
US6933081B2 (en) | Method for quartz bump defect repair with less substrate damage | |
JP4799465B2 (ja) | 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法 | |
JP5010782B2 (ja) | 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 | |
JP2010080625A (ja) | マスクパターンの形成方法および半導体装置の製造方法 | |
KR100997678B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
CN209859944U (zh) | 对准图形、具有对准图形的半导体结构 | |
JP2006105946A (ja) | 表面検査装置および表面検査方法 | |
CN107924803B (zh) | 用于等离子体蚀刻过程的单晶片实时蚀刻速率及均匀度预测器 | |
CN111968962A (zh) | 对准图形、具有对准图形的半导体结构及其制造方法 | |
US9461086B2 (en) | Method of manufacturing semiconductor device | |
JP2003282853A (ja) | 固体撮像装置、半導体装置の製造方法及び固体撮像装置の製造方法 | |
JP2005166900A (ja) | 半導体装置及びその製造方法 | |
KR20100074826A (ko) | 웨이퍼의 레이저 마크 형성 방법 | |
JP2006228798A (ja) | アライメントマークの形成方法および半導体装置の製造方法 | |
KR100244296B1 (ko) | 반도체소자의 제조방법. | |
JP2007171384A (ja) | フォトマスクの白欠陥修正方法及び装置 | |
KR100886569B1 (ko) | 반도체 소자의 제조 방법 | |
JP4847854B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080430 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |